CN114490166A - 电子设备、车用设备和数据中心 - Google Patents

电子设备、车用设备和数据中心 Download PDF

Info

Publication number
CN114490166A
CN114490166A CN202111202249.7A CN202111202249A CN114490166A CN 114490166 A CN114490166 A CN 114490166A CN 202111202249 A CN202111202249 A CN 202111202249A CN 114490166 A CN114490166 A CN 114490166A
Authority
CN
China
Prior art keywords
data
processor
cache
main memory
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111202249.7A
Other languages
English (en)
Inventor
金炳述
朴珖远
朴埈民
沈铉树
李喜准
洪圣泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114490166A publication Critical patent/CN114490166A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4406—Loading of operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/62—Details of cache specific to multiprocessor cache arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

一种电子设备，包括被配置为控制系统的处理器、包括被配置为根据普通操作存储普通数据的第一区域和被配置为存储监视数据的第二区域的主存储器、被配置为响应于处理器的监视使能信号而被激活并访问第二区域的第一高速缓存、以及被配置为根据处理器的普通操作加载普通数据的第二高速缓存。

Description

电子设备、车用设备和数据中心
技术领域
本发明构思的实施例涉及电子设备、车用设备(automotive device)和数据中心。
背景技术
高速缓存存在于处理器和主存储器之间，并且用于增加主存储器的数据吞吐量。当在访问主存储器时发生数据损坏时，处理器基于损坏的数据进行操作，这可能导致系统停机(halt)或故障。系统停机或故障可能会导致在一般环境中出现的硬缺陷(harddefect)、在系统操作期间由系统操作条件的改变或外部环境的改变导致的渐进缺陷(progressive defect)、或由不可预测情况(诸如功率波动或信号噪声)导致的缺陷。
近来，随着系统配置和操作变得越来越复杂，性能要求越来越高，以及针对每个设备的过程被进一步地细分，越来越难以掌握或识别缺陷的类型或原因。
发明内容
根据本发明构思的实施例，电子设备包括被配置为控制系统的处理器、包括被配置为根据普通操作存储普通数据的第一区域和被配置为存储监视数据的第二区域的主存储器、被配置为响应于处理器的监视使能信号而被激活并访问第二区域的第一高速缓存、以及被配置为根据处理器的普通操作加载普通数据的第二高速缓存。
根据本发明构思的实施例，一种车用设备包括：被配置为存储系统初始建立信息和系统环境信息的寄存器；被配置为基于系统初始建立信息和系统环境信息执行系统控制和算术运算的处理器；包括被配置为基于处理器的算术运算存储普通数据的第一区域和被配置为存储预设监视数据的第二区域的主存储器，被配置为访问主存储器并执行访问监视数据的操作的第一高速缓存，以及被配置为访问主存储器并执行访问普通数据的操作的第二高速缓存。车用设备验证用于监视数据的循环冗余校验(CRC)码，以监视系统环境。
根据本发明构思的实施例，数据中心包括存储服务器，其中存储服务器包括被配置为存储系统初始建立信息和系统环境信息的寄存器，被配置为基于系统初始建立信息和系统环境信息控制存储服务器的操作的处理器，包括被配置为基于处理器的算术运算存储普通数据的第一区域和被配置为存储预设监视数据的第二区域的主存储器，以及被配置为访问主存储器并执行用于访问监视数据的操作的监视高速缓存。
根据本发明构思的实施例，操作电子设备的方法包括：当系统启动时，由处理器从寄存器读取系统初始建立信息，其中系统初始建立信息包括激活条件；由处理器根据激活条件激活监视高速缓存；将监视高速缓存设置到主存储器的监视区域；将监视数据从监视高速缓存加载到监视区域；生成监视数据的循环冗余校验(CRC)码；将所生成的CRC码与验证值进行比较以生成CRC码验证结果；检查CRC码验证结果；并且基于CRC码验证结果来调整系统环境信息。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，使得本发明构思的上述和其他方面和特征将变得更加清楚。
图1是示出根据本发明构思的实施例的电子设备的图。
图2是示出根据本发明构思的实施例的电子设备的图。
图3是示出根据本发明构思的实施例的电子设备的图。
图4是根据本发明构思的实施例的用于描述高速缓存读取操作的流程图。
图5是根据本发明构思的实施例的用于描述图4的高速缓存读取操作的概念图。
图6是示出根据本发明构思的实施例的操作电子设备的方法的图。
图7是示出根据本发明构思的实施例的操作电子设备的方法的图。
图8是示出根据本发明构思的实施例的操作电子设备的方法的图。
图9是示出根据本发明构思的实施例的操作电子设备的方法的图。
图10是示出根据本发明构思的实施例的主机存储系统的框图。
图11是示出应用了根据本发明构思的实施例的图1的电子设备的系统的图。
图12是示出应用了根据本发明构思的实施例的电子设备的数据中心的图。
具体实施方式
本发明构思的实施例提供了一种能够通过预先预测系统缺陷的发生并调整系统环境条件而在稳定条件下操作的电子设备。
本发明构思的实施例还提供了一种能够通过预先预测系统缺陷的发生并调整系统环境条件而在稳定条件下操作的车用设备。
本发明构思的实施例还提供了一种能够通过预先预测系统缺陷的发生并调整系统环境条件而在稳定条件下操作的数据中心。
在下文中，将参考附图描述本发明构思的实施例。在本申请中，相似的附图标记可以指代相似的元件。
图1是示出根据本发明构思的实施例的电子设备的图。
电子设备1可以包括处理器10、寄存器20、高速缓存30和主存储器40。
电子设备1可以是个人计算机(PC)、膝上型计算机、服务器、数据中心、媒体播放器或诸如导航系统的车用设备。可替代地，电子设备1可以是移动系统，诸如移动电话、智能手机、平板PC、可穿戴设备、医疗保健设备或物联网(IoT)设备。
处理器10控制电子设备1的系统的整体操作，并执行算术运算。
寄存器20可以存储用于处理器10的算术运算的数据或指令。寄存器20可以用于存储由处理器10计算出的值。在本发明构思的实施例中，寄存器20可以被实现为通用寄存器、专用寄存器、指令寄存器、索引寄存器、常量寄存器、浮点寄存器、地址寄存器、数据寄存器等。
在本发明构思的实施例中，寄存器20可以存储系统初始建立信息(基本输入/输出系统(BIOS)信息)和系统环境信息(系统信息)。
当系统启动时，系统初始建立信息可以被加载到电子设备1中包括的每个组件中，从而可以设置每个组件的初始状态。例如，系统初始建立信息可以由固件(诸如BIOS)来驱动，从而可以设置系统的组件。在本发明构思的实施例中，系统初始建立信息可以包括操作系统的引导信息和电子设备1的各种类型的硬件的设置信息。
系统环境信息可以包括与电子设备1中包括的每个组件在系统操作期间的操作状态相关的信息。在本发明构思的实施例中，系统环境信息可以包括处理器10或主存储器40的温度状态、操作频率、操作电压、风扇运行、交流(AC)参数、列到列延迟时间(tCCD)等。
高速缓存30可以存储指令或数据。在本发明构思的实施例中，高速缓存30可以被实现为静态随机访问存储器(SRAM)。在本发明构思的实施例中，高速缓存30可以包括普通高速缓存35和监视高速缓存100。监视高速缓存100可以被称为第一高速缓存，并且普通高速缓存35可以被称为第二高速缓存。
普通高速缓存35可以是用于补偿针对根据处理器10的一般操作的普通数据以相对高速操作的处理器10和以相对低速操作的主存储器40之间的速度差的高速缓冲器。例如，存储在主存储器40中的数据(例如，普通数据)可以以块为单位被加载到普通高速缓存35中，并且被加载的数据可以以字为单位被发送到处理器10。
监视高速缓存100可以是用于根据处理器10的监视操作来监视数据的存储区域。在本发明构思的实施例中，监视数据可以存储在监视高速缓存100中，然后基于系统初始建立信息被加载到主存储器40的监视区域中。监视数据是已知的预设数据，并且在本发明构思的实施例中，可以是已知的数据模式，该数据模式被设置为使得其中反映了主存储器40的特性的单元容限(margin)以及输入和输出容限较弱，例如小于预定的阈值。例如，与普通数据相比，监视数据可以是具有高缺陷发生概率的数据，诸如同步开关噪声(simultaneousswitching noise，SSN)或0xA5A5、0x5A5A、0x0101和0xfefe的组合。
在本发明构思的实施例中，监视高速缓存100可以是在与普通高速缓存35分离的硬件中实现的高速缓存，并且在本发明构思的实施例中，可以是基于系统初始建立信息从一个高速缓存中分割出的高速缓存的部分区域。
监视高速缓存100可以基于系统初始建立信息被激活、可以基于激活条件被激活、或者可以(例如，根据预设周期)周期性地被激活。例如，系统初始建立信息可以包括关于监视高速缓存100的激活条件的信息。在本发明构思的实施例中，激活条件可以包括处理器10或主存储器40的温度、用于主存储器40的输入和输出带宽、主存储器40中的存储体(bank)操作的数量或系统的运行时间中的至少一个的条件。例如，在根据系统初始建立信息最初设置了电子设备1之后，当处理器10的温度超出预设温度范围时、当输入和输出带宽超出参考带宽范围时、或者当存储体操作的数量超过预定数量时，监视高速缓存100可以被激活。
在本发明构思的实施例中，监视高速缓存100可以响应于由处理器10发送的监视使能信号而被激活。当系统启动时，监视使能信号可以根据BIOS设置周期性地被使能、或者可以在激活条件下被使能。寄存器20可以存储监视使能信号的激活条件。当系统启动时，处理器10可以从寄存器20加载激活条件来设置系统。
在本发明构思的实施例中，电子设备1可以生成用于监视数据的循环冗余校验(CRC)码，并通过将所生成的CRC码与预先存储的验证值进行比较来验证所生成的CRC码。根据验证的结果，电子设备1可以监视系统操作环境，并且如果需要，调整系统环境信息。处理器10可以更新寄存器20中系统环境信息。
在本发明构思的实施例中，系统环境信息可以包括AC参数、操作电压、操作时钟的频率或作为存储器操作条件的存储体操作策略。例如，根据对CRC码的验证结果，可以调整AC参数、可以增加或降低操作电压、或者可以降低操作时钟的频率，从而降低系统性能。
在本发明构思的实施例中，对CRC码的生成和对验证结果的检查可以在监视高速缓存100中执行。可替代地，在本发明构思的实施例中，对CRC码的生成和对验证结果的检查可以在CRC模块中执行。在本发明构思的实施例中，CRC模块可以与处理器10、高速缓存30和主存储器40分离地实现，并且在本发明构思的实施例中，可以在电子设备1中包括的纠错码(ECC)引擎中实现。
主存储器40是针对处理器10的主存储器，并且可以包括双数据速率(DDR)同步动态随机访问存储器(SDRAM)、高带宽存储器(HBM)、混合存储器立方体(HMC)、双列直插式存储器模块(DIMM)、OptaneTM DIMM或非易失性DIMM(NVDIMM)。主存储器40可以包括易失性存储器，诸如SRAM和/或DRAM，并且可以包括非易失性存储器(NVM)，诸如闪存、相变RAM(PRAM)和/或电阻式RAM(RRAM)。主存储器40可以与处理器10一起实现在一个封装中。
主存储器40可以包括监视区域41和用于普通数据的普通区域45，该普通区域45是除监视区域41之外的区域。普通区域45可以被称为第一区域，并且监视区域41可以被称为第二区域。
监视区域41可以是用于系统监视的专用区域，从监视高速缓存100加载的监视数据被写入该监视区域41，并且存储在该监视区域41中的监视数据被读取。普通区域45可以是电子设备1的主存储器。换句话说，监视区域41可以是其中数据被监视高速缓存100访问的存储器区域，并且普通区域45可以是其中数据被普通高速缓存35访问的存储器区域。
在本发明构思的实施例中，主存储器40可以基于系统初始建立信息向监视区域41和普通区域45分配地址。例如，系统初始建立信息可以包括关于监视区域41的预设地址分配信息。例如，预设地址分配信息可以包括用于将主存储器40划分为监视区域41和普通区域45的信息。
在下文中，在图2至图4中示出根据本发明构思的实施例的电子设备。为了描述方便，将省略与图1相同的描述。
图2是示出根据本发明构思的实施例的电子设备的图。
电子设备1可以包括处理器10、寄存器20、高速缓存30和主存储器40。
在本发明构思的实施例中，在电子设备1中，当系统启动时，主存储器40可以被划分为监视区域41和普通区域45，使得地址可以根据系统初始建立信息21被分配给监视区域41和普通区域45，并且高速缓存30可以被划分为普通高速缓存35和监视高速缓存100。此外，监视高速缓存100的激活条件可以是系统设置的。
处理器10可以根据激活条件激活监视高速缓存100，以监视系统操作。
在本发明构思的实施例中，监视高速缓存100可以包括其中存储预设监视数据的NVM区域110和CRC模块151。
当监视高速缓存100根据激活条件而被激活时，监视高速缓存100可以将存储在NVM区域110中的监视数据写入主存储器40的监视区域41、或者读取存储在监视区域41中的监视数据，以将写入或读取的监视数据加载到除了NVM区域110之外的区域。CRC模块151可以生成读取或写入的监视数据的CRC码，并将所生成的CRC码与预先存储的校验值进行比较。CRC模块151可以向处理器10发送验证结果。
处理器10可以基于验证结果来调整系统环境信息25。在本发明构思的实施例中，处理器10可以仅调整至少一条操作信息，并且在本发明构思的实施例中，可以更新作为寄存器位存储在寄存器20中的系统环境信息25。
图3是示出根据本发明构思的实施例的电子设备的图。将省略与图2相同的描述。
与图2的实施例不同，电子设备1可以包括与监视高速缓存100分离地实现的CRC模块153。在这种情况下，CRC模块153可以生成并验证用于监视数据的CRC码、或者可以生成并验证用于普通数据的CRC码。
图4是用于描述根据本发明构思的实施例的高速缓存读取操作的流程图。图5是用于描述根据本发明构思的实施例的图4的高速缓存读取操作的概念图。
由于由处理器10和主存储器40之间的操作速度差而引起的局部性(locality)，因此高速缓存30不仅从主存储器40加载目标地址的数据，而且加载与目标地址相邻的地址的数据。
参考图4和图5，对于处理器10访问目标地址(X地址)的数据(S100)，处理器10首先确定相应的数据是否存在于高速缓存30中(S101)。当确定相应的数据不存在于高速缓存30中时，高速缓存30访问主存储器40的目标地址(X地址)和与该目标地址相邻的地址，以读取相应的数据和与其相邻的数据段(S102)。
当假设目标地址(X地址)的数据是数据A时，高速缓存30不仅从主存储器40读取数据A，而且读取存储在与目标地址相邻的地址处的多条数据B、C、D、E、F、G和H，使得多条数据A至H被加载到高速缓存30中(S103)。换句话说，与目标地址相邻的地址的多条数据以行为单位(例如以存储器单元的块为单位)被加载到高速缓存30中。当数据被加载到高速缓存30中时(S103)或者当没有高速缓存缺失时(S101：否)，处理器10对目标地址的数据运行或执行操作(S104)。
监视高速缓存100也根据高速缓存30的局部性来操作。当根据高速缓存的局部性在监视高速缓存100和主存储器40的监视区域41之间读取或写入监视数据时，电子设备1更有可能在这样的访问过程中检测到系统中的不稳定情况。
监视数据是被设置为具有导致缺陷的高概率的数据模式并且被预先存储的数据。因此，当通过根据局部性将监视数据行填充到高速缓存中来验证CRC码时，可以更容易地检测到可能由其他组件的不稳定状态引起的渐进缺陷、或者更容易地检测到原因不明的缺陷。
在下文中，在图6至图9中示出根据本发明构思的实施例的操作电子设备的方法。图6是示出根据本发明构思的实施例的操作电子设备的方法的图。
参考图6，当系统启动时(S11)，处理器从寄存器读取系统初始建立信息(S15)。可以基于系统初始建立信息来设置电子设备的每个组件(S30)。
系统初始建立信息可以在划分监视高速缓存区域的同时设置系统中监视高速缓存的激活条件，并且处理器可以根据激活条件激活监视高速缓存(S40)。
例如，在激活条件下，当用于主存储器的最大带宽大于或等于第一参考值时，处理器可以激活监视高速缓存，并且当最大带宽小于或等于第二参考值时，处理器可以去激活监视高速缓存。可替代地，监视高速缓存可以根据主存储器的存储体数量的范围被激活或被去激活。
当监视高速缓存被激活时，处理器将监视高速缓存设置到主存储器上的监视区域(S42)。对监视区域的设置可以意味着地址被分配给主存储器中的监视区域和普通区域中的每一个(S47)，监视数据KData从监视高速缓存100加载到主存储器的监视区域41，并且生成监视数据的CRC码。
当监视高速缓存在处理器的控制下访问监视区域时(S53)，生成CRC码，同时将存储在监视区域中的监视数据加载到高速缓存中(S55)，并将所生成的CRC码与验证值进行比较(S61)。
可替代地，当监视高速缓存被去激活时，处理器可以执行普通操作(S45)。
在操作S45或S61之后，处理器可以检查CRC码验证结果(S70)，并基于CRC码验证结果来调整系统环境信息(S80)。例如，可以调整用于主存储器的带宽、操作时钟频率或操作电压。
在本发明构思的实施例中，处理器可以基于调整后的系统环境信息来执行系统控制操作，并且当监视数据的CRC码验证结果周期性地改变或者根据激活条件改变时，处理器可以将系统环境信息恢复到其原始状态以稳定系统性能。
图7是示出根据本发明构思的实施例的操作电子设备的方法的图。将省略与图6相同的描述。
参考图7，当系统启动时(S11)，处理器从寄存器读取系统初始建立信息(S15)。可以基于系统初始建立信息来设置电子设备的每个组件(S20和S30)。
例如，设置可以根据系统初始建立信息将一个高速缓存30分割或划分为普通高速缓存区域和监视高速缓存区域(S31)。此外，在主存储器中，可以使用包括在系统初始建立信息中的地址信息来单独地分配监视区域(S33)。
系统初始建立信息可以在划分监视高速缓存区域的同时设置系统中监视高速缓存的激活条件，并且处理器可以根据激活条件激活监视高速缓存(S40)。
当监视高速缓存被激活时，处理器可以执行监视操作(S51)。例如，监视操作可以是将监视数据KData从监视高速缓存100加载到主存储器的监视区域41中，并且生成监视数据的CRC码的操作。
当监视高速缓存在处理器的控制下访问监视区域时(S53)，生成CRC码，同时将存储在监视区域中的监视数据加载到高速缓存中(S55)，并将所生成的CRC码与验证值进行比较(S60)。
处理器可以检查CRC码验证结果(S70)，并响应于CRC码验证结果来调整系统环境信息(S80)。
图8是示出根据本发明构思的实施例的操作电子设备的方法的图。将省略与图6或图7相同的描述。
参考图8，与图6和图7的实施例不同，监视高速缓存本身生成监视数据KData的CRC码，与预先存储的验证值进行比较来验证所生成的CRC码，并将验证结果发送到处理器10。
当基于验证结果确定存储在寄存器20中的系统环境信息需要更新时(S73)，处理器10向寄存器发送用于需要更新的系统环境信息的寄存器位。
寄存器20从处理器10接收寄存器位以新更新现有系统环境信息(S75)，并且处理器10基于更新后的系统环境信息来执行系统控制操作(S80)。
图9是示出根据本发明构思的实施例的操作电子设备的方法的图。
参考图9，与图8的实施例不同，监视数据KData的CRC码生成和验证可以由在电子设备1中单独实现的CRC模块153(例如，如图3所示)来执行(S65)。在这种情况下，由于在获得CRC码验证结果之后执行的操作S73、S75和S80与图8的实施例中的相同，因此将省略对其的描述。
图10是示出根据本发明构思的实施例的主机存储系统的框图。
主机存储系统2可以包括主机300和存储设备200。此外，存储设备200可以包括存储控制器210和NVM 250。此外，在本发明构思的实施例中，主机300可以包括主机控制器310和主机存储器320。主机存储器320可以用作用于临时存储要发送到存储设备200的数据或从存储设备200发送的数据的缓冲存储器。
存储设备200可以包括用于响应于来自主机300的请求而存储数据的存储介质。例如，存储设备200可以包括固态驱动器(SSD)、嵌入式存储器或可移动外部存储器中的至少一个。当存储设备200包括SSD时，存储设备200可以是符合NVM高速(NVMe)标准的设备。当存储设备200包括嵌入式存储器或外部存储器时，存储设备200可以是符合通用闪存(UFS)或嵌入式多媒体卡(eMMC)标准的设备。主机300和存储设备200中的每一个都可以根据所采用的标准协议来生成分组，并且发送所生成的分组。
当存储设备200的NVM 250包括闪存时，该闪存可以包括二维(2D)NAND存储器阵列或三维(3D)(或垂直)NAND(VNAND)存储器阵列。作为另一个示例，存储设备200可以包括各种类型的其他NVM。例如，磁性RAM(MRAM)、自旋转移移矩MRAM、导电桥接RAM(CBRAM)、铁电RAM(FeRAM)、PRAM、RRAM或各种类型的其他存储器可以被应用为存储设备200。
在本发明构思的实施例中，主机控制器310和主机存储器320可以被实现为分离的半导体芯片。可替代地，在本发明构思的实施例中，主机控制器310和主机存储器320可以集成到一个半导体芯片中。例如，主机控制器310可以是应用处理器中提供的多个模块中的任何一个，并且应用处理器可以被实现为片上系统(SoC)。此外，主机存储器320可以是应用处理器中提供的嵌入式存储器、或者可以是置于应用处理器外部的NVM或存储器模块。
主机控制器310可以管理在NVM 250中存储缓冲区域的数据(例如，写入数据)或者在缓冲区域中存储NVM 250的数据(例如，读取数据)的操作。
存储控制器210可以包括主机接口211、存储器接口212和中央处理单元(CPU)213。此外，存储控制器210还可以包括闪存转换层(FTL)214、分组管理器215、主存储器216、ECC引擎217、高级加密标准(AES)引擎218、高速缓存220和寄存器230。
存储控制器210还可以包括其中加载了FTL 214的工作存储器，并且CPU213运行FTL来控制对NVM的数据写入和读取操作。
主机接口211可以向主机300发送分组或从主机300接收分组。从主机300发送到主机接口211的分组可以包括要写入NVM 250的命令或数据，并且从主机接口211发送到主机300的分组可以包括针对从NVM 250读取的命令或数据的响应。
存储器接口212可以发送要写入NVM 250的数据、或者可以从NVM 250接收读取的数据。存储器接口212可以被实现为符合标准惯例，诸如Toggle或开放NAND闪存接口工作组(ONFI)。
FTL 214可以执行各种功能，诸如地址映射、损耗均衡和垃圾收集。地址映射是将从主机接收到的逻辑地址转换为用于在NVM 250中实际存储数据的物理地址的操作。损耗均衡是通过允许NVM 250中的块被统一地使用来防止特定块过度退化的技术，并且作为示例，可以使用用于平衡物理块的擦除计数的固件技术来实现。垃圾收集是通过将块的有效数据复制到新的块，然后擦除现有块，来在NVM 250中确保可用容量地技术。
分组管理器215可以根据与主机300协商的接口的协议来生成分组、或者从根据从主机300接收到的分组中解析出各种类型的信息。此外，主存储器216可以临时存储要写入NVM 250的数据或从NVM 250读取的数据。主存储器216可以在存储控制器210中提供，但是也可以替代地设置在存储控制器210的外部。
ECC引擎217可以对写入NVM 250的写入数据或从NVM 250读取的读取数据执行检错和纠错功能。例如，ECC引擎217可以生成关于要写入NVM250的写入数据的奇偶校验位，并且如上所述生成的奇偶校验位可以与写入数据一起存储在NVM 250中。当从NVM 250读取数据时，ECC引擎217可以使用与读取数据一起从NVM 250读取的奇偶校验位来校正读取数据的错误，并输出校正了错误的读取数据。
AES引擎218可以使用对称密钥算法对输入到存储控制器210的数据执行加密操作和解密操作中的至少一个。
高速缓存220可以被实现为参考图1至图9描述的高速缓存30，并且寄存器230也可以被实现为参考图1至图9描述的寄存器20。
图11是示出应用根据本发明构思的实施例的图1的电子设备的系统的图。
图11的系统1000基本上可以是移动系统，诸如移动电话、智能手机、平板PC、可穿戴设备、医疗保健设备或IoT设备。然而，图11的系统1000不一定限于移动系统，并且可以是PC、膝上型计算机、服务器、媒体播放器或诸如导航系统的车用设备。
参考图11，系统1000可以包括主处理器1100、存储器1200a和1200b以及存储设备1300a和1300b，此外，可以包括图像捕获设备或光学输入设备1410、用户输入设备1420、传感器1430、通信设备1440、显示器1450、扬声器1460、供电设备1470和连接接口1480中的至少一个
主处理器1100可以控制系统1000的整体操作，并且例如，控制构成系统1000的其他组件的操作。主处理器1100可以被实现为通用处理器、专用处理器或应用处理器。
主处理器1100可以包括一个或多个CPU核心1110，并且可以进一步包括用于控制存储器1200a和1200b和/或存储设备1300a和1300b的控制器1120。在本发明构思的实施例中，主处理器1100还可以包括加速器块1500，其是用于诸如人工智能(AI)数据操作的高速数据操作的专用电路。加速器块1500可以包括图形处理单元(GPU)、神经处理单元(NPU)和/或数据处理单元(DPU)，并且可以被实现为物理上独立于主处理器1100的其他组件的单独的芯片。
主处理器1100还可以包括高速缓存1130和寄存器1140。高速缓存1130可以被实现为参考图1至图9描述的高速缓存30，并且寄存器1140也可以被实现为参考图1至图9描述的寄存器20。
存储器1200a和1200b可以用作系统1000的主存储器，并且可以包括易失性存储器，诸如SRAM和/或DRAM，但是也可以包括NVM，诸如闪存、PRAM和/或RRAM。存储器1200a和1200b可以与主处理器1100一起实现在一个封装中。
存储设备1300a和1300b可以用作不管是否供电都存储数据的非易失性(NV)存储设备，并且可以具有比存储器1200a和1200b相对更大的存储容量。存储设备1300a和1300b可以包括存储控制器1310a和1310b以及在存储控制器1310a和1310b的控制下存储数据的NV存储设备1320a和1320b。NV存储设备1320a和1320b可以包括具有2D或3D结构的VNAND闪存，但是也可以包括其他类型的NVM，诸如PRAM和/或RRAM。
存储设备1300a和1300b可以被包括在系统1000中以与主处理器1100物理上分离、或者可以与主处理器1100一起实现在一个封装中。此外，存储设备1300a和1300b可以具有与存储器卡相同的形状，并且因此可以通过诸如下面将要描述的连接接口1480的接口可拆卸地耦合到系统1000的其他组件。存储设备1300a和1300b可以是应用了诸如UFS标准的标准惯例的设备，但是本发明构思不限于此。
图像捕获设备1410可以捕获静止图像或视频，并且包括相机、摄像机和/或网络摄像机。
用户输入设备1420可以接收由系统1000的用户输入的各种类型的数据，并且可以包括触摸板、小键盘、键盘、鼠标和/或麦克风。
传感器1430可以检测可以从系统1000外部获得的各种类型的物理量，并将检测到的物理量转换为电信号。传感器1430可以包括温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器和/或陀螺仪。
通信设备1440可以根据各种协议执行系统1000和系统1000外部的其他设备之间的信号发送或接收。通信设备1440可以通过包括天线、收发器和/或调制解调器来实现。
显示器1450和扬声器1460可以分别用作向系统1000的用户输出视觉信息和音频信息的输出设备。
供电设备1470可以适当地转换由嵌入在系统1000中的电池和/或外部电源供应的电力，并将转换后的电力供应给系统1000的组件中的每一个。
连接接口1480可以提供系统1000和连接到系统1000的外部设备之间的连接，以向系统1000发送数据或从系统1000接收数据。连接接口1480可以使用各种接口方法(诸如高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小型接口(SCSI)、串行附接SCSI(SAS)、外围组件互连(PCI)、PCI高速(PCIe)、NVMe、IEEE 1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、eMMC、UFS、嵌入式通用闪存(eUFS)、紧凑闪存(CF)卡接口等)来实现。
图12是示出应用了根据本发明构思的实施例的电子设备的数据中心的图。
参考图12，数据中心2000是收集各种类型的数据并提供服务的设施，并且可以被称为数据存储中心。数据中心2000可以是用于操作搜索引擎和数据库的系统、或者可以是由诸如银行或政府机构的公司使用的计算系统。数据中心2000可以包括应用服务器2100至2100n和存储服务器2200至2200m。根据本发明构思的实施例，可以不同地选择应用服务器2100至2100n的数量和存储服务器2200至2200m的数量，并且应用服务器2100至2100n的数量可以不同于存储服务器2200至2200m的数量。
应用服务器2100可以包括至少一个处理器2110和至少一个存储器2120，并且存储服务器2200可以包括至少一个处理器2210和至少一个存储器2220。例如，在存储服务器2200中，处理器2210可以控制存储服务器2200的整体操作，并且可以访问存储器2220以运行存储器2220中加载的命令和/或数据。存储器2220可以包括DDR SDRAM、HBM、HMC、DIMM、OptaneTM DIMM或NVDIMM。根据本发明构思的实施例，可以不同地选择包括在存储服务器2200中的处理器2210的数量和存储器2220的数量。
在本发明构思的实施例中，处理器2210和存储器2220可以提供处理器-存储器对。在本发明构思的实施例中，处理器2210的数量可以不同于存储器2220的数量。处理器2210可以包括单核处理器或多核处理器。对存储服务器2200的描述可以类似地被应用于应用服务器2100。在本发明构思的实施例中，应用服务器2100可以不包括存储设备2150。存储服务器2200可以包括至少一个存储设备2250。根据本发明构思的实施例，可以不同地选择包括在存储服务器2200中的存储设备2250的数量。
上述存储组件可以以一个存储设备2250的形式安装在作为主机的存储服务器2200上或从其上被拆卸。
应用服务器2100至2100n可以通过网络2300与存储服务器2200至2200m通信。网络2300可以使用光纤通道(FC)或以太网来实现。在这种情况下，作为用于相对高速数据传输并提供高性能/高可用性的介质的光交换机可以用作FC。根据接入网络2300的方法，存储服务器2200至2200m可以被提供为文件存储、块存储或对象存储。
在本发明构思的实施例中，网络2300可以是存储专用网络，诸如存储区域网(SAN)。例如，SAN可以包括使用FC网络并根据FC协议(FCP)实现的FC-SAN。作为另一个示例，SAN可以包括使用传输控制协议/互联网协议(TCP/IP)网络并且根据互联网SCSI(iSCSI)(或基于TCP/IP的SCSI)协议来实现的IP-SAN。作为又一个示例，网络2300可以包括通用网络，诸如TCP/IP网络。例如，网络2300可以根据诸如以太网光纤通道(FC over Ethernet，FCoE)、网络附接存储(NAS)、光纤上的NVMe(NVMe over Fabrics，NVMe-oF)等协议来实现。
在下文中，将主要描述应用服务器2100和存储服务器2200。对应用服务器2100的描述可以被应用于另一个应用服务器2100n，并且对存储服务器2200的描述可以被应用于另一个存储服务器2200m。
应用服务器2100可以经由网络2300将用户或客户端请求存储的数据存储在存储服务器2200至2200m之一中。此外，应用服务器2100可以经由网络2300从存储服务器2200至2200m之一获得用户或客户端请求读取的数据。例如，应用服务器2100可以被实现为网络服务器或数据库管理系统(DBMS)。
应用服务器2100可以通过网络2300访问包括在另一个应用服务器2100n中的存储器2120n或存储设备2150n、或者可以通过网络2300访问包括在存储服务器2200至2200m中的存储器2220至2220m或存储设备2250至2250m。因此，应用服务器2100可以对存储在应用服务器2100至2100n和/或存储服务器2200至2200m中的数据执行各种操作。例如，应用服务器2100可以运行用于在应用服务器2100至2100n和/或存储服务器2200至2200m之间移动或复制数据的命令。在这种情况下，数据可以通过存储服务器2200至2200m的存储器2220至2220m从存储服务器2200至2200m的存储设备2250至2250m移动到应用服务器2100至2100n的存储器2120至2120n、或者可以直接从存储服务器2200至2200m的存储设备2250至2250m移动到应用服务器2100至2100n的存储器2120至2120n。通过网络2300移动的数据可以包括为了安全或隐私而加密的数据。
例如，在存储服务器2200中，接口2254可以提供处理器2210和控制器2251之间的物理连接以及网络接口控制器(NIC)2240和控制器2251之间的物理连接。例如，接口2254可以使用其中存储设备2250使用专用电缆直接连接的直接附接存储(DAS)方法来实现。此外，例如，接口2254可以使用各种接口方法(诸如ATA、SATA、e-SATA、SCSI、SAS、PCI、PCIe、NVMe、IEEE 1394、USB、SD卡、MMC、eMMC、UFS、eUFS、CF卡接口等)来实现。
存储服务器2200还可以包括交换机2230和NIC 2240。交换机2230可以在处理器2210的控制下选择性地将处理器2210连接到存储设备2250、或者可以选择性地将NIC 2240连接到存储设备2250。
在本发明构思的实施例中，NIC 2240可以包括网络接口卡、网络适配器等。NIC2240可以通过有线接口、无线接口、蓝牙接口、光接口等连接到网络2300。NIC 2240可以包括内部存储器、数字信号处理器(DSP)、主机总线接口等，并且可以通过主机总线接口连接到处理器2210和/或交换机2230。主机总线接口可以被实现为上述接口2254的示例之一。在本发明构思的实施例中，NIC 2240可以与处理器2210、交换机2230或存储设备2250中的至少一个相集成。
在存储服务器2200至2200m或应用服务器2100至2100n中，相应的处理器可以向存储设备2150至2150n和2250至2250m或存储器2120至2120n和2220至2220m发送命令以对数据进行编程或读取数据。在这种情况下，数据可以包括通过ECC引擎纠正了错误的数据。数据是由数据总线反转(DBI)或数据掩蔽(DM)处理的数据，并且可以包括CRC信息。数据可以包括为了安全或隐私而加密的数据。
存储设备2150至2150n和2250至2250m可以响应于从处理器接收到的读取命令，向NAND闪存设备2252至2252m发送控制信号和命令/地址信号。因此，当从NAND闪存设备2252至2252m读取数据时，输入读取使能(RE)信号作为数据输出控制信号，以将数据输出到DQ总线。可以使用RE信号生成数据选通信号(DQS)。命令和地址信号可以根据写入使能(WE)信号的上升沿或下降沿而被锁存在页面缓冲中。
控制器2251可以控制存储设备2250的整体操作。在本发明构思的实施例中，控制器2251可以包括SRAM。控制器2251可以响应于写入命令将数据写入NAND闪存设备2252、或者可以响应于读取命令从NAND闪存设备2252读取数据。例如，可以从存储服务器2200中的处理器2210、从另一个存储服务器2200m中的处理器2210m、或者从应用服务器2100和2100n中的处理器2110和2110n提供写入命令和/或读取命令。DRAM 2253可以临时存储(缓冲)要写入NAND闪存设备2252的数据或从NAND闪存设备2252读取的数据。此外，DRAM 2253可以存储元数据。这里，元数据是用户数据或由控制器2251生成以管理NAND闪存设备2252的数据。存储设备2250可以包括为了安全或隐私而加密的安全元件(SE)。
应用服务器2100至2100n中的每一个都具有与上述应用服务器2100相同或相似的配置。存储服务器2200至2200m中的每一个可以具有与上述存储服务器2200相同或相似的配置。
尽管已经参考本发明的实施例示出和描述了本发明构思，但是对于本领域普通技术人员来说显而易见的是，在不脱离如所附权利要求所阐述的本发明构思的精神和范围的情况下，可以在形式和细节上对本发明构思做出各种改变。

Claims (20)

1.一种电子设备，包括：
处理器，被配置为控制系统；
主存储器，包括被配置为根据普通操作存储普通数据的第一区域和被配置为存储监视数据的第二区域；
第一高速缓存，被配置为响应于处理器的监视使能信号而被激活，并访问第二区域；以及
第二高速缓存，被配置为根据处理器的普通操作加载普通数据。
2.根据权利要求1所述的电子设备，其中，当系统启动时，所述电子设备将主存储器划分为第一区域和第二区域，并向第一区域和第二区域分配地址。
3.根据权利要求1所述的电子设备，其中，所述电子设备验证监视数据的循环冗余校验(CRC)码。
4.根据权利要求1所述的电子设备，其中，在所述第一高速缓存中，生成并验证要写入第二区域或从第二区域读取的监视数据的CRC码，
所述处理器响应于CRC码验证结果来调整系统环境信息。
5.根据权利要求3所述的电子设备，其中，当系统启动时，所述监视使能信号根据基本输入/输出系统(BIOS)设置而周期性地被使能、或者在预设的激活条件下被使能。
6.根据权利要求1所述的电子设备，还包括被配置为存储监视使能信号的激活条件的寄存器，
其中，当系统启动时，所述处理器从寄存器加载激活条件以设置系统。
7.根据权利要求6所述的电子设备，其中，所述激活条件包括处理器或主存储器的温度、用于主存储器的输入和输出带宽、主存储器中的存储体操作的数量或系统的运行时间中的至少一个。
8.根据权利要求7所述的电子设备，其中，所述处理器响应于监视数据的CRC码的比较结果来调整系统环境信息，并且更新存储在寄存器中的系统环境信息。
9.一种车用设备，包括：
寄存器，被配置为存储系统初始建立信息和系统环境信息；
处理器，被配置为基于系统初始建立信息和系统环境信息来执行系统控制和算术运算；
主存储器，包括被配置为基于处理器的算术运算存储普通数据的第一区域和被配置为存储预设监视数据的第二区域；
第一高速缓存，被配置为访问主存储器并执行访问监视数据的操作；以及
第二高速缓存，被配置为访问主存储器并执行访问普通数据的操作，
其中，所述车用设备验证监视数据的循环冗余校验(CRC)码以监视系统环境。
10.根据权利要求9所述的车用设备，其中，所述系统初始建立信息包括第一高速缓存的激活条件和用于将主存储器划分为第一区域和第二区域的地址分配信息。
11.根据权利要求9所述的车用设备，其中，所述激活条件包括处理器或主存储器的温度、用于主存储器的输入和输出带宽、主存储器中的存储体操作的数量或系统的运行时间中的至少一个。
12.根据权利要求9所述的车用设备，其中，在所述第一高速缓存中，所述CRC码是在从第二区域读取监视数据或向第二区域写入监视数据时生成的，所生成的CRC码在验证期间被验证，并且验证的结果被发送到处理器。
13.根据权利要求9所述的车用设备，还包括CRC模块，所述CRC模块被配置为生成并验证所访问的主存储器的普通数据和监视数据的CRC码，
其中，所述CRC模块向处理器发送针对监视数据的CRC码验证结果。
14.根据权利要求13所述的车用设备，其中，所述处理器响应于CRC码验证结果来调整系统环境信息，并更新存储在寄存器中的系统环境信息。
15.一种包括存储服务器的数据中心，其中，所述存储服务器包括：
寄存器，被配置为存储系统初始建立信息和系统环境信息；
处理器，被配置为基于系统初始建立信息和系统环境信息来控制存储服务器的操作；
主存储器，包括被配置为基于处理器的算术运算存储普通数据的第一区域和被配置为存储预设监视数据的第二区域；以及
监视高速缓存，被配置为访问主存储器并执行用于访问监视数据的操作。
16.根据权利要求15所述的数据中心，其中，所述监视高速缓存基于系统初始建立信息来周期性地被使能、或者根据激活条件被使能。
17.根据权利要求16所述的数据中心，其中，所述处理器基于监视数据的循环冗余校验(CRC)码来更新存储在寄存器中的系统环境信息。
18.根据权利要求17所述的数据中心，其中，所述处理器基于更新后的系统环境信息来控制存储服务器的操作。
19.根据权利要求15所述的数据中心，其中，所述系统初始建立信息包括激活条件和用于将主存储器划分为第一区域和第二区域的地址分配信息。
20.根据权利要求15所述的数据中心，其中，所述监视高速缓存包括监视数据，并且
基于系统初始建立信息，将监视数据从监视高速缓存写入第二区域或从第二区域读取到监视高速缓存。
CN202111202249.7A 2020-10-27 2021-10-15 电子设备、车用设备和数据中心 Pending CN114490166A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200140208A KR20220055771A (ko) 2020-10-27 2020-10-27 전자 장치, 차량용 장치 및 데이터 센터
KR10-2020-0140208 2020-10-27

Publications (1)

Publication Number Publication Date
CN114490166A true CN114490166A (zh) 2022-05-13

Family

ID=77021108

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111202249.7A Pending CN114490166A (zh) 2020-10-27 2021-10-15 电子设备、车用设备和数据中心

Country Status (4)

Country Link
US (1) US20220129383A1 (zh)
EP (1) EP3992799A1 (zh)
KR (1) KR20220055771A (zh)
CN (1) CN114490166A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114911412A (zh) * 2021-02-09 2022-08-16 荣耀终端有限公司 一种数据读写方法和混合型存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8095851B2 (en) * 2007-09-06 2012-01-10 Siliconsystems, Inc. Storage subsystem capable of adjusting ECC settings based on monitored conditions
US8904359B2 (en) * 2008-03-06 2014-12-02 International Business Machines Corporation On-demand monitoring of memory usage
US20120066551A1 (en) * 2010-09-15 2012-03-15 Alexandre Palus Run-time Verification of CPU Operation
WO2013094400A1 (ja) * 2011-12-20 2013-06-27 株式会社日立国際電気 基板処理システム、基板処理装置及び基板処理装置のデータ蓄積方法
US9442819B2 (en) * 2014-02-04 2016-09-13 Freescale Semiconductor, Inc. Method and apparatus for storing trace data
US10649684B2 (en) * 2017-03-16 2020-05-12 Arm Limited Memory access monitoring
US11392380B2 (en) * 2019-12-28 2022-07-19 Intel Corporation Apparatuses, methods, and systems to precisely monitor memory store accesses

Also Published As

Publication number Publication date
KR20220055771A (ko) 2022-05-04
EP3992799A1 (en) 2022-05-04
US20220129383A1 (en) 2022-04-28

Similar Documents

Publication Publication Date Title
JP2022522595A (ja) ホストベースのフラッシュメモリメンテナンス技術
CN116755620A (zh) 基于独立磁盘冗余阵列的数据存储的方法和装置
CN115480707A (zh) 数据存储的方法和装置
EP3992799A1 (en) Electronic device and automotive device
US20240037027A1 (en) Method and device for storing data
CN117112219A (zh) 主机内存数据访问的方法和装置
US20230393959A1 (en) Out-of-band management method for storage apparatus, baseboard management controller and storage apparatus
CN114281245A (zh) 同步写方法及装置、存储系统、电子设备
US20230084539A1 (en) Computational storage device and storage system including the computational storage device
US12039053B2 (en) Secure processor, operating method thereof, and storage device including same
US20230143943A1 (en) Method of operating storage device for retention enhancement and storage device performing the same
US20230141936A1 (en) Secure processor, operating method thereof, and storage device including same
US20240086110A1 (en) Data storage method, storage apparatus and host
US20230359379A1 (en) Computing system generating map data, and method of operating the same
US20230153237A1 (en) Method and device for storing data
US11914879B2 (en) Storage controller and storage system comprising the same
US20230146540A1 (en) Storage device and an operating method of a storage controller thereof
US20240192860A1 (en) Method and device for log structured merge-tree based key-value data storage
US20240160511A1 (en) Failure prediction apparatus and method for storage devices
US20230376217A1 (en) Storage device, memory device, and computing system including the same
US20230409219A1 (en) Storage device and method of operating the same
US20230409200A1 (en) Method and device for data storage
CN117055816A (zh) 配置zns ssd的区域的方法和装置
KR20230067439A (ko) 보안 프로세서 및 이의 동작 방법과 이를 포함하는 스토리지 장치
CN117130551A (zh) 存储装置及其数据访问方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination