CN114487565A - 一种峰值电压检测电路及峰值电压检测方法 - Google Patents

一种峰值电压检测电路及峰值电压检测方法 Download PDF

Info

Publication number
CN114487565A
CN114487565A CN202111673954.5A CN202111673954A CN114487565A CN 114487565 A CN114487565 A CN 114487565A CN 202111673954 A CN202111673954 A CN 202111673954A CN 114487565 A CN114487565 A CN 114487565A
Authority
CN
China
Prior art keywords
switch
voltage detection
peak voltage
tube
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111673954.5A
Other languages
English (en)
Inventor
翟世奇
张野
宋子奇
田冀楠
臧光
吴勇
王东
何滇
李晴
王文强
查梦凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhu Research Institute of Xidian University
Original Assignee
Wuhu Research Institute of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhu Research Institute of Xidian University filed Critical Wuhu Research Institute of Xidian University
Priority to CN202111673954.5A priority Critical patent/CN114487565A/zh
Publication of CN114487565A publication Critical patent/CN114487565A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/487—Extracting wanted echo signals, e.g. pulse detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明公开了一种峰值电压检测电路及峰值电压检测方法，其中的电路包括：NMOS管M1、NMOS管M2、NMOS管M6、PMOS管M3、PMOS管M4、PMOS管M7和PMOS管M8、尾电流源I1、下拉电流源I2和采样保持电容Ch，其中，所述NMOS管M1、NMOS管M2构成差分输入管，所述PMOS管M3的栅极与所述PMOS管M4的栅极相连接，所述PMOS管M7的栅极和所述PMOS管M8的栅极相连接；所述PMOS管M3的漏极与所述PMOS管M4的源极之间还连接有开关S5。本发明中的电路，能够实现线性放大的回波脉冲峰值电压采集并保持一定时间，用于灰度测量，从而可降低对ADC速度的要求；且能够减小电路失调导致的测量误差，实现精确测量。

Description

一种峰值电压检测电路及峰值电压检测方法
技术领域
本发明涉及模拟集成电路技术领域，尤其涉及一种峰值电压检测电路及峰值电压检测方法。
背景技术
在激光测距技术中，通过对激光往返飞行时间(TOF)测量获得目标距离信息的方法被广泛使用，其中将激光强度调制成窄脉冲的直接测量方案具有器件成本低、数据处理简易等特点。激光TOF测距原理主要包括激光器发射激光脉冲，经过目标反射后的回波信号被光电探测器接收，通过对光电流信号处理获得回波时刻并计算目标距离信息。激光回波时刻的测量一般通过检测时域回波信号强度达到某一阈值来判断，然而回波信号幅度将对回波过阈值的时刻产生影响而造成误差，称为游动误差。一般该游动误差可通过灰度查找表方式在测距结果中进行补偿。为了获取回波的灰度信息需要测量回波信号的峰值电压，因此现有TOF测距系统一般包含回波时刻测量电路与回波电压峰值检测电路，在测量激光脉冲飞行时间的同时检测回波峰值幅度信息。目前厘米级精度的TOF测距系统中的脉冲调制宽度一般为纳秒量级，为进一步提升测距精度脉冲宽度需要被调制的更小，需要高速峰值检测电路。
受限于分立器件开关速度，高速脉冲峰值电压检测电路无法通过运放、开关与无源器件在电子板卡上设计与搭建，现有应用于纳秒量级调制的窄脉冲TOF激光测距领域中的峰值检测方案主要通过高速ADC配合高精度延时无源器件实现。为了较准确地抓取激光回波的峰值同时考虑功耗与数据吞吐问题，该方案要求ADC采样率达到几十兆赫兹以上。由于该方案峰值时刻的采样相对于回波阈值判定的时间固定，而在复杂目标场景的激光测距中，目标回波的脉宽会发生明显变化，因此峰值检测的误差较大。同时该方案的硬件规模较大，除了基本的高速ADC器件与无源延时器件还需要高速ADC参考源、时钟源、解耦电容等外围电路。
发明内容
本发明提供了一种峰值电压检测电路及峰值电压检测方法，用以解决现有峰值电压检测电路对ADC的采样率要求较高、硬件规模较大且检测误差较大的问题。
为此，根据第一方面，本发明提供了一种峰值电压检测电路，包括：
NMOS管M1、NMOS管M2、NMOS管M6、PMOS管M3、PMOS管M4、PMOS管M7和PMOS管M8、尾电流源I1、下拉电流源I2和采样保持电容Ch，其中，
NMOS管M1、NMOS管M2构成差分输入管，PMOS管M3的栅极与PMOS管M4的栅极相连接，PMOS管M7的栅极和PMOS管M8的栅极相连接；PMOS管M3的漏极与PMOS管M4的源极之间还连接有开关S5；
NMOS管M1的漏极通过开关S1与PMOS管M3的漏极以及NMOS管M6的栅极相连接，NMOS管M2的漏极通过开关S2与PMOS管M4的漏极和栅极相连接；NMOS管M1的漏极还通过开关S3与PMOS管M7的漏极相连接，NMOS管M2的漏极还通过开关S4与PMOS管M8的漏极和栅极相连接；PMOS管M3的源极、PMOS管M4的源极、PMOS管M7的源极、PMOS管M8的源极以及NMOS管M6的漏极均连接至电源；
NMOS管M6的源极连接至采样保持电容Ch的一端，采样保持电容Ch的另一端接地；下拉电流源I2还与开关S6串联后并联于采样保持电容Ch的两端；第一NMOS管M1的源极和第二NMOS管M2的源极连接尾电流源I1后接地；
PMOS管M7的漏极为峰值电压检测电路的输出端，NMOS管M1的栅极可经过开关S8和开关S9在峰值电压检测电路的输入端和输出端之间切换。
进一步地，峰值电压检测电路还包括：复位电压源V1，复位电压源V1与开关S7串联后并联于采样保持电容Ch的两端。
进一步地，峰值电压检测电路还包括：缓冲器Buffer，PMOS管M7的漏极的输入端相连接，缓冲器Buffer的输出端为峰值电压检测电路的输出端。
根据第二方面，本发明还提供了一种上述第一方面中的峰值电压检测电路的峰值电压检测方法，包括如下步骤：
控制闭合开关S1、开关S2、开关S6和开关S8，使峰值电压检测电路进入写状态；此时，采样保持电容Ch检测脉冲电压的峰值，并保持于峰值电平；
当脉冲电压的脉冲结束时，控制断开开关S6；
控制断开开关S1、开关S2、开关S6和开关S8，控制闭合开关S3、开关S4、开关S5和开关S9，使峰值电压检测电路进入读状态；此时，峰值电压检测电路的输出端可被读时钟的上升沿触发输出保持在采样保持电容Ch上的峰值电平。
进一步地，峰值电压检测电路还包括：复位电压源V1，复位电压源V1与开关S7串联后并联于采样保持电容Ch的两端；控制闭合开关S1、开关S2、开关S6和开关S8，使峰值电压检测电路进入写状态的步骤之前，还包括如下步骤：
控制闭合开关S3、开关S4、开关S6和开关S7，使峰值电压检测电路进入复位状态；此时，采样保持电容Ch的电平被复位至复位电平V1。
本发明提供的技术方案，具有如下优点：
1、本发明提供的峰值电压检测电路，能够实现线性放大的回波脉冲峰值电压采集并保持一定时间，用于灰度测量，从而可降低对ADC速度的要求；并通过设置该电路读写状态下共用输入差分对管，减小电路失调导致的测量误差，实现精确测量；此外，该电路中的可关断下拉偏置电流源使该电压检测电路在采样阶段具有较高的环路增益带宽积，从而保证对输入脉冲的高速跟随，进一步保证精准测量。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种峰值电压检测电路的一种电路结构示意图；
图2为本发明实施例提供的一种峰值电压检测方法的步骤流程图；
图3为图1中的峰值电压检测电路的工作时序图；
图4是图1中的峰值电压检测电路在写状态下的简化原理图；
图5是图1中的峰值电压检测电路在读状态下的简化原理图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本实施例提供了一种峰值电压检测电路，如图1所示，该峰值电压检测电路包括：NMOS管M1、NMOS管M2、NMOS管M6、PMOS管M3、PMOS管M4、PMOS管M7和PMOS管M8、尾电流源I1、下拉电流源I2和采样保持电容Ch，其中，
NMOS管M1、NMOS管M2构成差分输入管，PMOS管M3的栅极与PMOS管M4的栅极相连接，PMOS管M7的栅极和PMOS管M8的栅极相连接；PMOS管M3的漏极与PMOS管M4的源极之间还连接有开关S5；
NMOS管M1的漏极通过开关S1与PMOS管M3的漏极以及NMOS管M6的栅极相连接，NMOS管M2的漏极通过开关S2与PMOS管M4的漏极和栅极相连接；NMOS管M1的漏极还通过开关S3与PMOS管M7的漏极相连接，NMOS管M2的漏极还通过开关S4与PMOS管M8的漏极和栅极相连接；PMOS管M3的源极、PMOS管M4的源极、PMOS管M7的源极、PMOS管M8的源极以及NMOS管M6的漏极均连接至电源；
NMOS管M6的源极连接至采样保持电容Ch的一端，采样保持电容Ch的另一端接地；下拉电流源I2还与开关S6串联后并联于采样保持电容Ch的两端；第一NMOS管M1的源极和第二NMOS管M2的源极连接尾电流源I1后接地；
PMOS管M7的漏极为峰值电压检测电路的输出端，NMOS管M1的栅极可经过开关S8和开关S9在峰值电压检测电路的输入端和输出端之间切换。
本实施例中，各个开关的闭合和断开的切换可以对应切换该峰值电压检测电路的工作状态，具体地，当开关S1、开关S2、开关S6和开关S8闭合(其它开关断开)时，该峰值电压检测电路进入读状态，此时核心电路被开关的选通配置为单位增益负反馈的两级放大器作为误差放大器，第一级为一个经典五管放大器，第二级为包含上拉电流源与峰值保持电容的简单反向放大器；该误差放大器可对采样保持电容Ch单向充电实现峰值检测与保持的功能。此时，电路中的NMOS管M1和NMOS管M2为第一级的差分输入对管；PMOS管M3和PMOS管M4作为电流镜为第一级放大器的有源负载；NMOS管M6为第二级放大器的输入管，用来对采样保持电容Ch充电。且电路中的一个微小的下拉电流源I2为第二级放大级电路提供偏置电流，使误差放大器在脉冲(待检测脉冲电压的脉冲)起始时也具有较大的增益带宽积。当脉冲结束后及时关断该电流偏置，以防止峰值电平保持时的漏电误差，可根据实际应用设定该偏置电流大小，在脉冲峰值电平跟随速度与保持漏电误差两者之间折中。
本实施例中，当开关S3、开关S4、开关S5和开关S9闭合(其它开关断开)时，该该峰值电压检测电路进入写状态，此时脉冲输入信号被断开，核心电路被开关的选通配置为输入为峰值采样电容为输入的单位负反馈两级放大器作为读出缓冲器，其中第一级的差分输入对管与误差放大器共享，第二级放大器用于提供更大的带负载能力以及更大的输出摆幅。此时NMOS场效应管M1通过开关S5关断，确保峰值保持电容Ch中的电压不被影响。
作为本实施例的一种可选的实施方式，如图1所示，该峰值电压检测电路还可以包括复位电压源V1，该复位电压源V1与开关S7串联后并联于采样保持电容Ch的两端。
此时，该峰值电压检测电路通过开关的选通被配置进入复位状态，具体地，开关S3、开关S4、开关S6和开关S7闭合(其它开关断开)，此时采样保持电容Ch的电平被复位至初始(复位)电平V1。
作为本实施例的一种可选的实施方式，如图1所示，该峰值电压检测电路还可以包括缓冲器Buffer，此时，PMOS管M7的漏极的输入端相连接，缓冲器Buffer的输出端为峰值电压检测电路的输出端。
本实施例中的峰值电压检测电路，能够实现线性放大的回波脉冲峰值电压采集并保持一定时间，用于灰度测量，从而可降低对ADC速度的要求；并通过设置该电路读写状态下共用输入差分对管，减小电路失调导致的测量误差，实现精确测量；此外，该电路中的可关断下拉偏置电流源使该电压检测电路在采样阶段具有较高的环路增益带宽积，从而保证对输入脉冲的高速跟随，进一步保证精准测量。
实施例2
本实施例提供了一种峰值电压检测方法，其实质上为上述实施例1中的峰值电压检测电路的使用方法，如图2所示，该峰值电压检测方法包括如下步骤：
S10：控制闭合开关S1、开关S2、开关S6和开关S8，使峰值电压检测电路进入写状态。此时，采样保持电容Ch检测脉冲电压的峰值，并保持于峰值电平。
S20：当脉冲电压的脉冲结束时，控制断开开关S6。
S30：控制断开开关S1、开关S2、开关S6和开关S8，控制闭合开关S3、开关S4、开关S5和开关S9，使峰值电压检测电路进入读状态。此时，峰值电压检测电路的输出端可被读时钟的上升沿触发输出保持在采样保持电容Ch上的峰值电平。
作为本本实施例的一种可选实施方式，当峰值电压检测电路还包括：复位电压源V1，且该复位电压源V1与开关S7串联后并联于采样保持电容Ch的两端是，如图2所示，上述峰值电压检测方法中的步骤S10之前还包括一步骤S40：
S40：控制闭合开关S3、开关S4、开关S6和开关S7，使峰值电压检测电路进入复位状态。此时，采样保持电容Ch的电平被复位至复位电平V1。
下面对上述步骤S10-步骤S40进行详细描述：
图3为实施例1中的峰值电压检测电路的工作时序图，如图3所示，峰值电压检测电路的工作时序分为三个状态(相位)，分别为复位状态“RST”，写状态“Write”与读状态“Read”。
其中复位状态由RST控制，高电平有效。复位时读写控制信号(RpWn)必须为低电平的写状态。在复位状态中，峰值保持电容上的电压全部被复位至初始电平。为了满足电容完全放电复位，复位状态持续时间需要大于50ns。
在复位状态中，图1中开关S3、开关S4、开关S6与开关S7闭合(其它开关断开)，此时采样保持电容Ch的电平被复位至初始(复位)电平V1。
保持“RpWn”为0，当“RST”由1跳转至0后，切换至写状态。此时WTRIG开始有效，第一个WTRIG上升沿开启第一个回波，下降沿关闭第一个回波。此时峰值电压检测电路已被选通，能够接收存储回波峰值。在写状态时，电路的主要功能为对脉冲输入电压的峰值检测与保持，此时图1中开关S1、开关S2、开关S6和开关S8闭合(其它开关断开)，且通过开关的选通，核心电路被配置为单位增益负反馈的两级放大器作为误差放大器，第一级为一个经典五管放大器，第二级为包含上拉电流源与峰值保持电容的简单反向放大器。该误差放大器可对保持电容单向充电实现峰值检测与保持的功能。其中NMOS管M1和NMOS管M2为第一级的差分输入对管；PMOS管M3和PMOS管M4作为电流镜为第一级放大器的有源负载；NMOS管M6为第二级放大器的输入管，用来对峰值保持电容Ch充电。一个微小的下拉电流源I2为第二级放大级电路提供偏置电流，使误差放大器在脉冲起始时也具有较大的增益带宽积。当脉冲结束后及时关断该电流偏置，以防止峰值电平保持时的漏电误差，可根据实际应用设定该偏置电流大小，在脉冲峰值电平跟随速度与保持漏电误差两者之间折中。
保持“RST”为0，“RpWn”由0跳转至1后，进入读状态。此时图1中的开关S3、开关S4、开关S5、开关S9闭合(其它开关断开)，通过选通开关，脉冲输入信号被断开，核心电路被配置成输入为峰值采样电容为输入的单位负反馈两级放大器作为读出缓冲器，其中第一级的差分输入对管与误差放大器共享，第二级放大器用于提供更大的带负载能力以及更大的输出摆幅。此时NMOS管M1通过开关S5关断，确保采样保持电容Ch中的电压不被影响。读状态下通过读时钟RCLK的上升沿触发VOUT输出被保持在电容上的回波峰值电平，该电平可通过低速ADC进行采样数字化处理。
为了进一步说明该峰值电压检测电路是如何实现消除失调电压，可将图1所示的峰值电压检测电路转化为图4和图5所示的形式。由于峰值电压检测电路的失调电压主要来源于输入差分对管，图3所示为写状态时，失调电压对采样保持电容Ch上的峰值电压VH的影响，此时VH如式(1-1)所示。
VH＝VIN-Voff (1-1)
图4所示为读状态时，失调电压对输出峰值结果的影响，此时Vout如式(1-2)所示。
Vout＝VH+Voff＝VIN (1-2)
由式(1-1)与(1-2)可以发现，采用读写共用输入差分对管的方式可抵消电路失调的影响。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (5)

1.一种峰值电压检测电路，其特征在于，包括：
NMOS管M1、NMOS管M2、NMOS管M6、PMOS管M3、PMOS管M4、PMOS管M7和PMOS管M8、尾电流源I1、下拉电流源I2和采样保持电容Ch，其中，
所述NMOS管M1、NMOS管M2构成差分输入管，所述PMOS管M3的栅极与所述PMOS管M4的栅极相连接，所述PMOS管M7的栅极和所述PMOS管M8的栅极相连接；所述PMOS管M3的漏极与所述PMOS管M4的源极之间还连接有开关S5；
所述NMOS管M1的漏极通过开关S1与所述PMOS管M3的漏极以及所述NMOS管M6的栅极相连接，所述NMOS管M2的漏极通过开关S2与所述PMOS管M4的漏极和栅极相连接；所述NMOS管M1的漏极还通过开关S3与所述PMOS管M7的漏极相连接，所述NMOS管M2的漏极还通过开关S4与所述PMOS管M8的漏极和栅极相连接；所述PMOS管M3的源极、所述PMOS管M4的源极、所述PMOS管M7的源极、所述PMOS管M8的源极以及所述NMOS管M6的漏极均连接至电源；
所述NMOS管M6的源极连接至所述采样保持电容Ch的一端，所述采样保持电容Ch的另一端接地；所述下拉电流源I2还与开关S6串联后并联于所述采样保持电容Ch的两端；所述第一NMOS管M1的源极和所述第二NMOS管M2的源极连接所述尾电流源I1后接地；
所述PMOS管M7的漏极为峰值电压检测电路的输出端，所述NMOS管M1的栅极可经过开关S8和开关S9在所述峰值电压检测电路的输入端和输出端之间切换。
2.根据权利要求1所述的峰值电压检测电路，其特征在于，还包括：复位电压源V1，所述复位电压源V1与开关S7串联后并联于所述采样保持电容Ch的两端。
3.根据权利要求1或2所述的峰值电压检测电路，其特征在于，还包括：缓冲器Buffer，所述PMOS管M7的漏极的输入端相连接，所述缓冲器Buffer的输出端为所述峰值电压检测电路的输出端。
4.一种权利要求1-3任一项所述的峰值电压检测电路的峰值电压检测方法，其特征在于，包括如下步骤：
控制闭合所述开关S1、所述开关S2、所述开关S6和所述开关S8，使所述峰值电压检测电路进入写状态；此时，所述采样保持电容Ch检测脉冲电压的峰值，并保持于峰值电平；
当所述脉冲电压的脉冲结束时，控制断开所述开关S6；
控制断开所述开关S1、所述开关S2、所述开关S6和所述开关S8，控制闭合所述开关S3、所述开关S4、所述开关S5和所述开关S9，使所述峰值电压检测电路进入读状态；此时，所述峰值电压检测电路的输出端可被读时钟的上升沿触发输出保持在所述采样保持电容Ch上的所述峰值电平。
5.根据权利要求4所述的峰值电压检测方法，其特征在于，所述峰值电压检测电路还包括：复位电压源V1，所述复位电压源V1与开关S7串联后并联于所述采样保持电容Ch的两端；所述控制闭合所述开关S1、所述开关S2、所述开关S6和所述开关S8，使所述峰值电压检测电路进入写状态的步骤之前，还包括如下步骤：
控制闭合所述开关S3、所述开关S4、所述开关S6和所述所述开关S7，使所述峰值电压检测电路进入复位状态；此时，所述采样保持电容Ch的电平被复位至复位电平V1。
CN202111673954.5A 2021-12-31 2021-12-31 一种峰值电压检测电路及峰值电压检测方法 Pending CN114487565A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111673954.5A CN114487565A (zh) 2021-12-31 2021-12-31 一种峰值电压检测电路及峰值电压检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111673954.5A CN114487565A (zh) 2021-12-31 2021-12-31 一种峰值电压检测电路及峰值电压检测方法

Publications (1)

Publication Number Publication Date
CN114487565A true CN114487565A (zh) 2022-05-13

Family

ID=81508071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111673954.5A Pending CN114487565A (zh) 2021-12-31 2021-12-31 一种峰值电压检测电路及峰值电压检测方法

Country Status (1)

Country Link
CN (1) CN114487565A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114994639A (zh) * 2022-08-08 2022-09-02 四川吉埃智能科技有限公司 激光扫描雷达实现亚厘米级测量精度的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114994639A (zh) * 2022-08-08 2022-09-02 四川吉埃智能科技有限公司 激光扫描雷达实现亚厘米级测量精度的方法
CN114994639B (zh) * 2022-08-08 2022-11-15 四川吉埃智能科技有限公司 激光扫描雷达实现亚厘米级测量精度的方法

Similar Documents

Publication Publication Date Title
US8253613B2 (en) Second-order delta-sigma analog-to-digital converter
US6255865B1 (en) Track-and-hold circuit
US7843771B2 (en) High resolution time interpolator
CN108955906B (zh) 一种应用于单光子探测器的时间-模拟转换电路
CN108809278B (zh) 一种窄脉冲峰值采样保持电路
JPS62273694A (ja) センスアンプ
US20180083608A1 (en) Voltage comparator, voltage comparison method of the same, and reset method of the same
JPS6039180B2 (ja) センスアンプ
US5311085A (en) Clocked comparator with offset-voltage compensation
US9921254B2 (en) Circuit and method for bandwidth measurement
CN114487565A (zh) 一种峰值电压检测电路及峰值电压检测方法
Zheng et al. A CMOS peak detect and hold circuit with auto-adjust charging current for NS-scale pulse ToF lidar application
EP0535808A2 (en) Current mode sample-and-hold circuit
EP1858163B1 (en) Oscillator circuit generating oscillating signal having stable cycle
JP2607425B2 (ja) ピーク検出回路
US7583218B2 (en) Comparator and A-D converter
JP2003163843A (ja) 画像読取信号処理装置
CN111337905A (zh) 一种基于ctia的双模式焦平面像素级电路及实现方法
JP2003318712A (ja) 半導体装置
US4058808A (en) High performance analog to digital converter for integrated circuits
JP2012503395A (ja) アナログカウンターおよびそのようなカウンターを搭載したイメージデバイス
CN114167387A (zh) 直接飞行时间DToF传感器及其延迟校正方法
US8878578B2 (en) Jitter monitor
US20210392281A1 (en) Reset method, reset device, and reset system and pixel array using the same
US4937472A (en) Sampling-holding circuit with high sampling frequency

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination