CN114475697B - 一种低频发码设备及发码方法 - Google Patents

Abstract

本发明公开了一种低频发码设备及发码方法，低频发码设备包括通信板、发码板和冗余切换板；所述通信板包括通信板A和通信板B，所述发码板包括主发码板和备发码板；所述通信板A与联锁系统、主发码板和备发码板连接；所述通信板B与联锁系统、主发码板和备发码板连接；所述主发码板与通信板A、通信板B和冗余切换板连接；所述备发码板与通信板A、通信板B和冗余切换板连接；所述冗余切换板与主发码板、备发码板和轨道电路连接。本发明实现了低频发码设备的热备冗余设计、热插拔设计，提高了设备的可靠性及可维护性，大大地提高了设备的故障恢复时间，设备采用二取二安全架构设计，有利地提高了系统的安全性。

Description

一种低频发码设备及发码方法

技术领域

本发明涉及轨道电路领域，具体涉及一种用于轨道电路的低频发码设备及发码方法。

背景技术

现有技术中，某些地铁线路使用的信号系统中控制轨道电路（例如FS2500轨道电路）的轨道码输出板TCOM板由于未采用安全结构及冗余设计，一旦发生故障，进行维修或维护更换时，会导致全线红光带，列车上下行均受到影响。随着线路运营时间的不断增加，TCOM板的故障率也随之增高。由于TCOM板厂家已退出中国市场，目前已无法提供TCOM系统的备品备件、技术支持及设备维修。因此亟需一种控制轨道电路的低频发码设备替代TCOM板实现与联锁系统和轨道电路的信息通信，保证信号系统的安全运行。

发明内容

针对上述问题，本发明的目的在于：提供一种用于轨道电路的低频发码设备及发码方法。

为了实现上述目的，本发明提供如下技术方案：

本发明公开了一种低频发码设备，包括通信板、发码板和冗余切换板；所述通信板包括通信板A和通信板B，所述发码板包括主发码板和备发码板；

所述通信板A与联锁系统、主发码板和备发码板连接；

所述通信板B与联锁系统、主发码板和备发码板连接；

所述主发码板与通信板A、通信板B和冗余切换板连接；

所述备发码板与通信板A、通信板B和冗余切换板连接；

所述冗余切换板与主发码板、备发码板和轨道电路连接。

优选地，所述冗余切换板与轨道电路之间设置继电器，所述通信板A和通信板B均与继电器连接，所述继电器与安全码发生器连接。

优选地，所述低频发码设备，还包括维护机，所述维护机与通信板A和通信板B连接。

优选地，所述低频发码设备，还包括电源转换模块；所述电源转换模块用于将220Vac转换成24Vdc后并给低频发码设备供电。

优选地，所述联锁系统包括主联锁系统和备联锁系统；

所述通信板包括CPU1、CPU2 和第一安全与门，所述CPU1、CPU2均通过第一安全与门与继电器连接；

所述CPU1和CPU2用于同时获取主联锁系统和备联锁系统的全部区段的编码信息并将编码信息进行分解，依据内部总线协议打包新的数据包，发送给每个发码板和维护机；

所述CPU1与CPU2还用于采集继电器的状态信息，并发送给主联锁系统和备联锁系统。

优选地，所述CPU1与CPU2之间还用于进行数据交互，对从主联锁系统和备联锁系统获取的信息进行对比判断；

当CPU1与CPU2比对判断信息不一致时进行如下操作：

CPU1和CPU2控制的第一安全与门将不输出信号，低频发码设备导向安全侧；

CPU1与CPU2获取各发码板上传的各区段信息，CPU1与CPU2各自独立打包成全部区段的信息，通过各自与联锁系统的接口发送给联锁系统，由联锁系统进行二取处理；

当CPU1与CPU2比对判断信息一致时，将主联锁系统和备联锁系统的发送的全部区段数据信息进行分解，依据内部总线协议打包新的数据包，发送给每个发码板和维护机。

优选地，所述发码板包括CPU3、CPU4，FPGA、安全与前置电路和功放电路；

所述CPU3、CPU4用于同时从通信板上获取信息然后依次经过FPGA、安全与前置电路和功放电路输送到冗余切换板。

优选地，所述发码板还包括第二安全与门和控制电路，所述第二安全与门与CPU3、CPU4和控制电路连接，所述控制电路与第二安全与门和冗余切换板连接。

优选地，所述CPU3和CPU4之间进行数据交互，对采集到的信息进行比对，当CPU3和CPU4的比对结果不一致时，切断第二安全与门，设备导向安全侧；第二安全与门通过控制电路控制冗余切换板的切换继电器落下，切断ASK信号的传输通道，保证通道隔离，并由FPGA对切换继电器进行检查；

所述CPU3和CPU4比对的信息包括从通信板上获取信息、从FPGA获取的信息、从功放电路输出的ASK信号进行采样的信息。

优选地，所述第二安全与门还用于给安全与前置电路供电。

优选地，所述安全与前置电路、第二安全与门、功放电路均设置4路，所述冗余切换板设有4路切换继电器，每一路切换继电器均包括两个切换继电器；所述每一路切换继电器对应一路安全与前置电路、一路功放电路。

优选地，低频发码设备中通信板和发码板均进行热插拔设计。

本发明还公开了一种发码方法，具体步骤如下：

采用通信板A和通信板B同时从联锁系统获取轨道编码指令并对编码命令进行解析，并发送给主发码板和备发码板；

采用主发码板和备发码板将接收到的解析命令调制成ASK码；

采用冗余切换板将主发码板的ASK码或备发码板的ASK码输出到轨道电路。

优选地，采用冗余切换板将主发码板的ASK码或备发码板的ASK码输出到轨道电路的具体方法如下：

所述冗余切换板由主发码板和备发码板共同控制，当主发码板出现故障，冗余切换板失去主发码板的控制，由冗余切换板自动完成倒切，由备发码板输出ASK码到轨道电路，当主发码板故障恢复后，再自动切回到主发码板输出ASK码到轨道电路。

本发明的有益效果在于：

本发明实现了低频发码设备的热备冗余设计、热插拔设计，提高了设备的可靠性及可维护性，大大地提高了设备的故障恢复时间，设备采用二取二安全架构设计并利用《RSSP-I铁路安全通信协议》完成了与联锁系统的通信，有利地提高了系统的安全性。通过对设备结构的优化增大了控制区段的数量。并大大的减少了需用户进行配置的操作，避免因配置错误导致设备故障，从根本上解决了TCOM板存在的问题。具体优点罗列如下：

1、低频发码设备的热备冗余设计，提高了设备可靠性。

2、低频发码设备的热插拔设计，提高了设备的可维护性。

3、低频发码设备的安全架构设计及与联锁系统接口采用了安全协议进行通信，提高了安全性。

4、当设备故障或与联锁系统通信中断时，设备导向安全侧。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明低频发码设备的结构示意图；

图2为通信板（通信板A或通信板B）的结构示意图；

图3为发码板（主发码板或备发码板）的结构示意图；

图4为每一路切换继电器的继电逻辑原理图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示：一种低频发码设备，包括通信板、发码板和冗余切换板；所述通信板包括通信板A和通信板B，所述发码板包括主发码板和备发码板；

所述通信板A与联锁系统、主发码板和备发码板连接；所述通信板B与联锁系统、主发码板和备发码板连接；所述主发码板与通信板A、通信板B和冗余切换板连接；所述备发码板与通信板A、通信板B和冗余切换板连接；所述冗余切换板与主发码板、备发码板和轨道电路连接。

本发明的发码设备用于发码时的具体步骤如下：

S1采用通信板A和通信板B同时从联锁系统获取轨道编码指令并对编码命令进行解析，并发送给主发码板和备发码板；

S2采用主发码板和备发码板将接收到的解析命令调制成ASK码；

S3采用冗余切换板将主发码板的ASK码或备发码板的ASK码输出到轨道电路，具体地，所述冗余切换板由主发码板和备发码板共同控制，当主发码板出现故障，冗余切换板失去主发码板的控制，由冗余切换板自动完成倒切，由备发码板输出ASK码到轨道电路，当主发码板故障恢复后，再自动切回到主发码板输出ASK码到轨道电路。

优选地，所述冗余切换板与轨道电路之间设置继电器（此处的继电器为图1中的OPCR继电器）。OPCR继电器为外部继电器逻辑，主要完成当主、备发码板同时故障或系统断电时，由通信板判断故障，切换到安全码发生器发送安全码，保证轨道电路的正常工作。所述通信板A和通信板B均与OPCR继电器连接，所述OPCR继电器与安全码发生器连接。优选地，所述低频发码设备还包括维护机，所述维护机与通信板A和通信板B连接。优选地，所述低频发码设备还包括电源转换模块；所述电源转换模块用于将220Vac转换成24Vdc后并给低频发码设备供电，所述电源转换模块还与电源屏连接。

本发明的低频发码设备以及发码方法可以用于FS2500轨道电路，当然也可以用于其他轨道电路，下面以用于FS2500轨道电路为例，来说明发明中各板卡的具体功能如下：

通信板：采用热备冗余、二取二安全架构设计，完成低频发码设备与联锁系统间的通信。将联锁系统下发的编码命令进行解析，并发送给发码板。同时，通信板采集OPCR继电器的状态信息，并将发码板发送的通道状态信息及OPCR继电器状态发送给联锁系统。当低频发码设备故障或与联锁通信中断，可控制OPCR继电器将安全码发送给FS2500轨道电路。

发码板：采用热备冗余、二取二安全架构设计，完成接收通信板下发的解析编码命令，将命令调制成ASK码发送给FS2500轨道电路。同时将发码板检测信息及各ASK发送通道的状态信息（是否故障）发送给通信板。

冗余切换板：冗余切换板由主、备发码板共同控制，由自身继电器逻辑完成只有单发码板ASK码信号的输出。当主发码板出现故障，冗余切换板失去主发码板的控制，由冗余切换板自动完成倒切，由备发码板输出。当主发码板故障恢复后，再自动切回到主发码板输出。

维护机：通过维护机对低频发码设备状态、日志信息、故障信息进行显示和记录。

电源转换模块：低频发码设备使用220Vac供电，通过电源转换模块转换成系统所需的24Vdc电源供电。

从上可以看出：本发明的低频发码设备主要实现与联锁系统的通信。通过通信板从联锁系统获取轨道编码指令，通过发码板将轨道编码生成对应的低频ASK码，并将该ASK码发送给FS2500轨道电路。ASK码频率范围为28HZ-80HZ，步进值4HZ。同时通信板通过发码板上传的ASK输出通道信息，获取ASK通道状态信息并上传给联锁系统。

优选地，通信板可以采用如图2所示的结构，现具体介绍如下：所述通信板（通信板A或通信板B）包括CPU1、CPU2和第一安全与门，所述CPU1、CPU2均通过第一安全与门与OPCR继电器连接；

所述CPU1和CPU2用于同时获取联锁系统（其中，联锁系统包括主联锁系统和备联锁系统）的全部区段的编码信息（CPU1和CPU2与联锁系统之间的接口可以是RS422接口）并将编码信息进行分解，依据内部总线协议（可以是CAN协议）打包新的数据包，发送给每个对应地址的发码板和维护机；

所述CPU1与CPU2还用于采集OPCR继电器的状态信息，并送给主联锁系统和备联锁系统。

所述CPU1与CPU2之间还用于进行数据交互，对从主联锁系统和备联锁系统获取的信息进行对比判断；当CPU1与CPU2比对判断信息不一致时进行如下操作：CPU1和CPU2控制的第一安全与门将不输出信号，低频发码设备导向安全侧；CPU1与CPU2获取各发码板上传的各区段信息（状态信息），CPU1与CPU2各自独立打包成全部区段的信息，通过各自与联锁系统的接口发送给联锁系统，由联锁系统进行二取处理。当CPU1与CPU2比对判断信息一致时，将主联锁系统和备联锁系统的全部区段数据信息（编码信息）进行分解，依据内部总线协议打包新的数据包，发送给每个发码板和维护机。

从上可以看出：本发明的通信板采用二取二安全架构设计，分别由两个CPU同时获取来自主、备联锁系统的全部区段数据信息，并将数据进行分解。依据内部总线协议打包新的数据包，发送给每个发码板，由发码板调制成ASK信号发送给FS2500轨道电路。同时，双CPU间进行数据交互，完成地址、心跳、宕机标识、数据同步信息等的判断。一旦双CPU判断不一致，CPU1和CPU2控制的第一安全与门将不输出信号，低频发码设备导向安全侧。同时，通信板将各发码板上传的各区段信息分别发送到两个CPU,两个CPU各自独立打包成全部区段的信息，通过各自与联锁的接口发送给联锁，由联锁系统进行二取处理。

优选地，发码板可以采用如图3所示的结构，现具体介绍如下：

所述发码板包括CPU3、CPU4、FPGA、安全与前置电路和功放电路；所述CPU3、CPU4用于同时从通信板上获取信息然后依次经过FPGA、安全与前置电路和功放电路输送到冗余切换板；

优选地，所述发码板还包括第二安全与门和控制电路（此处的控制电路为图3中的FBJ控制电路），所述第二安全与门与CPU3、CPU4和FBJ控制电路连接，所述FBJ控制电路与第二安全与门和冗余切换板连接。

优选地，所述CPU3、CPU4之间进行数据交互，对采集到的信息进行比对，当CPU3和CPU4的比对结果不一致时，切断第二安全与门，设备导向安全侧；第二安全与门通过FBJ控制电路控制冗余切换板的切换继电器落下，切断ASK信号的传输通道，保证通道隔离，并由FPGA对切换继电器进行检查；所述CPU3和CPU4比对的信息包括从通信板上获取信息、从FPGA获取的信息、从功放电路输出的ASK信号进行采样的信息。

优选地，所述第二安全与门还用于给安全与前置电路供电。当第二安全与门切断时，安全与前置电路也断开。

优选地，所述安全与前置电路、第二安全与门、功放电路均设置4路，所述冗余切换板设有4路切换继电器，每一路切换继电器均包括两个切换继电器；所述每一路切换继电器对应一路安全与前置电路、一路功放电路。通过这样设置，1块发码板可控制4路ASK码输出通道既可控制4个轨道区段。

从上可以看出：发码板采用二取二安全架构设计，两个CPU分部从内部CAND和CANE总线获取数据。两个CPU将获取到的信息，同时发送给FPGA。FPGA主要完成ASK码的基础信号调制并对数据的频率进行自检，一旦自检失败，停止输出并上报CPU。ASK码基础频率通过4路安全与前置电路和4路功放电路使ASK信号满足电压55-70Vp-p和频率28HZ-80HZ，步进值4HZ的要求（注:1块发码板可控制4路ASK码输出通道既可控制4个轨道区段）。此时双CPU会对输出的ASK信号进行采样，对采样的结果与接收到的发码板信息进行比对，形成闭环监测。双CPU间进行数据通信，对从通信板上获取信息、从FPGA获取的信息、从功放电路输出的ASK信号进行采样的信息等进行比对。一旦双CPU比较不一致，切断第二安全与门（此时，由于第二安全与门还用于给安全与前置电路供电，导致前置电路供电也断开了），设备导向安全侧。第二安全与门同时控制冗余切换板的切换继电器，一旦发码板故障或导向安全侧，使切换继电器落下，并由FPGA对切换继电器进行检查。发码板还会将自身的状态信息、检测信息发送给通信板。

作为优选地方案，本发明中的冗余切换板设有4路切换继电器，每一路切换继电器的继电逻辑原理图如图4所示：每一路切换继电器包含继电器1和继电器2，继电器1和继电器2均为切换继电器，对于每一路切换继电器的继电逻辑原理具体介绍如下：

1、继电器1和继电器2常态下11和12、21和22节点为常闭状态，44和43、54和53、64和63为常开节点。

2、主发码板控制继电器1的A1和A2管脚，用于控制继电器1节点的吸起和落下。

3、备发码板控制继电器2的A1和A2管脚，用于控制继电器2节点的吸起和落下。

4、ASK_OUT（ASK_OUT包括ASK_OUT1-1和ASK_OUT1-2）为ASK信号输入端口。

5、Z_ASK（Z_ASK包括Z_ASK1-1和Z_ASK1-2）为主发码板的信号输入端口。

6、B_ASK（B_ASK包括B_ASK1-1和B_ASK1-2）为备发码板的信号输入端口。

7、在主发码板和备发码板同时工作时，均控制继电器1和继电器2正常工作，既继电器的11和12、21和22节点变为吸起状态，从而使备发码板的B_ASK信号不能从ASK_OUT端口输出。而此时继电器的54和53、64和63变为落下，主发码板的Z_ASK的信号通过ASK_OUT端口输出。由此保证主发码板和备发码板只有1个信号输入。

8、当主发码板故障时，继电器1的各继电保持常态。而备发码板通过继电器2的54和53、64和63节点和继电器1的11和12、21和22节点通过ASK_OUT端口输出。主发码板因继电器1的54和53、64和63节点为开路状态，主发码板的Z_ASK的信号不能通过ASK_OUT端口输出。

9、主发码板故障恢复后，恢复到主Z_ASK的信号通过ASK_OUT端口输出。

10、Z_AQYM_FB-1和B_AQYM_FB-1为继电器1和继电器2动作的检测信号，以此来判断继电器1和继电器2是否工作。

对图4中出现的字母进行说明，如下表1所示：

表1字母说明表

对本发明的低频发码设备的冗余设计进一步解释如下：本发明的低频发码设备在具体应用时，可以由2块通信板（一个通信板A和一个通信板B），10块发码板（5个主发码板和5个备发码板）、5块冗余切换板、2块接口板及1块母板根据配置情况组合。两块通信板组成通信冗余系统。每两块发码板（1个主发码板和1个备发码板）组成发码冗余系统（可控制4个区段）。每个机笼可控制20个轨道区段。在控制轨道区段比较多的站点，可通过增加扩展机笼，以控制40或60个轨道区段（40个区段1主1扩，60个区段1主2扩）。注：扩展机笼不插通信盘。

本发明中两块通信板同时与联锁系统进行数据交互，并构成冗余通信。当1块通信板故障时，不影响数据通信。每两块发码板（1个主发码板和1个备发码板）互为热备同时工作，通过冗余切换板实现主备切换。冗余切换板主要由继电逻辑完成切换方案，分别由主、备发码板安全与门共同控制，由自身继电器逻辑保证只有1块板卡的ASK码的输出。当主发码板出现故障，冗余切换板失去主发码板的控制，由冗余切换板自动完成倒切，实现备发码板输出。当主发码板故障恢复后，再自动切回到主发码板输出。

优选地，本发明中通信板和发码板更换时，无需配置设计是通过设置一个母板来实现的，由母板的拨码开关设置不同的编号，有通信板和发码板自行识别。具体地，低频发码设备采用母板将各板卡结合，构成整体设备。各板卡对应母板指定的安装位置，设置拨码开关，不同的拨码位置标识不同的信息，由各板卡软件进行读取识别，如板卡的地址信息、配置信息等。当设备一旦安装完成联调联试，因母板只完成各板卡功能连接的功能，拨码开关将保持固定状态。因此更换板卡后，板卡将自动识别自己的信息，完成板卡更换无配置功能。

优选地，低频发码设备中通信板和发码板进行热插拔设计，具体地，为提高系统的可用性，低频发码设备进行热插拔设计，主要通过内部总线设计，通信板和发码板均可接入总线完成信息通信。对于通信接口，硬件部分进行防浪涌设计避免在热插拔过程中因为电气特性损坏板卡。因本设备为固定500ms一次通信周期。依据此特点，软件部分定制专用通信协议。通信协议采用主从结构，由主设备提起通信请求，从设备进行响应（本设备通信板可看做主设备、发码板可看做从设备）。通信每帧数据有目的地址标识和源标识，通信板、发码板都对目的和源标识进行识别，每帧数据都有帧序号，并进行CRC校验和包序号检测，不符合要求的数据都丢弃。因此，在接入总线时，如果板卡在本周期内没有识别正确协议数据，备设备收不到主的通信请求、主设备收不到备设备的响应，本次接收到的数据将被丢弃。下一个通信周期主设备将再一次重新发起通信请求，直到建立正确的协议数据。为保证安全，还可以设置时间门限，当超过3S没有正确解析数据，板卡导向安全侧。

尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (12)

1.一种低频发码设备，其特征在于，包括通信板、发码板和冗余切换板；所述通信板包括通信板A和通信板B，所述发码板包括主发码板和备发码板；

所述通信板A与联锁系统、主发码板和备发码板连接；

所述通信板B与联锁系统、主发码板和备发码板连接；

所述主发码板与通信板A、通信板B和冗余切换板连接；

所述备发码板与通信板A、通信板B和冗余切换板连接；

所述冗余切换板与主发码板、备发码板和轨道电路连接，其中：

所述联锁系统包括主联锁系统和备联锁系统；所述通信板包括CPU1、CPU2和第一安全与门，所述CPU1、CPU2均通过第一安全与门与继电器连接；所述CPU1和CPU2用于同时获取主联锁系统和备联锁系统的全部区段的编码信息并将编码信息进行分解，依据内部总线协议打包新的数据包，发送给每个发码板和维护机；所述CPU1与CPU2还用于采集继电器的状态信息，并发送给主联锁系统和备联锁系统；

所述CPU1与CPU2之间还用于进行数据交互，对从主联锁系统和备联锁系统获取的信息进行对比判断；当CPU1与CPU2比对判断信息不一致时进行如下操作：CPU1和CPU2控制的第一安全与门将不输出信号，低频发码设备导向安全侧；CPU1与CPU2获取各发码板上传的各区段信息，CPU1与CPU2各自独立打包成全部区段的信息，通过各自与联锁系统的接口发送给联锁系统，由联锁系统进行二取处理；当CPU1与CPU2比对判断信息一致时，将主联锁系统和备联锁系统发送的全部区段数据信息进行分解，依据内部总线协议打包新的数据包，发送给每个发码板和维护机。

2.根据权利要求1所述低频发码设备，其特征在于，所述冗余切换板与轨道电路之间设置继电器，所述通信板A和通信板B均与继电器连接，所述继电器与安全码发生器连接。

3.根据权利要求2所述低频发码设备，其特征在于，还包括维护机，所述维护机与通信板A和通信板B连接。

4.根据权利要求1-3任意一项所述低频发码设备，其特征在于，还包括电源转换模块；所述电源转换模块用于将220Vac转换成24Vdc后并给低频发码设备供电。

5.根据权利要求1所述低频发码设备，其特征在于，所述发码板包括CPU3、CPU4、FPGA、安全与前置电路和功放电路；

所述CPU3、CPU4用于同时从通信板上获取信息然后依次经过FPGA、安全与前置电路和功放电路输送到冗余切换板。

6.根据权利要求5所述低频发码设备，其特征在于，所述发码板还包括第二安全与门和控制电路，所述第二安全与门与CPU3、CPU4和控制电路连接，所述控制电路与第二安全与门和冗余切换板连接。

7.根据权利要求6所述低频发码设备，其特征在于，所述CPU3和CPU4之间进行数据交互，对采集到的信息进行比对，当CPU3和CPU4的比对结果不一致时，切断第二安全与门，设备导向安全侧；第二安全与门通过控制电路控制冗余切换板的切换继电器落下，切断ASK信号的传输通道，保证通道隔离，并由FPGA对切换继电器进行检查；

所述CPU3和CPU4比对的信息包括从通信板上获取信息、从FPGA获取的信息、从功放电路输出的ASK信号进行采样的信息。

8.根据权利要求7所述低频发码设备，其特征在于，所述第二安全与门还用于给安全与前置电路供电。

9.根据权利要求8所述低频发码设备，其特征在于，所述安全与前置电路、第二安全与门、功放电路均设置4路，所述冗余切换板设有4路切换继电器，每一路切换继电器均包括两个切换继电器；所述每一路切换继电器对应一路安全与前置电路、一路功放电路。

10.根据权利要求1所述低频发码设备，其特征在于，低频发码设备中通信板和发码板均进行热插拔设计。

11.一种发码方法，其特征在于：具体步骤如下：

采用通信板A和通信板B同时从联锁系统获取轨道编码指令并对编码命令进行解析，并发送给主发码板和备发码板；

采用主发码板和备发码板将接收到的解析命令调制成ASK码；

采用冗余切换板将主发码板的ASK码或备发码板的ASK码输出到轨道电路，其中：

所述通信板包括CPU1、CPU2和第一安全与门，所述CPU1、CPU2均通过第一安全与门与继电器连接；所述CPU1和CPU2用于同时获取主联锁系统和备联锁系统的全部区段的编码信息并将编码信息进行分解，依据内部总线协议打包新的数据包，发送给每个发码板和维护机；所述CPU1与CPU2还用于采集继电器的状态信息，并发送给主联锁系统和备联锁系统；

所述CPU1与CPU2之间还用于进行数据交互，对从主联锁系统和备联锁系统获取的信息进行对比判断；当CPU1与CPU2比对判断信息不一致时进行如下操作：CPU1和CPU2控制的第一安全与门将不输出信号，低频发码设备导向安全侧；CPU1与CPU2获取各发码板上传的各区段信息，CPU1与CPU2各自独立打包成全部区段的信息，通过各自与联锁系统的接口发送给联锁系统，由联锁系统进行二取处理；当CPU1与CPU2比对判断信息一致时，将主联锁系统和备联锁系统发送的全部区段数据信息进行分解，依据内部总线协议打包新的数据包，发送给每个发码板和维护机。

12.根据权利要求11所述发码方法，其特征在于：采用冗余切换板将主发码板的ASK码或备发码板的ASK码输出到轨道电路的具体方法如下：

所述冗余切换板由主发码板和备发码板共同控制，当主发码板出现故障，冗余切换板失去主发码板的控制，由冗余切换板自动完成倒切，由备发码板输出ASK码到轨道电路，当主发码板故障恢复后，再自动切回到主发码板输出ASK码到轨道电路。

Images