CN114465612A - 一种浮动开关驱动电路及方法 - Google Patents

Abstract

本申请提供一种浮动开关驱动电路及方法。该浮动开关驱动电路包括基准电压单元、时序控制单元、自举单元和驱动电压控制单元；基准电压单元的一端用于连接浮动开关的源极或漏极中的任一极，基准电压单元的另一端连接驱动电压控制单元；自举单元分别连接时序控制单元和驱动电压控制单元；驱动电压控制单元与浮动开关的栅极连接，驱动电压控制单元包括导通子单元和关断子单元，导通子单元包括四个交叉耦合的MOS管。本申请中的浮动开关驱动电路以浮动开关中与基准电压单元相连的源极或漏极的电压为基准电压，为浮动开关提供合适的栅极驱动电压，准确地实现对浮动开关的导通和关断控制。

Description

一种浮动开关驱动电路及方法

技术领域

本申请涉及电路控制领域，尤其涉及一种浮动开关驱动电路及方法。

背景技术

浮动开关分为N型金属氧化物半导体(Negative channel Metal OxideSemiconductor，简称NMOS)管和P型金属氧化物半导体(Positive channel Metal OxideSemiconductor，简称PMOS)管两种不同的类型。浮动开关通常会使用在一些功率转换器的功率传输级中，用以在开关模式下连接不同的功率元件。

浮动开关的特点是MOS管源极和漏极两端的电压的相对大小会动态变化，即浮动开关两端会交替出现低/高电压的情况。若想实现对浮动开关准确的通断控制，需要对浮动开关两端的电位高低进行明确判断，并以此为基准提供合适的栅极驱动电压。但浮动开关两端电位的动态变化使得其栅极驱动电路的设计变得复杂和困难。

现有技术采用双分支架构检测浮动开关两端的高位或低位电压以生成合适的驱动电压，但具有结构复杂的缺点和必须采用双分支结构的局限。

发明内容

为了解决上述技术问题，本发明提供了一种浮动开关驱动电路及方法，具体方案如下：

第一方面，本申请实施例提供了一种浮动开关驱动电路，所述电路包括基准电压单元、时序控制单元、自举单元和驱动电压控制单元；

所述基准电压单元的一端用于连接浮动开关的源极或漏极中任一极，所述基准电压单元的另一端连接所述驱动电压控制单元，所述基准电压单元用于将所述浮动开关中与基准电压单元相连的源极或漏极的电压作为基准电压，并输出至所述驱动电压控制单元；

所述自举单元分别连接所述时序控制单元和所述驱动电压控制单元，所述自举单元根据所述时序控制单元输出的不同的控制信号，向所述驱动电压控制单元输出对应的自举电压；

所述驱动电压控制单元与所述浮动开关的栅极连接，所述驱动电压控制单元包括导通子单元和关断子单元，所述导通子单元包括四个交叉耦合的MOS管，所述导通子单元用于根据所述基准电压和所述自举电压控制不同MOS管的导通或关断，以生成对应的导通电压使所述浮动开关导通，所述关断子单元与所述时序控制单元连接，所述关断子单元用于根据所述控制信号导通，以生成对应的关断电压使所述浮动开关关断。

根据本申请公开的一种具体实施方式，所述浮动开关为PMOS管，所述导通子单元包括经由第一节点连接的第一PMOS管和第一NMOS管以及经由第二节点连接的第二PMOS管和第二NMOS管；

所述第一PMOS管的栅极和第一NMOS管的栅极连接至所述第二节点，所述第二PMOS管的栅极和第二NMOS管的栅极连接至所述第一节点；

所述第一PMOS管的源极和所述第二PMOS管的源极通过第三节点连接所述基准电压单元的输出端，所述第一NMOS管的漏极和所述第二NMOS管的漏极通过第四节点连接所述关断子单元；

所述导通子单元或所述关断子单元通过所述第四节点将对应的导通电压或关断电压输出至所述浮动开关，以使所述浮动开关导通或关断。

根据本申请公开的一种具体实施方式，所述电路还包括信号发生单元，所述自举单元包括第一支路和第二支路；

所述第一支路包括第一电容以及经由第五节点连接的第三PMOS管和第三NMOS管，所述第二支路包括第二电容以及经由第六节点连接的第四PMOS管和第四NMOS管；

所述第三PMOS管的源极和所述第四PMOS管的源极用于接收所述信号发生单元输出的第一电压，所述第三NMOS管的源极和所述第四NMOS管的源极用于接收所述信号发生单元的第二电压；

所述第三PMOS管、所述第三NMOS管、所述第四PMOS管和第四NMOS管的栅极连接至所述时序控制单元的输出端；

所述第一电容的上极板连接至所述第一节点，所述第一电容的下极板连接至所述第五节点，所述第二电容的上极板连接至所述第二节点，所述第二电容的下极板连接至所述第六节点。

根据本申请公开的一种具体实施方式，所述关断子单元包括第五PMOS管；

所述第五PMOS管的栅极连接至所述时序控制单元的输出端，所述第五PMOS管的源极用于接收所述信号发生单元输出的第三电压，其中，所述第三电压大于或等于所述第一电压。

根据本申请公开的一种具体实施方式，所述浮动开关为NMOS管，所述导通子单元包括经由第七节点连接的第六PMOS管和第六NMOS管以及经由第八节点连接的第七PMOS管和第七NMOS管；

所述第六PMOS管的栅极和第六NMOS管的栅极连接至所述第七节点，所述第七PMOS管的栅极和第七NMOS管的栅极连接至所述第八节点；

所述第六NMOS管的源极和所述第七NMOS管的源极通过第九节点连接所述基准电压单元的输出端，所述第六PMOS管的漏极和所述第六PMOS管的漏极通过第十节点连接所述关断子单元；

所述导通子单元或所述关断子单元通过所述第十节点将对应的导通电压或关断电压输出至所述浮动开关，以使所述浮动开关导通或关断。

根据本申请公开的一种具体实施方式，所述电路还包括信号发生单元，所述自举单元包括第三支路和第四支路；

所述第三支路包括第三电容以及经由第十一节点连接的第八PMOS管和第八NMOS管，所述第四支路包括第四电容以及经由第十二节点连接的第九PMOS管和第九NMOS管；

所述第八PMOS管的源极和所述第九PMOS管的源极用于接收所述信号发生单元输出的第一电压，所述第八NMOS管的源极和所述第八NMOS管的源极用于接收所述信号发生单元的第二电压；

所述第八PMOS管、所述第八NMOS管、所述第九PMOS管和第九NMOS管的栅极连接至所述时序控制单元的输出端；

所述第三电容的上极板连接至所述第七节点，所述第四电容的下极板连接至所述第十一节点，所述第四电容的上极板连接至所述第八节点，所述第四电容的下极板连接至所述第十二节点。

根据本申请公开的一种具体实施方式，所述关断子单元包括第十NMOS管；

所述第十NMOS管的栅极连接至所述时序控制单元的输出端，所述第十NMOS管的源极用于接收所述信号发生单元输出的第二电压。

第二方面，本申请实施例提供了一种浮动开关驱动方法，所述浮动开关驱动方法应用于第一方面中任一项实施例所述的浮动开关驱动电路，所述方法包括：

基准电压单元将浮动开关中与基准电压单元相连的源极或漏极的电压作为基准电压，并输出至驱动电压控制单元；

自举单元根据时序控制单元输出的不同的控制信号，并向驱动电压控制单元输出对应的自举电压；

导通子单元根据所述基准电压和所述自举电压控制不同MOS管的导通或关断，并生成对应的驱动电压并输出至所述浮动开关，以使所述浮动开关导通，所述关断子单元根据所述控制信号导通，生成对应的驱动电压并输出至所述浮动开关，以使所述浮动开关关断。

根据本申请公开的一种具体实施方式，所述浮动开关驱动方法应用于第一方面中所述的浮动开关驱动电路，所述时序控制单元的转换周期包括导通周期和关断周期，所述导通电压为第一导通子电压，所述关断电压为第一关断子电压，所述方法包括：

在所述导通周期内，所述时序控制单元输出第一导通控制信号或第二导通控制信号，使所述导通子单元导通，生成所述第一导通子电压使所述浮动开关导通，其中，所述第一导通子电压的大小为所述基准电压与所述第一电压的差值；

在所述关断周期内，所述时序控制单元输出第一关断控制信号控制所述第三PMOS管、所述第三NMOS管、所述第四PMOS管和所述第四NMOS管关断，所述第五PMOS管导通，以使所述导通子单元内各MOS管关断，所述关断子单元导通，生成所述第一关断子电压使所述浮动开关关断，其中，所述第一关断子电压与所述第三电压的大小相等。

根据本申请公开的一种具体实施方式，所述导通周期包括第一周期和第二周期，所述转换周期的转换顺序依次为第一周期、所述关断周期和所述第二周期，所述方法包括：

在所述第一周期内，所述时序控制单元输出第一导通控制信号控制所述第三NMOS管和所述第四PMOS管导通，所述第三PMOS管、所述第四NMOS管和所述第五PMOS管关断，以使所述第一NMOS管和所述第二PMOS管导通，生成所述第一导通子电压使所述浮动开关导通，其中，所述第二电容在所述第一周期内被充电，对应的第一充电电压的大小为所述基准电压与所述第一电压的差值；

在所述第二周期内，所述时序控制单元输出第二导通控制信号控制所述第三PMOS管和所述第四NMOS管导通，所述第三NMOS管、所述第四PMOS管和所述第五PMOS管关断，以使所述第一PMOS管和所述第二NMOS管导通，生成所述第一导通子电压使所述浮动开关导通，其中，所述第一电容在所述第二周期内被充电，对应的第二充电电压的大小为所述基准电压与所述第一电压的差值。

根据本申请公开的一种具体实施方式，所述浮动开关驱动方法应用于第一方面中所述的浮动开关驱动电路，所述时序控制单元的转换周期包括导通周期和关断周期，所述导通电压为第二导通子电压，所述关断电压为第二关断子电压，所述方法包括：

在所述导通周期内，所述时序控制单元输出第三导通控制信号或第四导通控制信号，使所述导通子单元导通，生成所述第二导通子电压使所述浮动开关导通，其中，所述第二导通子电压的大小为所述基准电压与所述第一电压的和；

在所述关断周期内，所述时序控制单元输出第一关断控制信号控制所述第八PMOS管、所述第八NMOS管、所述第九PMOS管和所述第九NMOS管关断，所述第十NMOS管导通，以使所述导通子单元内各MOS管关断，所述关断子单元导通，生成所述第二关断子电压使所述浮动开关关断，其中，所述第二关断子电压与所述第二电压的大小相等。

根据本申请公开的一种具体实施方式，所述导通周期包括第三周期和第四周期，所述转换周期的转换顺序依次为第三周期、所述关断周期和所述第四周期，所述方法包括：

在所述第三周期内，所述时序控制单元输出第三导通控制信号控制所述第八PMOS管和所述第九NMOS管导通，所述第八NMOS管、所述第九PMOS管和所述第十NMOS管关断，以使所述第六PMOS管和所述第七NMOS管导通，生成所述第二导通子电压使所述浮动开关导通，其中，所述第四电容在所述第三周期内被充电，对应的第三充电电压与所述基准电压的大小相等；

在所述第四周期内，所述时序控制单元输出第四导通控制信号控制所述第八NMOS管和所述第九PMOS管导通，所述第八PMOS管、所述第九NMOS管和所述第十NMOS管关断，以使所述第六NMOS管和所述第七PMOS管导通，生成所述第二导通子电压使所述浮动开关导通，其中，所述第三电容在所述第四周期内被充电，对应的第四充电电压与所述基准电压的大小相等。

相对于现有技术而言，本申请具有以下有益效果：

本申请提供的浮动开关驱动电路包括基准电压单元、时序控制单元、自举单元和驱动电压控制单元；基准电压单元的一端用于连接浮动开关的源极，基准电压单元的另一端连接驱动电压控制单元；自举单元分别连接时序控制单元和驱动电压控制单元；驱动电压控制单元与浮动开关的栅极连接，驱动电压控制单元包括导通子单元和关断子单元，导通子单元包括四个交叉耦合的MOS管。本申请中的浮动开关驱动电路以浮动开关的源极电压作为基准电压，为浮动开关提供合适的栅极驱动电压，准确地实现对浮动开关的导通和关断控制。

附图说明

为了更清楚地说明本发明的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对本发明保护范围的限定。在各个附图中，类似的构成部分采用类似的编号。

图1为本申请实施例提供的一种PMOS管浮动开关的结构示意图；

图2为本申请实施例提供的一种浮动开关驱动电路的组成示意图；

图3为本申请实施例提供的一种浮动开关驱动电路的结构示意图之一；

图4为本申请实施例提供的一种浮动开关驱动电路涉及的时序控制单元的结构示意图之一；

图5(a)为本申请实施例提供的一种浮动开关驱动电路涉及的PMOS管浮动开关导通状态的示意图之一；

图5(b)为本申请实施例提供的一种浮动开关驱动电路涉及的PMOS管浮动开关关断状态的示意图之一；

图5(c)为本申请实施例提供的一种浮动开关驱动电路涉及的PMOS管浮动开关导通状态的示意图之一；

图6为本申请实施例提供的一种浮动开关驱动方法的流程示意图；

图7为本申请实施例提供的一种NMOS管浮动开关的结构示意图；

图8为本申请实施例提供的一种浮动开关驱动电路的结构示意图之二；

图9为本申请实施例提供的一种浮动开关驱动电路涉及的时序控制单元的结构示意图之二；

图10(a)为本申请实施例提供的一种浮动开关驱动电路涉及的NMOS管浮动开关导通状态的示意图之一；

图10(b)为本申请实施例提供的一种浮动开关驱动电路涉及的NMOS管浮动开关关断状态的示意图之一；

图10(c)为本申请实施例提供的一种浮动开关驱动电路涉及的NMOS管浮动开关导通状态的示意图之一。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下文中，可在本发明的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。

此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明的各种实施例中被清楚地限定。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互结合。

实施例1

参见图1，图1为本申请实施例提供的一种PMOS管浮动开关M1的结构示意图。浮动开关通常为MOS管，通常会使用在一些功率转换器的功率传输级中，用以在开关模式下连接不同的功率元件。其特点浮动开关源漏两端电压的相对大小会动态变化。一般地，对于MOS管的导通和关断是通过控制栅源两端之间的电压来进行控制。对于PMOS管而言，栅源电压Ugs＜0即导通，栅源电压Ugs≥0即关断。但是，由于浮动开关的源漏两端很容易出现动态的高低电位变化，即开关两端交替出现低/高电压的情况，使得栅源间的电压很难控制，要想准确实现对浮动开关的通断控制，需要对浮动开关两端的电位高低进行明确判断，并以此为基准电压为浮动开关提供合适的栅极驱动电压。

为了解决上述技术问题，本申请提供一种对应PMOS管浮动开关的驱动电路。参见图2，图2为本申请实施例提供的一种浮动开关驱动电路的组成示意图。浮动开关驱动电路20包括基准电压单元21、时序控制单元22、自举单元23和驱动电压控制单元24。所述基准电压单元21的一端用于连接浮动开关的源极或漏极中的任一极，所述基准电压单元21的另一端连接所述驱动电压控制单元24；所述自举单元23分别连接所述时序控制单元22和所述驱动电压控制单元24；所述驱动电压控制单元24与所述浮动开关的栅极连接。具体实施时，浮动开关驱动电路20还包括了信号发生单元25，信号发生单元25分别与自举单元23和驱动电压控制单元24连接。

本申请中，所述基准电压单元21用于将所述浮动开关中与基准电压单元相连的源极或漏极电压作为基准电压VBASE，并输出至所述驱动电压控制单元24。在具体实施时，基准电压单元21不局限于特定的电路实体结构，也可以是指与浮动开关的源极或漏极连接的接口或节点等，这里不做具体限定。

采用确定MOS管的源漏极需要以下判定条件：

对于PMOS管，两端中电压较高的一端为源极；

对于NMOS管，两端中电压较低的一端为源极。

而浮动开关的源漏极会随着两端电压的高低变化而改变，本申请以浮动开关中与基准电压单元相连的源极或漏极的电压作为基准电压。因此，无论浮动开关两端电压高低如何变化，都可以通过基准电压生成驱动电压对浮动开关的栅极电压进行控制。

所述自举单元23根据所述时序控制单元22输出的不同的控制信号，向所述驱动电压控制单元24输出对应的自举电压。所述驱动电压控制单元24包括导通子单元和关断子单元，所述导通子单元包括四个交叉耦合的MOS管，所述导通子单元用于根据所述基准电压VBASE和所述自举电压控制不同MOS管的导通或关断，以生成对应的导通电压使所述浮动开关导通，所述关断子单元与所述时序控制单元22连接，所述关断子单元用于根据所述控制信号导通，以生成对应的关断电压使所述浮动开关关断。其中，信号发生单元25用于输出不同的电压：第一电压VDD、第二电压为接地电压GND以及第三电压VIN，第一电压VDD小于第三电压VIN。

参见图3，图3为本申请实施例提供的一种浮动开关驱动电路的结构示意图之一。所述导通子单元包括经由第一节点X1连接的第一PMOS管MP1和第一NMOS管MN1以及经由第二节点X2连接的第二PMOS管MP2和第二NMOS管MN2；所述第一PMOS管MP1的栅极和第一NMOS管MN1的栅极连接至所述第二节点X2，所述第二PMOS管MP2的栅极和第二NMOS管MN2的栅极连接至所述第一节点X1；所述第一PMOS管MP1的源极和所述第二PMOS管MP2的源极通过第三节点X3连接所述基准电压单元21的输出端，所述第一NMOS管MN1的漏极和所述第二NMOS管MN2的漏极通过第四节点X4连接所述关断子单元。

所述自举单元23包括第一支路和第二支路。所述第一支路包括第一电容CA以及经由第五节点X5连接的第三PMOS管MP3和第三NMOS管MN3，所述第二支路包括第二电容CB以及经由第六节点X6连接的第四PMOS管MP4和第四NMOS管MN4。所述第三PMOS管MP3的源极和所述第四PMOS管MP4的源极用于接收所述信号发生单元25输出的第一电压VDD，所述第三NMOS管MN3的源极和所述第四NMOS管MN4的源极用于接收所述信号发生单元25的第二电压GND。所述第三PMOS管MN4、所述第三NMOS管MN3、所述第四PMOS管MP4和第四NMOS管MN4的栅极连接至所述时序控制单元22的输出端；所述第一电容CA的上极板连接至所述第一节点X1，所述第一电容CA的下极板连接至所述第五节点X5，所述第二电容CB的上极板连接至所述第二节点X2，所述第二电容CB的下极板连接至所述第六节点X6。

所述关断子单元包括第五PMOS管MP5。所述第五PMOS管MP5的栅极连接至所述时序控制单元22的输出端，所述第五PMOS管MP5的源极用于接收所述信号发生单元25输出的第三电压VIN。

具体实施时，可以通过时序控制单元22输出的不同控制信号控制不同MOS管的通断，生成对应的导通电压或关断电压，并输出至所述浮动开关的栅极，以使所述浮动开关导通或关断。参见图4，图4为本申请实施例提供的一种浮动开关驱动电路涉及的时序控制单元的结构示意图之一。时序控制单元22能够输出不同的控制信号：导通控制信号、第一关断控制信号和禁用控制信号。其中，导通控制信号分为用于控制不同MOS管通断的第一导通控制信号和第二导通控制信号。不同的控制信号包括不同的子信号组合，如AP为1，AN为0等，具体的组合方式如表1所示：

表1

其中，EN为浮动开关驱动电路的使能信号，SON为开启/关断信号，AP为第三PMOS管MP3的开启/关断信号；AN为第三NMOS管MN3的开启/关断信号，BP为第四PMOS管MP4的开启/关断信号；BN为第四NMOS管MN4的开启/关断信号，SOFFP为第五PMOS管MP5的开启/关断信号。

图5(a)、图5(b)和图5(c)分别为本申请实施例提供的一种浮动开关驱动电路涉及的PMOS管浮动开关导通状态的示意图之一、本申请实施例提供的一种浮动开关驱动电路涉及的PMOS管浮动开关关断状态的示意图之一和本申请实施例提供的一种浮动开关驱动电路涉及的PMOS管浮动开关导通状态的示意图之二。下面基于表1、图5(a)、图5(b)和图5(c)对浮动开关驱动电路的不同驱动控制方式进行说明：

1.第一类驱动控制方式对应第一导通控制信号。此类驱动控制方式下，输入的第一导通控制信号中包括的各子信号分别为：EN为1、SON为1、SOFFP为1、AP为1、AN为1、BP为0、BN为0。

对于PMOS管，栅源电压Ugs＜0即导通，栅源电压Ugs≥0即关断。以第三PMOS管MP3为例：此时AP为1，即栅极的电压为高电位，源极接收的是信号发生单元25输出的第一电压VDD。所以，第三PMOS管MP3的栅源电压大于0，满足关断条件。其他MOS的导通和关断的判断同理，这里不再一一赘述。此时的第一导通控制信号使得自举单元23以及关断子单元中第四PMOS管MP4、第三NMOS管MN3导通，第三PMOS管MP3、第四NMOS管MN4、第五PMOS管MP5关断。需要说明的是，本申请中各控制信号包括的任一子信号的高电位均大于第一电压VDD,但小于第三电压VIN，任一子信号的低电位均小于第一电压VDD。

如图5(a)所示。此时，第一电容CA下极板接地，第一节点X1即第二PMOS管MP2的源极电压为基准电压VBASE，其栅极电压为VBASE-VDD，第二PMOS管MP2的栅极电比源极电压低，因此第二PMOS管MP2导通。第二PMOS管MP2导通后将第二节点X2即第一NMOS管MN1的栅极电压拉至基准电压VBASE，高于其源极即第一节点X1的电压，因此第一NMOS管MN1导通。而第一PMOS管MP1的栅极电压与源极电压相等，第二NMOS管MN2的栅极电压小于源极电压，因此第一PMOS管MPI和第二NMOS管MN2均关断。在该状态下，第二电容CB的下极板接VDD，上极板接基准电压VBASE，第二电容CB被充电，对应的第一充电电压为VBASE-VDD，而第一电容CA的下极板接地，上极板接输出端，第一电容CA被放电。由于第一NMOS管MN1导通，驱动电压控制单元24输出的驱动电压VDRVP＝VBASE-VDD，此时的驱动电压VDRVP为导通电压，在该状态下可以定义为第一导通子电压。

具体实施时，第一类驱动控制方式对应的工作周期可以定义为第一周期。在整个第一周期内，驱动电压VDRVP被输出至浮动开关的栅极，浮动开关的栅极电压为VBASE-VDD，而其源极电压即为基准电压VBASE,浮动开关导通，该导通状态由第一电容CA驱动。

2.第二类驱动控制方式对应第一关断控制信号。此类驱动控制方式下，输入的第一关断控制信号中包括的各子信号分别为：EN为1、SON为0、SOFFP为0、AP为1、AN为0、BP为1、BN为0，使得第五PMOS管MP5导通，其他MOS管关断。此时第一电容CA和第二电容CB的上下极板均处于浮动状态，以最大限度地减少电容的电荷泄漏。此时驱动电压控制单元24的输出驱动电压VDRVP为关断电压，在该状态下可以定义为第一关断子电压，第一关断子电压与第五PMOS管MP5源极接收的第三电压VIN大小相等。

具体实施时，第二类驱动控制方式对应的工作周期可以定义为关断周期。在整个关断周期内，无论浮动开关两端的电压如何动态变化的情况下，浮动开关都能保持关断。

3.第三类驱动控制方式对应第二导通控制信号。此类驱动控制方式下，输入的第二导通控制信号中包括的各子信号分别为：EN为1、SON为1、SOFFP为1、AP为0、AN为0、BP为1、BN为1，使得第三PMOS管MP3、第四NMOS管MN4导通，第四PMOS管MP4、第三NMOS管MN3、第五PMOS管MP5关断。此时第二电容CB下极板接地，第二节点X2即第一PMOS管MP1的栅极电压为VBASE-VDD，其源极电压为基准电压VBASE，第二PMOS管MP2的栅极电比源极电压低，因此第二PMOS管MP2导通。第二PMOS管MP2导通后将第一节点X1点即第二NMOS管MN2的栅极电压拉至基准电压VBASE，高于其源极即第二节点X2点电压，因此第二NMOS管MN2导通。第一NMOS管MN1的栅极电压小于源极电压，第二PMOS管MP2的栅极和源极的电压相等，所以第一NMOS管MN1和第二PMOS管MP2均关断。在该状态下，第一电容CA的下极板接VDD，上极板接基准电压VBASE，第一电容CA被充电，对应的第二充电电压为VBASE-VDD，而第二电容CB的下极板接地，上极板接输出端，第二电容CB被放电。由于第二NMOS管MN2导通，驱动电压控制单元24输出的驱动电压VDRVP＝VBASE-VDD，此时的驱动电压VDRVP为导通电压，在该状态下同样可以定义为第一导通子电压。

第三类驱动控制方式对应的工作周期可以定义为第二周期。在整个第二周期内，驱动电压VDRVP被输出至浮动开关的栅极，浮动开关的栅极电压为VBASE-VDD，而其源极电压即为基准电压VBASE,浮动开关导通，该导通状态由第二电容CB驱动。

具体实施时，整个浮动开关驱动电路的在导通状态和关断状态之间进行转换。其中，转换周期包括导通周期和关断周期，导通周期可以分为第一周期和第二周期两类，第一周期对应的导通状态由第一电容CA驱动，第二周期对应的导通状态由第二电容CB驱动。第一周期和第二周期的具体时间可以由对应的第一电容CA或第二电容CB的放电时间确定，第一周期和第二周期基本相等且近似为转换周期的一半，而关断周期的持续时间较短，近似为0。

转换周期的转换顺序依次为第一周期、关断周期和第二周期，每一个导通状态结束后都先进入关断状态再进入下一个导通状态，且导通状态由第一电容CA和第二电容CB交替驱动。对于由第一电容CA驱动的导通状态，第二电容CB进行充电，对应的第一充电电压为VBASE-VDD，对于由第二电容CB驱动的导通状态，第一电容CA进行充电，同样对应第一充电电压。两个自举电容交替放电、充电，这样可以确保整个浮动开关驱动电路周期运行的稳定性。

此外，上述浮动开关驱动电路采用的是单分支架构，结构简单，避免了现有技术采用双分支架构检测浮动开关两端的高位或低位电压以生成合适的驱动电压的限制。

对应上述实施方式，本申请还提供一种浮动开关驱动方法，所述浮动开关驱动方法应用于上述浮动开关驱动电路20。参见图6，图6为本申请实施例提供的一种浮动开关驱动方法的流程示意图。所述方法包括：

步骤S601，基准电压单元将浮动开关中与基准电压单元相连的源极或漏极的电压作为基准电压，并输出至驱动电压控制单元；

步骤S602，自举单元根据时序控制单元输出的不同的控制信号，并向驱动电压控制单元输出对应的自举电压；

步骤S603，导通子单元根据所述基准电压和所述自举电压控制不同MOS管的导通或关断，并生成对应的驱动电压并输出至所述浮动开关，以使所述浮动开关导通，所述关断子单元根据所述控制信号导通，生成对应的驱动电压并输出至所述浮动开关，以使所述浮动开关关断。

具体实施时，所述时序控制单元22的转换周期包括导通周期和关断周期，所述导通电压为第一导通子电压，所述关断电压为第一关断子电压，所述方法包括：

在所述导通周期内，所述时序控制单元22输出第一导通控制信号或第二导通控制信号，使所述导通子单元导通，生成所述第一导通子电压使所述浮动开关导通，其中，所述第一导通子电压的大小为所述基准电压与所述第一电压的差值；

在所述关断周期内，所述时序控制单元22输出第一关断控制信号控制所述第三PMOS管MP3、所述第三NMOS管MN3、所述第四PMOS管MP4和所述第四NMOS管MN4关断，所述第五PMOS管MP5导通，以使所述导通子单元内各MOS管关断，所述关断子单元导通，生成所述第一关断子电压使所述浮动开关关断，其中，所述第一关断子电压与所述第三电压VIN的大小相等。

所述导通周期包括第一周期和第二周期，所述转换周期的转换顺序依次为第一周期、所述关断周期和所述第二周期，所述方法包括：

在所述第一周期内，所述时序控制单元22输出第一导通控制信号控制所述第三NMOS管MN3和所述第四PMOS管MP4导通，所述第三PMOS管MP3、所述第四NMOS管MN4和所述第五PMOS管MP5关断，以使所述第一NMOS管MN1和所述第二PMOS管MP2导通，生成所述第一导通子电压使所述浮动开关导通，其中，所述第二电容CB在所述第一周期内被充电，对应的第一充电电压的大小为所述基准电压VBASE与所述第一电压VDD的差值；

在所述第二周期内，所述时序控制单元输出第二导通控制信号控制所述第三PMOS管MP3和所述第四NMOS管MN4导通，所述第三NMOS管MN3、所述第四PMOS管MP4和所述第五PMOS管MP5关断，以使所述第一PMOS管MP1和所述第二NMOS管MN2导通，生成所述第一导通子电压使所述浮动开关导通，其中，所述第一电容CA在所述第二周期内被充电，对应的第二充电电压的大小为所述基准电压VBASE与所述第一电压VDD的差值。

本申请提供的浮动开关驱动方法，以三种状态在时序控制单元转换频率的二分频下周期性地运行,这三种状态分别是以第一电容CA或第二电容CB驱动的两种导通状态和一种关断状态。在关断周期，第一电容CA和第二电容CB的下极板都是浮动的，可以最大限度地减少电容的电荷泄漏。在导通周期内，第一电容CA和第二电容CB交替进行驱动，以浮动开关的固定一端的电位作为基准电压VBASE，确保了浮动开关驱动电路能够实现快速开关操作。本申请所提供的浮动开关驱动方法的具体实施过程，可以参见上述实施例提供的浮动开关驱动电路的具体实施过程，在此不再一一赘述。

实施例2

为了解决上述技术问题，本申请还提供一种对应NMOS管浮动开关的驱动电路。参见图7，图7为本申请实施例提供的一种NMOS管浮动开关M2的结构示意图。对于NMOS管而言，栅源电压Ugs＞0即导通，栅源电压Ugs≤0即关断。参见图2，应用于NMOS管的浮动开关驱动电路同样包括基准电压单元21、时序控制单元22、自举单元23和驱动电压控制单元24。所述基准电压单元21的一端用于连接浮动开关的源极或漏极中的任一极，所述基准电压单元21的另一端连接所述驱动电压控制单元24；所述自举单元23分别连接所述时序控制单元22和所述驱动电压控制单元24；所述驱动电压控制单元24与所述浮动开关的栅极连接。具体实施时，浮动开关驱动电路20还包括了信号发生单元25，信号发生单元25分别与自举单元23和驱动电压控制单元24连接。

上述应用于NMOS管的浮动开关驱动电路中各单元间的电流、电压等传输关系参见实施例1，这里不再一一赘述。

参见图8，图8为本申请实施例提供的一种浮动开关驱动电路的结构示意图之二。对于NMOS管浮动开关驱动电路，所述导通子单元包括经由第七节点X7连接的第六PMOS管MP6和第六NMOS管MN6以及经由第八节点X8连接的第七PMOS管MP7和第七NMOS管MN7；

所述第六PMOS管MP6的栅极和第六NMOS管MN6的栅极连接至所述第七节点X7，所述第七PMOS管MP7的栅极和第七NMOS管MN7的栅极连接至所述第八节点X8；

所述第六NMOS管MN6的源极和所述第七NMOS管MN7的源极通过第九节点X9连接所述基准电压单元21的输出端，所述第六PMOS管MP6的漏极和所述第七PMOS管MP7的漏极通过第十节点X10连接所述关断子单元；

所述导通子单元或所述关断子单元通过所述第十节点X10将对应的导通电压或关断电压输出至所述浮动开关，以使所述浮动开关导通或关断。

具体实施时，所述自举单元23包括第三支路和第四支路；

所述第三支路包括第三电容CD以及经由第十一节点X11连接的第八PMOS管MP8和第八NMOS管MN8，所述第四支路包括第四电容CE以及经由第十二节点X12连接的第九PMOS管MP9和第九NMOS管MN9；

所述第八PMOS管MP8的源极和所述第九PMOS管MP9的源极用于接收所述信号发生单元25输出的第一电压VDD，所述第八NMOS管MN8的源极和所述第九NMOS管MN9的源极用于接收所述信号发生单元25的第二电压GND；

所述第八PMOS管MP8、所述第八NMOS管MN8、所述第九PMOS管MP9和第九NMOS管MN9的栅极连接至所述时序控制单元22的输出端；

所述第三电容CD的上极板连接至所述第七节点X7，所述第四电容CE的下极板连接至所述第十一节点X11，所述第四电容CE的上极板连接至所述第八节点X8，所述第四电容CE的下极板连接至所述第十二节点X12。

具体实施时，所述关断子单元包括第十NMOS管MN10。所述第十NMOS管MN10的栅极连接至所述时序控制单元22的输出端，所述第十NMOS管MN10的源极用于接收所述信号发生单元25输出的第二电压GND。

具体实施时，可以通过时序控制单元22输出的不同控制信号控制不同MOS管的通断，生成对应的导通电压或关断电压，并输出至所述浮动开关的栅极，以使所述浮动开关导通或关断。参见图9，图9为本申请实施例提供的一种浮动开关驱动电路涉及的时序控制单元的结构示意图之二。时序控制单元22能够输出不同的控制信号：导通控制信号、第二关断控制信号和禁用控制信号。其中，导通控制信号分为用于控制不同MOS管通断的第三导通控制信号和第四导通控制信号。不同的控制信号包括不同的子信号组合，如AP为1，AN为0等，具体的组合方式如表2所示：

表2

其中，EN为浮动开关驱动电路的使能信号，SON为开启/关断信号，JP为第八PMOS管MP8的开启/关断信号；JN为第八NMOS管MN8的开启/关断信号，KP为第九PMOS管MP9的开启/关断信号；KN为第九NMOS管MN9的开启/关断信号，SOFFN为第十PMOS管MP10的开启/关断信号。

图10(a)、图10(b)和图10(c)分别为本申请实施例提供的一种浮动开关驱动电路涉及的NMOS管浮动开关导通状态的示意图之一、本申请实施例提供的一种浮动开关驱动电路涉及的NMOS管浮动开关关断状态的示意图之一和本申请实施例提供的一种浮动开关驱动电路涉及的NMOS管浮动开关导通状态的示意图之二。下面基于表2、图10(a)、图10(b)和图10(c)对浮动开关驱动电路20的不同驱动控制方式进行说明：

1.第四类驱动控制方式对应第三导通控制信号。此类驱动控制方式下，输入的第三导通控制信号中包括的各子信号分别为：EN为1、SON为1、SOFFN为0、JP为0、JN为0、KP为1、KN为1,使得第八PMOS管MP8、第九NMOS管MN9导通，第九PMOS管MP9、第八NMOS管MN8、第十NMOS管MN10关断。

如图10(a)所示。此时，第三电容CD下极板接VDD，第一节点X1即第六PMOS管MP6的源极电压为VBASE+VDD，第七NMOS管MN7的源极电压为基准电压VBASE，第七NMOS管MN7的栅极电压即为VBASE+VDD，第七NMOS管MN7的栅极电压大于源极电压，第七NMOS管MN7导通并将第二节点X2的电压拉到基准电压VBASE。第六PMOS管MP6的栅极电压小于源极电压，因此第六PMOS管导通。而第七PMOS管MP7的栅极电压大于源极电压，第六NMOS管MN6的栅极电压等于源极电压，因此第七PMOS管MP7和第六NMOS管MN6均关断。在该状态下，第四电容CE的下极板接地，上极板接基准电压VBASE，第四电容CE被充电，对应的第二充电电压为VBASE，而第三电容CD的下极板接第一电压VDD，上极板接输出端，第三电容CD被放电。由于第六PMOS管MP6导通，驱动电压控制单元24输出的驱动电压VDRVN-＝VBASE+VDD，此时的驱动电压VDRVN为导通电压，在该状态下可以定义为第二导通子电压。

具体实施时，第四类驱动控制方式对应的工作周期可以定义为第三周期。在整个第三周期内，驱动电压VDRVN被输出至浮动开关的栅极，浮动开关的栅极电压为VBASE+VDD，而其源极电压即为基准电压VBASE,浮动开关导通，该导通状态由第三电容CD驱动。

2.第五类驱动控制方式对应第二关断控制信号。此类驱动控制方式下，输入的第二关断控制信号中包括的各子信号分别为：EN为1、SON为1、SOFFN为0、JP为0、JN为0、KP为1、KN为1，使得第十NMOS管MN10导通，其他MOS管关断。此时第三电容CD和第四电容CE的上下极板均处于浮动状态，以最大限度地减少电容的电荷泄漏。此时驱动电压控制单元24的输出驱动电压VDRVN为关断电压，在该状态下可以定义为第二关断子电压，第二关断子电压为第十NMOS管MN10源极接收的第二电压GND。

具体实施时，第二类驱动控制方式对应的工作周期可以定义为关断周期。在整个关断周期内，无论浮动开关两端的电压如何动态变化的情况下，浮动开关都能保持关断。

3.第六类驱动控制方式对应第四导通控制信号。此类驱动控制方式下，输入的第四导通控制信号中包括的各子信号分别为：EN为1、SON为0、SOFFN为1、JP为1、JN为0、KP为1、KN为0，使得第八NMOS管MN8、第九PMOS管MP9导通，第九NMOS管MN9、第八PMOS管MP8、第十NMOS管MN10关断。

此时，第四电容CE下极板接VDD，第二节点X2即第六NMOS管MN6的栅极电压为VBASE+VDD，第六NMOS管MN6的源极电压为基准电压VBASE，因此，第六NMOS管MN6导通，第一节点X1即第七PMOS管MP7的栅极电压拉至基准电压VBASE，第七PMOS管MP7的源极电压即为VBASE+VDD，因此第七PMOS管MP7导通。而第六PMOS管MP6的栅极电压大于源极电压，第七NMOS管MN7的栅极电压等于源极电压，因此第六PMOS管MP6和第七NMOS管MN7均关断。在该状态下，第三电容CD的下极板接地，上极板接基准电压VBASE，第一电容CD被充电，对应的第二充电电压为基准电压VBASE，而第四电容CE的下极板接第一电压VDD，上极板接输出端，第四电容CE被放电。由于第七PMOS管MP7导通，驱动电压控制单元24输出的驱动电压VDRVN＝VBASE+VDD，此时的驱动电压VDRVN为导通电压，在该状态下同样可以定义为第二导通子电压。

具体实施时，第六类驱动控制方式对应的工作周期可以定义为第四周期。在整个第四周期内，驱动电压VDRVN被输出至浮动开关的栅极，浮动开关的栅极电压为VBASE+VDD，而其源极电压即为基准电压VBASE,浮动开关导通，该导通状态由第四电容CE驱动。

具体实施时，整个浮动开关驱动电路的在导通状态和关断状态之间进行转换。其中，转换周期包括导通周期和关断周期，导通周期可以分为第三周期和第四周期两类，第三周期对应的导通状态由第三电容CD驱动，第四周期对应的导通状态由第四电容CE驱动。第三周期和第四周期的具体时间可以由对应的第三电容CD或第四电容CE的放电时间确定，第三周期和第四周期基本相等且近似为转换周期的一半，而关断周期的持续时间较短，近似为0。

转换周期的转换顺序依次为第三周期、关断周期和第四周期，每一个导通状态结束后都先进入关断状态再进入下一个导通状态，且导通状态由第三电容CD和第四电容CE交替驱动。对于由第三电容CD驱动的导通状态，第四电容CE进行充电，对应的第二充电电压为基准电压VBASE，对于由第四电容CE驱动的导通状态，第三电容CD进行充电，同样对应第二充电电压。两个自举电容交替放电、充电，这样可以确保整个浮动开关驱动电路周期运行的稳定性。

此外，上述浮动开关驱动电路采用的是单分支架构，结构简单，避免了现有技术采用双分支架构检测浮动开关两端的高位或低位电压以生成合适的驱动电压的限制。

对应上述实施方式，本申请实施例同样提供一种浮动开关驱动方法，所述浮动开关驱动方法应用于上述浮动开关驱动电路20。参见图6，相同的实施过程参见实施例1，这里不再一一赘述，此处仅介绍实施例1与实施例2中不同的实施过程。

具体实施时，所述时序控制单元的转换周期包括导通周期和关断周期，所述导通电压为第二导通子电压，所述关断电压为第二关断子电压，所述方法包括：

在所述导通周期内，所述时序控制单元22输出第三导通控制信号或第四导通控制信号，使所述导通子单元导通，生成所述第二导通子电压使所述浮动开关导通，其中，所述第二导通子电压的大小为所述基准电压VBASE与所述第一电压VDD的和；

在所述关断周期内，所述时序控制单元22输出第一关断控制信号控制所述第八PMOS管MP8、所述第八NMOS管MN8、所述第九PMOS管MP9和所述第九NMOS管MN9关断，所述第十NMOS管MN10导通，以使所述导通子单元内各MOS管关断，所述关断子单元导通，生成所述第二关断子电压使所述浮动开关关断，其中，所述第二关断子电压与所述第二电压GND的大小相等。

具体实施时，所述导通周期包括第三周期和第四周期，所述转换周期的转换顺序依次为第三周期、所述关断周期和所述第四周期，所述方法包括：

在所述第三周期内，所述时序控制单元22输出第三导通控制信号控制所述第八PMOS管MP8和所述第九NMOS管MN9导通，所述第八NMOS管MN8、所述第九PMOS管MP9和所述第十NMOS管MN10关断，以使所述第六PMOS管MP6和所述第七NMOS管MN7导通，生成所述第二导通子电压使所述浮动开关导通，其中，所述第四电容CE在所述第三周期内被充电，对应的第三充电电压与所述基准电压VBASE的大小相等；

在所述第四周期内，所述时序控制单元22输出第四导通控制信号控制所述第八NMOS管MN8和所述第九PMOS管MP9导通，所述第八PMOS管MP8、所述第九NMOS管MN9和所述第十NMOS管MN10关断，以使所述第六NMOS管MN6和所述第七PMOS管导MP7通，生成所述第二导通子电压使所述浮动开关导通，其中，所述第三电容CD在所述第四周期内被充电，对应的第四充电电压与所述基准电压VBASE的大小相等。

本申请提供的浮动开关驱动方法，以三种状态在时序控制单元转换频率的二分频下周期性地运行,这三种状态分别是以第三电容CD或第四电容CE驱动的两种导通状态和一种关断状态。在关断周期，第三电容CD和第四电容CE的下极板都是浮动的，可以最大限度地减少电容的电荷泄漏。在导通周期内，第三电容CD和第四电容CE交替进行驱动，以浮动开关的固定一端的电位作为基准电压，确保了浮动开关驱动电路能够实现快速开关操作。本申请所提供的浮动开关驱动方法的具体实施过程，可以参见上述实施例提供的浮动开关驱动电路的具体实施过程，在此不再一一赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的电路和方法，也可以通过其它的方式实现。以上所描述的电路实施例仅仅是示意性的，例如，附图中的流程图和电路示意图显示了根据本申请的多个实施例的电路和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，结构图和/或流程图中的每个方框、以及结构图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或更多个模块集成形成一个独立的部分。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (12)

1.一种浮动开关驱动电路，其特征在于，所述电路包括基准电压单元、时序控制单元、自举单元和驱动电压控制单元；

所述基准电压单元的一端用于连接浮动开关的源极或漏极中的任一极，所述基准电压单元的另一端连接所述驱动电压控制单元，所述基准电压单元用于将所述浮动开关中与基准电压单元相连的源极或漏极的电压作为基准电压，并输出至所述驱动电压控制单元；

所述自举单元分别连接所述时序控制单元和所述驱动电压控制单元，所述自举单元根据所述时序控制单元输出的不同的控制信号，向所述驱动电压控制单元输出对应的自举电压；

所述驱动电压控制单元与所述浮动开关的栅极连接，所述驱动电压控制单元包括导通子单元和关断子单元，所述导通子单元包括四个交叉耦合的MOS管，所述导通子单元用于根据所述基准电压和所述自举电压控制不同MOS管的导通或关断，以生成对应的导通电压使所述浮动开关导通，所述关断子单元与所述时序控制单元连接，所述关断子单元用于根据所述控制信号导通，以生成对应的关断电压使所述浮动开关关断。

2.根据权利要求1所述的电路，其特征在于，所述浮动开关为PMOS管，所述导通子单元包括经由第一节点连接的第一PMOS管和第一NMOS管以及经由第二节点连接的第二PMOS管和第二NMOS管；

所述第一PMOS管的栅极和第一NMOS管的栅极连接至所述第二节点，所述第二PMOS管的栅极和第二NMOS管的栅极连接至所述第一节点；

所述第一PMOS管的源极和所述第二PMOS管的源极通过第三节点连接所述基准电压单元的输出端，所述第一NMOS管的漏极和所述第二NMOS管的漏极通过第四节点连接所述关断子单元；

所述导通子单元或所述关断子单元通过所述第四节点将对应的导通电压或关断电压输出至所述浮动开关，以使所述浮动开关导通或关断。

3.根据权利要求2所述的电路，其特征在于，所述电路还包括信号发生单元，所述自举单元包括第一支路和第二支路；

所述第一支路包括第一电容以及经由第五节点连接的第三PMOS管和第三NMOS管，所述第二支路包括第二电容以及经由第六节点连接的第四PMOS管和第四NMOS管；

所述第三PMOS管的源极和所述第四PMOS管的源极用于接收所述信号发生单元输出的第一电压，所述第三NMOS管的源极和所述第四NMOS管的源极用于接收所述信号发生单元的第二电压；

所述第三PMOS管、所述第三NMOS管、所述第四PMOS管和第四NMOS管的栅极连接至所述时序控制单元的输出端；

所述第一电容的上极板连接至所述第一节点，所述第一电容的下极板连接至所述第五节点，所述第二电容的上极板连接至所述第二节点，所述第二电容的下极板连接至所述第六节点。

4.根据权利要求3所述的电路，其特征在于，所述关断子单元包括第五PMOS管；

所述第五PMOS管的栅极连接至所述时序控制单元的输出端，所述第五PMOS管的源极用于接收所述信号发生单元输出的第三电压，其中，所述第三电压大于或等于所述第一电压。

5.根据权利要求1所述的电路，其特征在于，所述浮动开关为NMOS管，所述导通子单元包括经由第七节点连接的第六PMOS管和第六NMOS管以及经由第八节点连接的第七PMOS管和第七NMOS管；

所述第六PMOS管的栅极和第六NMOS管的栅极连接至所述第七节点，所述第七PMOS管的栅极和第七NMOS管的栅极连接至所述第八节点；

所述第六NMOS管的源极和所述第七NMOS管的源极通过第九节点连接所述基准电压单元的输出端，所述第六PMOS管的漏极和所述第六PMOS管的漏极通过第十节点连接所述关断子单元；

所述导通子单元或所述关断子单元通过所述第十节点将对应的导通电压或关断电压输出至所述浮动开关，以使所述浮动开关导通或关断。

6.根据权利要求5所述的电路，其特征在于，所述电路还包括信号发生单元，所述自举单元包括第三支路和第四支路；

所述第三支路包括第三电容以及经由第十一节点连接的第八PMOS管和第八NMOS管，所述第四支路包括第四电容以及经由第十二节点连接的第九PMOS管和第九NMOS管；

所述第八PMOS管的源极和所述第九PMOS管的源极用于接收所述信号发生单元输出的第一电压，所述第八NMOS管的源极和所述第八NMOS管的源极用于接收所述信号发生单元的第二电压；

所述第八PMOS管、所述第八NMOS管、所述第九PMOS管和第九NMOS管的栅极连接至所述时序控制单元的输出端；

所述第三电容的上极板连接至所述第七节点，所述第四电容的下极板连接至所述第十一节点，所述第四电容的上极板连接至所述第八节点，所述第四电容的下极板连接至所述第十二节点。

7.根据权利要求6所述的电路，其特征在于，所述关断子单元包括第十NMOS管；

所述第十NMOS管的栅极连接至所述时序控制单元的输出端，所述第十NMOS管的源极用于接收所述信号发生单元输出的第二电压。

8.一种浮动开关驱动方法，其特征在于，应用于权利要求1至7中任一项所述的浮动开关驱动电路，所述方法包括：

基准电压单元将浮动开关中与基准电压单元相连的源极或漏极的电压作为基准电压，并输出至驱动电压控制单元；

自举单元根据时序控制单元输出的不同的控制信号，并向驱动电压控制单元输出对应的自举电压；

导通子单元根据所述基准电压和所述自举电压控制不同MOS管的导通或关断，并生成对应的驱动电压并输出至所述浮动开关，以使所述浮动开关导通，所述关断子单元根据所述控制信号导通，生成对应的驱动电压并输出至所述浮动开关，以使所述浮动开关关断。

9.根据权利要求8所述的浮动开关驱动方法，其特征在于，应用于权利要求4所述的浮动开关驱动电路，所述时序控制单元的转换周期包括导通周期和关断周期，所述导通电压为第一导通子电压，所述关断电压为第一关断子电压，所述方法包括：

在所述导通周期内，所述时序控制单元输出第一导通控制信号或第二导通控制信号，使所述导通子单元导通，生成所述第一导通子电压使所述浮动开关导通，其中，所述第一导通子电压的大小为所述基准电压与所述第一电压的差值；

在所述关断周期内，所述时序控制单元输出第一关断控制信号控制所述第三PMOS管、所述第三NMOS管、所述第四PMOS管和所述第四NMOS管关断，所述第五PMOS管导通，以使所述导通子单元内各MOS管关断，所述关断子单元导通，生成所述第一关断子电压使所述浮动开关关断，其中，所述第一关断子电压与所述第三电压的大小相等。

10.根据权利要求9所述的方法，其特征在于，所述导通周期包括第一周期和第二周期，所述转换周期的转换顺序依次为第一周期、所述关断周期和所述第二周期，所述方法包括：

在所述第一周期内，所述时序控制单元输出第一导通控制信号控制所述第三NMOS管和所述第四PMOS管导通，所述第三PMOS管、所述第四NMOS管和所述第五PMOS管关断，以使所述第一NMOS管和所述第二PMOS管导通，生成所述第一导通子电压使所述浮动开关导通，其中，所述第二电容在所述第一周期内被充电，对应的第一充电电压的大小为所述基准电压与所述第一电压的差值；

在所述第二周期内，所述时序控制单元输出第二导通控制信号控制所述第三PMOS管和所述第四NMOS管导通，所述第三NMOS管、所述第四PMOS管和所述第五PMOS管关断，以使所述第一PMOS管和所述第二NMOS管导通，生成所述第一导通子电压使所述浮动开关导通，其中，所述第一电容在所述第二周期内被充电，对应的第二充电电压的大小为所述基准电压与所述第一电压的差值。

11.根据权利要求8所述的浮动开关驱动方法，其特征在于，应用于权利要求7所述的浮动开关驱动电路，所述时序控制单元的转换周期包括导通周期和关断周期，所述导通电压为第二导通子电压，所述关断电压为第二关断子电压，所述方法包括：

在所述导通周期内，所述时序控制单元输出第三导通控制信号或第四导通控制信号，使所述导通子单元导通，生成所述第二导通子电压使所述浮动开关导通，其中，所述第二导通子电压的大小为所述基准电压与所述第一电压的和；

在所述关断周期内，所述时序控制单元输出第一关断控制信号控制所述第八PMOS管、所述第八NMOS管、所述第九PMOS管和所述第九NMOS管关断，所述第十NMOS管导通，以使所述导通子单元内各MOS管关断，所述关断子单元导通，生成所述第二关断子电压使所述浮动开关关断，其中，所述第二关断子电压与所述第二电压的大小相等。

12.根据权利要求11所述的方法，其特征在于，所述导通周期包括第三周期和第四周期，所述转换周期的转换顺序依次为第三周期、所述关断周期和所述第四周期，所述方法包括：

在所述第三周期内，所述时序控制单元输出第三导通控制信号控制所述第八PMOS管和所述第九NMOS管导通，所述第八NMOS管、所述第九PMOS管和所述第十NMOS管关断，以使所述第六PMOS管和所述第七NMOS管导通，生成所述第二导通子电压使所述浮动开关导通，其中，所述第四电容在所述第三周期内被充电，对应的第三充电电压与所述基准电压的大小相等；

在所述第四周期内，所述时序控制单元输出第四导通控制信号控制所述第八NMOS管和所述第九PMOS管导通，所述第八PMOS管、所述第九NMOS管和所述第十NMOS管关断，以使所述第六NMOS管和所述第七PMOS管导通，生成所述第二导通子电压使所述浮动开关导通，其中，所述第三电容在所述第四周期内被充电，对应的第四充电电压与所述基准电压的大小相等。

Images