CN114464755A - 显示装置、显示面板及其制造方法 - Google Patents
显示装置、显示面板及其制造方法 Download PDFInfo
- Publication number
- CN114464755A CN114464755A CN202210116643.7A CN202210116643A CN114464755A CN 114464755 A CN114464755 A CN 114464755A CN 202210116643 A CN202210116643 A CN 202210116643A CN 114464755 A CN114464755 A CN 114464755A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- substrate
- circuit
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 105
- 239000010410 layer Substances 0.000 claims description 688
- 239000004065 semiconductor Substances 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 20
- 230000000149 penetrating effect Effects 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- 230000007704 transition Effects 0.000 description 27
- 230000002093 peripheral effect Effects 0.000 description 19
- 239000000463 material Substances 0.000 description 16
- 239000012044 organic layer Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 101100006823 Cochliobolus lunatus clz1 gene Proteins 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 101100006825 Cochliobolus lunatus clz2 gene Proteins 0.000 description 4
- 101100221058 Cochliobolus lunatus clz3 gene Proteins 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- -1 and of course Chemical compound 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开关于一种显示装置、显示面板及其制造方法,涉及显示技术领域。该显示面板包括衬底、电路层、第一电极层、像素定义层、发光层和第二电极,所述衬底内包括导电层;电路层设于衬底一侧;第一电极层设于电路层背离衬底的一侧,且包括阵列分布的多个电极组,每个电极组包括多个第一电极;像素定义层覆盖第一电极层,且设有露出各第一电极的开口;发光层至少部分位于开口内,且与第一电极层叠设置;第二电极覆盖发光层,且与导电层连接,第二电极为透光结构。本公开的显示面板可降低功耗。
Description
技术领域
本公开涉及显示技术领域,具体而言,涉及一种显示装置、显示面板及其制造方法。
背景技术
显示面板已经广泛地应用于手机、平板电脑,电视等终端设备中,其中,有机电致发光显示面板因其具有高色域、高响应速度等优点,获得了广泛的应用,其采用有机发光二极管(OLED)实现自发光。现有显示面板的功耗较高,特别是有机电致发光显示面板,其功耗难以降低。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足,提供一种显示装置、显示面板及显示面板的制造方法,可降低功耗。
根据本公开的一个方面,提供一种显示面板,包括:
衬底,所述衬底内包括导电层;
电路层,设于所述衬底一侧;
第一电极层,设于所述电路层背离所述衬底的一侧,且包括阵列分布的多个电极组,每个所述电极组包括多个第一电极;
像素定义层,覆盖所述第一电极层,且设有露出各所述第一电极的开口;
发光层,至少部分位于所述开口内,且与所述第一电极层叠设置;
第二电极,覆盖所述发光层,且与所述导电层连接,所述第二电极为透光结构。
在本公开的一种示例性实施方式中,所述第一电极层还包括与所述第一电极间隔设置的电极转接层,所述像素定义层覆盖所述电极转接层;所述第二电极通过贯穿所述像素定义层的过孔与所述电极转接层连接,所述电极转接层与所述导电层连接。
在本公开的一种示例性实施方式中,所述电路层具有电路转接层,所述电极转接层通过所述电路转接层与所述导电层连接。
在本公开的一种示例性实施方式中,所述电路层包括:
半导体层,设于所述衬底一侧;
第一栅绝缘层,覆盖所述半导体层;
第一栅极层,设于所述第一栅绝缘层背离所述半导体层的表面,且所述第一栅极层的部分区域与所述半导体层的部分区域正对;
第二栅绝缘层,覆盖所述第一栅极层;
第二栅极层,设于所述第二栅绝缘层背离所述衬底的表面;
层间介质层,覆盖所述第二栅极层;
第一源漏层,设于所述层间介质层背离所述衬底的表面,且与所述半导体层连接;
钝化层,覆盖所述第一源漏层;
第一平坦层,覆盖所述钝化层;
第二源漏层,设于所述第一平坦层背离所述衬底的表面,且与所述第一源漏层连接;
第二平坦层,覆盖所述第二源漏层;
所述第一电极层设于所述第二平坦层背离所述衬底的表面。
在本公开的一种示例性实施方式中,所述电路转接层包括:
第一电路转接层,位于所述第二栅极层,且通过贯穿所述第二栅绝缘层和第一栅绝缘层且穿入所述衬底的第一过孔与所述导电层连接;
第二电路转接层,位于所述第一源漏层,且通过贯穿所述层间介质层的第二过孔与所述第一电路转接层连接;
第三电路转接层,位于所述第二源漏层,且通过贯穿所述第一平坦层的第三过孔与所述第二电路转接层连接;
所述电极转接层通过贯穿所述第二平坦层的第四过孔与所述第三电路转接层连接。
在本公开的一种示例性实施方式中,所述电极转接层为网状结构,所述网状结构包括由所述网格线围成的多个网孔;一所述网孔内可设有至少一个电极组;围绕每个所述网孔的网格线通过过孔与所述第二电极和所述导电层连接。
在本公开的一种示例性实施方式中,所述电极转接层包括沿行方向间隔分布的多个转接线,所述转接线沿列方向延伸;相邻两所述转接线之间设有多列所述电极组,且每个所述电极线均通过过孔与所述第二电极和所述导电层连接。
在本公开的一种示例性实施方式中,所述电路层包括像素区和所述像素区外的边缘区,所述第一电极位于所述像素区;所述第二电极的部分区域与所述边缘区对应,所述导电层的部分区域与所述边缘区对应;
在对应于所述像素区和所述边缘区中至少一个的范围内,所述第二电极与所述导电层连接。
在本公开的一种示例性实施方式中,所述导电层具有多个通孔,所述电极组在所述衬底上的正投影分布于各多个所述通孔内。
在本公开的一种示例性实施方式中,所述衬底包括层叠设置的多层基底,所述导电层设于相邻两所述基底之间。
在本公开的一种示例性实施方式中,所述基底包括:
绝缘支撑层;
阻挡层,设于所述绝缘支撑层的一侧;所述电路层位于所述阻挡层背离所述绝缘支撑层的一侧。
根据本公开的一个方面,提供一种显示面板的制造方法,包括:
形成具有导电层的衬底;
在所述衬底一侧形成电路层;
在所述电路层背离所述衬底的一侧形成第一电极层,所述第一电极层包括阵列分布的多个电极组,每个所述电极组包括多个第一电极;
形成覆盖所述第一电极层的像素定义层,所述像素定义层设有露出各所述第一电极的开口;
形成至少部分位于所述开口内的发光层,所述发光层与所述第一电极层叠设置;
形成覆盖所述发光层的透光结构的第二电极层,且所述第二电极层与所述导电层连接。
在本公开的一种示例性实施方式中,在所述衬底一侧形成电路层;包括:
在所述衬底一侧形成半导体层;
形成覆盖所述半导体层的第一栅绝缘层;
在所述第一栅绝缘层背离所述半导体层的表面形成第一栅极层,所述第一栅极层的部分区域与所述半导体层的部分区域正对;
形成覆盖所述第一栅极层的第二栅绝缘层;
从所述第二栅绝缘层朝向所述导电层开设露出所述导电层的第一过孔;
在所述第二栅绝缘层背离所述衬底的表面形成第二栅极层,所述第二栅极层包括第一转接层,所述第一转接层通过所述第一过孔与所述导电层连接;
形成覆盖所述第二栅极层的层间介质层;
在所述第二栅绝缘层开设露出所述第一转接层的第二过孔;
在所述层间介质层背离所述衬底的表面形成与所述半导体层连接的第一源漏层,所述第一源漏层包括第二转接层,所述第二转接层通过所述第二过孔与所述第一转接层连接;
形成覆盖所述第一源漏层的钝化层;
形成覆盖所述钝化层的第一平坦层;
从所述第一平坦层朝向所述第二转接层开设露出所述第二转接层的第三过孔;
在所述第一平坦层背离所述衬底的表面形成与所述第一源漏层连接的第二源漏层,所述第二源漏层包括第三转接层,所述第三转接层通过所述第三过孔与所述第二转接层连接;
形成覆盖所述第二源漏层的第二平坦层;
在所述第二平坦层开设露出所述第三转接层的第四过孔;
在所述电路层背离所述衬底的一侧形成第一电极层;包括:
在所述第二平坦层背离所述衬底的表面形成第一电极层,所述第一电极层包括多个电极组和电极转接层,每个所述电极组包括多个第一电极;所述电极转接层与所述第一电极间隔设置,且通过所述第四过孔与所述第三转接层连接。
根据本公开的一个方面,提供一种显示装置,包括上述任意一项所述的显示面板。
本公开的显示装置、显示面板及其制造方法,可通过向第一电极和第二电极施加电信号,使发光器件发光,实现图像显示。其中,由于导电层与第二电极与衬底中的导电层连接,使第二电极与导电层为导电的整体,相较于无导电层的情况,可降低第二电极的压降,从而减小显示面板的功耗。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本公开显示面板一实施方式的截面图。
图2为本公开显示面板的一实施方式中电路层的俯视图。
图3为本公开显示面板的一实施方式中电路层和第一电极层的俯视图。
图4为本公开显示面板的一实施方式中导电层和第一电极层的俯视图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本公开将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。此外,附图仅为本公开的示意性图解,并非一定是按比例绘制。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等;用语“第一”、“第二”和“第三”等仅作为标记使用,不是对其对象的数量限制。
本公开实施方式提供了一种显示面板,如图1-图4所示,显示面板可包括衬底SU、电路层CL、第一电极层PL、像素定义层PDL、发光层EL和第二电极CAT,其中:
衬底SU内具有导电层ACAT。电路层CL设于衬底SU一侧。第一电极层PL设于电路层CL背离衬底SU的一侧,且包括阵列分布的多个电极组ANOC,每个电极组ANOC包括多个第一电极ANO。像素定义层PDL覆盖第一电极层PL,且设有露出各第一电极ANO的开口。发光层EL至少部分位于开口内,且与第一电极层PL叠设置。第二电极CAT覆盖发光层EL,且与导电层ACAT连接,第二电极CAT为透光结构。
本公开实施方式的显示面板,可通过向第一电极ANO和第二电极CAT施加电信号,使发光器件发光,实现图像显示。其中,由于导电层ACAT与第二电极CAT与衬底SU中的导电层ACAT连接,使第二电极CAT与导电层ACAT为导电的整体,相较于无导电层ACAT的情况,可降低第二电极CAT的压降,从而减小显示面板的功耗。
下面对本公开显示面板进行详细说明:
首先,对本公开的显示面板的基本架构进行示例性说明
如图1所示,显示面板可包括驱动背板和位于驱动背板上的多个发光器件,驱动背板中具有驱动电路,可驱动发光器件发光,以显示图像。
其中:
驱动背板可包括衬底SU和位于衬底SU一侧的电路层CL,衬底SU可为平板结构,且其材料可为包括玻璃等硬质材料,也可以是聚酰亚胺等软质材料。同时,衬底SU可以是单层或多层结构,以多层结构为例:衬底SU可包括多层基底SUS,各层基底SUS堆叠呈多层结构。示例性的,每层基底SUS可包括绝缘支撑层SUP和阻挡层BRA,其中,阻挡层BRA可层叠于绝缘支撑层SUP的一侧,绝缘支撑层SUP的材料可为聚酰亚胺或其它绝缘材料;阻挡层BRA厚度小于的绝缘支撑层SUP的厚度,其材料可以包括氮化硅、氧化硅等绝缘材料。相邻两基底SUS中,一基底SUS的绝缘支撑层SUP层叠于另一基底SUS的阻挡层BRA上,也就是说,在衬底SU中,绝缘支撑层SUP和阻挡层BRA交替堆叠。
如图1所示,在本公开的一些实施方式中,衬底SU可包括两层基底SUS,即第一基底SUS1和第二基底SUS2,第一基底SUS1和第二基底SUS2均包括绝缘支撑层SUP和阻挡层BRA,且第一基底SUS1的绝缘支撑层SUP为第一绝缘支撑层,第一基底SUS1的阻挡层BRA为第一阻挡层,相应的,第二基底SUS2包括第二绝缘支撑层和第二阻挡层,其中,第二绝缘支撑层设于第一阻挡层背离第一绝缘支撑层的表面,第二阻挡层设于第二绝缘支撑层。
此外,驱动背板还可包括一基板,其可用于承载衬底SU,衬底SU层叠与基板上,该基板可以是玻璃材质,且在形成衬底SU后剥离,当然,也可以保留基板。
如图1所示,电路层CL可设于衬底SU一侧,例如,对于每个基底SUS而言,电路层CL可位于衬底SU的阻挡层BRA背离绝缘支撑层SUP的一侧。在形成电路层CL之前,可在衬底SU上形成缓冲层BUF,将电路层CL设置于缓冲层BUF背离衬底SU的表面,缓冲层BUF的材料可包括氮化硅、氧化硅等绝缘材料。
如图2所示,电路层CL可包括驱动电路,通过驱动电路可驱动发光器件发光。举例而言,显示面板可至少划分为显示区和位于显示区外的外围区,相应的,电路层CL对应于显示区的区域为像素区CLA和对应于外围区的边缘区CLW,即边缘区CLW位于像素区CLA外。驱动电路可包括位于像素区CLA内的像素电路和位于边缘区CLW内的外围电路,其中,像素电路可以是7T1C、7T2C、6T1C或6T2C等像素电路,只要能驱动发光器件发光即可,在此不对其结构做特殊限定。像素电路的数量与发光器件的数量相同,且一一对应地与各发光器件连接,以便分别控制各个发光器件发光。其中,nTmC表示一个像素电路包括n个晶体管(用字母“T”表示)和m个电容(用字母“C”表示)。当然,同一像素电路也可连接多个发光器件,同时驱动多个发光器件发光,在此不做特殊限定。
外围电路可位于外围区,且外围电路与像素电路连接,用于向像素电路输入驱动信号,以便控制发光器件发光。外围电路可包括栅极驱动电路和发光控制电路,当然,还可包括其它电路,在此不对外围电路的具体结构做特殊限定。
上述的电路层CL可包括多个薄膜晶体管和电容,其中,薄膜晶体管可以是顶栅或底栅型薄膜晶体管,每个薄膜晶体管均可包括有源层、栅极,各薄膜晶体管的有源层同层设置于同一半导体层PO,栅极同层设置于一栅极层,以便简化工艺。
如图1-图4所示,以顶栅型薄膜晶体管为例,电路层CL可包括半导体层PO、第一栅绝缘层GI1、第一栅极层GA1、第二栅绝缘层GI2、第二栅极层GA2、层间介质层ILD、第一源漏层SD1、钝化层PVX、第一平坦层PLN1、第二源漏层SD2和第二平坦层PLN2,其中:
半导体层PO设于衬底SU一侧,例如,半导体层PO可设于缓冲层BUF背离衬底SU的表面。半导体层PO的图案视驱动电路的薄膜晶体管的分布和连接关系而定,在此不做特殊限定。
第一栅绝缘层GI1可覆盖半导体层PO,且可覆盖缓冲层BUF未被半导体层PO覆盖的区域。第一栅绝缘层GI1的材料可包括氮化硅、氧化硅和氮氧化硅等绝缘材料。
第一栅极层GA1可设于第一栅绝缘层GI1背离衬底SU的表面,且第一栅极层GA1的部分区域与半导体层PO的部分区域正对,即第一栅极层GA1在衬底SU上的正投影与半导体层PO在衬底SU上的正投影存在交叉。第一栅极层GA1可为金属或其它导电材质。以一个薄膜晶体管为例,前述的正投影的交叉区域对应的半导体层PO即为一薄膜晶体管的沟道区,交叉区域两侧可作为该薄膜晶体管的源极和漏极,而交叉区域对应的第一栅极层GA1即为该薄膜晶体管的栅极。同时,第一栅极层GA1还可包括连接像素电路和外围电路的传输信号的走线和电容的一个极板,具体图案视电路的具体结构而定,在此不做特殊限定。
第二栅绝缘层GI2可覆盖第一栅极层GA1,且可覆盖第一栅绝缘层GI1未被第一栅极层GA1覆盖的区域。第二栅绝缘层GI2的材料可包括氮化硅、氧化硅和氮氧化硅等绝缘材料。
第二栅极层GA2可设于第二栅绝缘层GI2背离衬底SU的表面,第二栅极层GA2可为金属或其它导电材质,且第二栅极层GA2至少可包括像素电路的电容的另一极板,从而与第一栅极层GA1的极板相对形成电容。同时,第二栅极层GA2还可以包括连接像素电路和外围电路的传输信号的走线,具体图案视电路的具体结构而定,在此不做特殊限定。
层间介质层ILD可覆盖第二栅极层GA2,且可覆盖第二栅绝缘层GI2未被第二栅极层GA2覆盖的区域;层间介质层ILD的材料可包括氮化硅、氧化硅和氮氧化硅等绝缘材料。
第一源漏层SD1可设于层间介质层ILD背离衬底SU的表面,且第一源漏层SD1可成为金属或透明导电材质,其可包括多个走线或连接部,至少部分走线和连接部可与半导体层PO连接,实现薄膜晶体管之间的连接,或者用于在像素电路和外围电路传输信号。第一源漏层SD1的具体图案视电路的具体结构而定,在此不做特殊限定。
钝化层PVX可覆盖第一源漏层SD1,且可覆盖第一源漏层SD1未被第二栅极层GA2覆盖的区域;钝化层PVX的材料可包括氮化硅、氧化硅和氮氧化硅等绝缘材料。
第一平坦层PLN1可覆盖钝化层PVX,第一平坦层PLN1可采用树脂或其它有机材料,用于实现平坦化,即第一平坦层PLN1背离衬底SU的表面为平面。
第二源漏层SD2可设于第一平坦层PLN1背离衬底SU的表面,且与第一源漏层SD1连接,第二源漏层SD2也可以是金属或其它导电材质,且第二源漏层SD2可设置在像素电路和外围电路传输信号的走线。第二源漏层SD2的具体图案视电路的具体结构而定,在此不做特殊限定。
第二平坦层PLN2可覆盖第二源漏层SD2,其材料可与第一平坦层PLN1相同,用于实现平坦化。
如图1所示,各发光器件可设于电路层CL背离衬底SU的一侧,例如,发光器件可设于第二平坦层PLN2背离衬底SU的表面。各发光器件在电路层CL上的正投影可位于像素区CLA,即位于显示面板的显示区,而边缘区CLW则可以不设置发光器件。每个发光器件均可包括第一电极ANO和第二电极CAT以及位于第一电极ANO和第二电极CAT之间的发光层EL,通过向第一电极ANO和第二电极CAT施加电信号,可激发发光层EL发光。发光器件可以是有机发光二极管(OLED)。
如图1所示,下面结合发光器件的结构对第一电极层PL、像素定义层PDL、发光层EL和第二电极CAT进行详细说明:
第一电极层PL可设于电路层CL背离衬底SU的表面,且第一电极层PL可包括阵列分布的多个电极组ANOC,每个电极组ANOC包括多个间隔设置的第一电极ANO,例如,一个电极组ANOC可包括三个第一电极ANO,且三个第一电极ANO的形状和尺寸可以不同。一第一电极ANO可作为一发光器件的阳极,其材料可以是金属或其它导电材料。此外,各第一电极ANO在电路层CL上的正投影可位于电路层CL的像素区CLA。
像素定义层PDL可覆盖第一电极层PL,且设有露出各第一电极ANO的开口,即一个开口露出一个第一电极ANO。像素定义层PDL可用于限定出各个发光器件,一个开口对应的范围即一个发光器件的范围。
发光层EL至少部分位于开口内,且与第一电极层PL叠设置。发光层EL可包括沿背离驱动背板的方向依次层叠的空穴注入层、空穴传输层、发光材料层、电子传输层和电子注入层。当然,也可以采用其它结构,只要能与第一电极ANO和第二电极CAT配合发光即可。
第二电极CAT可覆盖发光层EL,第二电极CAT可以是连续的整层结构,使得各个发光器件可共用第二电极CAT。同时,第二电极CAT可为发光器件的阴极,其可采用透光结构,使得发光器件可向背离衬底SU的方向发光,例如,第二电极CAT的材料可以采用金属镁、银或其合金等等,在一定厚度下,可以在导电的同时透光。同时,第一电极ANO则可为不透光的结构,使得发光器件为顶发射结构。
发光层EL可为连续的整层结构,其可覆盖像素定义层PDL,且延伸至开口内,并与第一电极层PL叠,此时,各个发光器件的发光颜色相同,若要实现彩色显示,则需要在发光器件背离衬底SU的一侧设置彩膜层,每个开口对应一个滤光区,通过不同颜色的滤光区实现彩色显示。当然,发光层EL也可包括多个阵列分布的发光部,一发光部位于一开口内,且每个发光部独立发光,且不同的发光部的颜色可以不同,从而可以直接进行彩色显示。
第二电极CAT可延伸至边缘区CLW内,并与一公共电源信号线连接,可接收公共电源信号。该公共电源信号线可位于第一电极层PL,且与第一电极ANO间隔分布,因而,第二电极CAT可在边缘区CLW内,通过贯穿像素定义层PDL的过孔与公共电源信号线连接。在显示图像时,可通过像素电路控制向第一电极ANO施加一像素电源信号,像素电路可通过位于第二源漏层SD2的像素电源线接收像素电源信号,并通过公共电源信号线向第二电极CAT施加公共电源信号,从而激发发光层EL发光,有机电致发光的具体原理在此不再详述。
在本公开的一些实施方式中,如图1所示,一个第一电极ANO及其对应的发光层EL和第二电极CAT可形成一个发光器件,一个电极组ANOC的第一电极ANO可对应多个发光器件,对于无需配合彩膜即可直接实现彩色显示的发光器件而言,同一电极组ANOC对应的发光器件可作为一个像素,同一像素的各发光器件的发光颜色可以不同,例如,一个像素的发光器件的数量为三个,且发光颜色分别为红、绿和蓝。对于需要配合彩膜实现彩色显示的发光器件而言,同一电极组ANOC对应的发光器件及其对应的滤光区可作为一个像素。
此外,显示面板还可包括封装层TFE,其可覆盖各发光器件,用于保护发光层EL,阻隔外界的水、氧对发光器件造成侵蚀。举例而言,封装层TFE可采用薄膜封装的方式实现封装,其可包括第一无机层、有机层和第二无机层,其中,第一无机层覆盖于第二电极CAT背离衬底SU的表面有机层可设于第一无机层背离衬底SU的表面,且有机层的边界限定于第一无机层的边界的内侧,有机层在衬底SU上的正投影的边界可位于外围区,确保有机层能覆盖各发光器件。第二无机层可覆盖有机层和未被有机层覆盖的第一无机层,可通过第二无机层阻挡水氧侵入,通过具有柔性的有机层实现平坦化。
此外,在本公开的一些实施方式中,显示面板还可包括沿背离衬底SU的方向在封装层TFE上依次分布的偏光层和透明盖板,其中:偏光层为降低对外界光线的反射作用的圆偏光片,其具体原理在不做详细描述。透明盖板可粘接于偏光层上,并可实现平坦化。透明盖板用于保护下方的膜层,其材料可以是玻璃或亚克力等透明材料,在此不做特殊限定。
如图1-图4所示,发明人在显示面板的研发过程中发现,显示面板的功耗较高,在分析原因时发现,在显示图像的过程中,第二电极CAT的压降较大,特别是对于顶发射结构的显示面板而言,第二电极CAT需要采用透明结构,其材料可为金属镁、银等,这些材料在较薄的膜厚(为了实现透光)下,压降较大,导致显示面板的功耗较高。
为此,发明人提供了一种可以降低第二电极CAT的压降,从而降低功耗的方案,即通过在衬底SU中设置导电层ACAT,并将第二电极CAT与导电层ACAT连接,在不增加显示面板的尺寸的情况下,相当于增大的第二电极CAT的面积,可降低压降,从而减小功耗。
下面对本公开的显示面板降低功耗的方案进行示例性说明:
如图1所示,衬底SU内设有导电层ACAT,其可设于相邻两基底SUS之间,例如,导电层ACAT可设于第一阻挡层背离第一绝缘支撑层的表面,第二绝缘支撑层可覆盖导电层ACAT以及第一阻挡层未被导电层ACAT覆盖的区域。导电层ACAT的材料可采用钼,当然,也可以采用铝或其它导电材料,只要导电率不低于第二电极CAT即可。
导电层ACAT与第二电极CAT连接,举例而言,导电层ACAT可以直接通过贯穿电路层CL并穿入衬底SU的过孔与导电层ACAT连接,也可以是通过转接层和过孔与导电层ACAT间接连接。
在本公开的一些实施方式中,第一电极层PL可包括电极转接层PLZ,其可与各个第一电极ANO间隔设置,从而与第一电极ANO绝缘,但可与第一电极ANO同时形成。第二电极CAT可通过贯穿像素定义层PDL的过孔与电极转接层PLZ连接。电极转接层PLZ可与导电层ACAT连接。
电路层CL具有电路转接层,电极转接层PLZ可通过电路转接层与导电层ACAT连接。举例而言,如图1所示,电路转接层包括第一电路转接层CLZ1、第二电路转接层CLZ2和第三电路转接层CLZ3,其中:
第一电路转接层CLZ1可位于第二栅极层GA2,同时,第一电路转接层CLZ1可通过贯穿第二栅绝缘层GI2和第一栅绝缘层GI1且穿入衬底SU的第一过孔与导电层ACAT连接。以衬底SU包括第一基底SUS1和第二基底SUS2为例,第一过孔可贯穿第二基底SUS2的第二阻挡层和第二绝缘支撑层。此外,若存在缓冲层BUF,则第一过孔还可贯穿缓冲层BUF。形成第一过孔的工艺可以是干法刻蚀,在形成第二栅绝缘层GI2后可开设露出导电层ACAT的第一过孔。
第二电路转接层CLZ2可位于第一源漏层SD1,且通过贯穿层间介质层ILD的第二过孔与第一电路转接层CLZ1连接。形成第二过孔的工艺可以是干法刻蚀,在形成第层间介质层ILD后可开设露出第一电路转接层CLZ1的第二过孔。
第三电路转接层CLZ3可位于第二源漏层SD2,且通过贯穿第一平坦层PLN1的第三过孔与第二电路转接层CLZ2连接。在形成第一平坦层PLN1时,可进行图案化,得到第三过孔,当然,也可在形成第一平坦层PLN1后在通过刻蚀形成第三过孔。
电极转接层PLZ可通过贯穿第二平坦层PLN2的第四过孔与第三电路转接层CLZ3连接。在形成第二平坦层PLN2时,可进行图案化,得到第四过孔,当然,也可在形成第一平坦层PLN1后在通过刻蚀形成第四过孔。
结合图1可以看出,第二电极CAT可依次通过电极转接层PLZ、第三电路转接层CLZ3、第二电路转接层CLZ2和第一电路转接层CLZ1与导电层ACAT连接,从而避免过孔贯穿的膜层过多,有利于降低工艺难度。
在本公开的其它实施方式中,转接层的数量可以减少,例如,仅保留电路转接层中的一个;转接层的数量也可以增加,例如,可在电路层CL中增设与第一栅极层GA1同层的电路转接层,使第一转接层通过该转接层与导电层ACAT连接。
如图4所示,导电层ACAT可以具有多个通孔H,各电极组ANOC在衬底SU上的正投影可分布于多个通孔H内,例如,一通孔H内仅具有一个电极组ANOC在衬底SU上的正投影。由于通孔H的存在可,减少导电层ACAT与电路层CL中的导电膜层的正对面积,降低导电层ACAT与电路层CL之间发生的耦合,减小因耦合作用而对电信号造成的干扰。当然,导电层ACAT也可以设置为连续的完整膜层。
如图3所示,在本公开的一些实施方式中,上述电极转接层PLZ可为由网格线LP交叉形成的网状结构,该网状结构包括多个网孔LPH,每个网孔LPH可由多个网格线LP围成。一个网孔LPH内可设有至少一个电极组ANOC,围绕每个网孔LPH的网格线LP可通过过孔与第二电极CAT和导电层ACAT连接。从而可通过多个路径将第二电极CAT和导电层ACAT连接。举例而言,电极转接层PLZ可包括多个沿行方向延伸的网格线LP和多个沿列方向延伸的网格线LP,二者交叉后可围成多个网孔LPH,每个交叉区域都可设有一个连接第二电极CAT和电极转接层PLZ的过孔LPS,以及连接电极转接层PLZ和第三电路转接层CLZ3的第四过孔。由此,可通过多个路径实现第二电极CAT和导电层ACAT的连接,有利于提高二者之间电流的连通性,也能降低二者断路的风险。
在本公开的一些实施方式中,电极转接层PLZ可包括沿行方向间隔分布的多个转接线,任一转接线可沿列方向延伸。相邻两转接线之间可设有多列电极组ANOC,且每个电极线均可通过过孔与第二电极CAT和导电层ACAT连接。举例而言,每个转接线都可设有连接第二电极CAT和电极转接层PLZ的过孔,以及连接电极转接层PLZ和第三电路转接层CLZ3的第四过孔。由此,也可通过多个路径实现第二电极CAT和导电层ACAT的连接,有利于提高二者之间电流的连通性,也能降低二者断路的风险。此外,同一转接线可设有沿列方向分布的多个过孔。
在本公开的一些实施方式中,第二电极CAT的部分区域可与边缘区CLW对应,即第二电极CAT在电路层CL的正投影延伸至边缘区CLW内,同时,导电层ACAT的部分区域与边缘区CLW对应,导电层ACAT在电路层CL的正投影可延伸至边缘区CLW内。在对应于边缘区CLW的范围内,第二电极CAT可与导电层ACAT连接,也就是说,第二电极CAT不仅可以在显示区内与导电层ACAT连接,还可在外围区内与导电层ACAT连接。当然,可以仅在显示区内进行连接,也可以仅再外围区进行连接。
在本公开的一些实施方式中,像素密度(PPI)不大于一阈值时,该阈值可以是80,显示区内的空间较为充足,在不缩小或遮挡发光器件的情况下,也可实现第二电极CAT和导电层ACAT的连接,因而可在显示区和外围区内均进行连接。
在本公开的一些实施方式中,像素密度大于上述阈值时,则显示区内剩余的空间较小,难以保证不缩小或不遮挡发光器件,因此,可仅在外围区进行连接。此外,由于第二电极CAT在外围区内可通过贯穿像素定义层PDL的过孔与公共电源信号线连接,因此,可在此基础上,将公共电源信号线与导电层ACAT连接,减少或避免在外围区内专门设置连接导电层ACAT和第二电极CAT的转接层。
本公开实施方式提供一种显示面板的制造方法,该显示面板可为上文中任意实施方式的显示面板,该制造方法可包括步骤S110-步骤S160,其中:
步骤S110、形成具有导电层的衬底;
步骤S120、在所述衬底一侧形成电路层;
步骤S130、在所述电路层背离所述衬底的一侧形成第一电极层,所述第一电极层包括阵列分布的多个电极组,每个所述电极组包括多个第一电极;
步骤S140、形成覆盖所述第一电极层的像素定义层,所述像素定义层设有露出各所述第一电极的开口;
步骤S150、形成至少部分位于所述开口内的发光层,所述发光层与所述第一电极层叠设置;
步骤S160、形成覆盖所述发光层的透光结构的第二电极层,且所述第二电极层与所述导电层连接。
在本公开的一些实施方式中,在所述衬底一侧形成电路层;即步骤S120,可包括:
步骤S1201、在所述衬底一侧形成半导体层;
步骤S1202、形成覆盖所述半导体层的第一栅绝缘层;
步骤S1203、在所述第一栅绝缘层背离所述半导体层的表面形成第一栅极层,所述第一栅极层的部分区域与所述半导体层的部分区域正对;
步骤S1204、形成覆盖所述第一栅极层的第二栅绝缘层;
步骤S1205、从所述第二栅绝缘层朝向所述导电层开设露出所述导电层的第一过孔;
步骤S1206、在所述第二栅绝缘层背离所述衬底的表面形成第二栅极层GA2,所述第二栅极层GA2包括第一转接层,所述第一转接层通过所述第一过孔与所述导电层连接;
步骤S1207、形成覆盖所述第二栅极层GA2的层间介质层;
步骤S1208、在所述第二栅绝缘层开设露出所述第一转接层的第二过孔;
步骤S1209、在所述层间介质层背离所述衬底的表面形成与所述半导体层连接的第一源漏层,所述第一源漏层包括第二转接层,所述第二转接层通过所述第二过孔与所述第一转接层连接;
步骤S1210、形成覆盖所述第一源漏层的钝化层;
步骤S1211、形成覆盖所述钝化层的第一平坦层;
步骤S1212、从所述第一平坦层朝向所述第二转接层开设露出所述第二转接层的第三过孔;
步骤S1213、在所述第一平坦层背离所述衬底的表面形成与所述第一源漏层连接的第二源漏层,所述第二源漏层包括第三转接层,所述第三转接层通过所述第三过孔与所述第二转接层连接;
步骤S1214、形成覆盖所述第二源漏层的第二平坦层;
步骤S1215、在所述第二平坦层开设露出所述第三转接层的第四过孔;
在所述电路层背离所述衬底的一侧形成第一电极层;即步骤S130,可包括:
在所述第二平坦层背离所述衬底的表面形成第一电极层,所述第一电极层包括多个电极组和电极转接层,每个所述电极组包括多个第一电极;所述电极转接层与所述第一电极间隔设置,且通过所述第四过孔与所述第三转接层连接。
本公开实施方式的制造方法中各步骤涉及的结构已在上文显示面板的实施方式中进行了详细说明,具体可参考显示面板的实施方式,在此不再详述。
需要说明的是,尽管在附图中以特定顺序描述了本公开中制造方法的各个步骤,但是,这并非要求或者暗示必须按照该特定顺序来执行这些步骤,或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的,可以省略某些步骤,将多个步骤合并为一个步骤执行,以及/或者将一个步骤分解为多个步骤执行等。
本公开还提供一种显示装置,其可包括上述任意实施方式的显示面板,其具体结构和有益效果可参考上文中驱动背板和显示面板的实施方式,在此不再赘述。本公开的显示装置可以是手机、平板电脑、电视等具有显示功能的电子设备,在此不再一一列举。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。
Claims (14)
1.一种显示面板,其特征在于,包括:
衬底,所述衬底内包括导电层;
电路层,设于所述衬底一侧;
第一电极层,设于所述电路层背离所述衬底的一侧,且包括阵列分布的多个电极组,每个所述电极组包括多个第一电极;
像素定义层,覆盖所述第一电极层,且设有露出各所述第一电极的开口;
发光层,至少部分位于所述开口内,且与所述第一电极层叠设置;
第二电极,覆盖所述发光层,且与所述导电层连接,所述第二电极为透光结构。
2.根据权利要求1所述的显示面板,其特征在于,所述第一电极层还包括与所述第一电极间隔设置的电极转接层,所述像素定义层覆盖所述电极转接层;所述第二电极通过贯穿所述像素定义层的过孔与所述电极转接层连接,所述电极转接层与所述导电层连接。
3.根据权利要求2所述的显示面板,其特征在于,所述电路层具有电路转接层,所述电极转接层通过所述电路转接层与所述导电层连接。
4.根据权利要求3所述的显示面板,其特征在于,所述电路层包括:
半导体层,设于所述衬底一侧;
第一栅绝缘层,覆盖所述半导体层;
第一栅极层,设于所述第一栅绝缘层背离所述半导体层的表面,且所述第一栅极层的部分区域与所述半导体层的部分区域正对;
第二栅绝缘层,覆盖所述第一栅极层;
第二栅极层,设于所述第二栅绝缘层背离所述衬底的表面;
层间介质层,覆盖所述第二栅极层;
第一源漏层,设于所述层间介质层背离所述衬底的表面,且与所述半导体层连接;
钝化层,覆盖所述第一源漏层;
第一平坦层,覆盖所述钝化层;
第二源漏层,设于所述第一平坦层背离所述衬底的表面,且与所述第一源漏层连接;
第二平坦层,覆盖所述第二源漏层;
所述第一电极层设于所述第二平坦层背离所述衬底的表面。
5.根据权利要求4所述的显示面板,其特征在于,所述电路转接层包括:
第一电路转接层,位于所述第二栅极层,且通过贯穿所述第二栅绝缘层和第一栅绝缘层且穿入所述衬底的第一过孔与所述导电层连接;
第二电路转接层,位于所述第一源漏层,且通过贯穿所述层间介质层的第二过孔与所述第一电路转接层连接;
第三电路转接层,位于所述第二源漏层,且通过贯穿所述第一平坦层的第三过孔与所述第二电路转接层连接;
所述电极转接层通过贯穿所述第二平坦层的第四过孔与所述第三电路转接层连接。
6.根据权利要求2所述的显示面板,其特征在于,所述电极转接层为网状结构,所述网状结构包括由所述网格线围成的多个网孔;一所述网孔内可设有至少一个电极组;围绕每个所述网孔的网格线通过过孔与所述第二电极和所述导电层连接。
7.根据权利要求2所述的显示面板,其特征在于,所述电极转接层包括沿行方向间隔分布的多个转接线,所述转接线沿列方向延伸;相邻两所述转接线之间设有多列所述电极组,且每个所述电极线均通过过孔与所述第二电极和所述导电层连接。
8.根据权利要求1所述的显示面板,其特征在于,所述电路层包括像素区和所述像素区外的边缘区,所述第一电极位于所述像素区;所述第二电极的部分区域与所述边缘区对应,所述导电层的部分区域与所述边缘区对应;
在对应于所述像素区和所述边缘区中至少一个的范围内,所述第二电极与所述导电层连接。
9.根据权利要求1所述的显示面板,其特征在于,所述导电层具有多个通孔,所述电极组在所述衬底上的正投影分布于各多个所述通孔内。
10.根据权利要求1-9任一项所述的显示面板,其特征在于,所述衬底包括层叠设置的多层基底,所述导电层设于相邻两所述基底之间。
11.根据权利要求10所述的显示面板,其特征在于,所述基底包括:
绝缘支撑层;
阻挡层,设于所述绝缘支撑层的一侧;所述电路层位于所述阻挡层背离所述绝缘支撑层的一侧。
12.一种显示面板的制造方法,其特征在于,包括:
形成具有导电层的衬底;
在所述衬底一侧形成电路层;
在所述电路层背离所述衬底的一侧形成第一电极层,所述第一电极层包括阵列分布的多个电极组,每个所述电极组包括多个第一电极;
形成覆盖所述第一电极层的像素定义层,所述像素定义层设有露出各所述第一电极的开口;
形成至少部分位于所述开口内的发光层,所述发光层与所述第一电极层叠设置;
形成覆盖所述发光层的透光结构的第二电极层,且所述第二电极层与所述导电层连接。
13.根据权利要求12所述的制造方法,其特征在于,在所述衬底一侧形成电路层;包括:
在所述衬底一侧形成半导体层;
形成覆盖所述半导体层的第一栅绝缘层;
在所述第一栅绝缘层背离所述半导体层的表面形成第一栅极层,所述第一栅极层的部分区域与所述半导体层的部分区域正对;
形成覆盖所述第一栅极层的第二栅绝缘层;
从所述第二栅绝缘层朝向所述导电层开设露出所述导电层的第一过孔;
在所述第二栅绝缘层背离所述衬底的表面形成第二栅极层,所述第二栅极层包括第一转接层,所述第一转接层通过所述第一过孔与所述导电层连接;
形成覆盖所述第二栅极层的层间介质层;
在所述第二栅绝缘层开设露出所述第一转接层的第二过孔;
在所述层间介质层背离所述衬底的表面形成与所述半导体层连接的第一源漏层,所述第一源漏层包括第二转接层,所述第二转接层通过所述第二过孔与所述第一转接层连接;
形成覆盖所述第一源漏层的钝化层;
形成覆盖所述钝化层的第一平坦层;
从所述第一平坦层朝向所述第二转接层开设露出所述第二转接层的第三过孔;
在所述第一平坦层背离所述衬底的表面形成与所述第一源漏层连接的第二源漏层,所述第二源漏层包括第三转接层,所述第三转接层通过所述第三过孔与所述第二转接层连接;
形成覆盖所述第二源漏层的第二平坦层;
在所述第二平坦层开设露出所述第三转接层的第四过孔;
在所述电路层背离所述衬底的一侧形成第一电极层;包括:
在所述第二平坦层背离所述衬底的表面形成第一电极层,所述第一电极层包括多个电极组和电极转接层,每个所述电极组包括多个第一电极;所述电极转接层与所述第一电极间隔设置,且通过所述第四过孔与所述第三转接层连接。
14.一种显示装置,其特征在于,包括权利要求1-11任一项所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210116643.7A CN114464755B (zh) | 2022-02-07 | 2022-02-07 | 显示装置、显示面板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210116643.7A CN114464755B (zh) | 2022-02-07 | 2022-02-07 | 显示装置、显示面板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114464755A true CN114464755A (zh) | 2022-05-10 |
CN114464755B CN114464755B (zh) | 2024-04-19 |
Family
ID=81411040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210116643.7A Active CN114464755B (zh) | 2022-02-07 | 2022-02-07 | 显示装置、显示面板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114464755B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114975566A (zh) * | 2022-06-21 | 2022-08-30 | 合肥维信诺科技有限公司 | 阵列基板及显示面板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160315131A1 (en) * | 2015-04-24 | 2016-10-27 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method thereof and display device |
CN108336107A (zh) * | 2017-01-19 | 2018-07-27 | 京东方科技集团股份有限公司 | 有机发光二极管(oled)阵列基板及其制备方法、显示装置 |
CN109686770A (zh) * | 2018-12-25 | 2019-04-26 | 上海天马微电子有限公司 | 显示面板和显示装置 |
CN110911445A (zh) * | 2018-09-14 | 2020-03-24 | 三星显示有限公司 | 显示装置 |
-
2022
- 2022-02-07 CN CN202210116643.7A patent/CN114464755B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160315131A1 (en) * | 2015-04-24 | 2016-10-27 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method thereof and display device |
CN108336107A (zh) * | 2017-01-19 | 2018-07-27 | 京东方科技集团股份有限公司 | 有机发光二极管(oled)阵列基板及其制备方法、显示装置 |
CN110911445A (zh) * | 2018-09-14 | 2020-03-24 | 三星显示有限公司 | 显示装置 |
CN109686770A (zh) * | 2018-12-25 | 2019-04-26 | 上海天马微电子有限公司 | 显示面板和显示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114975566A (zh) * | 2022-06-21 | 2022-08-30 | 合肥维信诺科技有限公司 | 阵列基板及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN114464755B (zh) | 2024-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10504934B2 (en) | Array substrate, method for manufacturing array substrate, and display panel | |
CN108962947B (zh) | 一种柔性显示面板和显示装置 | |
CN111584757B (zh) | 显示母板和显示基板的制作方法 | |
WO2022067965A1 (zh) | 终端设备、显示装置、显示面板及其制造方法 | |
US20020154259A1 (en) | Light-producing high aperture ratio display having aligned tiles | |
CN113920943B (zh) | 显示装置及其制作方法 | |
CN111834395A (zh) | 透明显示面板、显示装置及其显示面板 | |
CN112687190B (zh) | 显示面板、显示装置及显示面板的制备方法 | |
US20220181355A1 (en) | Array substrate, display panel, and display device | |
CN114335114A (zh) | 阵列基板及显示装置 | |
CN115311975A (zh) | 一种显示面板及显示装置 | |
KR20090005541A (ko) | 유기전계발광표시장치 | |
CN114464755B (zh) | 显示装置、显示面板及其制造方法 | |
KR20190079308A (ko) | 전계발광 표시장치 | |
CN112086487B (zh) | 一种显示面板及显示设备 | |
US20240072201A1 (en) | Display panel and preparation method thereof | |
US9337440B2 (en) | Organic luminescent display device | |
CN111403460A (zh) | Oled显示面板及显示装置 | |
WO2023005619A1 (zh) | 显示装置及其制造方法 | |
JP2005158493A (ja) | 有機エレクトロルミネッセンス装置および電子機器 | |
US20220399380A1 (en) | Display device | |
CN111900186B (zh) | 显示面板及其制备方法 | |
CN113193140A (zh) | 显示面板及其制作方法 | |
KR20170038406A (ko) | 디스플레이 장치 | |
CN113748514A (zh) | 显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |