CN114464457A - 一种具有宽带性能的芯片电容器 - Google Patents

一种具有宽带性能的芯片电容器 Download PDF

Info

Publication number
CN114464457A
CN114464457A CN202210113856.4A CN202210113856A CN114464457A CN 114464457 A CN114464457 A CN 114464457A CN 202210113856 A CN202210113856 A CN 202210113856A CN 114464457 A CN114464457 A CN 114464457A
Authority
CN
China
Prior art keywords
electrode
chip capacitor
dielectric layer
outer electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210113856.4A
Other languages
English (en)
Other versions
CN114464457B (zh
Inventor
陆旭兵
刘福扩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China Normal University
Original Assignee
South China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China Normal University filed Critical South China Normal University
Priority to CN202210113856.4A priority Critical patent/CN114464457B/zh
Publication of CN114464457A publication Critical patent/CN114464457A/zh
Application granted granted Critical
Publication of CN114464457B publication Critical patent/CN114464457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明涉及一种具有宽带性能的芯片电容器,包括从下至上依次层叠的下电极层、介质层和上电极层;所述介质层内包括m层第一内电极和n层第二内电极;所述第一内电极和所述第二内电极交替层叠,形成层叠结构;其中,m≥1,n≥1;每一所述第一内电极和每一所述第二内电极之间存在间隙;所述上电极层包括第一外电极和第二外电极,所述第一外电极和所述第二外电极分别与每一所述第二内电极连接;所述下电极层包括第三外电极和第四外电极,所述第三外电极和所述第四外电极分别与每一所述第一内电极连接。本发明的芯片电容器具有高容量密度、寄生电感小、等效串联电阻低及使用频率高的特点,适用于引线键合的微处理工艺,符合小型化的制造要求。

Description

一种具有宽带性能的芯片电容器
技术领域
本发明涉及电容器技术领域,特别是涉及一种具有宽带性能的芯片电容器。
背景技术
芯片电容器是微波集成电路、多芯片组件中的一个非常重要电子元器件,起到滤波、耦合、旁路等作用,使得工作在微波频段的IC芯片的电源电压稳定。并随着电子技术的发展,电子信息产业进入后摩尔时代,无源器件在线路板中所占面积比例则越来越高,这一现象与电子电路“小型化、高集成度、多功能复用”的发展趋势相矛盾。电容器作为电子电路基本元器件之一,则不可避免地要求其朝着体积小、损耗低、使用频率范围广、容值范围广、成本低的方向发展,尤其是芯片电容器。
传统芯片电容器是由陶瓷介质层及其表面的电极层构成,主要有多层陶瓷电容器、单层微波芯片电容器。多层陶瓷电容器的容量虽高,但存在较大的寄生电感,导致使用频率降低,且容易变形,瓷体易碎等可靠性问题;单层微波芯片电容器体积小、使用频率高,但存在容量小,瓷体易碎等缺点;此外,由于传统芯片电容器的外电极设置两侧,只适合表面贴装,无法实现器件小型化。
发明内容
基于此,本发明的目的在于,提供一种具有宽带性能的芯片电容器,具有高容量密度、寄生电感小、等效串联电阻低及使用频率高的特点。
本发明是通过以下技术方案实现的:
一种具有宽带性能的芯片电容器,包括从下至上依次层叠的下电极层、介质层和上电极层;所述介质层内包括m层第一内电极和n层第二内电极;所述第一内电极和所述第二内电极交替层叠,形成层叠结构;其中,m≥1,n≥1;每一所述第一内电极和每一所述第二内电极之间存在间隙;所述上电极层包括第一外电极和第二外电极,所述第一外电极和所述第二外电极分别与每一所述第二内电极连接;所述下电极层包括第三外电极和第四外电极,所述第三外电极和所述第四外电极分别与每一所述第一内电极连接。
相比现有技术,本发明通过将传统电容器中由一上电极、介质层和一下电极连接形成的串联电路,改为两个分别由一上电极、介质层和一下电极形成串联电路并联,以减少芯片电容器中的寄生电感,同时通过在介质层内设置交替层叠的内电极,形成层叠结构来提升电容的电容量,有效克服了现有技术中多层陶瓷电容器以及单层陶笛电容器的电容量与寄生电感之间的矛盾。此外,将第一外电极、第二外电极、第三外电极和第四外电极分别设置在电容器的顶部和底部,适用于引线键合的微处理工艺,从而符合小型化的制造要求。
进一步地,所述第一内电极和所述第二内电极沿着所述介质层的厚度方向交替层叠,缩短第一外电极、第二外电极与第二内电极的连接路径,以及第三外电极、第四外电极与第一内电极的连接路径。
进一步地,所述m和所述n之和为30~500,层数过少,则会使电容器的电容量小;交层数过多,电容器结构容易坍塌,同时制造成本高。
进一步地,所述第一内电极的层数为m=n+1,所述层叠结构中最靠近所述衬底和所述上电极层的均为所述第一内电极层。当电容器连接外部电路时,第二内电极为高电位,第一内电极为低电位,电场被束缚在位于最上层和最下层的第一内电极之间,可以减少电场外泄。
进一步地,所述芯片电容器还包括多个互连金属件和多个接地金属件;多个所述互连金属件位于所述介质层内,所述第一外电极和所述第二外电极通过多个所述互连金属件与每一所述第二内电极连接;多个所述接地金属件位于所述介质层内,所述第三外电极和所述第四外电极通过多个所述接地金属件与每一所述第一内电极连接。
进一步地,多个所述第一内电极上设有与多个所述接地金属件对应的接地金属件通孔;每一接地金属件分别穿过每一所述接地金属件通孔并与所述第一内电极连接;多个所述第二内电极上设有与多个所述互连金属件对应的互连金属件通孔;每一互连金属件分别穿过每一所述互连金属件通孔并与所述第二内电极连接。
进一步地,所述第一外电极、所述第二外电极、所述第三外电极、所述第四外电极、所述第一外电极、所述第二外电极,以及所述互连金属件和所述接地金属件为金、铂、铝、钛或钨中的任一种。
进一步地,所述芯片电容器还包括衬底,所述衬底设于所述下电极层与所述介质层之间,所述衬底为玻璃。玻璃基板具有低损耗、高绝缘等特点,从而能降低器件的高频损耗;另外,玻璃基板的刚性降低了器件受到机械冲击而失效的风险。
进一步地,所述芯片电容器还包括保护层,所述保护层设于所述介质层与所述上电极层之间,所述保护层为氮化硅薄膜,以保护器件免受水汽等外界因素影响而导致性能劣化。
进一步地,所述介质层为氧化锆或氧化铪。
为了更好地理解和实施,下面结合附图详细说明本发明。
附图说明
图1为本发明具有宽带性能的芯片电容器的立体图;
图2为本发明具有宽带性能的芯片电容器的俯视图;
图3为本发明具有宽带性能的芯片电容器的仰视图;
图4为本发明具有宽带性能的芯片电容器的爆炸图;
图5为本发明具有宽带性能的芯片电容器的剖面图;
图6为本发明具有宽带性能的芯片电容器的等效电路图;
图7为本发明具有宽带性能的芯片电容器的S参数结果图;
附图标记:10-下电极层、100-第三外电极、102-第四外电极、20-衬底、30-介质层、300-第一内电极、302-第二内电极、40-上电极层、400-第一外电极、400a-接地金属件、402-第二外电极、402a-互连金属件通孔、50-互连金属件、60-接地金属件、70-保护层。
具体实施方式
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
请参阅图1-5,图1-5分别为本发明具有宽带性能的芯片电容器的立体图、俯视图、仰视图、爆炸图和剖面图。本发明提供一种具有宽带性能的芯片电容器,包括从下至上依次层叠的下电极层10、衬底20、介质层30、保护层70、上电极层40、4个互连金属件50和8个接地金属件60。
8个互连金属件50垂直设于衬底20顶部相对的两侧,并位于介质层30内,互连金属件50具体为圆柱形金属柱。4个接地金属件60与垂直设于衬底20顶部与互连金属件50相邻的两侧,并位于介质层30内,接地金属件60具体为圆柱形金属柱。
介质层30面积为1.75mm*1.25mm,厚度为20μm,介质层30内包括50第一内电极300、50层第二内电极302和介质层304。第一内电极300和保护上相对互连金属件50的位置设有互连金属件通孔302a,第二内电极302和衬底70上相对接地金属件60的位置设有接地金属件通孔300a。第一内电极300和第二内电极302沿着介质层30的厚度方向交替层叠50次,形成共100层的层叠结构,其中,每一第一内电极300与每一第二内电极302交叠部分的面积为0.5mm2,可通过调节第一内电极300与第二内电极302交叠部分的面积来调节电容量的大小,交叠部分的面积越大,电容量越大。每一互连金属件50通过伸入每一第二内电极300和保护层70上对应的互连金属件通孔302a与各第一内电极300连接,每一接地金属件60通过伸入每一第一内电极300和衬底20上对应的接地金属件通孔300a与各第一内电极302连接。每一第一内电极300和每一第二内电极302之间存在间隙,介质层304包裹每一第一内电极300和每一第二内电极302,且第一内电极300和第二内电极302之间的间隙充填介质层304,可通过调节交叠的第一内电极300和第二内电极302之间的间隙厚度对电容量的大小进行调节,间隙越小,电容量越大,在本具体实施方式中,第一内电极300和第二内电极302之间存在间隙为100nm。
上电极层40包括面积为1mm*0.625mm,厚度为4μm第一外电极400和第二外电极402,第一外电极400和第二外电极402分别与各互连金属件50连接。下电极层10包括面积为1.75mm*0.5mm,厚度为4μm的第三外电极100和第四外电极102,第三外电极100和第四外电极102分别与各接地金属件60连接。
优选地,介质层30包括51层第一内电极300,形成共101层的层叠结构,且最靠近衬底20和上电极层40的均为第一内电极300,该层叠结构可以可以减少电场外泄。
衬底20具体为玻璃平板,玻璃基板具有低损耗、高绝缘等特点,从而能降低器件的高频损耗;另外,玻璃平板的刚性降低了器件受到机械冲击而失效的风险。
介质层304为氧化锆、氧化铪或铁电薄膜等高介电常数薄膜材料中的一种,可在不增加电容器的面积的前提下,提高芯片电容器的容量,从而符合小型化的制造需求。在本具体实施方式中采用的是氧化锆。
第一外电极400、第二外电极402、第三外电极100、第四外电极102、第一内电极300、第二内电极302,以及互连金属件50和接地金属件60可以为金、铂、铝、钛、钨中的一种或几种组成的复合金属材料。在本具体实施方式中,第一外电极400、第二外电极402、第三外电极100、第四外电极102、第一内电极300、第二内电极302,以及互连金属件50和接地金属件60采用的均是金。
保护层70具体为氮化硅薄膜,其厚度大于3μm,以保护器件免受水汽等外界因素影响而导致性能劣化,增强器件的稳定性。
芯片电容器等效为由等效串联电阻(ESR)、理想电容(C)和等效串联电感(ESL)构成的电路。请参阅图6,图6为本发明具有宽带性能的芯片电容器的等效电路图。由图6可见,当本发明芯片电容器的第一外电极400、第二外电极402连接信号端、第三外电极100、第四外电极102连接接地端时,第二内电极302的等效串联电阻(ESR)、等效串联电感(ESL)形成并联,从而降低了第二内电极302上总的等效串联电阻(ESR)和等效串联电感(ESL)。而同时,第一内电极300两段分支的等效串联电阻(ESR)、等效串联电感(ESL)形成并联,从而降低了第一内电极300上总的等效串联电阻(ESR)和等效串联电感(ESL),进而降低了电容器的寄生电感。此外,本发明的芯片电容器通过在介电层30的顶部和底部分别设置上电极层40和下电极层10,并通过互连金属件50实现上电极层40与介质层30的连接,以及通过接地金属件60实现下电极层10与介质层30的连接,大大缩短了上电极层40与下电极层10之间的互连长度。
进一步地,根据电容器的串联谐振频率(SRF)计算公式
Figure BDA0003495645070000051
可知,电容器的串联谐振频率由等效串联电感(ESL)和电容量(C)决定。在电容量不变的情况下,通过降低电容器的等效串联电感(ESL),有助于提高电容器的串联谐振频率(SRF)和电容器的品质因子,进而使电容器具有宽带性能。
请参阅图7,图7为本发明具有宽带性能的芯片电容器的S参数结果图。本具体实施方式的芯片电容器的电容量为100nF,尺寸为1.75mm×1.25mm×0.5mm,由图可见,本发明的芯片电容器0.5dB宽带为0~40GHz。
相比现有技术,本发明通过将传统电容器中由一上电极、介质层和一下电极连接形成的串联电路,改为两个分别由一上电极、介质层和一下电极形成串联电路并联,以减少芯片电容器中的寄生电感,同时通过在介质层内设置交替层叠的内电极,形成层叠结构来提升电容的电容量,有效解决了现有技术中多层陶瓷电容器以及单层陶笛电容器的电容量与寄生电感之间的矛盾;此外,通过将连接外部电路的第一外电极、第二外电极和第三外电极、第四外电极分别设置在电容器的顶部和底部,使电容器适用于引线键合的微组装工艺,符合小型化的制造需求。本发明的芯片电容器具有高容量密度、寄生电感小、等效串联电阻低及使用频率高的特点。
以上所述具体实施方式仅表达了本发明的其中几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,则本发明也意图包含这些改动和变形。

Claims (10)

1.一种具有宽带性能的芯片电容器,其特征在于:
包括从下至上依次层叠的下电极层、介质层和上电极层;
所述介质层内包括m层第一内电极和n层第二内电极;所述第一内电极和所述第二内电极交替层叠,形成层叠结构;其中,m≥1,n≥1;每一所述第一内电极和每一所述第二内电极之间存在间隙;
所述上电极层包括第一外电极和第二外电极,所述第一外电极和所述第二外电极分别与每一所述第二内电极连接;
所述下电极层包括第三外电极和第四外电极,所述第三外电极和所述第四外电极分别与每一所述第一内电极连接。
2.根据权利要求1所述的具有宽带性能的芯片电容器,其特征在于:
所述第一内电极和所述第二内电极沿着所述介质层的厚度方向交替层叠。
3.根据权利要求2所述的具有宽带性能的芯片电容器,其特征在于:
所述m和所述n之和为30~500。
4.根据权利要求2所述的具有宽带性能的芯片电容器,其特征在于:所述第一内电极的层数为m=n+1,所述层叠结构中最靠近所述衬底和所述上电极层的均为所述第一内电极层。
5.根据权利要求3或4所述的具有宽带性能的芯片电容器,其特征在于:
所述芯片电容器还包括多个互连金属件和多个接地金属件;
多个所述互连金属件位于所述介质层内,所述第一外电极和所述第二外电极通过多个所述互连金属件与每一所述第二内电极连接;
多个所述接地金属件位于所述介质层内,所述第三外电极和所述第四外电极通过多个所述接地金属件与每一所述第一内电极连接。
6.根据权利要求5所述的具有宽带性能的芯片电容器,其特征在于:
多个所述第一内电极上设有与多个所述接地金属件对应的接地金属件通孔;每一接地金属件分别穿过每一所述接地金属件通孔并与所述第一内电极连接;
多个所述第二内电极上设有与多个所述互连金属件对应的互连金属件通孔;每一互连金属件分别穿过每一所述互连金属件通孔并与所述第二内电极连接。
7.根据权利要求5所述的具有宽带性能的芯片电容器,其特征在于:
所述第一外电极、所述第二外电极、所述第三外电极、所述第四外电极、所述第一外电极、所述第二外电极,以及所述互连金属件和所述接地金属件为金、铂、铝、钛或钨中的任一种。
8.根据权利要求1所述的具有宽带性能的芯片电容器,其特征在于:
所述芯片电容器还包括衬底,所述衬底设于所述下电极层与所述介质层之间,所述衬底为玻璃。
9.根据权利要求1所述的具有宽带性能的芯片电容器,其特征在于:
所述芯片电容器还包括保护层,所述保护层设于所述介质层与所述上电极层之间,所述保护层为氮化硅薄膜。
10.根据权利要求1所述的具有宽带性能的芯片电容器,其特征在于:
所述介质层为氧化锆或氧化铪。
CN202210113856.4A 2022-01-30 2022-01-30 一种具有宽带性能的芯片电容器 Active CN114464457B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210113856.4A CN114464457B (zh) 2022-01-30 2022-01-30 一种具有宽带性能的芯片电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210113856.4A CN114464457B (zh) 2022-01-30 2022-01-30 一种具有宽带性能的芯片电容器

Publications (2)

Publication Number Publication Date
CN114464457A true CN114464457A (zh) 2022-05-10
CN114464457B CN114464457B (zh) 2024-08-13

Family

ID=81411953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210113856.4A Active CN114464457B (zh) 2022-01-30 2022-01-30 一种具有宽带性能的芯片电容器

Country Status (1)

Country Link
CN (1) CN114464457B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427429A (zh) * 2001-12-03 2003-07-02 Tdk株式会社 叠层电容器
CN104900406A (zh) * 2015-06-01 2015-09-09 中国科学院上海硅酸盐研究所 可键合多层陶瓷电容器及其制备方法
CN106415757A (zh) * 2014-07-24 2017-02-15 京瓷株式会社 层叠型电容器
CN111261405A (zh) * 2018-11-30 2020-06-09 三星电机株式会社 电容器组件
CN112185693A (zh) * 2019-07-04 2021-01-05 三星电机株式会社 多层陶瓷电容器
CN112397307A (zh) * 2019-08-19 2021-02-23 三星电机株式会社 多层陶瓷电容器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1427429A (zh) * 2001-12-03 2003-07-02 Tdk株式会社 叠层电容器
CN106415757A (zh) * 2014-07-24 2017-02-15 京瓷株式会社 层叠型电容器
CN104900406A (zh) * 2015-06-01 2015-09-09 中国科学院上海硅酸盐研究所 可键合多层陶瓷电容器及其制备方法
CN111261405A (zh) * 2018-11-30 2020-06-09 三星电机株式会社 电容器组件
CN112185693A (zh) * 2019-07-04 2021-01-05 三星电机株式会社 多层陶瓷电容器
CN112397307A (zh) * 2019-08-19 2021-02-23 三星电机株式会社 多层陶瓷电容器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
贾桂荣;: "滤波连接器用陶瓷板式阵列电容器", 电子元件与材料, no. 12, 5 December 2008 (2008-12-05) *

Also Published As

Publication number Publication date
CN114464457B (zh) 2024-08-13

Similar Documents

Publication Publication Date Title
US8149565B2 (en) Circuit board device and integrated circuit device
US6816356B2 (en) Integrated broadband ceramic capacitor array
US6661640B2 (en) Multilayer ceramic electronic device
US9006585B2 (en) Device for surface mounting and capacitor element
TWI400731B (zh) 電容元件及其製造方法
US6459561B1 (en) Low inductance grid array capacitor
US10170245B2 (en) Method of manufacturing multiplayer capacitor
KR101124109B1 (ko) 적층형 세라믹 캐패시터
US7075776B1 (en) Integrated broadband ceramic capacitor array
KR101020530B1 (ko) 적층 콘덴서 어레이
KR101051620B1 (ko) 적층 콘덴서
JP5415827B2 (ja) 表面実装用のデバイス
CN114464457B (zh) 一种具有宽带性能的芯片电容器
US8154847B2 (en) Capacitor structure
US20090147439A1 (en) Multilayer capacitor array
JP5683169B2 (ja) コンデンサ素子を含むデバイス
JP4124618B2 (ja) 半導体装置
KR20180132490A (ko) 적층 세라믹 커패시터 및 그 실장 기판
TW200532724A (en) LC composite component
KR101444511B1 (ko) 적층형 세라믹 캐패시터
JP4255084B2 (ja) 電子部品の実装構造
KR102524878B1 (ko) 세라믹 커패시터 제조방법
KR102189802B1 (ko) 복합 전자 부품 및 그 실장 기판
JP3936620B2 (ja) 高周波モジュール
KR20230072612A (ko) 세라믹 커패시터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant