CN114464223A - 用于产生刷新地址的设备和方法 - Google Patents

用于产生刷新地址的设备和方法 Download PDF

Info

Publication number
CN114464223A
CN114464223A CN202111304641.2A CN202111304641A CN114464223A CN 114464223 A CN114464223 A CN 114464223A CN 202111304641 A CN202111304641 A CN 202111304641A CN 114464223 A CN114464223 A CN 114464223A
Authority
CN
China
Prior art keywords
address
row
bits
refresh
aggressor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111304641.2A
Other languages
English (en)
Inventor
野口英和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114464223A publication Critical patent/CN114464223A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本申请案涉及用于产生刷新地址的设备和方法。用于计算目标刷新地址的设备和方法可包含可用于计算与侵害者行具有多种空间关系的受害者行地址的电路。由所述电路计算的所述受害者行地址的所述空间关系可至少部分地基于提供到所述电路的控制信号的状态。也就是说，所述电路可用于通过改变所述控制信号的所述状态来计算不同受害者行地址。

Description

用于产生刷新地址的设备和方法
技术领域
本申请案的实施例涉及刷新存储器中的信息，具体地说，涉及用于产生刷新地址的设备和方法。
背景技术
信息可作为物理信号(例如，电容性元件上的电荷)存储在存储器的个别存储器单元上。存储器可以是易失性存储器，且物理信号可随时间推移衰减(其可能使存储于存储器单元中的信息降级或毁坏)。可能需要通过例如重写信息以将物理信号恢复到初始值来周期性地刷新存储器单元中的信息。
随着存储器存储体件的大小减小，存储器单元的密度大大增加。可进行自动刷新操作，其中存储器单元的序列周期性地刷新。重复存取特定存储器单元或存储器单元组(通常称为“行锤击(row hammer)”)可能导致附近存储器单元中数据降级的速率增加。除了自动刷新操作之外，可能还需要在目标刷新操作中识别且刷新受行锤击影响的存储器单元。
发明内容
根据本公开的实施例，提供一种设备，且所述设备包括：控制信号产生器电路，其经配置以提供多个控制信号；及转换电路，其经配置以接收侵害者行地址的多个位及所述多个控制信号，并提供多个翻转信号，其中所述多个翻转信号指示是否翻转所述侵害者行地址的所述多个位中的个别位以产生受害者行地址的多个位，其中所述受害者行地址对应于与对应于所述侵害者行地址的侵害者行具有空间关系的受害者行，所述空间关系由所述多个控制信号指示。
根据本公开的实施例，提供一种方法，且所述方法包括：接收多个控制信号，其中所述多个控制信号的逻辑状态指示侵害者行与受害者行之间的空间关系；接收对应于所述侵害者行的侵害者行地址的多个位；及产生多个翻转信号，其中所述多个翻转信号中的个别翻转信号对应于所述侵害者行地址的所述多个位中的个别位，且所述多个翻转信号中的个别翻转信号的状态指示是否应翻转所述侵害者行地址的所述多个位中的所述个别位以产生受害者行地址的多个位，所述受害者行地址对应于具有由所述控制信号指示的所述空间关系的所述受害者行。
根据本公开的实施例，提供一种设备，且所述设备包括：加扰器电路；及多个行锤击计数电路，其经配置以至少部分地基于进位位而提供所述受害者行地址的对应多个最高有效位，其中所述加扰器电路经配置以：提供对应于与侵害者行具有空间关系的受害者行的受害者行地址的多个最低有效位，所述空间关系由控制信号指示，其中电路用于产生所述受害者行地址的所有所述多个最低有效位而不考虑由所述控制信号指示的所述空间关系；及至少部分地基于所述控制信号提供进位位。
附图说明
图1是根据本公开的实施例的半导体装置的框图。
图2是根据本公开的实施例的刷新控制电路的框图。
图3是根据本公开的实施例的刷新地址产生器的框图。
图4是展示根据本公开的实施例的目标刷新地址产生器的配置的框图。
图5是根据本公开的实施例的行锤击计数电路的配置的电路图。
图6是根据本公开的实施例的加扰器电路的框图。
图7是根据本公开的实施例的转换电路的电路图。
图8是说明根据本公开的实施例的用于指示侵害者行与受害者行之间的空间关系的控制信号的逻辑状态的表。
图9是说明根据本公开的实施例的用于从匹配地址产生目标刷新地址的翻转及进位信号的逻辑状态的表。
具体实施方式
某些实施例的以下描述在本质上仅是示范性的，且绝非意在限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考形成本文的一部分的附图，且借助于说明方式展示其中可实践所描述的系统和方法的特定实施例。足够详细地描述这些实施例，使所属领域的技术人员能够实践本发明所公开的系统和方法，且应理解，可以利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为清晰起见，某些特征的详细描述在其对于所属领域的技术人员来说将显而易见时将不予以论述，以免使本公开的实施例的描述混淆不清。因此，以下详细描述不应以限制性的意义来理解，且本公开的范围仅由所附权利要求书来限定。
易失性存储器装置中的信息可存储在存储器单元中(例如，作为电容性元件上的电荷)，且可随时间推移而衰减。存储器单元可组织成行(字线)及列(位线)。为了防止信息归因于此衰减而丢失或损坏，存储器可实行刷新操作。在刷新操作期间，信息可经重写到字线的存储器单元以恢复其初始状态。存储器单元可逐行(在逐字线基础上)刷新。可对序列中的存储器的字线执行自动刷新操作，使得随时间推移以快于数据降级的预期速率的速率刷新存储器的字线。
对存储器的特定行(例如，侵害者行)的重复存取可导致接近于侵害者行的行(例如，受害者行)的衰减速率的增加。这些重复存取可以是针对存储器的有意攻击的部分和/或可能归因于存储器的‘自然’存取模式。受害者行中的衰减速率的增加可能需要作为目标刷新操作的部分来刷新受害者行。受害者行可为紧邻侵害者行或更远的行(+/-1)，例如邻近于紧邻侵害者行的行(+/-2)。
一旦已识别侵害者行，就确定每一受害者行的行地址。用于受害者行的受害者行地址随后可用于对受害者行执行刷新操作。归因于存储器中的空间限制、布局限制和其它因素，物理行地址可不对应于逻辑行地址，有时被称作地址加扰。因此，当识别侵害者行时，执行行的物理地址与行的逻辑地址之间的转换(例如，加扰)以确定相邻受害者行的行地址。这可能需要复杂电路，所述复杂电路包含具有需要相当大的布局空间的锁存器或其它组件的计数器。另外或替代地，可能需要耗时的加扰操作，例如将物理和/或逻辑地址与查询表进行比较。
出于任何目的以引用的方式并入本文中的美国专利第10,580,475号描述用于计算直接邻近(+/-1)于侵害者行的受害者行的受害者行地址的技术。然而，随着在存储器阵列中在行之间的存储器单元大小及物理空间继续减小，如果发生行锤击攻击，那么距侵害者行更远的行(例如，+/-2、+/-3、+/-4、+/-8)可变为受害者行。因此，可需要在目标刷新操作期间刷新额外行。因此，用于计算更远受害者行的行地址的技术可以是合乎需要的。
本公开是针对用于计算具有对侵害者行的多种空间关系的受害者行的受害者行地址的设备、系统及方法。可至少部分地基于一或多个控制信号来计算受害者行地址所针对的受害者行与侵害者行的空间关系。在一些实施例中，相同电路可用于通过改变控制信号的状态来计算不同受害者行地址。本文所公开的设备及方法可减小或消除对具有锁存器的加扰电路和/或可需要更多布局区域的其它复杂电路的需要。本文所公开的设备及方法可减小或消除对查询表和/或可需要更多计算时间的其它加扰操作的需要。
图1是根据本公开的实施例的半导体装置的框图。半导体装置100可为半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。存储器阵列118展示为包含多个存储器存储体。在图1的实施例中，存储器阵列118展示为包含十六个存储器存储体BANK0到BANK15。其它实施例的存储器阵列118中可包含更多或更少的存储体。每一存储器存储体包含多个字线WL、多个位线BL和/BL，和布置在所述多个字线WL与所述多个位线BL和/BL的交叉点处的多个存储器单元MC。通过行解码器电路108执行字线WL的选择，且通过列解码器电路110执行位线BL和/BL的选择。在图1的实施例中，行解码器电路108包含用于每一存储器存储体的相应行解码器电路，且列解码器电路110包含用于每一存储器存储体的相应列解码器。位线BL和/BL耦合到相应感测放大器(SAMP)。来自位线BL或/BL的读取数据由感测放大器SAMP放大，且通过互补局部数据线(LIOT/B)、传送门(TG)和互补主数据线(MIOT/B)传送到读取/写入放大器120。相反地，从读取/写入放大器120输出的写入数据通过互补主数据线MIOT/B、传送门TG和互补局部数据线LIOT/B传送到感测放大器SAMP，且写入在耦合到位线BL或/BL的存储器单元MC中。
半导体装置100可采用多个外部终端，包含：耦合到命令和地址总线以接收命令和地址以及CS信号的命令和地址(C/A)终端；接收时钟CK_t和CK_c的时钟终端；提供数据的数据终端DQ；以及接收电源电势VDD、VSS、VDDQ和VSSQ的电源端子。
为时钟终端供应外部时钟CK_t和CK_c，所述外部时钟CK_t和CK_c提供到输入电路112。外部时钟可互补。输入电路112基于CK_t和CK_c时钟产生内部时钟ICLK。将ICLK时钟提供到命令解码器电路110且提供到内部时钟产生器114。内部时钟产生器114基于ICLK时钟提供各种内部时钟LCLK。LCLK时钟可用于各种内部电路的定时操作。将内部数据时钟LCLK提供到输入/输出电路122，以对包含在输入/输出电路122中的电路的操作进行定时，例如提供到数据接收器以对写入数据的接收进行定时。
C/A终端可供应有存储器地址。经由命令/地址输入电路102将供应C/A终端的存储器地址传送到地址解码器104。地址解码器104接收地址，且将已解码的行地址XADD供应到行解码器电路108并将已解码的列地址YADD供应到列解码器电路110。地址解码器104还可供应经解码组地址BADD，其可指示含有经解码行地址XADD和列地址YADD的存储器阵列118的存储体。可为C/A终端供应命令。命令的实例包含用于存取存储器的存取命令，例如用于执行读取操作的命令及用于执行写入操作的命令。存取命令可与行地址XADD、列地址YADD和/或存储体地址BADD中的一或多者相关联以指示待存取的存储器单元。在一些实施例中，命令和/或地址可由装置100外部的组件提供，所述组件例如如图1中所展示的与装置100通信的存储器控制器101。
命令可作为内部命令信号经由命令/地址输入电路102提供到命令解码器电路106。命令解码器电路106包含电路以解码内部命令信号，以产生用于执行操作的各种内部信号和命令。举例来说，命令解码器电路106可提供行命令信号以选择字线和列命令信号以选择位线。
装置100可接收用于执行读取操作的存取命令。当接收到命令且存储体地址、行地址及列地址及时地供应有命令时，从存储器阵列118中的对应于行地址和列地址的存储器单元读取读取数据。通过命令解码器电路106接收命令，所述命令解码器电路106提供内部命令，使得来自存储器阵列118的读取数据提供到读取/写入放大器120。读取数据经由输入/输出电路122从数据终端DQ输出到外侧。
装置100可接收用于执行写入操作的存取命令。当接收到命令且存储体地址、行地址及列地址及时地供应有命令时，将供应到数据终端DQ的写入数据写入到存储器阵列118中的对应于行地址及列地址的存储器单元。命令由命令解码器电路106接收，所述命令解码器电路106提供内部命令以使得写入数据由输入/输出电路122中的数据接收器接收。写入时钟还可提供到外部时钟终端，以用于通过输入/输出电路122的数据接收器对写入数据的接收进行定时。写入数据经由输入/输出电路122供应到读取/写入放大器120，且通过读取/写入放大器120供应到待写入到存储器单元MC中的存储器阵列118。
作为自刷新模式的部分，装置100还可接收使其实行一或多个刷新操作的命令。装置100可周期性地置于刷新模式中。因此，每当存储器装置处于刷新模式时，可周期性地执行刷新操作。在一些实施例中，可在外部向存储器装置100发布刷新命令。在一些实施例中，装置的组件可周期性地产生刷新模式命令。在一些实施例中，当外部信号指示刷新模式进入命令(例如，外部刷新命令)时，还可激活刷新信号AREF。刷新信号AREF可以是当命令解码器电路106接收指示进入自刷新模式的信号时被激活的脉冲信号。刷新信号AREF可紧接在命令输入之后激活，且其后可以所要内部定时循环激活。在一些实施例中，刷新信号AREF可致使执行多于一个刷新操作，这可以被称作“多泵”刷新。在一些实施例中，刷新信号AREF在刷新模式期间可处于作用中。在一些实施例中，刷新信号AREF在多个刷新操作期间可处于作用中。刷新信号AREF可用于在刷新模式期间控制刷新操作的定时。自刷新退出命令可以使刷新信号AREF的自动激活停止并且可以使装置100返回到闲置状态和/或恢复其它操作。
如本文中所使用，信号的激活可以指电路响应于的信号波形的任何部分。举例来说，如果电路对上升沿作出响应，那么从低电平切换到高电平的信号可为激活。激活的一个实例类型是脉冲，其中信号在一段时间内从低电平切换到高电平，且接着返回到低电平。这可触发响应于上升沿、下降沿和/或处于高逻辑电平的信号的电路。
刷新信号AREF被供应到刷新控制电路116。刷新控制电路116将刷新行地址RXADD供应给行解码器电路108，所述行解码器电路108可刷新由刷新行地址RXADD指示的一或多个字线WL。在一些实施例中，刷新地址RXADD可以表示单个字线。在一些实施例中，刷新地址RXADD可表示多个字线，所述字线可由行解码器电路108依序或同时刷新。在一些实施例中，由刷新地址RXADD表示的字线的数目可在从一个刷新地址到另一刷新地址的范围内变化。刷新控制电路116可控制刷新操作的定时，且可产生和提供刷新地址RXADD。刷新控制电路116可例如由命令解码器电路106提供的控制信号控制以改变刷新地址RXADD的细节(例如，如何计算刷新地址、刷新地址的定时、由地址表示的字线的数目)，或可基于内部逻辑操作。
刷新控制电路116可选择性地输出目标刷新地址(例如其基于侵害者指定一或多个受害者地址)或自动刷新地址(例如来自自动刷新地址的序列)作为刷新地址RXADD。基于刷新地址RXADD的类型，行解码器电路108可执行目标刷新操作或自动刷新操作。自动刷新地址可来自基于刷新信号AREF的激活和/或响应于AREF产生的泵提供的地址的序列。刷新控制电路116可以按AREF确定的速率循环通过自动刷新地址的序列。在一些实施例中，自动刷新操作通常可以这样的定时发生：循环自动刷新地址序列，使得对于给定字线，在自动刷新操作之间的时间中期望没有信息降级。换句话说，可执行自动刷新操作使得以快于预期的信息衰减速率的速率刷新每一字线。
刷新控制电路116还可基于存储器阵列118中附近地址(例如，对应于侵害者行的侵害者地址)的存取模式来确定目标刷新地址，其是需要刷新的地址(例如，对应于受害者行的受害者地址)。刷新控制电路116可以使用装置100的一或多个信号来计算目标刷新地址。举例来说，可基于由地址解码器104提供的行地址XADD来计算刷新地址RXADD。
根据本公开的实施例，刷新控制电路116可计算一或多个受害者地址。受害者地址可对应于对于侵害者行具有不同空间关系的受害者行。举例来说，受害者地址可对应于紧邻侵害者行的受害者行(+/-1)或空间上更远离侵害者行的受害者行(例如，+/-2、+/-3、+/-4等)。针对侵害者行计算哪些受害者行地址可至少部分地基于一或多个控制信号的状态。控制信号可由刷新控制电路116或装置100的另一组件(例如，命令解码器电路106)内部地和/或外部地(例如，存储器控制器101)产生。在一些实施例中，用于计算受害者行的受害者地址的电路对于所有受害者行可相同，而不考虑受害者行的空间关系。在一些实施例中，一或多个控制信号的状态可确定针对其计算受害者行地址的受害者行的空间关系。举例来说，控制信号可具有用以计算+/-2个受害者行地址的一或多个状态及用以计算+/-4个受害者行地址的另外一或多个状态。所计算的受害者行地址可用作在目标刷新操作期间作为RXADD提供的目标刷新地址。在一些应用中，使用相同电路来计算所有受害者行地址可减小地址计算电路所必需的布局空间。
在一些实施例中，刷新控制电路116可对由地址解码器104沿着行地址总线提供的行地址XADD的当前值进行采样，并且基于经采样地址中的一或多个确定目标刷新地址。经采样地址可存储在刷新控制电路的数据存储单元中。当对行地址XADD进行采样时，所述行地址XADD可与数据存储单元中的所存储地址进行比较。在一些实施例中，可基于经采样地址和/或所存储地址而确定侵害者地址。举例来说，经采样地址与所存储地址之间的比较可用于更新与所存储地址相关联的计数值(例如访问计数)，且可基于计数值计算侵害者地址。接着可基于侵害者地址使用刷新地址RXADD。在其它实施例中，用于确定侵害者地址的其它技术。
虽然一般来说，本公开涉及确定侵害者和受害者字线和地址，但应理解，如本文所使用，侵害者字线未必需要引起相邻字线中的数据降级，而受害者字线未必需要经受这种降级。刷新控制电路116可以使用一些准则来判断地址是否是侵害者地址，从而可捕获潜在的侵害者地址而非决定性地确定哪些地址正造成附近受害者的数据降级。例如，刷新控制电路116可以基于对地址的存取模式来确定潜在的侵害者地址，并且此准则可以包含一些不是侵害者的地址而错过一些是侵害者的地址。可以基于预期哪些字线将受到侵害者的影响来确定类似的受害者地址，而不是基于决定性地确定哪些字线正经历增加的数据衰减速率。
可以基于刷新信号AREF的定时向刷新地址RXADD提供定时。在刷新模式的周期性刷新操作期间，刷新控制电路116可具有对应于AREF的定时的时隙，且可在每一时隙期间提供一或多个刷新地址RXADD。在一些实施例中，目标刷新地址可在原本将分配给自动刷新地址的(例如，“窃用”)时隙中发布。在一些实施例中，某些时隙可预留给目标刷新地址，且刷新控制电路116可确定是提供目标刷新地址，还是在所述时隙期间不提供地址，或在所述时隙期间替代地提供自动刷新地址。
刷新控制电路116可以使用多种方法来确定目标刷新操作的定时。刷新控制电路116可以在刷新模式期间具有周期性目标刷新操作，其中刷新控制电路116基于周期性调度执行自动刷新操作和目标刷新操作(例如，通过提供目标刷新地址作为刷新地址RXADD)。例如，在进入刷新模式之后，刷新控制电路116可以执行一定数目的自动刷新操作，且随后执行(例如，窃取)一定数目的目标刷新操作。对于多泵刷新操作，每次接收到作用中刷新信号AREF时，刷新控制电路116可以通过提供M个不同的刷新地址RXADD来执行M个不同的刷新操作。刷新控制电路116可以具有固定模式，其中一些泵分配给自动刷新操作，而一些泵分配给目标刷新操作。
电源端子供应有电源电势VDD和VSS。电源电势VDD和VSS被供应到内部电压产生器电路124。内部电压产生器电路124基于供应到电源端子的电源电势VDD及VSS产生各种内部电势VPP、VOD、VARY、VPERI等等。内部电势VPP主要用于行解码器电路108中，内部电压VOD和VARY主要用于包含在存储器阵列118中的感测放大器SAMP中，并且内部电势VPERI用于许多外围电路块中。
电源端子还供应有电源电势VDDQ和VSSQ。电源电势VDDQ和VSSQ被供应到输入/输出电路122。在本公开的实施例中，供应到电源端子的电源电势VDDQ和VSSQ可以是与供应到所述电源端子的电源电势VDD和VSS相同的电势。在本公开的另一实施例中，供应到电源端子的电源电势VDDQ和VSSQ可以是与供应到电源端子的电源电势VDD和VSS不同的电势。供应到电源端子的电源电势VDDQ和VSSQ用于输入/输出电路122，使得由输入/输出电路122产生的电源噪声不会传播到其它电路块。
图2是根据本公开的实施例的刷新控制电路的框图。在一些实施例中，刷新控制电路216可以包含在图1的刷新控制电路116中。展示刷新控制电路216的某些内部组件和信号以说明刷新控制电路216的操作。展示虚线218以表示：在某些实施例中，组件(例如，刷新控制电路216及行解码器208)中的每一个可对应于存储器的特定存储体，且这些组件对于存储器的存储体中的每一个可重复。因此，可存在多个刷新控制电路216和行解码器208。出于简洁起见，将仅描述用于单个存储体的组件。
DRAM接口226可表示向存储体的组件提供信号的一或多个组件。在一些实施例中，DRAM接口226可表示耦合到半导体存储器装置(例如，图1的装置100)的存储器控制器(例如，存储器控制器101)。在一些实施例中，DRAM接口226可表示例如图1的命令地址输入电路102、地址解码器104和/或命令解码器106等组件。DRAM接口226可以提供行地址XADD、刷新信号AREF，以及例如激活信号ACT和预充电信号Pre的存取信号。刷新信号AREF可以是周期性信号，其可指示自动刷新操作何时发生。通常可以将存取信号ACT和Pre与行地址XADD一起作为存取操作的部分来提供。可提供激活信号ACT以激活存储器的给定存储体。可以提供预充电信号Pre以对存储器的给定存储体预充电。行地址XADD可以是包含多个位的信号(其可串行或并行发射)且可对应于激活的存储器存储体的特定行。
刷新控制电路216可包含采样定时电路230、侵害者检测器电路232、行锤击刷新(RHR)状态控制电路236和刷新地址产生器234。刷新控制电路216基于刷新信号AREF向刷新地址RXADD提供定时，其中刷新地址中的一些是基于接收到的行地址XADD。
侵害者检测器电路232可以响应于激活采样信号ArmSample来对当前行地址XADD进行采样。在一些实施例中，经采样的地址可以存储在侵害者电路232中和/或与先前存储的地址进行比较。侵害者检测器电路232可以基于当前采样的行地址XADD和/或先前采样的行地址提供匹配地址HitXADD。RHR状态控制电路236可提供信号RHR以指示行锤击刷新(例如，对应于所识别的侵害者行的受害者行的刷新)应发生。RHR状态控制电路236还可提供内部刷新信号IREF，以指示自动刷新应发生。响应于RHR或IREF的激活，刷新地址产生器234可以提供刷新地址RXADD，其可以是自动刷新地址或可以是对应于侵害者行的受害者行的一或多个受害者地址，所述侵害者行对应于匹配地址HitXADD。行解码器208可响应于刷新地址RXADD和行锤击刷新信号RHR而执行刷新操作。行解码器208可基于刷新地址RXADD和内部刷新信号IREF而执行自动刷新操作。在一些实施例中，行解码器208可包含在行解码器电路108中。
在其中通过采样监测行存取(与监测每一个存取操作对比)的实施例中，采样定时电路230提供采样准备信号ArmSample。信号ArmSample可以是二进制信号，其可以处于高逻辑电平(可以由例如VDD的第一电压表示)或处于低逻辑电平(可以由例如接地或VSS的第二电压表示)。ArmSample的激活可以是‘脉冲’，其中ArmSample升高到高逻辑电平且接着返回到低逻辑电平。在一些实施例中，采样定时电路230可使用一或多个机制有规律地(例如，非随机地)、随机地、半随机地或伪任意地确定是否提供信号ArmSample的激活。在一些实施例中，采样定时电路230可接收存取信号ACT和Pre。在一些实施例中，信号ArmSample的激活可进一步基于信号ACT和Pre以确保信号ArmSample的每一次激活都与存取操作相关联。
侵害者检测器电路232可以从DRAM接口226接收行地址XADD，并从采样定时电路230接收信号ArmSample。当DRAM接口226将存取操作(例如，读取和写入操作)导引到存储器单元阵列(例如，图1的存储器单元阵列118)的不同行时，行地址总线上的行地址XADD可改变。每当侵害者检测器电路232接收到信号ArmSample的激活(例如，脉冲)时，侵害者检测器电路232可以对XADD的当前值进行采样。在一些实施例中，侵害者检测器电路232可以提供XADD的当前采样值作为匹配地址HitXADD。
在一些实施例中，响应于信号ArmSample的激活，侵害者检测器电路232可以基于所采样行地址XADD确定一或多个行是否是侵害者行，并且可以提供所识别的侵害者行作为匹配地址HitXADD。作为此确定的部分，侵害者检测器电路232可响应于ArmSample的激活而记录(例如，通过在寄存器中锁存和/或以其它方式存储)XADD的当前值。可以将XADD的当前值与在侵害者检测器电路232中先前记录的地址(例如，存储在锁存器/寄存器中的地址)进行比较，以确定所采样地址随时间推移的存取模式。如果侵害者检测器电路232确定地址(在一些实施例中，其可以是当前地址或先前存储的地址)是侵害者地址，则可以将所识别的侵害者提供为匹配地址HitXADD。在一些实施例中，可以响应于信号ArmSample来提供匹配地址HitXADD。在一些实施例中，匹配地址(例如，侵害者地址)HitXADD可以存储在锁存电路中，以在刷新地址产生器234确定需要匹配地址时由刷新地址产生器234稍后进行检索。
在一个实例实施例中，为了确定当前地址XADD是否是侵害者地址，可存储当前行地址XADD的采样值(例如，锁存在锁存电路)中。ArmSample的激活还可以使侵害者检测器电路232将当前所采样行地址XADD与侵害者检测器电路232中的先前存储的地址进行比较。如果当前行地址XADD匹配所存储的地址，那么当前行地址XADD可提供为匹配地址HitXADD。
在另一实例实施例中，侵害者检测器电路232可以将所采样地址的值存储在寄存器中，并且可以具有与每个所存储地址相关联的计数器。当激活ArmSample时，如果当前行地址XADD匹配所存储的地址中的一个，那么可递增计数器的值。响应于ArmSample的激活，侵害者检测器电路232可以提供与最高值计数器相关联的地址作为匹配地址HitXADD。在其它实例中可以使用识别侵害者地址的其它方法。
在其中监测每一个行存取命令的实施例中，可省略采样定时电路230。在这些实施例中，侵害者检测器电路232可响应于ACT/Pre信号而非ArmSample信号而执行以上功能。
RHR状态控制电路236可以接收刷新信号AREF且提供行锤击刷新信号RHR。刷新信号AREF可以周期性地产生且可以用于控制刷新操作的定时。存储器装置可执行自动刷新操作的序列，以便周期性地刷新存储器装置的行。可以产生RHR信号，以便指示装置应刷新特定目标行(例如，受害者行)而非来自自动刷新地址序列的地址。RHR状态控制电路236可以使用内部逻辑以提供RHR信号。在一些实施例中，RHR状态控制电路236可基于AREF的某些激活次数(例如，AREF的每4次激活、双泵刷新操作的每1或2泵)来提供RHR信号。RHR状态控制电路236还可提供内部刷新信号IREF，其可指示自动刷新操作应发生。在一些实施例中，可产生信号RHR和IREF，使得其不同时处于作用中(例如，两者不同时处于高逻辑电平下)。
在一些实施例中，刷新控制电路216可以响应于刷新信号AREF的激活来执行多个刷新操作。举例来说，每当接收到刷新信号AREF时，刷新控制电路216可以通过提供M个不同的刷新地址RXADD来执行M个不同的刷新操作。每个刷新操作都可以称为‘泵’。在一些实施例中，刷新控制电路216可以具有固定模式，其中一些泵分配给自动刷新操作，而一些泵分配给目标刷新操作。举例来说，在一些实施例中，对于双泵刷新操作，RHR状态控制电路236可激活用于第一泵的行锤击刷新信号RHR并且激活用于第二泵的内部刷新信号IREF。因此，在一些实施例中，RHR和/或IREF可以被称作用于多泵刷新操作的泵信号。在一些实施例中，刷新控制电路216可以动态地确定给定的泵是否与自动刷新操作、目标刷新操作或没有刷新操作相关联。
刷新地址产生器234可以接收行锤击刷新信号RHR、内部刷新信号IREF和匹配地址HitXADD。匹配地址HitXADD可表示侵害者行。刷新地址产生器234可基于匹配地址HitXADD确定一或多个受害者行的位置，且当信号RHR指示目标刷新操作时提供相关联地址(例如，受害者行地址、目标刷新地址)作为刷新地址RXADD。在一些实施例中，受害者行可包含物理上邻近于侵害者行的行(例如，HitXADD+1和HitXADD-1)。在一些实施例中，受害者行还可以包含物理上邻近于侵害者行的物理上邻近行的行(例如，HitXADD+2和HitXADD-2)。可在其它实例中使用受害者行与识别的侵害者行之间的替代性或额外关系。例如，还可以或可替代地刷新HitXADD+/-3、HitXADD+/-4和/或其它受害者行。
在一些实施例中，使用哪些受害者行来提供目标刷新地址(例如，HitXADD+/-2、HitXADD+/-3等)可基于RHR信号的某些激活次数。举例来说，刷新地址产生器234可在每隔一次RHR信号激活时提供对应于HitXADD+1及HitXADD-1的受害者行地址，且在剩余的RHR激活期间依序提供对应于较远受害者行的受害者行地址(例如，在每隔一次提供HitXADD+/-1之后的HitXADD+/-2、在每隔一次提供HitXADD+/-2之后的HitXADD+/-3等)。在一些实施例中，刷新哪些受害者行可至少部分地基于编程到刷新地址产生器234中的预定序列。在一些实施例中，序列可经硬译码(例如，熔丝/反熔丝)，或可为可由例如DRAM接口226的一或多个组件配置的(例如，模式寄存器写入命令或其它写入命令)。在一些实施例中，刷新哪些受害者行可基于从与作用中AREF信号相关联的DRAM接口226(图2中未展示)接收的信号和/或命令。将参考以下图式更详细地描述目标刷新地址的计算。
刷新地址产生器234可以基于行锤击刷新信号RHR确定刷新地址RXADD的值。在一些实施例中，当内部刷新信号IREF处于作用中时，刷新地址产生器234可提供自动刷新地址序列中的一个。当信号RHR处于作用中时，刷新地址产生器234可以提供例如受害者地址的目标刷新地址作为刷新地址RXADD。在一些实施例中，刷新地址产生器234可以对信号RHR的激活进行计数，并且相比更远离侵害者地址的受害者行(例如，HitXADD+/-2)可以更频繁地提供更靠近的受害者行(例如，HitXADD+/-1)。
行解码器208可基于接收到的信号和地址对存储器阵列(未示出)执行一或多个操作。举例来说，响应于激活信号ACT和行地址XADD(和处于低逻辑电平的IREF和RHR)，行解码器208可指导对指定行地址XADD进行一或多个存取操作(例如，读取操作)。响应于RHR信号处于作用中，行解码器208可以刷新刷新地址RXADD。
图3是根据本公开的实施例的刷新地址产生器的框图。在一些实施例中，刷新地址产生器334可用于实施刷新地址产生器234。刷新地址产生器334可包含目标刷新地址产生器342、自动刷新(AREF)地址产生器344及多路复用器(MUX)346。
目标刷新地址产生器342接收可对应于侵害者行地址的匹配地址HitXADD及行锤击刷新RHR信号。可从例如侵害者检测器电路232的侵害者检测器电路接收匹配地址，且可从例如RHR状态控制电路236的RHR状态控制电路接收RHR信号。至少部分地基于匹配地址HitXADD，目标刷新地址产生器342可计算一或多个目标刷新地址TXADD，其可对应于与匹配地址HitXADD相关联的侵害者字线的受害者字线。
行的物理地址可不等于存储器装置中的行的逻辑地址。因此，如将参考以下图式更详细地描述，目标刷新地址产生器342可必须执行物理地址与逻辑地址之间的转换以确定对应于匹配地址HitXADD的侵害者行的受害者行的地址。在一些实施例中，可采用物理及逻辑行地址之间的已知逻辑关系来计算具有逻辑电路的侵害者行地址的受害者行地址而不是通过加扰转换操作(例如，查询表、锁存计数器电路等)。
AREF地址产生器344响应于可由例如RHR状态控制电路236的RHR状态控制电路提供的内部刷新信号IREF而产生自动刷新地址AXADD。作为自动刷新操作的一部分，自动刷新地址AXADD可以是待刷新的地址序列的部分。在一些实施例中，自动刷新地址AXADD可对应于多个字线。刷新地址产生器344可响应于作用中IREF信号而将当前自动刷新地址AXADD更新到序列中的下一地址。还为AREF地址产生器344提供来自状态控制电路的行锤击刷新信号RHR。当RHR信号处于作用中时，AREF地址产生器344可停止更新自动刷新地址AXADD。如本文所描述，由于作用中RHR信号指示将进行目标刷新操作而非自动刷新操作，因此这允许在执行目标刷新时暂停自动刷新操作，并且当RHR信号不处于作用中时恢复自动刷新操作。
MUX 346接受目标刷新地址TXADD及自动刷新地址AXADD，且将其中的一个作为刷新地址RXADD输出到行解码器(未示出)，例如行解码器208和/或108。MUX 346可接收IREF和/或RHR信号以控制MUX 346的输出。在一些实施例中，当RHR信号处于作用中状态和/或IREF信号处于非作用中状态时，MUX 346可提供目标刷新地址TXADD作为RXADD。在一些实施例中，当RHR信号处于非作用中状态和/或IREF信号处于作用中状态时，MUX 346可提供自动刷新地址AXADD。
图4是展示根据本公开的实施例的目标刷新地址产生器的配置的框图。在一些实施例中，目标刷新地址产生器442可用于实施目标刷新地址产生器342。目标刷新地址产生器442接收HitXADD地址A11:A0且提供目标刷新地址TXADD地址AO11:AO0。目标刷新地址产生器442可包含提供AO3:AO0地址位的加扰器电路450，且进一步包含分别提供AO11:AO4地址位的一系列行锤击计数电路448(0)到448(7)。加扰器电路450可接收行锤击刷新信号RHR(例如，从RHR状态控制电路236)，且基于A3:A0地址位提供AO3:AO0位及进位位COUT3。尽管所展示的实例描绘具有12位的刷新地址，但在其它实施例中，可使用包含更多或更少位的地址。此外，在其它实施例中，加扰电路450可接收不同数目个最低有效位。
行锤击计数电路448(0)到448(7)可各自接收相应地址位A11:A4；来自行锤击计数电路448(0)到448(7)中的前一个的进位输出位COUT，其中行锤击计数电路448(0)从加扰器电路450接收进位位COUT3；以及作为用于指示添加或减去的极性位P的反转A0位(经由反相器440)。行锤击计数电路448(0)到448(7)中的每一个可基于所接收的输入信号计算AO11:AO4信号中的相应一个。
图5是根据本公开的实施例的行锤击计数电路的配置的电路图。行锤击计数电路548可用于实施行锤击计数电路448(0)到448(7)中的一或多个。行锤击计数电路548可用于基于地址位AX(其中X为4到11的整数)、来自前一行锤击计数器电路或加扰器电路(例如，加扰器电路450)的进位输出位COUTX-1及极性位P而计算地址输出位AOX。行锤击计数电路548包含经配置以接收地址位AX及进位输出COUTX-1位(及经由反相器510反转的AX位及经由反相器511反转的COUTX-1位)以使用XOR逻辑提供地址输出位AOX的XOR逻辑门513。行锤击计数电路548进一步包含经配置以接收极性位及进位输出COUTX-1位(及经由反相器512反转的极性位及经由反相器511反转的COUTX-1位)以使用XOR逻辑将输入提供到NAND逻辑门515的XOR逻辑门514。NAND逻辑门515可对XOR逻辑门514的输出及反转的COUTX-1位使用NAND逻辑以提供COUTX位。表501描绘AX、COUTX-1及极性位以及所得的AOX及COUTX位的逻辑组合。
返回图4，可将输出地址位AO11:AO0提供到下游电路作为目标刷新操作的目标刷新地址TXADD，这可减轻来自行锤击攻击的影响。图4及5中描绘的逻辑电路为示范性的，且可在不脱离本公开的范围的情况下实施其它逻辑电路。
图6是根据本公开的实施例的加扰器电路的框图。在一些实施例中，加扰器电路650可用于实施加扰器电路450。加扰器电路650可包含控制信号产生器电路652、转换电路654及地址输出电路656。加扰器电路650可用于提供目标刷新地址TXADD的最低有效位(例如，所展示的实例中的4位)，所述目标刷新地址TXADD可为与侵害者行(例如，由侵害者检测器电路232确定的侵害者行)的受害者行相关联的行地址。控制信号产生器电路652可提供控制信号以指示应计算其目标刷新地址的侵害者行与受害者行之间的空间关系。至少部分地基于由控制信号指示的空间关系，转换电路654可提供翻转信号以指示如何将侵害者行地址转换成一或多个目标刷新地址。地址输出电路656可基于翻转信号翻转侵害者行地址的一或多个位且输出目标刷新地址。
控制信号产生器电路652可接收行锤击刷新信号RHR，其可由例如RHR状态控制电路236的RHR状态控制电路提供。控制信号产生器电路652可提供各种控制信号P1到P3。控制信号P1到P3的逻辑状态可至少部分地基于RHR信号。控制信号P1到P3可指示将计算其目标刷新地址(例如，受害者行地址)的侵害者行的一或多个受害者行的物理关系。举例来说，控制信号P1-3的逻辑状态的不同组合可对应于不同物理关系(例如，HitXADD+/-1、HitXADD+/-2、HitXADD+/-3……HitXADD+/-8)。
在一些实施例中，控制信号产生器电路652可包含内部逻辑以经由控制信号P1到P3确定指示哪一空间关系。举例来说，计数器电路可对RHR信号的激活进行计数，且控制信号P1到P3可在计数器电路的计数改变时通过所有可能组合重复地递增。在另一实例中，可使用额外计数器和/或其它逻辑，使得一些空间关系比其它空间关系更频繁地由控制信号P1到P3指示。举例来说，可比HitXADD+/-2更频繁地计算对应于HitXADD+/-1的目标刷新地址，所述HitXADD+/-2又可比HitXADD+/-3更频繁地计算。这些实例仅为了说明而提供，且本公开不限于这些实例。替代地，可至少部分地基于由另一组件(未示出)提供的信号来设置P1到P3的状态，所述另一组件例如命令解码器，例如命令解码器106。
在一些实施例中，P1到P3的状态可指示是计算第一目标刷新地址还是第二目标刷新地址。举例来说，P1到P3的状态可指示应计算HitXADD+4还是HitXADD-4。在一些实施例中，控制信号产生器电路652可进一步接收匹配地址HitXADD的最低有效位A0。控制信号P1到P3的状态可另外至少部分地基于A0的状态。在一些实施例中，当A0＝0(例如，HitXADD为偶数地址)时，P1到P3可指示首先计算HitXADD+Y且其次计算HitXADD-Y(其中Y是自然数)。也就是说，+Y地址为第一地址，且-Y为第二地址。当A0＝1(例如，HitXADD为奇数地址)时，P1到P3可指示首先计算HitXADD-Y且其次计算HitXADD+Y。类似地，-Y为第一地址，且+Y为第二地址。
转换电路654可接收匹配地址HitXADD的三个最低有效位A3:A0。可从例如侵害者行检测器电路236的侵害者行检测器电路接收位A3:A0。转换电路654可接收控制信号P1到P3。至少部分地基于控制信号P1到P3及位A3:A0，转换电路654可提供进位位COUT及翻转信号M1到M3。进位位COUT可提供到一或多个行锤击计数器电路，例如行锤击计数器电路548和/或行锤击计数器电路448(0)-(7)，以如参考图4到5所描述计算目标刷新地址的高阶位。进位位COUT可例如在A3:A0＝0000处考虑特殊情况，HitXADD-1在不涉及下一高阶位(例如，A4)的情况下无法进一步减小一。
翻转信号M1到M3可指示是否应翻转匹配地址HitXADD的位(例如，从‘1’改变为‘0’或从‘0’改变为‘1’)以针对与由控制信号P1到P3指示的侵害者行具有物理关系的受害者行地址产生受害者行地址。
在一些实施例中，翻转信号M1到M3可仅分别对应于位A1:A3。在一些实施例中，用于最低有效位A0的翻转信号可能不是必需的，此是因为与侵害者行具有相同空间关系的两个受害者行(例如，侵害者行的两侧上的受害者行)的行地址可基于空间关系而已知。对于与侵害者行具有奇数关系(例如，+/-1、+/-3)的受害者行，A0可针对受害者行地址反转。对于具有偶数关系(例如，+/-2、+/-4)的受害者行，A0可能不反转。
地址输出电路656可接收翻转信号M1到M3及匹配地址HitXADD。至少部分地基于翻转信号M1到M3，地址输出电路656可翻转匹配地址HitXADD的一或多个位A3:A1以产生目标刷新地址TXADD(例如，将HitXADD转换成TXADD)。在一些实施例中，地址输出电路656可通过运用对应翻转信号M1-3对位A3:A1中的个别位进行XOR而翻转所述位。然而，在其它实施例中，其它逻辑可用于基于翻转信号M1到M3翻转适当位A3:A1。目标刷新地址TXADD可对应于与对应于匹配地址HitXADD的侵害者行具有相同空间关系的一或多个受害者行。空间关系可为由控制信号P1到P3指示的空间关系。
在一些实施例中，相同电路可用于产生目标刷新地址TXADD，而不考虑对应于TXADD的受害者行的匹配地址HitXADD及空间关系。在一些实施例中，此可减小电路布局要求，其中使用单独电路计算与受害者行相关联的受害者行地址，所述受害者行与相关联于匹配地址HitXADD的侵害者行具有不同空间关系。
图7是根据本公开的实施例的转换电路的电路图。在一些实施例中，转换电路754可用于实施转换电路654。图7中描绘的逻辑电路为示范性的，且可在不脱离本公开的范围的情况下实施其它逻辑电路。转换电路754可用于产生用于产生对应于与侵害者行具有不同空间关系的受害者行的目标刷新地址的信号。在一些应用中，转换电路754可使得使用锁存电路和/或转换表查询的加扰转换不必要。在一些应用中，这可节省布局区域和/或减少目标刷新地址的计算时间。
在图7中展示的实例中，转换电路754可接收匹配地址HitXADD的最低有效位，位A0:A3。匹配地址HitXADD可从例如侵害者行检测器电路232的侵害者行检测器电路接收，且对应于侵害者行。尽管在所展示的实例中接收四个位，但在其它实例中可接收更多或更少的最低有效位。
在图7中展示的实例中，控制转换电路754可接收一或多个控制信号，控制信号P1到P3。可从例如控制信号产生器电路652的控制信号产生器电路接收控制信号。控制信号P1到P3可指示应产生其行地址(例如，目标刷新地址)的受害者行。可基于受害者行与侵害者行的空间关系来指示受害者行(例如+/-1、+/-2、+/-3、+/-4、+/-5、+/-6、+/-7和/或+/-8)，其中+/-1指示紧邻侵害者行的受害者行，且+/-8指示其中存在物理地位于受害者行与侵害者行之间的七个其它行的受害者行。虽然在图7中展示的实例中可通过控制信号指示三个控制信号及八种空间关系，但在其它实例中，可在其它实例中指示更多或更少的控制信号和/或空间关系。
控制信号P1到P3可进一步指示应计算+Y受害者行地址还是-Y受害者行地址。在图7中展示的实例中，Y为1与8之间的整数。在一些实施例中，控制信号P1到P3可随着刷新操作的一或多个泵改变，例如对于与目标刷新操作相关联的泵。因此，P1到P3可指示应响应于泵计算+Y，且应响应于另一泵计算-Y。在一些实施例中，当位A0为‘0’(例如，HitXADD为偶数地址)时，可首先计算+Y，且当位A1为‘1’(例如，HitXADD为奇数地址)时，可首先计算-Y。在一些实施例中，除+Y或-Y以外，P1到P3还可改变泵之间的Y的值。在一些实施例中，除泵之外的信号可在刷新操作期间触发P1到P3中的改变。
转换电路754可提供指示是否应翻转HitXADD地址的位(例如，从‘1’改变为‘0’或反之亦然)以产生由控制信号指示的受害者行地址的翻转信号。在图7中展示的实例中，提供三个翻转信号M1到M3，其在一些实施例中可对应于位A1:A3。然而，在其它实例中，可提供更多或更少的翻转信号。在一些实施例中，最低有效位A0可不需要翻转信号来产生目标刷新地址，此是因为基于如先前所论述的空间关系已知是否翻转A0。翻转信号可提供到地址输出电路，例如地址输出电路656，所述地址输出电路可如由翻转信号M1到M3所指示翻转HitXADD的位A1:A3(例如，通过对位及翻转信号进行XOR)以产生目标刷新地址的最低有效位。
转换电路754可提供进位位COUT，其可指示是否需要高阶位来产生受害者行的目标刷新地址。进位位可提供到一或多个行锤击计数器，例如行锤击计数器电路448(0)到448(7)和/或548。进位位COUT可用于产生目标刷新地址的最高有效位，如参考图4及5所描述。
转换电路754的部分701可接收地址位A0到A3及控制信号P1到P3，且将各种中间信号提供到转换电路754的其它部分。XOR电路702可接收位A0及A2，且XOR电路704可接收位A3及控制信号P1。XOR电路702及XOR电路704的输出可提供到可产生信号SCR1的XOR电路716。反相器电路720可接收SCR1且提供信号SCR1F。
XOR电路706可接收位A1及位A2。XOR电路706的输出可提供到反相器电路718。反相器电路708可控制信号P2且提供信号P2F。NAND电路722可接收反相器电路718的输出及信号P2F。NAND电路722的输出可由可提供信号SCR2A1的反相器电路724接收。NAND电路730还可接收反相器电路718的输出及控制信号P3。NAND电路730的输出可提供到可提供信号SCR2A2的反相器电路734。
NAND电路726可接收XOR电路706的输出及信号P2F。NAND电路726的输出可提供到可提供信号SCR2B1的反相器电路728。NAND电路732可接收XOR电路706的输出及控制信号P3。NAND电路732的输出可提供到可提供信号SCR2B2的反相器电路736。
反相器电路710可接收控制信号P3及输出信号P3F。NAND电路712可接收控制信号P2及P3。NAND电路712的输出可提供到可提供信号SCR3的反相器电路714。
由部分701产生的中间信号SCR1、SCR1F、SCR2A1、SCR2A2、SCR2B1、SCR2B2、SCR3、P2F及P3F可由转换电路754的其它部分使用以产生翻转信号M1到M3及进位位COUT。
转换电路754的部分703可从部分701接收中间信号以产生翻转信号M1到M3。在一些实施例中，翻转信号M1可指示是否应翻转HitXADD的位A1，翻转信号M2可指示是否应翻转位A2，且翻转信号M3可指示是否应翻转位A3。在一些实例中，当M1到M3为逻辑高(‘1’)时，其指示应翻转对应的位A1到A3，且当M1到M3为逻辑低(‘0’)时，其指示不应翻转对应的位A1到A3(例如，保持相同)。
XOR电路738可接收信号SCR1及P2F，且NOR电路740可接收XOR电路738的输出及信号SCR2B1。NOR电路744可接收NOR电路740的输出及信号SCR2B2。NOR电路756可接收NOR电路744的输出及信号SCR3。NOR电路756的输出可提供到可提供翻转信号M1的反相器电路758。
NOR电路742可接收信号SCR1及SCR2A1。NOR电路746可接收NOR电路742的输出及信号SCR2A2和SCR3。NOR电路746的输出可提供到可提供翻转信号M2的反相器电路748。
NOR电路743可接收信号SCR1F及SCR2B1。NOR电路750可接收NOR电路743的输出及信号SCR2B2和SCR3。NOR电路743的输出可提供到可提供翻转信号M3的反相器752。
在一些实施例中，由部分703产生的翻转信号M1到M3可提供到地址输出电路，例如地址输出电路656。
转换电路754的部分705可接收地址位A1及A2和控制信号P2及P3，以及来自部分701的中间信号以产生进位位COUT。NOR电路760可接收位A1及A2，且NAND电路762可接收信号P2F及P3F。NOR电路760及NAND电路762的输出可提供到NOR电路774。反相器电路764可接收位A2，且NAND电路766可接收控制信号P2及信号P3F。反相器电路764及NAND电路766的输出可提供到NOR电路776。NAND电路768可接收位A1及位A2，且NAND电路770可接收信号P2F及控制信号P3。NAND电路768及NAND电路770的输出可由NOR电路778接收。
NOR电路780可接收NOR电路774、NOR电路776及NOR电路778的输出。XOR电路772可接收信号SCR1及位A2。NAND电路782可接收NOR电路780及XOR电路772的输出。NAND电路782的输出可提供到可提供进位位COUT的反相器电路784。在一些实施例中，进位位COUT可提供到一或多个行锤击计数器电路(例如，行锤击计数器电路448(0)到448(7)和/或548)以用于产生目标刷新地址的较高有效位。
图8是说明根据本公开的实施例的用于指示侵害者行与受害者行之间的空间关系的控制信号的逻辑状态的表。在一些实施例中，表800中所指示的P1到P3的状态可用于致使例如转换电路754的转换电路提供信号，所述信号指示侵害者行地址的哪些位(如果存在)应翻转以产生对应于与侵害者行具有所指示的空间关系的受害者行的目标刷新地址。
表800的顶部行指示受害者行与侵害者行的空间关系(例如，+/-1、+/-2、+/-3等)。表800的第二行指示所计算的第一受害者行地址或第二受害者行地址。如所提到，在一些实施例中，如果侵害者行地址为偶数，那么首先计算+Y地址且其次计算-Y地址，且如果侵害者行地址为奇数，那么首先计算-Y地址且其次计算+Y地址。因此，表800的“第1”列及“第2”列未必始终对应于+Y或-Y，或反之亦然。表800的最后三行指示待提供到转换电路的控制信号P1到P3的逻辑状态以致使转换电路针对不同空间关系产生目标刷新地址。
应注意，对于首先计算的地址，用于+/-1及+/-2的P1到P3的状态与用于+/-3的P1到P3的状态相同。类似地，用于针对+/-3及+/-4计算的第二地址的P1-3的状态相同，且用于针对+/-4及+/-5计算的第一地址的P1-3的状态相同。表800中还展示用于其它空间关系的不同地址计算的P1到P3的状态(例如，相同逻辑状态组合)中的其它冗余。这些冗余归因于以下事实：如前所提到，P1到P3可仅致使产生对应于位A1:A3的翻转信号(例如，翻转信号M1到M3)，但不产生用于A0的翻转信号。因此，对于这些对空间关系，两个空间关系的转换中的唯一差为最低有效位A0和/或高阶位(例如，A4:A11)。
图9是说明根据本公开的实施例的用于从匹配地址产生目标刷新地址的翻转及进位信号的逻辑状态的表。表900、905及910可分别指示翻转信号M1、M2、M3的逻辑状态，以指示是否应翻转侵害者行地址的最低有效位以产生与相关联于侵害者行地址的侵害者行具有特定空间关系的受害者行的目标刷新地址。在一些实施例中，翻转信号M1到M3可由例如转换电路754的转换电路提供。翻转信号M1到M3可提供到地址输出电路，例如地址输出电路656，所述地址输出电路可如由翻转信号M1到M3所指示翻转侵害者行地址的位以产生目标刷新地址的最低有效位。
表915可指示可用于产生目标刷新地址的高阶位的进位位COUT的逻辑状态。在一些实施例中，进位位可由例如转换电路754的转换电路提供。
在图9中展示的实例中，表900、905、910及915的顶部行指示侵害者行地址(例如，匹配地址HitXADD)的地址位A3:A0。在一些实施例中，位A3:A0可为侵害者行地址的最低有效位。如先前参考表800所解释，第二行指示对应于目标刷新地址的受害者行与对应于侵害者行地址的侵害者行的空间关系。也如上文参考表800所解释，第三行指示所述位对应于所计算的第一目标刷新地址还是第二目标刷新地址。第1/第2行下的第一位行(第四行)指示A3的状态，如顶部行中的标记所指出。剩余的行指示翻转信号M1到M3的状态(对于表900、905及910)或进位位COUT的状态(对于表915)。
如从表900、905及910中展示的翻转信号M1到M3的状态可推断，可采用字线的物理地址与逻辑地址之间的某些逻辑关系，使得相同电路可用于产生与侵害者行具有一系列物理关系的受害者行的受害者行地址(例如，所展示的实例中的+/-1到+/-8)。举例来说，如由翻转信号M1到M3所指示，对于用于+/-7的第二目标刷新地址及两个目标刷新地址，翻转所有位A1:A3，且对于+/-1的第一地址，不翻转位A1:A3。在另一实例中，对于某些空间关系和/或第一或第二地址，翻转信号M1及M3为彼此的反转。在另一实例中，对于某些空间关系和/或第一或第二地址，翻转信号M1及M3为M2的反转。另外，可观测翻转信号M1到M3自身跨越空间关系和/或第一及第二地址的各种对称性和/或反转，其还可以用于提供用于产生目标刷新地址的电路。因此，虽然图7中展示的转换电路是一个实施方案，但其它电路可用于通过使用表900、905和/或910中展示的行地址之间的各种关系来实施转换电路。
本文所公开的设备及方法可基于一或多个控制信号计算与侵害者行具有多种空间关系的受害者行地址。在一些实施例中，相同电路可用于通过改变控制信号的状态来计算不同受害者行地址。本文所公开的设备及方法可减小或消除对具有锁存器的解扰电路和/或可需要更多布局区域的其它复杂电路的需要。本文所公开的设备及方法可减小或消除对查询表和/或可需要更多计算时间的其它解扰操作的需要。
当然，应了解，本文中所描述的实例、实施例或过程中的任一者可与一或多个其它实例、实施例和/或过程组合或分开和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述意图仅说明本发明系统且不应被理解为将所附权利要求书限制于任何特定实施例或实施例的群组。因此，虽然已参考示范性实施例详细地描述了本发明系统，但还应了解，在不脱离如在所附权利要求书中所阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计众多修改和替代实施例。因此，说明书和附图应以说明性方式看待，且并不旨在限制所附权利要求书的范围。

Claims (20)

1.一种设备，其包括：
控制信号产生器电路，其经配置以提供多个控制信号；及
转换电路，其经配置以接收侵害者行地址的多个位及所述多个控制信号，并提供多个翻转信号，其中所述多个翻转信号指示是否翻转所述侵害者行地址的所述多个位中的个别位以产生受害者行地址的多个位，
其中所述受害者行地址对应于与对应于所述侵害者行地址的侵害者行具有空间关系的受害者行，所述空间关系由所述多个控制信号指示。
2.根据权利要求1所述的设备，其进一步包括地址输出电路，所述地址输出电路经配置以如由所述多个翻转信号所指示翻转所述侵害者行地址的所述多个位中的所述个别位，且提供所述受害者行地址的所述多个位。
3.根据权利要求2所述的设备，其进一步包括：
加扰电路，其中所述加扰电路包含所述控制信号产生器电路、所述转换电路及所述地址输出电路；及
一或多个行锤击计数器电路，
其中所述地址输出电路提供所述受害者行地址的最低有效位，且所述一或多个行锤击计数器电路提供所述受害者行地址的一或多个最高有效位。
4.根据权利要求3所述的设备，其中所述转换电路进一步经配置以至少部分地基于所述侵害者行地址将进位位提供到所述一或多个行锤击计数器电路，且所述受害者行地址的所述一或多个最高有效位至少部分地基于所述进位位。
5.根据权利要求1所述的设备，其进一步包括刷新状态控制电路，所述刷新状态控制电路经配置以提供行锤击刷新信号，且所述多个控制信号的逻辑状态至少部分地基于所述行锤击刷新信号。
6.根据权利要求1所述的设备，其中所述侵害者行地址的所述多个位及所述受害者行地址的所述多个位为最低有效位。
7.根据权利要求1所述的设备，其中所述多个控制信号的数目比所述侵害者行地址的所述多个位的数目小一。
8.一种方法，其包括：
接收多个控制信号，其中所述多个控制信号的逻辑状态指示侵害者行与受害者行之间的空间关系；
接收对应于所述侵害者行的侵害者行地址的多个位；及
产生多个翻转信号，其中所述多个翻转信号中的个别翻转信号对应于所述侵害者行地址的所述多个位中的个别位，且所述多个翻转信号中的个别翻转信号的状态指示是否应翻转所述侵害者行地址的所述多个位中的所述个别位以产生受害者行地址的多个位，所述受害者行地址对应于具有由所述控制信号指示的所述空间关系的所述受害者行。
9.根据权利要求8所述的方法，其进一步包括如由所述对应翻转信号所指示翻转所述侵害者行地址的所述多个位中的所述个别位以产生所述受害者行地址的所述多个位。
10.根据权利要求9所述的方法，其中翻转所述侵害者行地址的所述多个位中的所述个别位包括运用所述对应翻转信号对所述侵害者行地址的所述多个位中的所述个别位进行XOR。
11.根据权利要求8所述的方法，其进一步包括产生进位位，其中所述进位位的逻辑状态至少部分地基于所述多个控制信号及所述侵害者行地址的所述多个位。
12.根据权利要求11所述的方法，其进一步包括至少部分地基于所述进位位产生所述受害者行地址的至少一个额外位。
13.根据权利要求8所述的方法，其进一步包括：
接收作用中行锤击刷新信号；及
至少部分地响应于所述行锤击刷新信号而设置所述多个控制信号的所述逻辑状态。
14.根据权利要求13所述的方法，其进一步包括至少部分地基于所述侵害者行地址的所述多个位中的最低有效位的逻辑状态而设置所述多个控制信号的所述逻辑状态。
15.根据权利要求13所述的方法，其进一步包括：
接收第二作用中行锤击刷新信号；及
响应于所述第二作用中行锤击刷新信号而改变所述多个控制信号的所述逻辑状态以产生对应于第二受害者行的第二受害者行地址的多个位。
16.根据权利要求15所述的方法，其中所述受害者行位于所述侵害者行的第一侧上，且所述第二受害者行位于所述侵害者行的第二侧上，且其中当所述侵害者行地址的所述多个位的最低有效位为偶数时，在所述第二受害者行地址之前计算所述受害者行地址，且当所述侵害者行地址的所述多个位的所述最低有效位为奇数时，在所述受害者行地址之前计算所述第二受害者行地址。
17.一种设备，其包括：
加扰器电路，其经配置以：
提供对应于与侵害者行具有空间关系的受害者行的受害者行地址的多个最低有效位，所述空间关系由控制信号指示，其中电路用于产生所述受害者行地址的所有所述多个最低有效位而不考虑由所述控制信号指示的所述空间关系；及
至少部分地基于所述控制信号提供进位位；及
多个行锤击计数电路，其经配置以至少部分地基于所述进位位而提供所述受害者行地址的对应多个最高有效位。
18.根据权利要求17所述的设备，其中通过翻转对应于所述侵害者行的侵害者行地址的多个最低有效位中的一或多个位而产生所述受害者行地址的所述多个最低有效位。
19.根据权利要求17所述的设备，其中所述多个行锤击计数电路各自接收对应于所述侵害者行的侵害者行地址的最低有效位，且进一步接收所述侵害者行地址的多个最高有效位中的对应最高有效位，所述受害者行地址的所述多个最高有效位是基于所述侵害者行地址的所述最低有效位及所述侵害者行地址的所述多个最高有效位中的所述对应最高有效位。
20.根据权利要求17所述的设备，其进一步包括包含所述加扰器电路的刷新地址产生器，其中所述刷新地址产生器经配置以在目标刷新操作期间提供受害者行地址作为刷新地址且在自动刷新操作期间提供自动刷新地址。
CN202111304641.2A 2020-11-09 2021-11-05 用于产生刷新地址的设备和方法 Pending CN114464223A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/093,334 2020-11-09
US17/093,334 US11468937B2 (en) 2020-11-09 2020-11-09 Apparatuses and methods for generating refresh addresses

Publications (1)

Publication Number Publication Date
CN114464223A true CN114464223A (zh) 2022-05-10

Family

ID=81406266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111304641.2A Pending CN114464223A (zh) 2020-11-09 2021-11-05 用于产生刷新地址的设备和方法

Country Status (2)

Country Link
US (2) US11468937B2 (zh)
CN (1) CN114464223A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11887686B2 (en) * 2020-06-25 2024-01-30 University Of Florida Research Foundation, Incorporated Fast and efficient system and method for detecting and predicting rowhammer attacks
KR20230030128A (ko) * 2021-08-24 2023-03-06 삼성전자주식회사 메모리 셀들을 액세스하는 방법, 메모리 셀들을 포함하는 반도체 메모리 장치, 그리고 메모리 컨트롤러의 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US10192608B2 (en) * 2017-05-23 2019-01-29 Micron Technology, Inc. Apparatuses and methods for detection refresh starvation of a memory
US10580475B2 (en) * 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device

Also Published As

Publication number Publication date
US11468937B2 (en) 2022-10-11
US20230005525A1 (en) 2023-01-05
US20220148646A1 (en) 2022-05-12

Similar Documents

Publication Publication Date Title
CN112185443B (zh) 用于调整受害者数据的设备和方法
US11955158B2 (en) Apparatuses and methods for access based refresh timing
US11398265B2 (en) Apparatuses and methods for analog row access tracking
US20210166752A1 (en) Apparatuses and methods for distributed targeted refresh operations
US11417383B2 (en) Apparatuses and methods for dynamic refresh allocation
US11699476B2 (en) Apparatuses and methods for monitoring word line accesses
CN112420104A (zh) 用于模拟行存取速率确定的设备、系统及方法
US11380382B2 (en) Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11557331B2 (en) Apparatuses and methods for controlling refresh operations
CN112242160A (zh) 用于跟踪行存取的设备和方法
EP3980999A1 (en) Apparatuses and methods for controlling steal rates
CN113767437A (zh) 用于内容可寻址存储器单元的设备、系统及方法
US11482275B2 (en) Apparatuses and methods for dynamically allocated aggressor detection
US20230005525A1 (en) Apparatuses and methods for generating refresh addresses
US11688451B2 (en) Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
CN114203227A (zh) 用于易失性存储器装置中的地址加扰的设备、系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination