CN114462348A - 一种mos管导通情况下的电容提取方法 - Google Patents
一种mos管导通情况下的电容提取方法 Download PDFInfo
- Publication number
- CN114462348A CN114462348A CN202210116612.1A CN202210116612A CN114462348A CN 114462348 A CN114462348 A CN 114462348A CN 202210116612 A CN202210116612 A CN 202210116612A CN 114462348 A CN114462348 A CN 114462348A
- Authority
- CN
- China
- Prior art keywords
- graph
- electrode network
- network
- capacitance
- extraction method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 title claims abstract description 26
- 239000003990 capacitor Substances 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000004590 computer program Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种mos管导通情况下的电容提取方法，包括以下步骤：1）根据版图中的半导体图形，获取其连通的源极网络和漏极网络；2）将半导体图形分别与源极网络和漏极网络图形做交，并将相交图形进行属性标记；3）对半导体图形与源极网络和漏极网络不相交的图形边界进行网格划分，得到图形集合并进行属性标记；4）根据新的源极网络和漏极网络，做电容提取并得到mos管导通状态下的电容。本发明的mos管导通情况下的电容提取方法，计算mos管导通情况下的线网的电容情况，基于电容结果，进一步改进像素显示性能。
Description
技术领域
本发明涉及半导体集成电路自动化中的后端版图设计、电阻/电容提取技术领域，特别是涉及mos管导通情况下的电容提取方法。
背景技术
在平板显示设计中，需要提取场效应管导通的情况，通常会将半导体图形的一部分分到source端，一部分分到drain端，提取场效应管导通情况下的像素电容。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种mos管导通情况下的电容提取方法，计算mos管导通情况下的线网的电容情况，基于电容结果，进一步改进像素显示性能。
为实现上述目的，本发明提供的mos管导通情况下的电容提取方法，包括以下步骤：
1)根据版图中的半导体图形，获取其连通的源极网络和漏极网络；
2)将半导体图形分别与源极网络和漏极网络图形做交，并将相交图形进行属性标记；
3)对半导体图形与源极网络和漏极网络不相交的图形边界进行网格划分，得到图形集合并进行属性标记；
4)根据新的源极网络和漏极网络，做电容提取并得到mos管导通状态下的电容。
进一步地，所述步骤3)还包括：将半导体图形与源极网络和漏极网络不相交的图形边界离散为多个正方形网格。
进一步地，针对每一个正方形网格，分别计算出网格到源极网络和漏极网络图形的最短距离，分别存储到源极组和漏极组。
进一步地，将所述源极组和漏极组进行合并，得到不相交的半导体图形源极网络和半导体图形漏极网络。
进一步地，根据不相交的半导体图形源极网络和半导体图形漏极网络，找到公共边；将公共边水平或垂直移动，将生成的图形合并为公共图形。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的mos管导通情况下的电容提取方法的步骤。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的mos管导通情况下的电容提取方法的步骤。
本发明提出一种计算mos管导通状态下得电容计算方法，可以计算出导通状态下的电容值。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的mos管导通情况下的电容提取方法流程图；
图2为根据本发明的mos管示意图；
图3为根据本发明的Asi与source/drain相交区域示意图；
图4为根据本发明的Asi层剩下图形边界网格划分示意图；
图5为根据本发明的根据网格离source/drain的距离分组示意图；
图6为根据本发明的根据公共边切割图形示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的mos管导通情况下的电容提取方法流程图，下面将参考图1，对本发明的mos管导通情况下的电容提取方法进行详细描述。
在像素设计中，mos管导通情况下的电容是设计指标之一，本文提出了一种方法将半导体图形部分作为源极(source net)，部分作为漏极(drain net)，然后做mos管导通状态下的电容提取。具体方法如下：
首先，在步骤101，获取半导体图形的连通的source net/drain net。
本发明实施例中，根据版图的有效得半导体图形，找到其连通的source net/drain net。其中，有效得半导体图形指的是连通源极和漏极的半导体图形。
在步骤102，将半导体图形分别与source net、drain net图形做交。
本发明实施例中，将半导体(标记为Asi)图形分别与source net、drain net图形做交，将交到的图形标记上net属性，Asi_s＝Asi and source，Asi_d＝Asi and drain，Asi_un＝Asi not(Asi_s or Asi_d)，如图3所示。
在步骤103，根据半导体图形中不与source net、drain net图形相交的图形中的多个网格到source/drain图形的距离获得公共边集合，并对所述公共边集合做平滑处理得到图形集合。
其中，将半导体图形中不与source net、drain net图形相交的图形离散为多个网格，计算每个网格到source/drain图形的最短距离。
其中，根据半导体图形中不与source net、drain net图形相交的图形中的多个网格到source/drain图形的距离，将半导体图形中不与source net、drain net图形相交的图形分为靠近source图形的图形和靠近drain图形的图形并找到两者之间的公共边集合。
本发明实施例中，将Asi_un按照边界离散为m*n(m行n列)的正方形网格，针对每一个网格：
a)计算出网格对source/drain图形的最短距离，如果到source的距离较小，则将网格存储到s_group容器里，否则存储到d_group容器，如图4、5所示。
b)将s_group，d_group的图形做合并后(标记为s_group_m，d_group_m)，Asi_un_s＝s_group_m and Asi_un，Asi_un_d＝s_group_d and Asi_un。
c)找到Asi_un_s、Asi_un_d的公共边(水平或垂直)，根据公共边产生图形(水平边上下移动一定距离产生图形，垂直边左右移动一定距离产生图形)并合并(公共区域public_fig)。例如，取0.1um距离，将边扩展为一个矩形，记为公共区域。
d)Asi_un_s_sub＝Asi_un_s not public_fig，Asi_un_d_sub＝Asi_un_d notpublic_fig。
针对Asi_un_s_sub、Asi_un_d_sub找到与public_fig的公共边集合，即Asi_un_s_sub与public_fig公共区域相贴的边，对该公共边集合做平滑处理并得到平滑处理完的图形集合Asi_un_s_sub_smooth，Asi_un_d_sub_smooth，如图6所示。
e)将Asi_un_s_sub_smooth，Asi_un_d_sub_smooth标记net属性。
在步骤104，根据步骤103e)中新产生的source net/drain net做电容提取并得到mos管导通状态下的电容。
本发明的一个实施例中，还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的mos管导通情况下的电容提取方法的步骤。
本发明的一个实施例中，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的mos管导通情况下的电容提取方法的步骤。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种mos管导通情况下的电容提取方法，其特征在于，包括以下步骤：
1）根据版图中的半导体图形，获取其连通的源极网络和漏极网络；
2）将半导体图形分别与源极网络和漏极网络图形做交，并将相交图形进行属性标记；
3）对半导体图形与源极网络和漏极网络不相交的图形边界进行网格划分，得到图形集合并进行属性标记；
4）根据新的源极网络和漏极网络，做电容提取并得到mos管导通状态下的电容。
2.根据权利要求1所述的mos管导通情况下的电容提取方法，其特征在于，所述步骤3）还包括：将半导体图形与源极网络和漏极网络不相交的图形边界离散为多个正方形网格。
3.根据权利要求2所述的mos管导通情况下的电容提取方法，其特征在于，
针对每一个正方形网格，分别计算出网格到源极网络和漏极网络图形的最短距离，分别存储到源极组和漏极组。
4.根据权利要求3所述的mos管导通情况下的电容提取方法，其特征在于，将所述源极组和漏极组进行合并，得到不相交的半导体图形源极网络和半导体图形漏极网络。
5.根据权利要求4所述的mos管导通情况下的电容提取方法，其特征在于，
根据不相交的半导体图形源极网络和半导体图形漏极网络，找到公共边；
将公共边水平或垂直移动，将生成的图形合并为公共图形。
6.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求1至5任一项所述的mos管导通情况下的电容提取方法步骤。
7.一种mos管导通情况下的半导体图形划分设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至5任一项所述的mos管导通情况下的电容提取方法步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210116612.1A CN114462348A (zh) | 2022-02-07 | 2022-02-07 | 一种mos管导通情况下的电容提取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210116612.1A CN114462348A (zh) | 2022-02-07 | 2022-02-07 | 一种mos管导通情况下的电容提取方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114462348A true CN114462348A (zh) | 2022-05-10 |
Family
ID=81412107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210116612.1A Pending CN114462348A (zh) | 2022-02-07 | 2022-02-07 | 一种mos管导通情况下的电容提取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114462348A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786283A (ja) * | 1993-09-13 | 1995-03-31 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置断面における電極間容量の導出方法 |
| JP2001338986A (ja) * | 2000-05-26 | 2001-12-07 | Nec Corp | Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 |
| JP2005064164A (ja) * | 2003-08-11 | 2005-03-10 | Matsushita Electric Ind Co Ltd | Ｍｏｓｆｅｔの特性抽出方法 |
| CN106844798A (zh) * | 2015-12-03 | 2017-06-13 | 北京华大九天软件有限公司 | 一种基于阵列的全面板版图电容快速提取方法 |
| CN107195563A (zh) * | 2017-05-23 | 2017-09-22 | 上海华虹宏力半导体制造有限公司 | 寄生rc网络的提取方法 |
-
2022
- 2022-02-07 CN CN202210116612.1A patent/CN114462348A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786283A (ja) * | 1993-09-13 | 1995-03-31 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置断面における電極間容量の導出方法 |
| JP2001338986A (ja) * | 2000-05-26 | 2001-12-07 | Nec Corp | Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 |
| JP2005064164A (ja) * | 2003-08-11 | 2005-03-10 | Matsushita Electric Ind Co Ltd | Ｍｏｓｆｅｔの特性抽出方法 |
| CN106844798A (zh) * | 2015-12-03 | 2017-06-13 | 北京华大九天软件有限公司 | 一种基于阵列的全面板版图电容快速提取方法 |
| CN107195563A (zh) * | 2017-05-23 | 2017-09-22 | 上海华虹宏力半导体制造有限公司 | 寄生rc网络的提取方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7530039B2 (en) | Methods and apparatus for simulating distributed effects | |
| CN115455871B (zh) | 大规模集成电路层次树展示系统 | |
| JP2006048532A5 (zh) | ||
| CN111428435A (zh) | 一种集成电路版图功耗优化方法及装置 | |
| Zhang et al. | Parasitic-aware optimization and retargeting of analog layouts: A symbolic-template approach | |
| CN110889437A (zh) | 一种图像处理方法、装置、电子设备及存储介质 | |
| DE112013002150B4 (de) | Anpassen der Layoutgrösse eines Hyperlinks | |
| CN114462348A (zh) | 一种mos管导通情况下的电容提取方法 | |
| CN105138311A (zh) | 一种提高图形绘制效率的方法及装置 | |
| CN109656652A (zh) | 网页图表绘制方法、装置、计算机设备和存储介质 | |
| US10331837B1 (en) | Device graphics rendering for electronic designs | |
| CN103093060B (zh) | 基于短路关键面积约束的版图冗余通孔插入方法 | |
| CN117010321B (zh) | 一种multi-finger MOS器件版图的EM和IR分析方法 | |
| CN114398576A (zh) | 页面渲染方法、装置、电子设备及存储介质 | |
| CN109145414B (zh) | 一种提高后仿真结果准确性的方法及系统 | |
| CN112668259A (zh) | 一种后仿真网表的系统验证方法 | |
| CN104866176A (zh) | 一种图标拖动分组的导航方法 | |
| CN107679047B (zh) | 展现滚动深度数据的方法及装置 | |
| CN111553124B (zh) | 一种图形连通区域的快速追踪方法 | |
| CN109725769B (zh) | 一种手指模型的优化方法 | |
| CN117454808B (zh) | 一种寄生电容信息的获取方法、装置及电子设备 | |
| CN117010321A (zh) | 一种multi-finger MOS器件版图的EM和IR分析方法 | |
| CN111079359A (zh) | 一种Fanout信号线提取电容的方法 | |
| CN112069762B (zh) | 一种基于卡通形状确定打长孔方向的方法 | |
| CN116643831B (zh) | Canvas绘制重叠文字的优化方法、装置及其应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |