CN114461563B - 一种通过自定义100g接口实现数据传输的方法 - Google Patents

Abstract

本发明涉及一种通过自定义100G接口实现数据传输的方法,该方法基于FPGA的硬件平台上实现，该100G接口的物理通道lane数为4，传输的基本颗粒度BLOCK为85b，并按帧frame进行传输且一帧包含1536个BLOCK，每帧的起始BLOCK用于通道间的对齐标记align marker，在align marker字段内的bip5用于对上一帧数据进行校验，为保证高速传输的直流平衡特性对各物理通道按帧进行扰码，10路10G信号按固定位置排放在各lane的BLOCK。解决当装载10G信号在板间进行100G传输时实现的逻辑复杂度问题，可极大的节省逻辑资源，为100G接口传输技术提供有益参考。

Description

一种通过自定义100G接口实现数据传输的方法

技术领域

本发明涉及100G数据传输技术领域，尤其涉及一种通过自定义100G接口实现数据传输的方法，主要用于承载速率较小的10G信号在板间互联传输。

背景技术

在板间进行100G数据交互时，通常的传输接口有100GE、OTU4等。100GE主要用于包的传输，如果要将10路不同的10G信号装载到一路100GE中传输的话，需要将每路10G信号处理成包，然后进行包的汇聚再通过100GE传输，而且为了在对端分离出各个10G信号，还需要在包头插入自定义的标识字段，这样的装载方式显然是比较繁琐的，而对于10GE信号并不能将10路10GE信号装载到一路100GE中，因为100GE接口的有效传输速率并不能承载10路10GE信号流。OTU4接口主要用于时隙数据的传输，可装载不同类型的10G信号流，但因OTU4是标准的OTN协议接口，其接口协议非常复杂，首先，OTU4帧需要承载到更底层的OTL进行传输，而OTL则需要消耗大量的逻辑资源实现，其次，不同类型的10G信号流在映射到OTU4时是通过特定的方式进行映射的，比如10GE通过BMP方式映射到ODU2e，然后ODU2e再装载到OTU4的时隙中，而对于10G SDH则是通过AMP方式映射到ODU2，然后ODU2再装载到OTU4的时隙中，这样的承载方式在发送与接收处理时是非常繁琐的，会消耗大量的逻辑资源。

所以，一种简洁的用于承载不同类型10G信号的100G接口在系统设计中显得尤其重要。

发明内容

鉴于现有技术存在的问题，本发明提供一种通过自定义100G接口实现数据传输的方法，本发明的目的就是要解决现有技术中存在的接口协议复杂、实现难度大、消耗逻辑资源多的问题。

该接口主要用于自定义的板间互联，以装载速率较小的10G信号，即将10路10G信号，比如10G SDH或10GE信号，装载在通过自定义100G接口实现数据传输的方法中在板间进行传输。

本发明采取的技术方案是：一种通过自定义100G接口实现数据传输的方法，该方法基于FPGA的硬件平台上实现，通过自定义100G接口实现数据传输的方法传输协议以装载10路10G信号进行数据传输，具体如下：

（1）规定所述接口的物理通道、通道线速率和接口速率；

（2）规定传输的基本颗粒度BLOCK，并按帧frame进行传输；

（3）规定每帧的起始BLOCK用于通道间的对齐标记align marker；

（4）规定对各物理通道按帧进行扰码；

（5）规定10路10G信号按固定位置排放在各lane的BLOCK。

（1）中所述的物理通道lane数为4，通道线速率为27.9525gbps，接口速率为111.81gbps。

（2）中所述的基本颗粒度BLOCK为85b，并按帧frame进行传输，一帧包含1536个BLOCK。

（3）中所述的对齐标记align marker的字段内容为，F6-F6-F6-28-28-ch_num-55-55-55-55-bip5，除bip5字段为5bit外其余字段均为8bit，其中F6F6F62828用于通道对齐，ch_num即通道号字段用于通道间排序，55555555作为填充字段，bip5字段用于校验上一帧传输的正确性，bip5的计算方法为，上一帧除align marker外其余的BLOCK进行bip5的计算，计算结果填入本帧align marker的bip5字段。

（4）中所述的扰码多项式为1+x+x³+x¹²+x¹⁶，对（3）中align marker的前6个字节即F6-F6-F6-28-28-ch_num不加扰，第7和第8字节为初始加扰字节，扰码初始值为FFFF。

（5）中所述的10路10G信号按固定位置排放在各lane的BLOCK具体为：

每个时钟周期4根lane共传输4个BLOCK，从上到下定义为BLOCK0、BLOCK1、BLOCK2、BLOCK3，待装载的10G信号以valid+data方式表示，

即数据是否有效+数据内容，data为32bit，则BLOCK0的装载为valid0-data0[31:16]-valid0-data0[15:0]–valid1-data1[31:16]-valid1-data1[15:0]-valid2-data2[31:16]，可以看出BLOCK0共装载85bit，其中的valid为1bit，每个32bit的数据data使用2个重复的valid进行标识，目的是凑整85b的BLOCK宽度，valid和data后面的数字0、1、2表示不同的10G信号，同样的装载方法，其他的10G信号依次装载在BLOCK1中为valid2-data2[15:0]-valid3-data3[31:16]–valid3-data3[15:0]-valid4-data4[31:16]-valid4-data4[15:0]，

装载在BLOCK2中为valid5-data5[31:16]-valid5-data5[15:0] –valid6-data6[31:16]-valid6-data6[15:0]-valid7-data7[31:16]，装载在BLOCK3中为valid7-data7[15:0]-valid8-data8[31:16] –valid8-data8[15:0]-valid9-data9[31:16]-valid9-data9[15:0]，通过这样的装载方式方便的将10路不同的10G信号承载到100G接口传输。

本发明所产生的有益效果是：自定义100G接口的每根物理lane是相互独立传输的，没有类似于100GE、OTU4协议在物理lane上的比特间叉，接口通过valid+data方式直接的对不同类型10G信号进行装载，没有类似于OTU4复杂的AMP、BMP承载方式，可很好的解决当装载10G信号在板间进行100G传输时实现的逻辑复杂度问题，极大的减小开发难度并节省逻辑资源，为100G接口传输技术提供有益参考。

本方法在100G数据传输技术领域有广泛的应用价值。

附图说明

图1为本发明100G接口物理通道示意图；

图2为本发明对齐标记align marker字段含义；

图3为本发明计算bip5值的示意图；

图4为本发明通道扰码示意图；

图5为本发明10路10G信号映射到100G接口示意图。

具体实施方式

以下结合附图对本发明做进一步说明：

图1为本发明100G接口物理通道示意图，从图中可以看出，该接口的物理通道lane数为4，从上到下分别为lane0、lane1、lane2、lane3，数据在lane中按帧frame进行传输，每帧包含1536个BLOCK，例如，在通道lane0中的第1个BLOCK为align marker，第2个BLOCK为BLOCK0_1，……，第1536个BLOCK为BLOCK0_1535，其余通道类似。BLOCK为数据传输的基本颗粒度，位宽85bit，align marker为每帧最开始传输的BLOCK，为对齐标记，用于通道间的对齐；规定每根物理lane的传输速率为27.9525gbps，则接口传输速率为111.81gbps，这样的规定目的是保持与OTU4接口传输速率的一致性，便于在不改动硬件的前提下快速替换系统设计。

图2为本发明对齐标记align marker字段含义，align marker用于通道间的对齐与排序，具体为，在接收端4路独立并行的通道解析逻辑，首先找到F6F6F62828的头，即每根lane先定自己的边界，然后不同lane之间再通过边界头进行对齐，即保证每根lane的F6F6F62828边界头在同一时刻出现，对齐之后则可根据align marker中的ch_num字段进行通道间排序，以确定发送端原始的物理通道顺序。55555555四个字节作为填充字节，目的是为凑整BLOCK的85b，之所以填充字节为55，目的是为保证线路传输的直流平衡特性，即线路中没有长的连0连1出现；

bip5字段用于校验上一帧传输的正确性，下面结合图3本发明计算bip5值的示意图阐述bip5的计算方法，从图中可以看出，计算bip5时，上一帧除align marker外其余的BLOCK进行bip5的计算，计算结果填入本帧align marker的bip5字段，接收端在数据帧流过的同时完成bip5的计算，并在下一帧align marker到来时提取出bip5字段值，两者比较后从而完成通道传输的数据校验。

图4为本发明通道扰码示意图，扰码是为保证高速传输的直流平衡特性，从图中可以看出，扰码是以帧为单位进行加扰的，扰码多项式为1+x+x³+x¹²+x¹⁶，每帧起始的6个字节即align marker的F6-F6-F6-28-28-ch_num不加扰，第7和第8字节为初始加扰字节，扰码初始值为FFFF，该扰码的规定与OTU4协议扰码方式保持一致。在上述阐述中曾提及，规定一帧包含1536个BLOCK，即一帧的比特数为1536*85=130560，而OTU4协议规定其结构为4行4080列的字节行列帧，故OTU4一帧的比特数为4*4080*8=130560，可以看出，本发明提出的100G接口之所以规定一帧包含1536个BLOCK，目的就是为了与OTU4帧结构的比特数保持一致，这样做的好处是，可以直接使用与OTU4协议一致的扰码多项式与扰码规则，从而保证了扰码合理性。

图5为本发明10路10G信号映射到100G接口示意图，从图中可以看出，10路10G信号按固定位置排放在各lane的BLOCK，具体为，每个时钟周期4根lane共传输4个BLOCK，从上到下定义为BLOCK0、BLOCK1、BLOCK2、BLOCK3，待装载的10G信号以valid+data方式表示，即数据是否有效+数据内容，data为32bit，则BLOCK0的装载为valid0-data0[31:16]-valid0-data0[15:0]–valid1-data1[31:16]-valid1-data1[15:0]-valid2-data2[31:16]，可以看出BLOCK0共装载85bit，其中的valid为1bit，每个32bit的数据data使用2个重复的valid进行标识，目的是凑整85b的BLOCK宽度，valid和data后面的数字0、1、2表示不同的10G信号，同样的装载方法，其他的10G信号依次装载在BLOCK1中为valid2-data2[15:0]-valid3-data3[31:16]–valid3-

data3[15:0]-valid4-data4[31:16]-valid4-data4[15:0]，装载在BLOCK2中为valid5-data5[31:16]-valid5-data5[15:0]–valid6-data6[31:16]

-valid6-data6[15:0]-valid7-data7[31:16]，装载在BLOCK3中为valid7-data7[15:0]-valid8-data8[31:16]–valid8-data8[15:0]-valid9-

data9[31:16]-valid9-data9[15:0]，通过这样的装载方式方便的将10路不同的10G信号承载到100G接口传输，可以看出，装载的10G信号并不区分信号类型，通过valid+data方式非常容易的将原始10G信号流承载到100G接口。在接收端对各10G信号卸载时也是非常方便的，即到固定的BLOCK位置取出valid+data的组合表示即可，无需复杂的解析逻辑。

从上述阐述的自定义100G接口可以看出，本方法是将不同类型的10G信号装载到100G接口固定的BLOCK位置，从而极大的简化发送与接收端的逻辑实现，而100G接口本身的一些物理特性，诸如通道速率、通道间对齐与排序、通道校验、通道扰码等则借鉴成熟的OTU4接口协议，从而保证通过自定义100G接口实现数据传输的方法的合理性。通过本方法，可很好的解决承载多路不同类型10G信号在板间进行100G数据传输时存在接口协议复杂、实现难度大、消耗逻辑资源多的问题，为100G接口传输技术提供有益参考。

Claims (5)

1.一种通过自定义100G接口实现数据传输的方法，该方法基于FPGA的硬件平台上实现，其特征在于，通过自定义100G接口实现数据传输的方法传输协议以装载10路10G信号进行数据传输，具体如下：

（1）规定所述接口的物理通道、通道线速率和接口速率；

（2）规定传输的基本颗粒度BLOCK，并按帧frame进行传输；

（3）规定每帧的起始BLOCK用于通道间的对齐标记align marker；

（4）规定对各物理通道按帧进行扰码；

（5）规定10路10G信号按固定位置排放在各lane的BLOCK；

（3）中所述的对齐标记align marker的字段内容为，F6-F6-F6-28-28-ch_num-55-55-55-55-bip5，除bip5字段为5bit外其余字段均为8bit，其中F6F6F62828用于通道对齐，ch_num即通道号字段用于通道间排序，55555555作为填充字段，bip5字段用于校验上一帧传输的正确性，bip5的计算方法为，上一帧除align marker外其余的BLOCK进行bip5的计算，计算结果填入本帧align marker的bip5字段。

2.根据权利要求1所述的一种通过自定义100G接口实现数据传输的方法，其特征在于，（1）中所述的物理通道lane数为4，通道线速率为27.9525gbps，接口速率为111.81gbps。

3.根据权利要求1所述的一种通过自定义100G接口实现数据传输的方法，其特征在于，（2）中所述的基本颗粒度BLOCK为85b，并按帧frame进行传输，一帧包含1536个BLOCK。

4. 根据权利要求1所述的一种通过自定义100G接口实现数据传输的方法，其特征在于，（4）中的扰码多项式为1+x+x³+x¹²+x¹⁶，对（3）中align marker的前6个字节即F6-F6-F6-28-28-ch_num不加扰，第7和第8字节为初始加扰字节，扰码初始值为FFFF。

5.根据权利要求1所述的一种通过自定义100G接口实现数据传输的方法，其特征在于，（5）中所述的10路10G信号按固定位置排放在各lane的BLOCK具体为：

每个时钟周期4根lane共传输4个BLOCK，从上到下定义为BLOCK0、BLOCK1、BLOCK2、BLOCK3，待装载的10G信号以valid+data方式表示，

即数据是否有效+数据内容，data为32bit，则BLOCK0的装载为valid0-data0[31:16]-valid0-data0[15:0]–valid1-data1[31:16]-valid1-data1[15:0]-valid2-data2[31:16]，可以看出BLOCK0共装载85bit，其中的valid为1bit，每个32bit的数据data使用2个重复的valid进行标识，目的是凑整85b的BLOCK宽度，valid和data后面的数字0、1、2表示不同的10G信号，同样的装载方法，其他的10G信号依次装载在BLOCK1中为valid2-data2[15:0]-valid3-data3[31:16]–valid3-data3[15:0]-valid4-data4[31:16]-valid4-data4[15:0]，

装载在BLOCK2中为valid5-data5[31:16]-valid5-data5[15:0] –valid6-data6[31:16]-valid6-data6[15:0]-valid7-data7[31:16]，装载在BLOCK3中为valid7-data7[15:0]-valid8-data8[31:16] –valid8-data8[15:0]-valid9-data9[31:16]-valid9-data9[15:0]，通过这样的装载方式方便的将10路不同的10G信号承载到100G接口传输。