CN114446864A - 一种铜电极结构及其制作方法 - Google Patents

一种铜电极结构及其制作方法 Download PDF

Info

Publication number
CN114446864A
CN114446864A CN202011191551.2A CN202011191551A CN114446864A CN 114446864 A CN114446864 A CN 114446864A CN 202011191551 A CN202011191551 A CN 202011191551A CN 114446864 A CN114446864 A CN 114446864A
Authority
CN
China
Prior art keywords
substrate
copper
layer
glue
glue layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011191551.2A
Other languages
English (en)
Inventor
潘远杰
周祖源
薛兴涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202011191551.2A priority Critical patent/CN114446864A/zh
Publication of CN114446864A publication Critical patent/CN114446864A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种铜电极结构及其制作方法，结构包括带有TSV深孔的基底，所述TSV深孔中具有铜填充柱，所述铜填充柱和基底的接触界面具有氧化物隔离层，所述基底的第一侧通过胶层键合在基板上，所述铜填充柱凸出于所述基底，所述基底第二侧覆盖有PI绝缘胶层，所述PI绝缘胶层上覆盖有PI光刻胶层，所述PI光刻胶层具有显露所述铜填充柱的显影区域，所述显影区域形成有镀铜电极，所述镀铜电极上形成有金属凸块。该方案获得PI绝缘胶层，有效的避免应力破裂并形成良好的侧壁覆盖形态，工艺过程显著降低成本并提高良率。

Description

一种铜电极结构及其制作方法
技术领域
本发明属于半导体先进封装技术领域，特别是涉及一种铜电极结构的制作方法。
背景技术
封装技术是集成电路发展的重要组成部分，其主要功能是完成配电，信号分配，散热和保护。先进封装技术对突破晶圆制造极限尺寸障碍，延续摩尔定律具有重要意义。伴随着集成电路技术的迅速发展以及芯片性能的不断提高，人们对相应的封装技术也提出越来越高的要求，创新封装互连密度持续增加且封装厚度不断减小。自2010年以来，诸如晶圆级封装(WLP)，硅通孔(TSV)，2.5D转接板，3DIC，扇出等中间封装技术的出现，大大提高了先进封装技术的水平。当前，随着摩尔定律的放慢，封装技术已经成为一种小型化，多功能，降低功耗，提高电子产品带宽的重要手段。先进封装技术正朝着系统集成，高速，高频和3D方向发展。
2.5D转接板封装技术具有性能好，容量大，良率高等优点，通过露铜工艺制作铜电极结构是2.5D转接板封装技术中的重要过程，该过程需要在减薄的硅片表面形成绝缘层。目前，使用硅化学机械抛光(CMP)，硅蚀刻，氮化物/氧化物CVD，氧化物CMP来获得最终的绝缘层。该过程很复杂，并且处理机很昂贵。另外，氮化硅和氧化硅的膜应力较大，这导致硅晶片局部破裂的风险，影响工艺稳定性，降低良率。因此，减少绝缘层应力破裂并实现侧壁良好覆盖是2.5D转接板封装技术制作铜电极结构的难点，也是提升封装产品质量竞争力的关键。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种铜电极结构的制作方法，用于解决现有技术中绝缘层应力破裂以及侧壁覆盖不良的问题。
为实现上述目的及其他相关目的，本发明提供一种铜电极结构的制作方法，包括步骤：
1)提供一个键合结构，包括基板和通过胶层键合在基板上带有铜填充柱TSV深孔的基底，所述铜填充柱和基底接触界面具有氧化物隔离层，所述基底的第一侧键合在胶层上，将基底背离基板的第二侧减薄，露出基底第二侧的TSV深孔中的铜顶面；
2)对所述基底的第二侧进行化学刻蚀，使得所述TSV深孔中的铜填充柱凸出于所述基底；
3)在所述基底的第二侧覆盖PI绝缘胶层；
4)磨削PI绝缘胶层以露出铜填充柱的顶面；
5)在所述PI绝缘胶层上覆盖PI光刻胶层，经过曝光显影露出TSV深孔中的铜填充柱的顶面，在所述显影区域露出的铜填充柱顶面上镀铜，形成铜电极，在铜电极上形成金属凸块。
可选地，所述基板包括玻璃基板、金属基板、半导体基板、聚合物基板以及陶瓷基板中的一种；所述基底为硅基底、碳化硅基底以及氮化硅基底中的一种。
可选地，所述基底与所述基板通过胶层键合，所述胶层包括PI胶、PVB胶、EVA胶中的一种，所述键合的方法包括压缩成型、传递模塑成型、液封成型、塑封工艺、真空层压工艺中的一种。
可选地，步骤1)所述减薄的方式为机械减薄。
可选地，所述覆盖PI绝缘胶层的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型以及旋涂成型中的一种；所述覆盖PI光刻胶层方法包括刮涂法及旋涂法中的一种。
可选地，所述镀铜的方法包括化学镀法、电镀法中的一种。
可选地，所述金属凸块包括锡焊料、银焊料以及金锡合金焊料中的一种。
本发明还提供一种铜电极结构，结构包括：
带有TSV深孔的基底，所述TSV深孔中具有铜填充柱，所述铜填充柱和基底的接触界面具有氧化物隔离层，所述基底的第一侧通过胶层键合在基板上，所述铜填充柱凸出于所述基底，所述基底第二侧覆盖有PI绝缘胶层，所述PI绝缘胶层上覆盖有PI光刻胶层，所述PI光刻胶层具有显露所述铜填充柱的显影区域，所述显影区域形成有镀铜电极，所述镀铜电极上形成有金属凸块。
可选地，所述显影区域为漏斗形。
如上所述，本发明的一种铜电极结构及其制作方法，具有以下有益效果：通过PI涂层、曝光、显影工艺获得绝缘层，有效的避免应力破裂并形成良好的侧壁覆盖形态，工艺过程显著降低成本并提高良率。
附图说明
图1-5显示为现有铜电极结构的制作方法各步骤所呈现结构示意图。
图6-10显示为本发明的一种铜电极结构的制作方法各步骤所呈现结构示意图，其中，图10显示为本发明的一种铜电极结构的制作方法完成后得到一种铜电极结构示意图。
图11显示为一种铜电极结构的制作方法流程图。
元件标号说明：
100 键合结构
101 基板
102 胶层
103 基底
104 铜填充柱
105 氧化物隔离层
200 SiN/SiO2绝缘层
300 PI光刻胶层
400 铜电极
500 金属凸块
600 PI绝缘胶层
S1～S5 步骤
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易的了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明精神下进行各种修饰或改变。
参阅图1～11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可以为一种随意的改变，且其组件的布局也可能更为复杂。
现有铜电极结构的制作方法如图1～5所示：
如图1所示，首先提供一个键合结构100，包括基板101和通过胶层102键合在基板101上带有铜填充柱104填充TSV深孔的基底103，铜填充柱104和基底103接触界面有一层氧化物隔离层105，基底103上TSV深孔开口的第一侧键合在胶层102上，将基底103背离基板101的第二侧减薄，露出基底103第二侧TSV深孔中的铜填充柱104顶面。基板101包括玻璃基板、金属基板、半导体基板、聚合物基板以及陶瓷基板中的一种。基底103为硅基底、碳化硅基底以及氮化硅基底中的一种。胶层102可以是PI胶、PVB胶、EVA胶中的一种。键合的方法可以是压缩成型、传递模塑成型、液封成型、塑封工艺、真空层压工艺中的一种。减薄的方式为机械减薄。
如图2所示，接着将基底103第二侧进行化学刻蚀，使得所述TSV深孔中的铜填充柱104凸出于所述基底。
如图3所示，接着在所述基底103的第二侧化学气相沉积SiN/SiO2绝缘层200。
如图4所示，接着对SiN/SiO2绝缘层200进行化学机械研磨，露出TSV深孔中的铜填充柱104顶面。
如图5所示，接着在SiN/SiO2绝缘层200上覆盖PI光刻胶层300，经过曝光显影露出TSV深孔中的铜填充柱104顶面，在显影区域露出的铜填充柱104顶面上镀铜，形成铜电极400，在铜电极400上形成金属凸块500。
该方法使用SiN/SiO2膜作为绝缘层，膜应力很大，容易使粘合片在随后的过程中破裂，且工艺过程涉及到CVD和氧化物CMP，设备昂贵且生产成本高。
本实施例提供一种铜电极结构的制作方法，步骤流程如图11所示。铜电极结构的制作方法具体过程如图6～10所示，包括以下步骤：
如图6所示，首先提供一个键合结构100，包括基板101和通过胶层102键合在基板101上带有铜填充柱104填充TSV深孔的基底103，铜填充柱104和基底103接触界面有一层氧化物隔离层105，所述基底103上TSV深孔开口的第一侧键合在胶层102上，将基底103背离基板101的第二侧减薄，露出基底103第二侧TSV深孔中的铜填充柱104顶面。基板101包括玻璃基板、金属基板、半导体基板、聚合物基板以及陶瓷基板中的一种。基底103为硅基底、碳化硅基底以及氮化硅基底中的一种。胶层102可以是PI胶、PVB胶、EVA胶中的一种。键合的方法可以是压缩成型、传递模塑成型、液封成型、塑封工艺、真空层压工艺中的一种。减薄的方式为机械减薄。
如图7所示，接着将基底103第二侧进行化学刻蚀，即浸泡在一定的化学试剂或试剂溶液中，与化学试剂发生化学反应溶解减薄，使得所述TSV深孔中的铜填充柱104凸出于所述基底。
如图8所示，接着所述基底103的第二侧覆盖PI绝缘胶层600，覆盖PI绝缘胶层的方法可以是塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型以及旋涂成型。
如图9所示，接着磨削PI绝缘胶层600露出铜填充柱104顶面，磨削方式为机械磨削。
如图10所示，接着在PI绝缘胶层600覆盖PI光刻胶层300，经过曝光显影露出TSV深孔中的铜填充柱104顶面，在显影区域露出的铜填充柱104顶面上镀铜，形成铜电极400，在铜电极400上形成金属凸块500。覆盖PI光刻胶层方法可以是刮涂法，旋涂法，丝网印刷法中的一种。镀铜电极400的方法包括化学镀法或电镀法。金属凸块500可以是锡焊料，银焊料，以及金锡合金焊料中的一种。所述显影区域为漏斗形，该漏斗形的顶面尺寸大于底面尺寸，可以将面积较小的铜填充柱104等效放大，以利于金属凸块500的制作以及后续与其他电子设备的连接。
如图10所示，本实施例还提供一种铜电极结构的制作方法后得到的铜电极结构，结构包括：带有TSV深孔的基底103，所述TSV深孔中具有铜填充柱104，所述铜填充柱104和基底103的接触界面具有氧化物隔离层105，所述基底103的第一侧通过胶层102键合在基板101上，所述铜填充柱104凸出于所述基底103，所述基底103第二侧覆盖有PI绝缘胶层300，所述铜填充柱104的顶面显露于所述PI绝缘胶层300，所述PI绝缘胶层300上覆盖有PI光刻胶层600，所述PI光刻胶层600具有显露所述铜填充柱104的显影区域，所述显影区域可以是漏斗形，显影区域形成有镀铜电极400，所述镀铜电极400上形成有金属凸块500，通过铜电极400和金属凸块500实现电性引出。所述显影区域为漏斗形，该漏斗形的顶面尺寸大于底面尺寸，可以将面积较小的铜填充柱104等效放大，以利于金属凸块500的制作以及后续与其他电子设备的连接。
综上所述，本发明通过PI涂层、曝光、显影工艺获得绝缘层，有效的避免应力破裂并形成良好的侧壁覆盖形态，工艺过程省去了CMP和CVD过程，显著降低成本并提高良率。所以，本发明有效克服了现有技术中的缺点而具有高度的产业价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种铜电极结构的制作方法，其特征在于，包括步骤：
1)提供一键合结构，包括基板和通过胶层键合在基板上带有铜填充柱TSV深孔的基底，所述铜填充柱和基底接触界面具有氧化物隔离层，所述基底的第一侧键合在胶层上，将基底背离基板的第二侧减薄，露出基底第二侧的TSV深孔中的铜顶面；
2)对所述基底的第二侧进行化学刻蚀，使得所述TSV深孔中的铜填充柱凸出于所述基底；
3)在所述基底的第二侧覆盖PI绝缘胶层；
4)磨削所述PI绝缘胶层以露出铜填充柱的顶面；
5)在所述PI绝缘胶层上覆盖PI光刻胶层，经过曝光显影露出TSV深孔中的铜填充柱的顶面，在所述显影区域露出的铜填充柱顶面上镀铜，形成铜电极，在铜电极上形成金属凸块。
2.根据权利要求1所述的铜电极结构的制作方法，其特征在于：所述基板包括玻璃基板、金属基板、半导体基板、聚合物基板以及陶瓷基板中的一种；所述基底为硅基底、碳化硅基底以及氮化硅基底中的一种。
3.根据权利要求1所述的铜电极结构的制作方法，其特征在于：所述基底与所述基板通过胶层键合，所述胶层包括PI胶、PVB胶、EVA胶中的一种，所述键合的方法包括压缩成型、传递模塑成型、液封成型、塑封工艺、真空层压工艺中的一种。
4.根据权利要求1所述的铜电极结构的制作方法，其特征在于：步骤1)所述减薄的方式为机械减薄。
5.根据权利要求1所述的铜电极结构的制作方法，其特征在于：所述覆盖PI绝缘胶层的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型以及旋涂成型中的一种；所述覆盖PI光刻胶层方法包括刮涂法及旋涂法中的一种。
6.根据权利要求1所述的铜电极结构的制作方法，其特征在于：所述镀铜的方法包括化学镀法、电镀法中的一种。
7.根据权利要求1所述的铜电极结构的制作方法，其特征在于：所述金属凸块包括锡焊料、银焊料以及金锡合金焊料中的一种。
8.一种铜电极结构，其特征在于，包括：带有TSV深孔的基底，所述TSV深孔中具有铜填充柱，所述铜填充柱和基底的接触界面具有氧化物隔离层，所述基底的第一侧通过胶层键合在基板上，所述铜填充柱凸出于所述基底，所述基底第二侧覆盖有PI绝缘胶层，所述PI绝缘胶层上覆盖有PI光刻胶层，所述PI光刻胶层具有显露所述铜填充柱的显影区域，所述显影区域形成有镀铜电极，所述镀铜电极上形成有金属凸块。
9.根据权利要求8所述的铜电极结构，其特征在于：所述基板包括玻璃基板、金属基板、半导体基板、聚合物基板以及陶瓷基板中的一种，所述基底与所述基板通过胶层键合，所述胶层包括PI胶、PVB胶、EVA胶中的一种。
10.根据权利要求8所述的铜电极结构，其特征在于：所述显影区域为漏斗形。
CN202011191551.2A 2020-10-30 2020-10-30 一种铜电极结构及其制作方法 Pending CN114446864A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011191551.2A CN114446864A (zh) 2020-10-30 2020-10-30 一种铜电极结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011191551.2A CN114446864A (zh) 2020-10-30 2020-10-30 一种铜电极结构及其制作方法

Publications (1)

Publication Number Publication Date
CN114446864A true CN114446864A (zh) 2022-05-06

Family

ID=81357176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011191551.2A Pending CN114446864A (zh) 2020-10-30 2020-10-30 一种铜电极结构及其制作方法

Country Status (1)

Country Link
CN (1) CN114446864A (zh)

Similar Documents

Publication Publication Date Title
CN101483149B (zh) 一种硅通孔互连结构的制备方法
TWI707408B (zh) 天線整合式封裝結構及其製造方法
JP5099377B2 (ja) 配線基板製造方法
US8390125B2 (en) Through-silicon via formed with a post passivation interconnect structure
US9275933B2 (en) Semiconductor device
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN102347298A (zh) 基板上的凸块结构与其形成方法
JP2006019433A (ja) 半導体装置およびその製造方法
TW201917865A (zh) 高速傳輸互連訊號之半導體結構及其製造方法
TWI700802B (zh) 射頻電子整合封裝結構及其製法
TW201635449A (zh) 電子封裝件及其製法與基板結構
US9184113B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
CN104465505A (zh) 扇出晶圆封装方法
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN212907716U (zh) 一种铜电极结构
JP5171726B2 (ja) 半導体装置
CN213816140U (zh) 一种铜电极结构
CN114446864A (zh) 一种铜电极结构及其制作方法
CN114446867A (zh) 一种铜电极结构及其制作方法
CN210692485U (zh) 天线封装结构
CN209804636U (zh) 半导体封装结构
CN113629019A (zh) 一种毫米波封装结构及其制备方法
WO2021114140A1 (zh) 滤波芯片封装方法及封装结构
CN111490025B (zh) 电子封装件及其封装基板与制法
CN113629020A (zh) 一种毫米波封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination