CN114446257A - 显示装置的驱动补偿方法及显示设备 - Google Patents

Abstract

本申请涉及一种显示装置的驱动补偿方法及显示设备，显示装置的驱动补偿方法通过获取开关电路待导通的目标数据线的剩余电压，然后根据剩余电压对驱动电路待输出的驱动电压进行电压补偿，以使显示装置对目标子像素进行充电时，目标数据线的电压满足目标数据电压，如此在进行栅极线的切换时，即使数据线存在电压残留，也可使待点亮的子像素达到期望亮度，从而改善因为垂直线亮度不均而导致的竖纹问题。

Description

显示装置的驱动补偿方法及显示设备

技术领域

本申请涉及显示技术领域，特别是涉及一种显示装置的驱动补偿方法及显示设备。

背景技术

薄膜晶体管液晶显示器件(TFT-LCD)包括配备有多条栅线和多条数据线的液晶显示面板，其驱动包括：栅线驱动由输入栅极信号驱动，数据线驱动由输入像素电压的源极电路驱动。根据驱动方式的不同，液晶显示装置的像素结构可分为：单栅极驱动、双栅极驱动、三栅极驱动等类型。其中，双栅极驱动的像素结构为：三种颜色的子像素共同被两个栅极驱动，且相邻两个子像素共用同一条数据线，如此源极线减半，而栅极线将加倍，由于源极设计相比于栅极设计需要更多的成本以及功耗，所以双栅极显示小了一半的硬件驱动成本和功耗。

然而现有的双栅极显示面板由于子像素公用源极线，无法做到最优显示质量，反而由于其结构问题带来严重的竖纹。

发明内容

基于此，有必要针对上述技术问题，提供一种能够改善双栅极显示面板竖纹问题的驱动补偿方法及显示设备。

一种显示装置的驱动补偿方法，所述显示装置包括驱动电路、与所述驱动电路连接的开关电路及至少一行呈阵列排布的多个像素单元，所述像素单元包括多个在行方向上阵列排布的子像素，同一行方向上各所述子像素分别交替连接至第一栅极线和第二栅极线，连接不同栅极线的相邻两列所述子像素连接至同一数据线，所述开关电路与多个数据线连接，所述开关电路用于选通所述多个数据线中的目标数据线，并将所述驱动电路输出的驱动电压输出至所述目标数据线；所述驱动补偿方法包括：

获取所述开关电路待导通的目标数据线的剩余电压；

根据所述剩余电压对所述驱动电路待输出的驱动电压进行电压补偿，以使所述显示装置对目标子像素进行充电时，所述目标数据线的电压满足目标数据电压，其中所述目标子像素为当前充电时刻待充电的所述子像素。

在其中一个实施例中，所述获取所述开关电路待导通的目标数据线的剩余电压包括：

获取所述目标数据线的上一断开时刻与所述当前充电时刻之间的时间差；

获取所述目标数据线在所述上一断开时刻的灰阶电压；

根据所述时间差和所述灰阶电压获取所述剩余电压。

在其中一个实施例中，同一行方向上连接至所述第一栅极线的各所述子像素为上半行子像素，连接至所述第二栅极线的各所述子像素为下半行子像素，其中所述第一栅极线先于所述第二栅极线导通；其中，所述目标子像素为所述下半行子像素。

在其中一个实施例中，所述获取所述开关电路待导通的目标数据线的剩余电压之前，所述方法还包括：

获取在前一半行子像素充电过程中已导通的各所述目标数据线的第一导通顺序，所述前一半行子像素为上一条被导通的栅极线所连接的所述子像素；

根据所述第一导通顺序确定当前半行子像素充电过程中各待导通的所述目标数据线的第二导通顺序，所述当前半行子像素为当前待导通的栅极线所连接的所述子像素；

所述第二导通顺序不同于所述第一导通顺序。

在其中一个实施例中，同一行方向上连接至所述第一栅极线的各所述子像素为上半行子像素，连接至所述第二栅极线的各所述子像素为下半行子像素，其中所述第一栅极线先于所述第二栅极线导通；其中，所述当前半行子像素为所述上半行子像素。

在其中一个实施例中，所述当前半行子像素为所述显示装置在当前帧子像素的充电进程中，第一个待充电的所述子像素。

在其中一个实施例中，所述方法还包括：

获取所述显示装置在上一帧充电进程中对目标行子像素进行充电时，连接所述目标行子像素的两路栅极线的第三导通顺序，所述目标行子像素为所述当前帧待充电的行方向上的子像素；

根据所述第三导通顺序确定所述目标行子像素的栅极线的第四导通顺序，以对所述目标行子像素进行充电，所述第四导通顺序不同于所述第三导通顺序。

一种显示设备，包括：

显示装置，包括驱动电路、与所述驱动电路连接的开关电路及至少一行呈阵列排布的多个像素单元，所述像素单元包括多个在行方向上阵列排布的子像素，同一行方向上各所述子像素分别交替连接至第一栅极线和第二栅极线，连接不同栅极线的相邻两列所述子像素连接至同一数据线，所述开关电路与多个数据线连接，所述开关电路用于选通所述多个数据线中的目标数据线，并将所述驱动电路输出的驱动电压输出至所述目标数据线；

驱动补偿电路，用于获取所述开关电路待导通的目标数据线的剩余电压；根据所述剩余电压对所述驱动电路待输出的驱动电压进行电压补偿，以使所述显示装置对目标子像素进行充电时，所述目标数据线的电压满足目标数据电压，其中所述目标子像素为当前充电时刻待充电的所述子像素。

在其中一个实施例中，所述驱动电路包括第一输出端和第二输出端，所述第一输出端用于输出第一极性驱动电压，所述第二输出端用于输出第二极性驱动电压；

所述开关电路包括多个开关单元，每个所述开关单元被配置有四个连接端，其中第一连接端和第二连接端分别一一对应连接至相邻两路所述数据线，第三连接端连接至所述第一输出端，第四连接端连接至所述第二输出端；

其中，所述显示装置还用于控制所述开关单元导通所述第一连接端与所述第三连接端之间的导电通路以及所述第二连接端与所述第四连接端之间的导电通路，或导通所述第一连接端与所述第四连接端之间的导电通路以及所述第二连接端与所述第三连接端之间的导电通路。

在其中一个实施例中，每个所述开关单元包括：

第一开关元件、第二开关元件、第三开关元件和第四开关元件，所述第一开关元件的第一端和所述第二开关元件的第一连接端共连接，以作为所述第一连接端，所述第三开关元件的第一端和所述第四开关元件的第一端共连接，以作为所述第二连接端，所述第一开关元件的第二端与所述第三开关元件的第二端共连接，以作为所述第三连接端，所述第二开关元件的第二端和所述第四开关元件的第二端共连接，以作为所述第四连接端。

上述显示装置的驱动补偿方法及显示设备，通过获取开关电路待导通的目标数据线的剩余电压，然后根据剩余电压对驱动电路待输出的驱动电压进行电压补偿，以使显示装置对目标子像素进行充电时，目标数据线的电压满足目标数据电压，如此在进行栅极线的切换时，即使数据线存在电压残留，也可使待点亮的子像素达到期望亮度，从而改善因为垂直线亮度不均而导致的竖纹问题。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例中的显示装置的电路结构示意图；

图2为本申请一实施例中的显示装置的驱动补偿方法的流程示意图；

图3为本申请另一实施例中的显示装置的驱动补偿方法的流程示意图；

图4为本申请另一实施例中的显示装置的电路结构示意图；

图5为本申请另一实施例中的显示装置的电路结构示意图；

图6为本申请一实施例中的显示装置的栅极线、开关单元及各子像素的驱动时序图；

图7为本申请另一实施例中的显示装置的栅极线、开关单元及各子像素的驱动时序图；

图8为本申请一实施例中的显示装置在奇偶帧中的栅极线的驱动时序图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

在附图中，为了清楚说明，可以夸大层和区域的尺寸。可以理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接在所述另一层或基底上，或者也可以存在中间层。另外，还可以理解的是，当层被称作“在”两个层“之间”时，该层可以是所述两个层之间的唯一层，或者也可以存在一个或更多个中间层。另外，同样的附图标记始终表示同样的元件。

在下面的实施例中，当层、区域或元件被“连接”时，可以解释为所述层、区域或元件不仅被直接连接还通过置于其间的其他组成元件被连接。例如，当层、区域、元件等被描述为被连接或电连接时，所述层、区域、元件等不仅可以被直接连接或被直接电连接，还可以通过置于其间的另一层、区域、元件等被连接或被电连接。

在下文中，尽管可以使用诸如“第一”、“第二”等这样的术语来描述各种组件，但是这些组件不必须限于上面的术语。上面的术语仅用于将一个组件与另一组件区分开。还将理解的是，以单数形式使用的表达包含复数的表达，除非单数形式的表达在上下文中具有明显不同的含义。

当诸如“……中的至少一种(个)(者)”的表述位于一列元件(元素)之后时，修饰整列元件(元素)，而不是修饰该列中的个别元件(元素)。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。申请文件中使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。

图1为本申请一实施例中的显示装置的结构示意图，如图1所示，显示装置包括驱动电路100、与驱动电路100连接的开关电路200及至少一行呈阵列排布的多个像素单元，像素单元包括多个在行方向上阵列排布的子像素，同一行方向上各子像素分别交替连接至第一栅极线和第二栅极线，连接不同栅极线的相邻两列子像素连接至同一数据线，开关电路200与多个数据线连接，开关电路200用于选通多个数据线中的目标数据线，并将驱动电路100输出的驱动电压输出至目标数据线。

像素单元的行数可为一行或多行，图1示出了两行像素单元的情况，像素单元以图中虚线框绘示出，其中，子像素R11、G11、B11为一个像素单元，子像素R12、G12、B12为一像素单元，以此类推；同一行方向上各子像素分别交替连接至第一栅极线和第二栅极线，例如图1中第一行子像素分别交替连接至栅极线G1和栅极线G2，第二行子像素分别交替连接至栅极线G3和栅极线G4，以此类推；连接不同栅极线的相邻两列子像素连接至同一数据线，例如子像素R11、G11、R12、G12连接至数据线S1，子像素B11、R12、B21、R22连接至数据线S2，以此类推；各数据线连接至开关电路200，进而通过开关电路200选通多个数据线中的至少一路数据线作为目标数据线，以接收驱动电路输出的驱动电压；通过导通目标子像素所在的栅极线和数据线，则可点亮目标子像素。

由于一行子像素分别连接至两路栅极线，在进行行子像素的点亮时，两路栅极线分别先后导通，从而完成同一行的子像素的点亮。以图1中第一行子像素为例，可先导通栅极线G1，然后依次点亮数据线S1和S2、S3和S4、S5和S6，从而实现上半行子像素R11、B11、G12、R13、B13、G14的点亮；然后再导通栅极线G2，然后点亮数据线S1-S6，从而实现下半行子像素G11、R12、B12、G13、R14、B14的点亮，如此实现第一行子像素的点亮。由于两个半行子像素点亮的间隔时间较短，致使在栅极线G1导通并充完电关闭后，数据线仍具有电荷没有放干净，在进行下半行子像素点亮，即栅极线G2导通时，残留的电荷流入下半行子像素中，致使显示的画质不良，假设各个子像素的原始灰阶值一致，理论上整帧显示的是纯色的图像，但是由于上述情况的存在，致使子像素G11灰阶比R11灰阶更大，也即G11比R11更亮，同样，R12比B11更亮，B12比G12更亮……，以至于整帧显示并非纯色，而是存在Vertical mura(垂直线亮度不均)现象，给显示面板造成竖纹缺陷。

对此，本发明实施例提供一种显示装置的驱动补偿方法，该方法包括步骤S110至步骤S120，如图2所示。

步骤S110，获取开关电路200待导通的目标数据线的剩余电压。

可以理解，目标数据线为各数据线中的至少一路，开关电路200分别与各数据线连接，从而可控制各数据线与驱动电路的导通状态，以使驱动电路输出的驱动电压传输至各数据线。驱动电路可包括至少一个输出端。驱动电路的输出端可与目标数据线的路数相关，当目标数据线为一路数据线时，驱动电路可具有一个输出端，以向该路数据线传输驱动电压；当目标数据线为两路数据线时，驱动电路可具有两个输出端，以分别向该两路数据线传输驱动电压，以此类推。

其中，剩余电压可通过在当前充电时刻检测目标数据线上的电压得到，当前充电时刻可为当前准备导通子像素的时刻。

步骤S120，根据剩余电压对驱动电路待输出的驱动电压进行电压补偿，以使显示装置对目标子像素进行充电时，目标数据线的电压满足目标数据电压，其中目标子像素为当前充电时刻待充电的子像素。

可以理解，驱动电路待输出的驱动电压为预先设置，正常情况下，根据该预先设置的驱动电压，可使得子像素达到期望的亮度，而由于残余电压的影响，若仍然采用该预先设置的驱动电压驱动子像素，则可能导致子像素的亮度产生偏差，因此可先获取目标数据线的剩余电压，然后对驱动电路待输出的驱动电压进行电压补偿，使得最终目标数据线的电压满足目标数据电压，其中，目标数据电压为使目标子像素达到期望亮度时的电压，可为预设值，如此即使相邻两路栅极线导通时间间隔短，该两路栅极线所连接的子像素均能达到期望亮度。

其中，剩余电压的值大于或等于0V，在一个实施例中，根据剩余电压对驱动电路待输出的驱动电压进行电压补偿，可为将待输出的驱动电压减去剩余电压，从而得到实际驱动电压值，以该实际驱动电压值作为驱动电路实际待输出的驱动电压的电压值；在另一实施例中，也可根据剩余电压生成补偿电压，以叠加至驱动电路待输出的驱动电压上，以削弱驱动电路待输出的驱动电压，其中，补偿电压与剩余电压的幅值反向。

本发明实施例通过获取开关电路待导通的目标数据线的剩余电压，然后根据剩余电压对驱动电路待输出的驱动电压进行电压补偿，以使显示装置对目标子像素进行充电时，目标数据线的电压满足目标数据电压，如此在进行栅极线的切换时，即使数据线存在电压残留，也可使待点亮的子像素达到期望亮度，从而改善因为垂直线亮度不均而导致的竖纹问题。

在一个实施例中，如图3所示，获取开关电路待导通的目标数据线的剩余电压步骤包括步骤S111和步骤S113。

步骤S111，获取目标数据线的上一断开时刻与当前充电时刻之间的时间差。

以图1中的显示装置为例，假设待点亮的目标子像素为子像素G11，则当前充电时刻待导通的数据线，即目标数据线为数据线S1，待导通的栅极线为G2，数据线S1的上一断开时刻可为子像素R11被点亮而后断开数据线S1的时刻，由于数据线S1在上一断开时刻被断开后，会进行其他数据线的导通，从而完成同一栅极线上的各子像素的点亮，因此数据线S1的上一断开时刻与当前充电时刻存在时间差。

步骤S112，获取目标数据线在上一断开时刻的灰阶电压。

可以理解，目标数据线在上一断开时刻的灰阶电压即为上一断开时刻目标数据线上的电压。

步骤S113，根据时间差和灰阶电压获取剩余电压。

其中，目标数据线上的灰阶电压会随着时间衰减，因此可基于目标数据线的电压衰减率，根据时间差和灰阶电压即可得到衰减后的灰阶电压，即剩余电压。电压衰减率可为预设值。

本发明实施例通过获取时间差和灰阶电压两个参数即可得到剩余电压，方法简单且相比于即时获取目标数据线上的电压，可以避免因数据获取导致的延迟，进而影响驱动电压的补偿。

在一个实施例中，同一行方向上连接至第一栅极线的各子像素为上半行子像素，连接至第二栅极线的各子像素为下半行子像素，其中第一栅极线先于第二栅极线导通；其中，目标子像素为下半行子像素。

举例而言，参考图1所示，图中的第一行子像素分别由栅极线G1和G2分别控制充电，假设栅极线G1先导通，栅极线G2后导通，即栅极线G1为第一栅极线，栅极线G2为第二栅极线，则连接至栅极线G1的子像素R11、B11、G12、R13、B13、G14为上半行子像素，连接至栅极线G2的G11、R12、B12、G13、R14、B14为下半行子像素；同理第二行子像素也可根据栅极线G3和G4的导通顺序被分为上半行子像素和下半行子像素，当像素单元行数为两行以上时，同理以此类推。

其中，目标子像素为下半行子像素，因此获取开关电路待导通的目标数据线的剩余电压，然后根据剩余电压对驱动电路待输出的驱动电压进行电压补偿的驱动补偿方法仅适用于当目标子像素为下半行子像素的情况，即仅对一行子像素中的下半行子像素进行驱动补偿。可以理解，垂直线亮度不均现象主要是由于一行子像素中的下半行子像素与上半行子像素的充电时间间隔较短，残留电压较大导致的，因此垂直线亮度不均现象显著出现在同行子像素中的上下两个半行子像素之间，通过仅对下半行子像素进行驱动补偿，不仅能够有效改善显示面板的竖纹问题，也降低了驱动补偿方法的复杂性，实用性更高。

在一个实施例中，在获取开关电路待导通的目标数据线的剩余电压之前，方法还包括：获取在前一半行子像素充电过程中已导通的各目标数据线的第一导通顺序，前一半行子像素为上一条被导通的栅极线所连接的子像素；然后根据第一导通顺序确定当前半行子像素充电过程中各待导通的目标数据线的第二导通顺序，当前半行子像素为当前待导通的栅极线所连接的子像素；第二导通顺序不同于第一导通顺序。

设同一行子像素被分为两组半行子像素，其中，连接至同一栅极线的子像素为一组半行子像素，以图1中第一行子像素为例，子像素R11、B11、G12、R13、B13、G14为一组半行子像素，G11、R12、B12、G13、R14、B14为另一组半行子像素。举例而言，假设当前待充电的半行子像素为G11、R12、B12、G13、R14、B14，前一充电进程中已充电完成的前一半行子像素为R11、B11、G12、R13、B13、G14，在获取开关电路待导通的目标数据线的剩余电压之前，需先确定当前待充电的半行子像素G11、R12、B12、G13、R14、B14的充电顺序，即其各自对应的数据线S1-S6的导通顺序，从而根据导通顺序选择对应的数据线作为目标数据线。通常，在各半行子像素充电过程中，各目标数据线的导通顺序是相同的，即共用同一导通顺序，如此很容易呈现出垂直线亮度不均的现象，对此，可先获取前一半行子像素R11、B11、G12、R13、B13、G14在充电过程中已导通的各目标数据线的第一导通顺序，然后确定与第一导通顺序不同的第二导通顺序作为当前半行子像素充电过程中各待导通的目标数据线的第二导通顺序，由于数据线上的剩余电压会随着时间衰减，因此通过打散目标数据线的导通顺序可改变目标数据线在导通时刻的剩余电压的大小，从而从人眼视觉上改善vertical mura的现象。

在一个实施例中，各数据线中可存在至少两个数据线同时导通，即每次导通时的目标数据线包括两路数据线，例如数据线S1和数据线S2同时导通，数据线S3和数据线S4同时导通，以此类推。

在一个实施例中，同一行方向上连接至第一栅极线的各子像素为上半行子像素，连接至第二栅极线的各子像素为下半行子像素，其中第一栅极线先于第二栅极线导通；其中，当前半行子像素为上半行子像素。

可以理解，当前半行子像素为上半行子像素，因此获取第一导通顺序并根据第一导通顺序获取当前半行子像素充电过程中各待导通的目标数据线的第二导通顺序的方法步骤仅适用于当当前半行子像素为上半行子像素的情况，而同一行子像素中的下半行子像素的导通顺序可默认为按照上半行子像素的导通顺序，如此则可实现在各行子像素的充电进程中，各目标数据线的导通顺序按行调整，如此，不仅能够有效改善显示面板的竖纹问题，也简化了方法的复杂性，实用性更高。

在一个实施例中，当前半行子像素为显示装置在当前帧子像素的充电进程中，第一个待充电的子像素。

可以理解，显示装置的子像素按帧进行显示刷新，若当前半行子像素为当前帧子像素的充电进程中第一个待充电的子像素，则获取第一导通顺序并根据第一导通顺序获取当前半行子像素充电过程中各待导通的目标数据线的第二导通顺序的方法步骤仅适用于当当前半行子像素为当前帧子像素的充电进程中第一个待充电的子像素的情况，如此则可实现在各行子像素的充电进程中，各目标数据线的导通顺序按帧调整，如此，不仅能够在显示装置的整个显示进程中改善显示面板的竖纹问题，也简化了方法的复杂性，实用性更高。

在一个实施例中，方法还包括：获取显示装置在上一帧充电进程中对目标行子像素进行充电时，连接目标行子像素的两路栅极线的第三导通顺序，目标行子像素为当前帧待充电的行方向上的子像素；然后根据第三导通顺序确定目标行子像素的栅极线的第四导通顺序，以对目标行子像素进行充电，第四导通顺序不同于第三导通顺序。

可以理解，显示装置在显示时，是按帧进行显示刷新，以在当前帧显示中待充电的一行子像素为目标行子像素，由于目标行子像素分别连接了两路栅极线，该目标行子像素的充电需要先后导通该两路栅极线，通常情况下，在各帧显示中，同一目标行子像素的两路栅极线的导通顺序是相同的，例如图1的第一行子像素，在各帧显示中其栅极线导通顺序均为先导通G1，后导通G2，如此，在每帧显示中，由于剩余电压的影响，连接栅极线G2的半行子像素的亮度均会大于连接栅极线G1的半行子像素的亮度，对此，本发明实施例通过获取目标行子像素在上一帧充电进程中的两路栅极线的第三导通顺序，然后以不同于第三导通顺序的第四导通顺序作为目标行子像素两路栅极线在当前帧充电进程中的导通顺序，实现两路栅极线在奇偶帧充电进程中导通顺序的差异，如此使得奇偶帧子像素补偿互补，在整个显示进程中改善mura现象。

例如，以图1中的子像素R11和G11的充电为例，可在奇数帧中先开启栅极线G1，数据线S1对子像素R11充电，充电完毕关闭栅极线G1，而后开启栅极线G2，数据线S1对子像素G11充电，由于数据线S1上剩余电压的影响，在对G11充电时，会叠加额外的剩余电压；在偶数帧中先开启栅极线G2，数据线S1对子像素G11充电，充电完毕关闭栅极线G2；而后开启栅极线G1，数据线S1对子像素R11充电，由于数据线S1上剩余电压的影响，在对R11充电时，会叠加额外的剩余电压，如此在一轮奇偶帧充电进程中，同一行子像素中连接同一数据线的两个子像素实现了剩余电压互补，在整个显示进程中减轻了mura现象。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，附图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

本发明实施例还提供一种显示设备，包括显示装置和驱动补偿电路(未示出)，显示装置包括驱动电路100、与驱动电路100连接的开关电路200及至少一行呈阵列排布的多个像素单元，如图1所示，像素单元包括多个在行方向上阵列排布的子像素，同一行方向上各子像素分别交替连接至第一栅极线和第二栅极线，连接不同栅极线的相邻两列子像素连接至同一数据线，开关电路200与多个数据线连接，开关电路200用于选通多个数据线中的目标数据线，并将驱动电路100输出的驱动电压输出至目标数据线；驱动补偿电路用于获取开关电路200待导通的目标数据线的剩余电压，然后根据剩余电压对驱动电路待输出的驱动电压进行电压补偿，以使显示装置对目标子像素进行充电时，目标数据线的电压满足目标数据电压，其中目标子像素为当前充电时刻待充电的子像素。

显示装置和驱动补偿电路的具体工作原理及效果可参考上述实施例，此处不进行赘述。

在一个实施例中，如图4所示，驱动电路包括第一输出端p和第二输出端q，第一输出端用于输出第一极性驱动电压，第二输出端用于输出第二极性驱动电压，开关电路200包括多个开关单元(例如图4中的开关单元201、开关单元202、开关单元203)，每个开关单元被配置有四个连接端，其中第一连接端a和第二连接端b分别一一对应连接至相邻两路数据线，第三连接端c连接至第一输出端p，第四连接端d连接至第二输出端q，显示装置还用于控制开关单元导通第一连接端a与第三连接端c之间的导电通路以及第二连接端b与第四连接端d之间的导电通路，或导通第一连接端a与第四连接端d之间的导电通路以及第二连接端b与第三连接端c之间的导电通路。

可以理解，在充电过程中，多个开关单元可择一导通，即驱动电路每次输出的第一极性驱动电压和第二极性驱动电压仅一一对应输出至两路数据线中。当一个开关单元导通并对子像素充电完成后，则关闭该开关单元，并开启另一开关单元，以向其他两路数据线提供驱动电压，如此重复，以对各子像素进行充电。

在一个实施例中，如图5所示，每个开关单元包括第一开关元件、第二开关元件、第三开关元件和第四开关元件，第一开关元件的第一端和第二开关元件的第一连接端共连接，以作为第一连接端a，第三开关元件的第一端和第四开关元件的第一端共连接，以作为第二连接端b，第一开关元件的第二端与第三开关元件的第二端共连接，以作为第三连接端c，第二开关元件的第二端和第四开关元件的第二端共连接，以作为第四连接端d。

举例而言，如图5所示，开关单元201可包括第一开关元件SW1_PA、第二开关元件SW1_NA、第三开关元件SW1_PB、第四开关元件SW1_NB；开关单元202包括第一开关元件SW2_PA、第二开关元件SW2_NA、第三开关元件SW2_PB、第四开关元件SW2_NB；开关单元203包括第一开关元件SW3_PA、第二开关元件SW3_NA、第三开关元件SW3_PB、第四开关元件SW3_NB，各开关元件可为场效应管，其第一端和第二端可为漏极和源极中的一者，通过控制场效应管的栅极，则可导通场效应管的漏极和源极。

在一个实施例中，如图5所示，驱动电路包括第一极性锁存单元102和第一放大单元101，以及第二极性锁存单元104和第二放大单元103，第一极性锁存单元102与源极控制电路300连接，并通过第一放大单元101与第三连接端c连接；第二极性锁存单元104与源极控制电路300连接，并通过第二放大单元103与第四连接端d连接。其中，源极控制电路300用于输出第一极性驱动电压DSH_UP_DTA和第二极性驱动电压DSH_DN_DTA，以分别传输至第一极性锁存单元102和第二极性锁存单元104进行锁存，然后第一极性锁存单元102和第二极性锁存单元104分别根据预设的移位时钟将驱动电压输送至第一放大单元101和第二放大单元103，以分别对第一极性驱动电压DSH_UP_DTA和第二极性驱动电压DSH_DN_DTA进行信号放大，进而传输至数据线。

通过控制各开关元件的导通与断开，可向对应的数据线传输第一极性驱动电压DSH_UP_DTA或第二极性驱动电压DSH_DN_DTA，在一个实施例中，相邻两个数据线所接收的驱动电压极性相反。

在一个实施例中，如图5所示，驱动补偿电路400可与源极控制电路300连接，驱动补偿电路400对所述驱动电路待输出的驱动电压进行电压补偿，可为驱动补偿电路400控制源极控制电路300对预设输出的第一极性驱动电压DSH_UP_DTA和第二极性驱动电压DSH_DN_DTA进行修正，进而传输至驱动电路100。

在一个实施例中，可通过源极控制电路生成并输出栅极导通时序信号，以控制各场效应管按照特定时序导通或断开漏极和源极之间的导电通路。

举例而言，设显示装置原驱动时序如图6所示，其中，T1为先后开启的两栅极线的开启时间差，在第一行的前半行时间里，栅极线G1打开：

第1组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW1打开(具体为SW1_PA和SW1_NB打开，以下描述类似)，第一放大单元输出第一极性驱动电压DSH_UP_DTA给R11充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给B11充电；充电完毕后SW1关闭；

第2组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW2打开(具体指SW2_PA和SW2_NB打开，以下描述类似)，第一放大单元输出第一极性驱动电压DSH_UP_DTA给G12充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给R13充电；充电完毕后SW2关闭；

第3组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW3打开(具体指SW3_PA和SW3_NB打开，以下描述类似)，第一放大单元输出第一极性驱动电压DSH_UP_DTA给B13充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给G14充电；

在第一行的后半行时间里，栅极线G2打开：

第1组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW1打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给G11充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给R12充电；充电完毕后SW1关闭；

第2组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW2打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给B12充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给G13充电；充电完毕后SW2关闭；

第3组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW3打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给R14充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给B14充电；

在第二行的前半行时间里，栅极线G3打开：

第1组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW1打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给R21充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给B21充电；充电完毕后SW1关闭；

第2组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW2打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给G22充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给R23充电；充电完毕后SW2关闭；

第3组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW3打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给B23充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给G24充电；

在第二行的后半行时间里，栅极线G4打开：

第1组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW1打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给G21充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给R22充电；充电完毕后SW1关闭；

第2组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW2打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给B22充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给G23充电；充电完毕后SW2关闭；

第3组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW3打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给R24充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给B24充电；

固定此种驱动时序方式，若同一行子像素中，上半行子像素存在剩余电压，则会导致下半行子像素比上半行子像素灰阶值更大，从而导致vertical mura现象，对此，可按照半行调整SW1、SW2和SW3时序，即相邻半行子像素之间SW1、SW2和SW3时序不同，例如显示装置的驱动控制时序可设置为如图7所示：

在第一行的前半行时间里，栅极线G1打开：

第1组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW1打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给R11充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给B11充电；充电完毕后SW1关闭；

第2组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW2打开(具体指SW2_PA和SW2_NB打开，以下描述类似)，第一放大单元输出第一极性驱动电压DSH_UP_DTA给G12充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给R13充电；充电完毕后SW2关闭；

第3组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW3打开(具体指SW3_PA和SW3_NB打开，以下描述类似)，第一放大单元输出第一极性驱动电压DSH_UP_DTA给B13充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给G14充电；

至此，G1的子像素充电完成，可根据当前行的灰阶值，充电时间和数据线的电特性计算每条数据线需要补偿的灰阶电压，以对下一半行做数据补偿。

在第一行的后半行时间里，栅极线G2打开，

第1组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW2打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给B12充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给G13充电；充电完毕后SW2关闭；

第2组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW3打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给R14充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给B14充电；

第3组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW1打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给G11充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给R12充电；充电完毕后SW1关闭。

至此，G2的子像素充电完成，根据当前行的灰阶值，充电时间和数据线的电特性计算每条数据线需要补偿的灰阶值SUB_PIX_OFFSET，以备下一半行做source补偿。

在第二行的前半行时间里，栅极线G3打开：

第1组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW3打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给B23充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给G24充电；

第2组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW1打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给R21充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给B21充电；充电完毕后SW1关闭；

第3组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW2打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给G22充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给R23充电；充电完毕后SW2关闭。

至此，G3的子像素充电完成，根据当前行的灰阶值，充电时间和数据线的电特性计算每条数据线需要补偿的灰阶值，以对下一半行做数据补偿。

在第二行的后半行时间里，栅极线G4打开，

第1组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW1打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给G21充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给R22充电；充电完毕后SW1关闭；

第2组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW2打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给B22充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给G23充电；充电完毕后SW2关闭；

第3组第一极性驱动电压DSH_UP_DTA锁存在第一极性锁存单元102，第二极性驱动电压DSH_DN_DTA锁存在第二极性锁存单元104，SW3打开，第一放大单元输出第一极性驱动电压DSH_UP_DTA给R24充电，第二放大单元输出第二极性驱动电压DSH_DN_DTA给B24充电；

上述的充电时序可以将每条数据线上的残余电荷给相应子像素充电顺序在时间上打散，从人眼视觉上改善vertical mura的现象。另外，根据前一半行的灰阶值，充电时间和数据线的电特性，计算下一半行的子像素需要补偿的灰阶值，从而改善由于共用数据线导致的电荷残余的问题。

在一个实施例中，为简化方法复杂性，也可按照行调整SW1、SW2和SW3时序，即同一行子像素的上下半行子像素之间SW1、SW2和SW3时序不同，而不属于同一行的相邻两个半行子像素之间SW1、SW2和SW3时序可以相同；也可按照帧调整SW1、SW2和SW3时序，即同一帧各半行子像素之间SW1、SW2和SW3时序可相同，而不同帧的相邻两个半行子像素之间SW1、SW2和SW3时序不同，以在整个显示时间内减轻竖行的mura现象。

其中，SW1、SW2和SW3之间的时序可包括如下可能：SW1>SW2>SW3；SW1>SW3>SW2；SW2>SW1>SW3；SW2>SW3>SW1；SW3>SW1>SW2；SW3>SW2>SW1。

此外，也可根据奇偶帧，对栅极线G1和栅极线G2，栅极线G3和栅极线G4……栅极线G2n-1和栅极线G2n的扫描时序做调整的方式。如图8所示，奇数帧栅极的时序是栅极线G1、栅极线G2、栅极线G3、栅极线G4……栅极线G2n-1、栅极线G2n。偶数帧时栅极的时序是栅极线G2、栅极线G1、栅极线G4、栅极线G3……栅极线G2n、栅极线G2n-1。可以理解，奇数帧时G1栅极线先开启，开启SW1，第一极性驱动电压DSH_UP_DTA输送到S1对R11实施充电，正如前文所述，S1对R11充完电完毕后关闭G1栅极线，在开启G2栅极线时，SW1开启，第一极性驱动电压DSH_UP_DTA输送到S1对G11实施充电。在G1栅极线、G2栅极线相继开启时，由于S1的放电不及时，留有残余的电荷，从而叠加至G11子像素，子像素G11灰阶值大于R11。

假如在偶数帧时G2栅极线先开启，SW1开启，第一极性驱动电压DSH_UP_DTA输送到S1实现给像素G11充电。同样关闭G2栅极线时，S1线是留有残余电荷，此时开启G1栅极线，开启SW1，第一极性驱动电压DSH_UP_DTA输送到S1对R11实施充电，S1的残留电荷叠加至子像素R11，与奇数帧时子像素G11得到的叠加互补，所以在整个显示时间内减轻了V_line的mura现象。

虽然在文中已经特别描述了显示模块和包括显示模块的显示装置的示例性实施例，但是很多修改和变化对于本领域技术人员将是显而易见的。因此，将理解的是，可除了如文中特别描述的那样以外地实施根据本申请的原理构成的显示模块和包括显示模块的显示装置。本申请还被限定在权利要求及其等同物中。

在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现上述驱动补偿方法的步骤。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述驱动补偿方法的步骤。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种显示装置的驱动补偿方法，其特征在于，所述显示装置包括驱动电路、与所述驱动电路连接的开关电路及至少一行呈阵列排布的多个像素单元，所述像素单元包括多个在行方向上阵列排布的子像素，同一行方向上各所述子像素分别交替连接至第一栅极线和第二栅极线，连接不同栅极线的相邻两列所述子像素连接至同一数据线，所述开关电路与多个数据线连接，所述开关电路用于选通所述多个数据线中的目标数据线，并将所述驱动电路输出的驱动电压输出至所述目标数据线；所述驱动补偿方法包括：

获取所述开关电路待导通的目标数据线的剩余电压；

根据所述剩余电压对所述驱动电路待输出的驱动电压进行电压补偿，以使所述显示装置对目标子像素进行充电时，所述目标数据线的电压满足目标数据电压，其中所述目标子像素为当前充电时刻待充电的所述子像素。

2.根据权利要求1所述的显示装置的驱动补偿方法，其特征在于，所述获取所述开关电路待导通的目标数据线的剩余电压包括：

获取所述目标数据线的上一断开时刻与所述当前充电时刻之间的时间差；

获取所述目标数据线在所述上一断开时刻的灰阶电压；

根据所述时间差和所述灰阶电压获取所述剩余电压。

3.根据权利要求2所述的显示装置的驱动补偿方法，其特征在于，同一行方向上连接至所述第一栅极线的各所述子像素为上半行子像素，连接至所述第二栅极线的各所述子像素为下半行子像素，其中所述第一栅极线先于所述第二栅极线导通；其中，所述目标子像素为所述下半行子像素。

4.根据权利要求1所述的显示装置的驱动补偿方法，其特征在于，所述获取所述开关电路待导通的目标数据线的剩余电压之前，所述方法还包括：

获取在前一半行子像素充电过程中已导通的各所述目标数据线的第一导通顺序，所述前一半行子像素为上一条被导通的栅极线所连接的所述子像素；

根据所述第一导通顺序确定当前半行子像素充电过程中各待导通的所述目标数据线的第二导通顺序，所述当前半行子像素为当前待导通的栅极线所连接的所述子像素；

所述第二导通顺序不同于所述第一导通顺序。

5.根据权利要求4所述的显示装置的驱动补偿方法，其特征在于，同一行方向上连接至所述第一栅极线的各所述子像素为上半行子像素，连接至所述第二栅极线的各所述子像素为下半行子像素，其中所述第一栅极线先于所述第二栅极线导通；其中，所述当前半行子像素为所述上半行子像素。

6.根据权利要求4所述的显示装置的驱动补偿方法，其特征在于，所述当前半行子像素为所述显示装置在当前帧子像素的充电进程中，第一个待充电的所述子像素。

7.根据权利要求1所述的显示装置的驱动补偿方法，其特征在于，所述方法还包括：

获取所述显示装置在上一帧充电进程中对目标行子像素进行充电时，连接所述目标行子像素的两路栅极线的第三导通顺序，所述目标行子像素为所述当前帧待充电的行方向上的子像素；

根据所述第三导通顺序确定所述目标行子像素的栅极线的第四导通顺序，以对所述目标行子像素进行充电，所述第四导通顺序不同于所述第三导通顺序。

8.一种显示设备，其特征在于，包括：

显示装置，包括驱动电路、与所述驱动电路连接的开关电路及至少一行呈阵列排布的多个像素单元，所述像素单元包括多个在行方向上阵列排布的子像素，同一行方向上各所述子像素分别交替连接至第一栅极线和第二栅极线，连接不同栅极线的相邻两列所述子像素连接至同一数据线，所述开关电路与多个数据线连接，所述开关电路用于选通所述多个数据线中的目标数据线，并将所述驱动电路输出的驱动电压输出至所述目标数据线；

驱动补偿电路，用于获取所述开关电路待导通的目标数据线的剩余电压；根据所述剩余电压对所述驱动电路待输出的驱动电压进行电压补偿，以使所述显示装置对目标子像素进行充电时，所述目标数据线的电压满足目标数据电压，其中所述目标子像素为当前充电时刻待充电的所述子像素。

9.根据权利要求8所述的显示设备，其特征在于，所述驱动电路包括第一输出端和第二输出端，所述第一输出端用于输出第一极性驱动电压，所述第二输出端用于输出第二极性驱动电压；

所述开关电路包括多个开关单元，每个所述开关单元被配置有四个连接端，其中第一连接端和第二连接端分别一一对应连接至相邻两路所述数据线，第三连接端连接至所述第一输出端，第四连接端连接至所述第二输出端；

其中，所述显示装置还用于控制所述开关单元导通所述第一连接端与所述第三连接端之间的导电通路以及所述第二连接端与所述第四连接端之间的导电通路，或导通所述第一连接端与所述第四连接端之间的导电通路以及所述第二连接端与所述第三连接端之间的导电通路。

10.根据权利要求9所述的显示设备，其特征在于，每个所述开关单元包括：

第一开关元件、第二开关元件、第三开关元件和第四开关元件，所述第一开关元件的第一端和所述第二开关元件的第一连接端共连接，以作为所述第一连接端，所述第三开关元件的第一端和所述第四开关元件的第一端共连接，以作为所述第二连接端，所述第一开关元件的第二端与所述第三开关元件的第二端共连接，以作为所述第三连接端，所述第二开关元件的第二端和所述第四开关元件的第二端共连接，以作为所述第四连接端。

Images