CN114420813B - 一种led芯片制作方法 - Google Patents
一种led芯片制作方法 Download PDFInfo
- Publication number
- CN114420813B CN114420813B CN202210089138.8A CN202210089138A CN114420813B CN 114420813 B CN114420813 B CN 114420813B CN 202210089138 A CN202210089138 A CN 202210089138A CN 114420813 B CN114420813 B CN 114420813B
- Authority
- CN
- China
- Prior art keywords
- layer
- led chip
- growing
- manufacturing
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 32
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 19
- 229910052594 sapphire Inorganic materials 0.000 claims description 16
- 239000010980 sapphire Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000013256 coordination polymer Substances 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000000969 carrier Substances 0.000 abstract description 6
- 230000005855 radiation Effects 0.000 abstract description 6
- 230000006798 recombination Effects 0.000 abstract description 6
- 238000005215 recombination Methods 0.000 abstract description 6
- 238000000137 annealing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 82
- 239000010408 film Substances 0.000 description 41
- 239000010409 thin film Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical group [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请提供了一种LED芯片制作方法，依次包括：生长AlN薄膜、制作圆形状的Mg金属薄膜层、生长MgN层、生长掺杂Si的n型GaN层、有源层MQW、P型AlGaN层和P型GaN层；退火处理。本发明通过引入圆形状的Mg金属薄膜层和MgN层来提升载流子的辐射复合效率，从而使LED的发光效率得到提升，并降低工作电压，提高抗静电能力。
Description
技术领域
本发明属于LED技术领域，具体涉及一种LED芯片制作方法。
背景技术
LED(Light Emitting Diode，发光二极管)作为一种高效、环保、绿色新型固态照明光源，除了目前已被广泛用作室内外照明，还被广泛应用于交通信号灯、汽车灯、室内外照明和显示屏。
目前的LED芯片制作方法中外延材料中载流子的辐射复合效率不高，使LED光输出功率减小，还会影响器件的可靠性，限制了LED芯片在显示屏等高端领域的应用。
因此，提供一种LED芯片制作方法，提升载流子的辐射复合效率，提高发光效率，是本技术领域亟待解决的技术问题。
发明内容
本发明公开了一种LED芯片制作方法，通过采用新方法来提升载流子的辐射复合效率，从而使LED的发光效率得到提升，并降低工作电压，提高抗静电能力。
本发明的LED芯片制作方法，依次包括：
将蓝宝石衬底放入MOCVD反应腔中，在所述蓝宝石衬底上生长500-700nm厚的AlN薄膜；
控制反应腔温度为800-900℃，反应腔压力为150-300mbar，向反应腔内通入20-70s的CP2Mg，且控制CP2Mg的流量先从200sccm均匀增加至500sccm，再从500sccm均匀减少至300sccm，以在AlN薄膜上形成厚度为30-50nm的Mg金属薄膜；
将形成有Mg金属薄膜的蓝宝石衬底从MOCVD反应腔中取出，在Mg金属薄膜上表面涂覆光刻胶膜层，然后采用光刻技术使光刻胶膜层在Mg金属薄膜表面形成圆形图案，所述圆形图案的直径为5-8nm，相邻两个圆形图案中心的距离为12-20nm；
采用湿法腐蚀的方法去除多余的Mg金属薄膜，在AlN薄膜表面形成圆形状的Mg金属薄膜层，所述圆形状的Mg金属薄膜层的直径为5-8nm，相邻两个圆形图案中心的距离为12-20nm；
再次将蓝宝石衬底放入MOCVD反应腔中，在圆形状的Mg金属薄膜层表面以及AlN薄膜表面生长厚度为100-150nm的MgN层，生长过程中控制温度由1000℃渐变增加至1100℃；
依次进行生长掺杂Si的n型GaN层、有源层MQW、P型AlGaN层和P型GaN层；
在温度为700-800℃，通入100-150L/min的N2的条件下，保温20-30min，随炉冷却。
进一步地，在温度为1000-1100℃，反应腔压力为150-300mbar，通入50-90L/min的H2、40-60L/min的NH3、200-300sccm的TMGa、20-50sccm的SiH4的条件下，生长2-4μm厚的掺杂Si的n型GaN层，Si掺杂浓度为5×1018-1×1019atoms/cm3。
进一步地，所述有源层MQW，包括：交替生长的InxGa(1-x)N阱层和GaN垒层，交替周期控制在10-15个。
进一步地，在温度为700-750℃，反应腔压力为300mbar-400mbar，通入50-90L/min的N2、40-60L/min的NH3、10-50sccm的TMGa、1000-2000sccm的TMIn的条件下，生长厚度为3-4nm的所述InxGa(1-x)N阱层，其中，
x＝0.15-0.25，
In掺杂浓度为1×1020-3×1020atoms/cm3。
进一步地，在温度为800-850℃，通入50-90L/min的N2、40-60L/min的NH3、10-50sccm的TMGa的条件下，生长厚度为10-15nm的所述GaN垒层。
进一步地，在温度为850-950℃，反应腔压力为200-400mbar，通入50-90L/min的N2、40-60L/min的NH3、50-100sccm的TMGa的条件下，生长Mg掺杂的所述P型AlGaN层。
进一步地，Mg掺杂的所述P型AlGaN层的厚度为50-100nm；其中，Al掺杂浓度为1×1020-3×1020atoms/cm3；
Mg掺杂浓度为5×1018-1×1019atoms/cm3。
进一步地，在高温度为950-1000℃，反应腔压力为200-600mbar，通入50-90L/min的N2、40-60L/min的NH3、50-100sccm的TMGa的条件下，生长掺杂Mg的所述P型GaN层。
进一步地，掺杂Mg的所述P型GaN层的厚度为100-300nm，其中，
Mg掺杂的浓度为1×1019-1×1020atoms/cm3。
与现有技术相比，本申请所述的LED芯片制作方法，达到了如下效果：
通过在AlN薄膜上制作圆形状的Mg金属薄膜层，可以使被圆形状的Mg金属薄膜层覆盖的区域呈氮极性，而未被Mg金属薄膜层覆盖的区域呈铝极性。也即是，通过使得AlN层呈现氮极性和铝极性的膜层结构，后续外延生长InxGa(1-x)N阱层，使镓原子和铟原子出现相分离，Ga进行聚集，导致了局部的能带变窄，并且随着外延薄膜的生长，富Ga和富In的区域会一直延伸到发光二极管的表面，并且在三维空间内出现扭曲、弯折，形成三维的多量子阱结构。该结构有利于产生局域态，促进载流子的辐射复合，极大提升了LED的发光效率。
Mg金属薄膜的形成过程中控制Mg源的流量先均匀增加，再均匀减少，可以减少反应过程中原子撞击所造成的损伤，Mg金属薄膜均匀性更好，并且可以改善Mg/AlN异质界面性能，从而能改善AlN和LED外延薄膜的晶体质量，能提升抗静电能力。
通过引入MgN层，以实现圆形Mg金属薄膜层之间的良好过渡，MgN层的材料本身特性也会使得MgN层中具有较高的空穴浓度而整体电阻较低，从而有利于降低正向电压。通过控制温度渐变增加，有利于MgN层中Mg渗入到量子阱层中，起到提高空穴浓度的作用，从而有利于提高发光效率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明LED芯片制作方法制备的LED外延的结构示意图；
图2为传统LED芯片制作方法制备的LED外延的结构示意图
其中，1、蓝宝石衬底，2、AlN薄膜，3、Mg金属薄膜，4、MgN层，5、掺杂Si的n型GaN层，6、多量子阱层，7、AlGaN电子阻挡层，8、P型GaN层，61、InxGa(1-x)N阱层，62、GaN垒层。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
另外，本说明书并没有将权利要求书公开的构件和方法步骤限定于实施方式的构件和方法步骤。特别是，在实施方式中记载的结构部件的尺寸、材质、形状、其结构顺序和邻接顺序以及制造方法等只要没有具体的限定，就仅作为说明例，而不是将本发明的范围限定于此。附图中所示的结构部件的大小和位置关系是为了清楚地进行说明而放大示出。
以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。
实施例1
图1为采用本实施例提供的LED芯片制作方法制备的LED芯片外延结构示意图。
本实施例所述的LED芯片制作方法，具体包括：
步骤1：将蓝宝石衬底1放入MOCVD反应腔中，在所述蓝宝石衬底上生长500-700nm厚的AlN薄膜2。
步骤2：控制反应腔温度为800-900℃，反应腔压力为150-300mbar，向反应腔内通入20-70s的CP2Mg，且控制CP2Mg的流量先从200sccm均匀增加至500sccm，再从500sccm均匀减少至300sccm，以在AlN薄膜2上形成厚度为30-50nm的Mg金属薄膜3。
步骤3：将形成有Mg金属薄膜3的蓝宝石衬底1从MOCVD反应腔中取出，在Mg金属薄膜3上表面涂覆光刻胶膜层，然后采用光刻技术使光刻胶膜层在Mg金属薄膜3表面形成圆形图案，所述圆形图案的直径为5-8nm，相邻两个圆形图案中心的距离为12-20nm。
步骤4：采用湿法腐蚀的方法去除多余的Mg金属薄膜3，在AlN薄膜3表面形成圆形状的Mg金属薄膜层3，所述圆形状的Mg金属薄膜层3的直径为5-8nm，相邻两个圆形图案中心的距离为12-20nm。
步骤5：再次将蓝宝石衬底1放入MOCVD反应腔中，在圆形状的Mg金属薄膜层3表面以及AlN薄膜2表面生长厚度为100-150nm的MgN层4，生长过程中控制温度由1000℃渐变增加至1100℃。
步骤6：在MOCVD反应腔，生长掺杂Si的n型GaN层5。
具体地，在温度为1000-1100℃，反应腔压力为150-300mbar，通入50-90L/min的H2、40-60L/min的NH3、200-300sccm的TMGa、20-50sccm的SiH4的条件下，生长2-4μm厚的掺杂Si的n型GaN层5，Si掺杂浓度为5×1018-1×1019atoms/cm3。
步骤7：在MOCVD反应腔，生长有源层MQW6。
所述有源层MQW5包括：交替生长的InxGa(1-x)N阱层61和GaN垒层62，交替周期控制在10-15个。
具体地，在温度为700-750℃，反应腔压力为300-400mbar，通入50-90L/min的N2、40-60L/min的NH3、10-50sccm的TMGa、1000-2000sccm的TMIn的条件下，生长厚度为3-4nm的所述InxGa(1-x)N阱层61，其中，
x＝0.15-0.25，
In掺杂浓度为1×1020-3×1020atoms/cm3。
具体地，在温度为800-850℃，通入50-90L/min的N2、40-60L/min的NH3、10-50sccm的TMGa的条件下，生长厚度为10-15nm的所述GaN垒层62。
步骤8：在MOCVD反应腔，生长P型AlGaN层7。
具体地，在温度为850-950℃，反应腔压力为200r-400mbar，通入50-90L/min的N2、40-60L/min的NH3、50-100sccm的TMGa的条件下，生长Mg掺杂的所述P型AlGaN层7。Mg掺杂的所述P型AlGaN层7的厚度为50-100nm；其中，Al掺杂浓度为1×1020-3×1020atoms/cm3；Mg掺杂浓度为5×1018-1×1019atoms/cm3。
步骤9：在MOCVD反应腔，P型GaN层8。
具体地，在高温度为950-1000℃，反应腔压力为200-600mbar，通入50-90L/min的N2、40-60L/min的NH3、50-100sccm的TMGa的条件下，生长掺杂Mg的所述P型GaN层8。掺杂Mg的所述P型GaN层8的厚度为100-300nm，其中，Mg掺杂的浓度为1×1019-1×1020atoms/cm3。
步骤8：在温度为700-800℃，通入100-150L/min的N2的条件下，保温20-30min，随炉冷却。
对比实施例
本实施例为采用传统的LED生长方法来制备LED芯片，外延结构图参见图2。
采用在MOCVD在蓝宝石衬底上制备LED外延片，该传统方法，包括：
步骤1：将蓝宝石衬底1放入MOCVD反应腔中，在所述蓝宝石衬底上生长500-700nm厚的AlN薄膜2；
步骤2：在MOCVD反应腔，生长掺杂Si的n型GaN层5。
具体地，在温度为1000-1100℃，反应腔压力为150-300mbar，通入50-90L/min的H2、40-60L/min的NH3、200-300sccm的TMGa、20-50sccm的SiH4的条件下，在AlN薄膜2上生长2-4μm厚的掺杂Si的n型GaN层5，Si掺杂浓度为5×1018-1×1019atoms/cm3。
步骤3：在MOCVD反应腔，生长有源层MQW6。
所述有源层MQW包括：交替生长的InxGa(1-x)N阱层61和GaN垒层62，交替周期控制在10-15个。
具体地，在温度为700-750℃，反应腔压力为300-400mbar，通入50-90L/min的N2、40-60L/min的NH3、10-50sccm的TMGa、1000-2000sccm的TMIn的条件下，生长厚度为3-4nm的所述InxGa(1-x)N阱层61，其中，
x＝0.15-0.25，
In掺杂浓度为1×1020-3×1020atoms/cm3。
具体地，在温度为800-850℃，通入50-90L/min的N2、40-60L/min的NH3、10-50sccm的TMGa的条件下，生长厚度为10-15nm的所述GaN垒层62。
步骤4：在MOCVD反应腔，生长P型AlGaN层7。
具体地，在温度为850-950℃，反应腔压力为200-400mbar，通入50-90L/min的N2、40-60L/min的NH3、50-100sccm的TMGa的条件下，生长Mg掺杂的所述P型AlGaN层7。Mg掺杂的所述P型AlGaN层7的厚度为50-100nm；其中，Al掺杂浓度为1×1020-3×1020atoms/cm3；Mg掺杂浓度为5×1018-1×1019atoms/cm3。
步骤5：在MOCVD反应腔，P型GaN层8。
具体地，在高温度为950-1000℃，反应腔压力为200-600mbar，通入50-90L/min的N2、40-60L/min的NH3、50-100sccm的TMGa的条件下，生长掺杂Mg的所述P型GaN层8。掺杂Mg的所述P型GaN层8的厚度为100-300nm，其中，Mg掺杂的浓度为1×1019-1×1020atoms/cm3。
步骤6：在温度为700-800℃，通入100-150L/min的N2的条件下，保温20-30min，随炉冷却。
根据对比实施例的生长方法制备1000片样品1，根据实施例1的方法制备1000片样品2，样品1和样品2在相同的前工艺条件下镀ITO层大约700埃，相同的条件下镀Cr/Pt/Au电极大约2500埃，相同的条件下镀保护层SiO2大约500埃，然后在相同的条件下将样品研磨切割成762μm*762μm(30mi*30mil)的芯片颗粒，然后样品1和样品2在相同位置各自挑选1000颗晶粒，在相同的封装工艺下，封装成白光LED。进行光电性能测试：在同一台LED点测机在驱动电流350mA条件下测试样品1和样品2的光电性能，见表1。
表1样品1和样品2LED测试机光电测试数据
由表3可以看出，本发明提供的方法制作的样品LED光电性能更好，亮度高、电压低、抗静电能力好。
与现有技术相比，本申请所述的LED芯片制作方法，达到了如下效果：
通过在AlN薄膜上制作圆形状的Mg金属薄膜层，可以使被圆形状的Mg金属薄膜层覆盖的区域呈氮极性，而未被Mg金属薄膜层覆盖的区域呈铝极性。也即是，通过使得AlN层呈现氮极性和铝极性的膜层结构，后续外延生长InxGa(1-x)N阱层，使镓原子和铟原子出现相分离，Ga进行聚集，导致了局部的能带变窄，并且随着外延薄膜的生长，富Ga和富In的区域会一直延伸到发光二极管的表面，并且在三维空间内出现扭曲、弯折，形成三维的多量子阱结构。该结构有利于产生局域态，促进载流子的辐射复合，极大提升了LED的发光效率。
Mg金属薄膜的形成过程中控制Mg源的流量先均匀增加，再均匀减少，可以减少反应过程中原子撞击所造成的损伤，Mg金属薄膜均匀性更好，并且可以改善Mg/AlN异质界面性能，从而能改善AlN和LED外延薄膜的晶体质量，能提升抗静电能力。
通过引入MgN层，以实现圆形Mg金属薄膜层之间的良好过渡，MgN层的材料本身特性也会使得MgN层中具有较高的空穴浓度而整体电阻较低，从而有利于降低正向电压。通过控制温度渐变增加，有利于MgN层中Mg渗入到量子阱层中，起到提高空穴浓度的作用，从而有利于提高发光效率。
由于方法部分已经对本申请实施例进行了详细描述，这里对实施例中涉及的结构与方法对应部分的展开描述省略，不再赘述。对于结构中具体内容的描述可参考方法实施例的内容，这里不再具体限定。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。
Claims (9)
1.一种LED芯片制作方法，其特征在于，包括：
将蓝宝石衬底放入MOCVD反应腔中，在所述蓝宝石衬底上生长500-700nm厚的AlN薄膜；
控制反应腔温度为800-900℃，反应腔压力为150-300mbar，向反应腔内通入20-70s的CP2Mg，且控制CP2Mg的流量先从200sccm均匀增加至500sccm，再从500sccm均匀减少至300sccm，以在AlN薄膜上形成厚度为30-50nm的Mg金属薄膜；
将形成有Mg金属薄膜的蓝宝石衬底从MOCVD反应腔中取出，在Mg金属薄膜上表面涂覆光刻胶膜层，然后采用光刻技术使光刻胶膜层在Mg金属薄膜表面形成圆形图案，所述圆形图案的直径为5-8nm，相邻两个圆形图案中心的距离为12-20nm；
采用湿法腐蚀的方法去除多余的Mg金属薄膜，在AlN薄膜表面形成圆形状的Mg金属薄膜层，所述圆形状的Mg金属薄膜层的直径为5-8nm，相邻两个圆形图案中心的距离为12-20nm；
再次将蓝宝石衬底放入MOCVD反应腔中，在圆形状的Mg金属薄膜层表面以及AlN薄膜表面生长厚度为100-150nm的MgN层，生长过程中控制温度由1000℃渐变增加至1100℃；
依次进行生长掺杂Si的n型GaN层、有源层MQW、P型AlGaN层和P型GaN层；
在温度为700-800℃，通入100-150L/min的N2的条件下，保温20-30min，随炉冷却。
2.根据权利要求1所述的LED芯片制作方法，其特征在于，
在温度为1000-1100℃，反应腔压力为150-300mbar，通入50-90L/min的H2、40-60L/min的NH3、200-300sccm的TMGa、20-50sccm的SiH4的条件下，生长2-4μm厚的掺杂Si的n型GaN层，Si掺杂浓度为5×1018-1×1019atoms/cm3。
3.根据权利要求1所述的LED芯片制作方法，其特征在于，
所述有源层MQW，包括：交替生长的InxGa(1-x)N阱层和GaN垒层，交替周期控制在10-15个。
4.根据权利要求3所述的LED芯片制作方法，其特征在于，
在温度为700-750℃，反应腔压力为300-400mbar，通入50-90L/min的N2、40-60L/min的NH3、10-50sccm的TMGa、1000-2000sccm的TMIn的条件下，生长厚度为3-4nm的所述InxGa(1-x)N阱层，其中，
x＝0.15-0.25，
In掺杂浓度为1×1020-3×1020atoms/cm3。
5.根据权利要求3所述的LED芯片制作方法，其特征在于，
在温度为800-850℃，通入50-90L/min的N2、40-60L/min的NH3、10-50sccm的TMGa的条件下，生长厚度为10-15nm的所述GaN垒层。
6.根据权利要求1所述的LED芯片制作方法，其特征在于，
在温度为850-950℃，反应腔压力为200-400mbar，通入50-90L/min的N2、40-60L/min的NH3、50-100sccm的TMGa的条件下，生长Mg掺杂的所述P型AlGaN层。
7.根据权利要求6所述的LED芯片制作方法，其特征在于，
Mg掺杂的所述P型AlGaN层的厚度为50-100nm；其中，
Al掺杂浓度为1×1020-3×1020atoms/cm3；
Mg掺杂浓度为5×1018-1×1019atoms/cm3。
8.根据权利要求1所述的LED芯片制作方法，其特征在于，
在高温度为950-1000℃，反应腔压力为200-600mbar，通入50-90L/min的N2、40-60L/min的NH3、50-100sccm的TMGa的条件下，生长掺杂Mg的所述P型GaN层。
9.根据权利要求8所述的LED芯片制作方法，其特征在于，
掺杂Mg的所述P型GaN层的厚度为100-300nm，其中，
Mg掺杂的浓度为1×1019-1×1020atoms/cm3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210089138.8A CN114420813B (zh) | 2022-01-25 | 2022-01-25 | 一种led芯片制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210089138.8A CN114420813B (zh) | 2022-01-25 | 2022-01-25 | 一种led芯片制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114420813A CN114420813A (zh) | 2022-04-29 |
| CN114420813B true CN114420813B (zh) | 2023-08-01 |
Family
ID=81278131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210089138.8A Active CN114420813B (zh) | 2022-01-25 | 2022-01-25 | 一种led芯片制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114420813B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101702418A (zh) * | 2009-10-23 | 2010-05-05 | 山东华光光电子有限公司 | 降低位错缺陷的GaN基LED芯片外延生长方法 |
| CN102136414A (zh) * | 2008-04-16 | 2011-07-27 | 晶元光电股份有限公司 | 氮化镓半导体元件和发光二极管 |
-
2022
- 2022-01-25 CN CN202210089138.8A patent/CN114420813B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136414A (zh) * | 2008-04-16 | 2011-07-27 | 晶元光电股份有限公司 | 氮化镓半导体元件和发光二极管 |
| CN101702418A (zh) * | 2009-10-23 | 2010-05-05 | 山东华光光电子有限公司 | 降低位错缺陷的GaN基LED芯片外延生长方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114420813A (zh) | 2022-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111223764B (zh) | 一种提高辐射复合效率的led外延生长方法 | |
| CN115188863B (zh) | 发光二极管外延片及其制备方法 | |
| CN114284406B (zh) | 一种氮化物发光二极管的制备方法 | |
| CN116581214A (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN117253948B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN112048710B (zh) | 一种减少led发光波长蓝移量的led外延生长方法 | |
| CN113707772B (zh) | 一种降低位错密度的led外延片制作方法 | |
| CN115312643A (zh) | 一种具有插入层的led外延片及其制备方法 | |
| CN117393671B (zh) | 发光二极管外延片及其制备方法、发光二极管 | |
| CN112687770B (zh) | Led外延生长方法 | |
| CN111769181B (zh) | 一种适用于小间距显示屏的led外延生长方法 | |
| CN104952710A (zh) | 一种led外延层生长方法 | |
| CN114420813B (zh) | 一种led芯片制作方法 | |
| JP2009516377A (ja) | シリコン基板上に高品質の半導体発光デバイスを製造するための方法 | |
| CN111952420B (zh) | 一种适用于制作小间距显示屏的led外延生长方法 | |
| CN112420884B (zh) | 一种led外延多量子阱层生长方法 | |
| CN112599647B (zh) | Led外延多量子阱层生长方法 | |
| CN111769180B (zh) | 适用于小间距显示屏的led外延生长方法 | |
| CN111276579B (zh) | 一种led外延生长方法 | |
| CN114823999A (zh) | 一种具有氮极性接触层的led外延结构及其制备方法 | |
| KR101198759B1 (ko) | 질화물계 발광 소자 | |
| CN114823995A (zh) | Led外延片制作方法 | |
| CN113707771B (zh) | 一种基于碳硅氧共掺杂氮化铝的led芯片制作方法 | |
| CN114141917A (zh) | 一种低应力GaN基发光二极管外延片及其制备方法 | |
| CN114122206B (zh) | 发光二极管制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |