CN114416610A - Pwm信号生成方法、芯片和电子设备 - Google Patents

Pwm信号生成方法、芯片和电子设备 Download PDF

Info

Publication number
CN114416610A
CN114416610A CN202111459882.4A CN202111459882A CN114416610A CN 114416610 A CN114416610 A CN 114416610A CN 202111459882 A CN202111459882 A CN 202111459882A CN 114416610 A CN114416610 A CN 114416610A
Authority
CN
China
Prior art keywords
pwm signal
audio data
chip
memory
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111459882.4A
Other languages
English (en)
Other versions
CN114416610B (zh
Inventor
汪玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Lesheng Semiconductor Co ltd
Original Assignee
Shenzhen Lesheng Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Lesheng Semiconductor Co ltd filed Critical Shenzhen Lesheng Semiconductor Co ltd
Priority to CN202111459882.4A priority Critical patent/CN114416610B/zh
Publication of CN114416610A publication Critical patent/CN114416610A/zh
Application granted granted Critical
Publication of CN114416610B publication Critical patent/CN114416610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/16Sound input; Sound output
    • G06F3/162Interface to dedicated audio devices, e.g. audio drivers, interface to CODECs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K7/00Modulating pulses with a continuously-variable modulating signal
    • H03K7/08Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • General Health & Medical Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Microcomputers (AREA)

Abstract

本申请实施例公开了一种PWM信号生成方法、芯片和电子设备,涉及信号处理领域。本申请的第一DMA控制器从存储有音频文件的SPI闪存中读取音频数据,然后将音频数据写入到内存中,第二DMA控制器基于音频数据和定时器控制PWM信号的频率和占空比。本申请在生成PWM信号过程中,不需要内核参与,可以减少对内核的计算能力的消耗,同时在PWM信号的生成过程不会产生中断事件,因此在输出PWM信号时具有较高的传输速度和传输连续性。

Description

PWM信号生成方法、芯片和电子设备
技术领域
本申请涉及信号处理领域,尤其涉及一种PWM信号的生成方法、芯片和电子设备。
背景技术
在现有技术中,单片机输出PWM信号的方法包括:单片机内核设置PWM信号的占空比和频率,单片机和定时器进行配合,定时器根据占空比在一个周期内发起两次中断请求,单片机内核在检测到中断请求后输出高电平或低电平,实现特定占空比和频率的PWM信号的输出。当需要输出高频率的PWM信号时,处理器内核会消耗较多的计算能力,例如:音输出用的是16000采样率,那么PWM占空比需要每62.5us就要改变一次,音乐播放用的是22050采样率,PWM占空比需要每45us更改一次,如果只是靠单片机内核和定时器不停的发起中断请求来更新数据,那么对于一些工作频率较低的单片机来说,其内核基本无法处理其他事务。
发明内容
本申请实施例提供了PWM信号生成芯片、方法和电子设备,可以解决相关技术中芯片在输出PWM信号的过程中内核会消耗较多的计算能力的问题。所述技术方案如下:
第一方面,本申请实施例提供了一种PWM信号生成芯片,包括:
单片机内核、内存、SPI控制器、第一DMA控制器、第二DMA控制器、定时器、PWM控制寄存器;
其中,上述部件通过内部总线相连;
所述第一DMA控制器,用于通过SPI控制器,周期性的在外部的SIP闪存中存储的音频文件中读取音频数据,以及将读取的音频数据写入到所述内存中;
所述内核,用于根据所述音频文件的采样率设置所述定时器的计数溢出频率;
所述定时器,用于控制PWM信号的频率;
所述第二DMA控制器,用于根据音频数据的幅值控制所述PWM信号的占空比,以及通过IO接口输出所述PWM信号。
第二方面,本申请实施例提供了一种PWM信号生成方法,包括:
第一DMA控制器通过SPI控制器,周期性的在外部的SIP闪存中存储的音频文件中读取音频数据,以及将读取的音频数据写入到内存中;
内核用于根据所述音频文件的采样率设置所述定时器的计数溢出频率;
定时器用于控制PWM信号的频率;
第二DMA控制器根据音频数据的幅值控制所述PWM信号的占空比,以及通过IO接口输出所述PWM信号。
第三方面,本申请实施例提供一种电子设备,包括上述的PWM信号生成芯片、SPI闪存和音频输出电路。
本申请一些实施例提供的技术方案带来的有益效果至少包括:
在需要输出PWM信号时,第一DMA控制器从存储有音频文件的SPI闪存中读取音频数据,然后将音频数据写入到内存中,第二DMA控制器基于音频数据和定时器控制PWM信号的频率和占空比。本申请在生成PWM信号过程中,不需要内核参与,可以减少对内核的计算能力的消耗,同时在PWM信号的生成过程不会产生中断事件,因此在输出PWM信号时具有较高的传输速度和传输连续性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的PWM信号生成芯片的结构图;
图2是本申请实施例提供的PWM信号生成方法的流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施例方式作进一步地详细描述。
图1示出了可以应用于本申请的PWM信号生成芯片的结构示意图。
如图1所示,PWM信号生成芯片分别与SPI闪存和音频输出电路相连,PWM信号生成芯片和音频输出电路之间可以通过有线通信链路或无线通信链路进行连接,例如:有线通信链路包括光纤、双绞线或同轴电缆的,无线通信链路包括蓝牙通信链路、无线保真(Wireless-Fidelity,Wi-Fi)通信链路或微波通信链路等。
其中,PWM信号生成芯片包括:只读存储器、内核、内存、SPI控制器、第一DMA控制器、定时器和第二DMA控制器,只读存储器、内核、内存、SPI控制器、第一DMA控制器、定时器和第二DMA控制器之间可以通过片内总线相连。只读存储器为非易失性存储器,例如:只读存储器为EFlash(Embedded,Flash,嵌入式闪存);内存可以为随机存取存储器,例如:随机存取存储器可以为SRAM(Static Random-Access Memory,静态随机存取存储器);内核为PWM信号生成芯片中执行计算、数据和指令处理的部件;SPI(Serial PeripheralInterface,串行外设接口)控制器可以为QSPI(Queued SPI)控制器;PWM信号生成信号用于输出PWM信号给音频输出电路,音频输出电路根据PWM信号发出声音。
其中,外部的SPI闪存中存储有音频文件,音频文件可以为WAV文件,第一DMA控制器通过SPI控制器,周期性的从SPI闪存中的音频文件中读取音频数据,音频数据是从音频文件中提取出来的波形文件数据,例如:音频文件的采样率为22050,那么一个秒钟会有22050个音频数据,音频数据可以使用多个比特位来表示,每个音频数据对应一个幅值。第一DMA控制器将周期性读取的音频数据写入到内存中。可选的,SPI控制器的时钟频率大于音频文件的采样率,例如:SPI控制器读取音频数据的频率大于或等于2倍的音频文件的采样率,避免第一DMA读取音频数据时发生等待现象,以提高数据传输的连续性。进一步的,第一DMA控制器通过先进先出的方式将音频数据写入到内存中的队列中,将将当前读取的音频数据写入到队列的队列头,提高数据缓冲性能。
其中,内核根据音频文件的采样率设置定时器的计数溢出频率。例如:音频文件的采样率为22050,那1秒钟采样22050个音频数据,那么定时器的计数溢出周期为1/22050秒,约45μs,计数器的计数溢出频率为22050次/秒,即定时器每25μs复位一次,实现控制PWM信号的频率的作用。第二DMA控制器根据音频数据的幅值控制所述PWM信号的占空比,以及通过IO接口输出所述PWM信号。
进一步的,所述定时器的输入时钟信号和所述内核的输入时钟信号的频率相同,本申请的PWM信号生成芯片还包括PWM寄存器,PWM寄存器包括PWM占空比寄存器和PWM控制器寄存器,所述第二DMA控制器通过配置PWM占空比寄存器来控制所述PWM信号的占空比,通过PWM控制器寄存器来配置PWM信号的频率。
其中,音频输出电路用于接收来自PWM信号生成芯片的PWM信号,以及根据PWM信号输出声音,音频输出电路包括扬声器或蜂鸣器等发声单元。
其中,本申请的PWM信号生成芯片可以采用数字信号处理(Digital SignalProcessing,DSP)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)、可编程逻辑阵列(Programmable Logic Array,PLA)中的至少一种硬件形式来实现。
其中,本申请的电子设备可以是具有音频输出电路和SPI闪存的各种电子设备,包括但不限于智能手机、平板电脑、膝上型便携式计算机和台式计算机等等。当电子设备为软件时,可以是安装上上述所列举的电子设备中。其可以实现呈多个软件或软件模块(例如:用来提供分布式服务),也可以实现成单个软件或软件模块,在此不作具体限定。
请参见图2,为本申请实施例提供了一种PWM信号生成方法的流程示意图。如图1所示,本申请实施例的所述方法可以包括以下步骤:
S201、第一DMA控制器通过SPI控制器,周期性的在外部的SIP闪存中存储的音频文件中读取音频数据,以及将读取的音频数据写入到内存中。
S202、内核用于根据所述音频文件的采样率设置所述定时器的计数溢出频率。
S203、定时器用于控制PWM信号的频率。
S204、第二DMA控制器根据音频数据的幅值控制所述PWM信号的占空比,以及通过IO接口输出所述PWM信号。
其中,本申请的PWM信号生成方法和图1中的PWM信号生成芯片基于同一构思,其带来的技术效果也相同,具体过程可参照图1实施例的描述,此次不再赘述。
本申请实施例的方案在需要输出PWM信号时,第一DMA控制器从存储有音频文件的SPI闪存中读取音频数据,然后将音频数据写入到内存中,第二DMA控制器基于音频数据和定时器控制PWM信号的频率和占空比。本申请在生成PWM信号过程中,不需要内核参与,可以减少对内核的计算能力的消耗,同时在PWM信号的生成过程不会产生中断事件,因此在输出PWM信号时具有较高的传输速度和传输连续性。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体或随机存储记忆体等。
以上所揭露的仅为本申请较佳实施例而已,当然不能以此来限定本申请之权利范围,因此依本申请权利要求所作的等同变化,仍属本申请所涵盖的范围。

Claims (8)

1.一种PWM信号生成芯片,其特征在于,包括:单片机内核、内存、SPI控制器、第一DMA控制器、第二DMA控制器、定时器、PWM控制寄存器;
其中,上述部件通过内部总线相连;
所述第一DMA控制器,用于通过SPI控制器,周期性的在外部的SIP闪存中存储的音频文件中读取音频数据,以及将读取的音频数据写入到所述内存中;
所述内核,用于根据所述音频文件的采样率设置所述定时器的计数溢出频率;
所述定时器,用于控制PWM信号的频率;
所述第二DMA控制器,用于根据音频数据的幅值控制所述PWM信号的占空比,以及通过IO接口输出所述PWM信号。
2.根据权利要求1所述的芯片,其特征在于,所述SPI控制器读取音频数据的频率大于所述音频文件的采样率。
3.根据权利要求1或2所述的芯片,其特征在于,所述定时器的输入时钟信号和所述内核的输入时钟信号的频率相同。
4.根据权利要求3所述的芯片,其特征在于,所述将读取的音频数据写入到内存中,包括:
基于先进先出的顺序将音频数据写入到所述内存的队列。
5.根据权利要求1或2或4所述的芯片,其特征在于,所述计数溢出频率等于所述采样率。
6.根据权利要求5所述的芯片,其特征在于,所述第二DMA控制器通过配置PWM占空比寄存器来控制所述PWM信号的占空比。
7.一种电子设备,其特征在于,包括如权利要求1至6任意一项所述的芯片、SPI闪存和音频输出电路。
8.一种PWM信号生成方法,其特征在于,包括:
第一DMA控制器通过SPI控制器,周期性的在外部的SIP闪存中存储的音频文件中读取音频数据,以及将读取的音频数据写入到内存中;
内核用于根据所述音频文件的采样率设置所述定时器的计数溢出频率;
定时器用于控制PWM信号的频率;
第二DMA控制器根据音频数据的幅值控制所述PWM信号的占空比,以及通过IO接口输出所述PWM信号。
CN202111459882.4A 2021-12-02 2021-12-02 Pwm信号生成方法、芯片和电子设备 Active CN114416610B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111459882.4A CN114416610B (zh) 2021-12-02 2021-12-02 Pwm信号生成方法、芯片和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111459882.4A CN114416610B (zh) 2021-12-02 2021-12-02 Pwm信号生成方法、芯片和电子设备

Publications (2)

Publication Number Publication Date
CN114416610A true CN114416610A (zh) 2022-04-29
CN114416610B CN114416610B (zh) 2023-11-10

Family

ID=81265737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111459882.4A Active CN114416610B (zh) 2021-12-02 2021-12-02 Pwm信号生成方法、芯片和电子设备

Country Status (1)

Country Link
CN (1) CN114416610B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116303163A (zh) * 2023-05-24 2023-06-23 深圳市乐升半导体有限公司 图形控制器的SPI Flash访问方法以及系统
CN117251404A (zh) * 2023-11-17 2023-12-19 北京小米移动软件有限公司 控制方法和装置、电子设备、存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178251A (ja) * 2011-02-25 2012-09-13 Panasonic Corp 調光方法および調光装置
JP2013172293A (ja) * 2012-02-21 2013-09-02 Cri Middleware Co Ltd アナログ信号生成方法、アナログ信号生成装置、およびプログラム
CN104464741A (zh) * 2014-12-29 2015-03-25 中山大学花都产业科技研究院 一种音频信号转视觉颜色信息的方法及系统
CN106160677A (zh) * 2016-06-16 2016-11-23 长沙湘计海盾科技有限公司 一种载波相移脉宽调制型数字功率放大器及功率放大方法
CN109101215A (zh) * 2018-08-30 2018-12-28 深圳市路畅科技股份有限公司 一种音频信号的输出方法、系统及设备
CN210899141U (zh) * 2019-12-17 2020-06-30 北京合康新能科技股份有限公司 一种多路模拟信号生成装置
CN112748283A (zh) * 2020-12-29 2021-05-04 成都前锋电子仪器有限责任公司 一种音频信号采样方法及主控芯片、及其音频模块

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178251A (ja) * 2011-02-25 2012-09-13 Panasonic Corp 調光方法および調光装置
JP2013172293A (ja) * 2012-02-21 2013-09-02 Cri Middleware Co Ltd アナログ信号生成方法、アナログ信号生成装置、およびプログラム
CN104464741A (zh) * 2014-12-29 2015-03-25 中山大学花都产业科技研究院 一种音频信号转视觉颜色信息的方法及系统
CN106160677A (zh) * 2016-06-16 2016-11-23 长沙湘计海盾科技有限公司 一种载波相移脉宽调制型数字功率放大器及功率放大方法
CN109101215A (zh) * 2018-08-30 2018-12-28 深圳市路畅科技股份有限公司 一种音频信号的输出方法、系统及设备
CN210899141U (zh) * 2019-12-17 2020-06-30 北京合康新能科技股份有限公司 一种多路模拟信号生成装置
CN112748283A (zh) * 2020-12-29 2021-05-04 成都前锋电子仪器有限责任公司 一种音频信号采样方法及主控芯片、及其音频模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116303163A (zh) * 2023-05-24 2023-06-23 深圳市乐升半导体有限公司 图形控制器的SPI Flash访问方法以及系统
CN117251404A (zh) * 2023-11-17 2023-12-19 北京小米移动软件有限公司 控制方法和装置、电子设备、存储介质
CN117251404B (zh) * 2023-11-17 2024-01-30 北京小米移动软件有限公司 控制方法和装置、电子设备、存储介质

Also Published As

Publication number Publication date
CN114416610B (zh) 2023-11-10

Similar Documents

Publication Publication Date Title
CN114416610B (zh) Pwm信号生成方法、芯片和电子设备
CN105718404B (zh) 一种基于fpga的方波发生器及方法
CN109799870B (zh) 一种时钟控制电路及控制方法
US7900078B1 (en) Asynchronous conversion circuitry apparatus, systems, and methods
US9541987B2 (en) Generic host-based controller latency method and appartus
US20190249678A1 (en) Management of multiple fan modules
JP2020513628A (ja) クロックゲーティングイネーブルの生成
CN113946480A (zh) 一种i2c总线的检测装置和方法
CN106444965B (zh) 时钟管理单元、包括其的集成电路和管理时钟的方法
TW201543055A (zh) 干擾測試技術
US8370565B2 (en) Boot system
CN115220528A (zh) 时钟获得方法、装置、芯片、电子设备及存储介质
US8953392B2 (en) Latency control device and semiconductor device including the same
US11567769B2 (en) Data pipeline circuit supporting increased data transfer interface frequency with reduced power consumption, and related methods
CN114415935B (zh) 数据传输芯片、方法和电子设备
WO2011064626A1 (en) Method for compensating a timing signal, an integrated circuit and electronic device
US20150032952A1 (en) Low Power Shift Register
JPH06196997A (ja) データ出力装置とその方法および記憶装置
CN110781118B (zh) 实现并行总线从模式的方法及装置、计算机设备、介质
CN114974106B (zh) Led显示装置、led显示方法和电子设备
CN203632631U (zh) 非交叠时钟产生电路
CN117991867B (zh) 一种onfi物理层的通路时钟控制电路
CN217486466U (zh) 一种时钟门控单元、存储器、芯片、电子器件及电子设备
US7065669B2 (en) System and method for providing a write strobe signal to a receiving element before both an address and data signal
CN118394683A (zh) 基于dac的模拟信号输出方法、dac控制器、存储介质及微控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant