CN114416019A - 一种数据管理方法及系统 - Google Patents

一种数据管理方法及系统 Download PDF

Info

Publication number
CN114416019A
CN114416019A CN202111659833.5A CN202111659833A CN114416019A CN 114416019 A CN114416019 A CN 114416019A CN 202111659833 A CN202111659833 A CN 202111659833A CN 114416019 A CN114416019 A CN 114416019A
Authority
CN
China
Prior art keywords
data
fifo memory
sampling
sampling data
ddr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111659833.5A
Other languages
English (en)
Inventor
汪左成
甄玉龙
杨帆
刘伟
倪娜
李雪
杨昆
陈涛
马玉林
王悦
郭梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Radio Metrology and Measurement
Original Assignee
Beijing Institute of Radio Metrology and Measurement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Radio Metrology and Measurement filed Critical Beijing Institute of Radio Metrology and Measurement
Priority to CN202111659833.5A priority Critical patent/CN114416019A/zh
Publication of CN114416019A publication Critical patent/CN114416019A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Communication Control (AREA)

Abstract

本发明实施例提供一种数据管理方法及系统。所述方法包括:接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据;根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR;接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据。所述系统用于执行上述方法。本发明提供的方法及系统实现了大数据量的缓存与桥接的高速传输,使得测试系统能用于多通道数字IO量的高速测试。

Description

一种数据管理方法及系统
技术领域
本发明实施例涉及数据管理技术领域,尤其涉及一种数据管理方法及系统。
背景技术
在工业测试领域中,被测对象上最常见的接口就是数字IO接口,对于这类数字IO接口的测试,传统方法为使用万用表或示波器进行输入电平的采集,用信号发生器产生输出激励信号,这种测试方法需要手动连线,并且需要配套相关的仪器设备,在被测通道较多时效率较低且工作量较大,并且也有一些针对特定被测对象的自动化测试设备,但这些一般难以做到对不同被测对象和测试要求的兼容。
因此,提出一种数据管理方法作为桥接,实现大数据量的缓存与桥接的高速传输,把需要与被测对象交互的数据中转后与工业计算机相连,实现工业计算机对被测对象的管理,是目前业界亟待解决的重要课题。
发明内容
针对现有技术中的缺陷,本发明实施例提供一种数据管理方法及系统。
一方面,本发明实施例提供一种数据管理方法,包括:
向第一测试设备发送测试辐射信号;所述测试辐射信号为性能参数稳定的辐射信号;
将第一测试设备接收到的第一辐射信号与所述测试辐射信号进行对比,获得第一辐射信号校验值;所述第一辐射信号为所述第一测试设备在接收到所述测试辐射信号后获得的辐射信号;
根据所述第一辐射信号校验值,对所述第一测试设备对应的RE102辐射发射测试结果进行校验。
另一方面,本发明实施例提供一种数据管理系统,包括:
数据接收装置,用于接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据;
数据存储装置,用于根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR;
数据读取装置,用于接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据;所述第二FIFO存储器是预先通过LOCAL总线上传的存储器。
本发明实施例提供的数据管理方法及系统,通过接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据;根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR;接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据,实现了大数据量的缓存与桥接的高速传输,使得测试系统能用于多通道数字IO量的高速测试。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的数据管理方法的流程示意图;
图2为本发明一实施例提供的数据管理系统的结构示意图;
图3为本发明另一实施例提供的数据管理系统的结构示意图;
图4为本发明又一实施例提供的数据管理系统的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
针对以上技术问题,本发明提出一种基于CPCI总线、ZYNQ芯片内部的AXI总线以及光耦隔离输入输出接口组成的数据接口体系,作为工业计算机与被测对象之间双向数据流的桥接。并针对该数据接口设计了数据管理方法,实现了大数据量的缓存与桥接的高速传输,使得测试系统能用于多通道数字IO量的高速测试。
具体可使用光耦隔离接口实现被测对象数字IO口与ZYNQ芯片的IO口的连接。被测对象的输出接口与光耦芯片中的发光二极管的正极相接,并将其负极接地,就可以在光敏器的输出端得到隔离后的输出,将该输出直接与ZYNQ芯片的PL端引脚连接。使用ZYNQ的PS端引脚经过光耦隔离后与被测对象的输入接口相连,为了实现与被测对象的输入电平匹配,选择具有光敏器开漏输出的光耦芯片,通过上拉电阻跳线的方式可以做到多种电平的切换。
进一步,对ZYNQ芯片内实现的功能模块进行划分。各模块的划分为:多通道输入数据采样及缓存模块、多通道输出数据中断处理与定时输出模块、CPCI LOCAL总线控制与数据上传、下发模块。
进一步,上述多通道输入数据采样及缓存模块需要使用ZYNQ芯片内部的PL资源,对于输入ZYNQ的数据,实现定时采样,采样时钟由被测对象需用的采样时间来进行配置,采样到的数据使用片内RAM资源搭建的FIFO进行缓存,在数据量足够多时,通过ZYNQ片内的高速AXI接口通过突发传输的方式将各通道的数据依次写入ZYNQ片内的DDR中的对应分区中,进行存储。
进一步,上述的输入数据进行DDR分区时,每个通道的存储区应分为两个相同大小的区域,以进行乒乓操作,使得在进行输入数据采样的同时也能把另一个分区数据上传到上位机。
上述的多通道输出数据中断处理与定时输出模块采样ZYNQ中的PS资源实现。程序中首先对用到的MIO口、中断和定时器进行初始化,将MIO口设置为输出模式,定时器更新中断时间由被测对象要求的时间精度来确定,PL端产生中断触发MIO输出的开始,各通道输出的具体数据由工控机写入DDR中对应的存储分区里。
上述的CPCI LOCAL总线控制与数据上传、下发模块由ZYNQ中的PL资源实现。由于采用的CPCI接口桥接芯片为PCI9054,需要在ZYNQ中实现PCI9054工作模式中C模式要求的LOCAL接口时序,时钟采用40MHz,数据总线采用32位,地址总线采用8位,使用DMA模式固定地址的方式传输上传和下发的数据流。上传和下发都采用异步FIFO进行数据缓存,PL中进行处理的时钟设置为200MHz。上传到工控机的数据需要经过AXI总线从DDR中读出,先缓存在FIFO中,FIFO写满后拉低PCI9054的中断引脚以产生中断,告知工控机读取FIFO中的数据。下发的数据由工控机通过LOCAL总线写入FIFO中进行缓存,同时一旦FIFO非空,便将FIFO中的数据通过AXI总线写入DDR中。
进一步地,上述LOCAL总线控制器除了传输上传与下发的数据流之外,还需要对ZYNQ程序中的配置寄存器进行配置,这些寄存器的值由工控机进行设置,通过LOCAL总线写入ZYNQ后,ZYNQ即按照配置值开始工作。
另外,系统的PL部分的主时钟为200MHz,PS部分的ARM硬核的工作主频为666MHz。
具体地,图1为本发明实施例提供的数据管理方法,如图1所示,本实施例提供一种数据管理方法,包括:
S1、接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据;
具体地,数据接收装置接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据。其中,所述第一触发信号为数据采样触发信号;数据输入通道配置参数包括采样点数、通道使能、触发方式和采样时钟频率,还可以包括其他性能参数,具体可以根据实际情况进行设置和调整,此处不做具体限定。
S2、根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR;
具体地,数据存储装置根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR。
S3、接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据;所述第二FIFO存储器是预先通过LOCAL总线上传的存储器。
具体地,数据读取装置接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据;所述第二FIFO存储器是预先通过LOCAL总线上传的存储器。
本发明实施例提供的数据管理方法,通过接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据;根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR;接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据,实现了大数据量的缓存与桥接的高速传输,使得测试系统能用于多通道数字IO量的高速测试。
在上述实施例的基础上,进一步地,所述预设数据输入通道配置参数包括预设采样点数。
在上述实施例的基础上,进一步地,步骤S2中的所述按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR,包括:
S201、判断当前采样点数是否达到所述预设采样点数,若是,则执行步骤S204;否则执行步骤S202;
S202、判断所述第一FIFO存储器是否半满,若是,则执行步骤S203后返回步骤S201,否则继续接收采样数据并返回步骤S201;
S203、将所述第一FIFO存储器中的所述采样数据写入DDR的对应分区,并继续接收采样数据;
S204、停止接收采样数据并输出采样结束信号,将所述第一FIFO存储器中的所述采样数据写入DDR的对应分区,并对所述DDR中的采样数据进行乒乓操作。
具体地,可以按照所述预设数据输入通道配置参数中的采样时钟进行采样,每采样到一个点第一FIFO存储器缓存,并将采样点数计数器累加;同时判断采样点数计数器是否达到了预设数据输入通道配置参数中的采样点数,若是,则标志该次采样结束,将第一FIFO存储器的采样数据写入DDR中对应的分区后,进行乒乓操作,更换存储分区,并给出采样完结束信号;若采样点数计数器未达到预设数据输入通道配置参数中的采样点数,则判断第一FIFO存储器是否半满,第一FIFO存储器半满则将第一FIFO存储器中的采样数据写入DDR中对应分区并继续接收采样数据;若第一FIFO存储器没有半满则直接继续接收采样数据。
在上述实施例的基础上,进一步地,所述从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据,包括:
S301、工控机从所述第二FIFO存储器读取所述采样数据,并判断所述采样数据是否全部读取完毕,若是,则执行步骤S305,否则,执行步骤S302;
S302、判断所述第二FIFO存储器是否缓存全部所述采样数据,若是返回步骤S301,否则,执行步骤S303,
S303、判断所述第二FIFO存储器是否写满;若是,则执行步骤S304;否则,执行步骤S305;
S304、暂停从所述DDR读取所述采样数据并缓存至第二FIFO存储器,返回步骤S301;
S305、继续从所述DDR读取所述采样数据并缓存至第二FIFO存储器,然后,返回步骤S302;
S306、输出读取中断信号,停止从所述读取所述第二FIFO存储器读取所述采样数据。
具体地,工控机从所述第二FIFO存储器读取所述采样数据,具体可以从第一个使能的通道开始将DDR中的采样数据读到LOCAL总线上传的第二缓存FIFO存储器中,如果第二FIFO存储器在写满之前采样数据便已全部读出,则直接输出读取中断信号,否则在第二FIFO存储器写满后给出该输出读取中断信号。等待工控机通过DMA模式读走上传的数据,在读取第二缓存FIFO存储器的采样数据的过程中只要第二缓存FIFO存储器不满就继续向其中写入采样数据,直到采样数据全部被工控机读走。
在上述实施例的基础上,进一步地,所述方法还包括:
接收第二触发信号,从DDR中读取数据输出通道配置参数;
根据所述数据输出通道配置参数,输出从所述第二FIFO存储器读取的所述采样数据。
具体地,数据输出装置接收第二触发信号,从DDR中读取数据输出通道配置参数;根据所述数据输出通道配置参数,输出从所述第二FIFO存储器读取的所述采样数据。其中,所述第二触发信号为数据输出触发信号,数据输出通道配置参数可以包括传输点数、通道使能、触发方式和输出时间精度,还可以包括其他参数,具体可以根据实际情况进行设置和调整,此处不做具体限定。
在上述实施例的基础上,进一步地,在接收配置中断信号之前,所述方法还包括:S0、对所述数据输出通道配置参数进行设置。
在上述实施例的基础上,进一步地,所述对所述数据输出通道配置参数进行设置包括:
S001、接收数据输出通道配置参数,并将数据输出通道配置参数缓存至第二FIFO存储器;
S002、判断所述数据输出通道配置参数是否达到预设传输点数,若是则执行步骤S005,否则,执行步骤S003,
S003、判断所述第二FIFO存储器是否半满,若是,则执行步骤S004后返回步骤S002;否则继续接收所述数据输出通道配置参数并返回步骤S002;
S004、将所述数据输出通道配置参数写入所述DDR中,并继续接收所述数据输出通道配置参数;
S005、停止接收数据输出通道配置参数并输出配置完成信号,将所述第二FIFO存储器中的所述数据输出通道配置参数写入DDR的对应分区,并将用于输出采样数据的配置寄存器的值写入DDR中的对应地址。
具体地,参数配置装置(如工控机)下发数据输出通道配置参数先缓存在第二FIFO存储器中,并将计数器累加。如果第二FIFO存储器半满,则将第二FIFO存储器中的数据输出通道配置参数写到DDR中,并继续接收数据输出通道配置参数,否则直接继续接收数据输出通道配置参数。当计数器达到预设传输点数时,工控机下发数据输出通道配置参数的过程结束,将第二FIFO存储器中缓存的数据输出通道配置参数写入DDR的对应分区里,并将用于输出采样数据的配置寄存器的值写入DDR中的对应地址。
本发明实施例提供的数据管理方法,通过接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据;根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR;接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据,实现了大数据量的缓存与桥接的高速传输,使得测试系统能用于多通道数字IO量的高速测试。
图2为本发明一实施例提供的数据管理系统的结构示意图,如图2所示,本发明实施例提供一种数据管理系统,包括:数据接收装置201、数据存储装置202和数据读取装置203,其中:
数据接收装置201,用于接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据;
数据存储装置202,用于根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR;
数据读取装置203,用于接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据;所述第二FIFO存储器是预先通过LOCAL总线上传的存储器。
本发明实施例提供的数据管理系统,通过接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据;根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR;接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据,实现了大数据量的缓存与桥接的高速传输,使得测试系统能用于多通道数字IO量的高速测试。
图3为本发明另一实施例提供的数据管理系统的结构示意图,如图3所示,所述系统还包括数据输出装置204,用于:
接收第二触发信号,从DDR中读取数据输出通道配置参数;
根据所述数据输出通道配置参数,输出从所述第二FIFO存储器读取的所述采样数据。
图4为本发明又一实施例提供的数据管理系统的结构示意图,,如图4所示,所述系统还包括参数配置装置205,用于:对所述数据输出通道配置参数进行设置。
本发明实施例提供的数据管理系统,通过接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据;根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR;接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据,实现了大数据量的缓存与桥接的高速传输,使得测试系统能用于多通道数字IO量的高速测试。
本发明提供的系统的实施例具体可以用于执行上述各方法实施例的处理流程,其功能在此不再赘述,可以参照上述方法实施例的详细描述。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种数据管理方法,其特征在于,包括:
S1、接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据;
S2、根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR;
S3、接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据;所述第二FIFO存储器是预先通过LOCAL总线上传的存储器。
2.根据权利要求1所述的方法,其特征在于,所述预设数据输入通道配置参数包括预设采样点数。
3.根据权利要求2所述的方法,其特征在于,步骤S2中的所述按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR,包括:
S201、判断当前采样点数是否达到所述预设采样点数,若是,则执行步骤S204;否则执行步骤S202;
S202、判断所述第一FIFO存储器是否半满,若是,则执行步骤S203后返回步骤S201,否则继续接收采样数据并返回步骤S201;
S203、将所述第一FIFO存储器中的所述采样数据写入DDR的对应分区,并继续接收采样数据;
S204、停止接收采样数据并输出采样结束信号,将所述第一FIFO存储器中的所述采样数据写入DDR的对应分区,并对所述DDR中的采样数据进行乒乓操作。
4.根据权利要求1所述的方法,其特征在于,所述从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据,包括:
S301、工控机从所述第二FIFO存储器读取所述采样数据,并判断所述采样数据是否全部读取完毕,若是,则执行步骤S305,否则,执行步骤S302;
S302、判断所述第二FIFO存储器是否缓存全部所述采样数据,若是返回步骤S301,否则,执行步骤S303,
S303、判断所述第二FIFO存储器是否写满;若是,则执行步骤S304;否则,执行步骤S305;
S304、暂停从所述DDR读取所述采样数据并缓存至第二FIFO存储器,返回步骤S301;
S305、继续从所述DDR读取所述采样数据并缓存至第二FIFO存储器,然后,返回步骤S302;
S306、输出读取中断信号,停止从所述读取所述第二FIFO存储器读取所述采样数据。
5.根据权利要求1-4任意一项所述的方法,其特征在于,所述方法还包括:
接收第二触发信号,从DDR中读取数据输出通道配置参数;
根据所述数据输出通道配置参数,输出从所述第二FIFO存储器读取的所述采样数据。
6.根据权利要求5所述的方法,其特征在于,在接收配置中断信号之前,所述方法还包括:S0、对所述数据输出通道配置参数进行设置。
7.根据权利要求6所述的方法,其特征在于,所述对所述数据输出通道配置参数进行设置包括:
S001、接收数据输出通道配置参数,并将数据输出通道配置参数缓存至第二FIFO存储器;
S002、判断所述数据输出通道配置参数是否达到预设传输点数,若是则执行步骤S005,否则,执行步骤S003,
S003、判断所述第二FIFO存储器是否半满,若是,则执行步骤S004后返回步骤S002;否则继续接收所述数据输出通道配置参数并返回步骤S002;
S004、将所述数据输出通道配置参数写入所述DDR中,并继续接收所述数据输出通道配置参数;
S005、停止接收数据输出通道配置参数并输出配置完成信号,将所述第二FIFO存储器中的所述数据输出通道配置参数写入DDR的对应分区,并将用于输出采样数据的配置寄存器的值写入DDR中的对应地址。
8.一种数据管理系统,其特征在于,包括:
数据接收装置,用于接收第一触发信号,并按照预设数据输入通道配置参数接收采样数据;
数据存储装置,用于根据所述数据输入通道配置参数,将接收到的所述采样数据缓存至第一FIFO存储器,并按照预设规则将所述第一FIFO存储器中的所述采样数据写入DDR;
数据读取装置,用于接收采样结束信号,从所述DDR读取所述采样数据并缓存至第二FIFO存储器,并从所述第二FIFO存储器读取所述采样数据;所述第二FIFO存储器是预先通过LOCAL总线上传的存储器。
9.根据权利要求8所述的系统,其特征在于,所述系统还包括数据输出装置,用于:
接收第二触发信号,从DDR中读取数据输出通道配置参数;
根据所述数据输出通道配置参数,输出从所述第二FIFO存储器读取的所述采样数据。
10.根据权利要求9所述的系统,其特征在于,所述系统还包括参数配置装置,用于:对所述数据输出通道配置参数进行设置。
CN202111659833.5A 2021-12-30 2021-12-30 一种数据管理方法及系统 Pending CN114416019A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111659833.5A CN114416019A (zh) 2021-12-30 2021-12-30 一种数据管理方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111659833.5A CN114416019A (zh) 2021-12-30 2021-12-30 一种数据管理方法及系统

Publications (1)

Publication Number Publication Date
CN114416019A true CN114416019A (zh) 2022-04-29

Family

ID=81270742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111659833.5A Pending CN114416019A (zh) 2021-12-30 2021-12-30 一种数据管理方法及系统

Country Status (1)

Country Link
CN (1) CN114416019A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115833920A (zh) * 2023-02-14 2023-03-21 北京融为科技有限公司 一种解调数据的传输方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115833920A (zh) * 2023-02-14 2023-03-21 北京融为科技有限公司 一种解调数据的传输方法和装置
CN115833920B (zh) * 2023-02-14 2023-04-25 北京融为科技有限公司 一种解调数据的传输方法和装置

Similar Documents

Publication Publication Date Title
CN109271335B (zh) 一种多通道数据源ddr缓存的fpga实现方法
CN107704346B (zh) Soc芯片调试方法及调试系统
CN113608936B (zh) 一种多路接口测试系统及方法
US9778971B2 (en) Slave device, master device, and communication method
CN112765054A (zh) 一种基于fpga的高速数据采集系统及方法
CN114416019A (zh) 一种数据管理方法及系统
CN111563059A (zh) 一种基于PCIe的多FPGA动态配置装置及方法
CN106681951B (zh) 用于mvb网卡与pci总线接口通信的设备及系统
CN107290654A (zh) 一种fpga逻辑测试结构及方法
CN109684152B (zh) 一种risc-v处理器指令下载方法及其装置
CN112118144B (zh) 一种以太网数据帧输出方法及系统
CN109522194B (zh) 针对axi协议从设备接口的自动化压力测试系统及方法
CN116074406A (zh) 指令发送方法及装置
CN115237349A (zh) 数据读写控制方法、控制装置、计算机存储介质和电子设备
CN114328153A (zh) 一种rdma性能测试系统、方法、装置及介质
CN104156336A (zh) 一种usb2.0接口芯片的控制方法
CN106650006B (zh) 可编程逻辑器件的调试方法、系统及电子设计自动化终端
CN110457254B (zh) 提高超声设备接口传输利用率的方法及系统
CN117420342B (zh) 多通道采集方法、装置、系统、fpga及采样示波器
CN110674000B (zh) 信号测试方法与装置
CN116841697B (zh) 处理mmio请求的方法、电子装置和存储介质
CN117370257B (zh) 串口转总线的装置、现场可编程门阵列及其调试方法
CN115952074B (zh) 片上系统的性能验证方法及装置
CN114721895B (zh) 待测设计的验证方法、平台、设备和介质
US7852689B2 (en) Semiconductor integrated circuit and method of measuring a maximum delay

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination