CN114402536B - 极低耗可重构波形紧凑型uwb发射器 - Google Patents

Abstract

本发明涉及一种包括H桥的UWB脉冲发射器，所述桥具有并联的第一支路和第二支路，第一支路和第二支路共用的第一公共端连接到高电压，第一支路和第二支路共用的第二公共端连接到低电压。该UWB脉冲发射器还包括第一包络控制模块以及第二包络控制模块。第一支路包括第一开关和第二开关，第一开关和第二开关分别用于将高电压切换到第一包络控制模块的第一输入，以及将低电压切换到第二包络控制模块的第一输出。第二支路还包括第一开关和第二开关，第一开关和第二开关分别用于将高电压切换到第一包络控制模块的第二输入，以及将低电压切换到第二包络控制模块的第二输出。

Description

极低耗可重构波形紧凑型UWB发射器

技术领域

本发明涉及超宽带(ultra-wideband)或UWB脉冲生成领域，特别是使用低阻抗RF天线的UWB发射器的领域，它在连接对象的定位领域、UWB雷达领域以及在符合IEEE802.15.4-2011标准的通信系统中有特别的应用。

背景技术

UWB信号被应用于大量的应用中，无论是定位还是通信需求。这些信号的频谱必须符合美国联邦通信委员会(FCC)和欧洲电信标准协会(ETSI)颁布的频谱掩码，以免干扰已在使用的频谱带。IEEE 802.15.4-2011标准，涉及使用UWB信号的LR WPAN(Low RateWireless Personal Area Network，低速率无线个域网)类型网络，规定了在3.1GHz-10.6GHz频段中的几个600MHz和1300MHz宽的通信信道，并具有相关的频谱掩码。UWB信号由UWB脉冲组成。在下面的描述中，术语UWB脉冲将表示具有包络函数的RF周期序列，使得其符合前述频谱掩码。

UWB发射器应采用可重构的架构，以便能够适应所考虑的不同的应用，特别是不同的信道、不同的带宽、不同的数据调制类型、不同的发射电平、不同的频谱掩码。

此外，UWB发射器通常是用来配备连接的对象，这些对象在架构上只有很低的能量自主性(小型电池)，这些对象的广泛存在也有利于减少它们的能量消耗，从而限制它们在环境中的足迹。

现有技术中已知的不同类型的UWB发射器符合如图1所示的一般架构100。

根据该一般架构，UWB发射器包括用于使由模块110指定的RF时钟和脉冲的包络成形的模块。该模块用于从相同频率的时钟信号，在UWB信号的中心频率f₀处生成RF信号，以使脉冲成形，使其具有所需的包络。此外，当必须执行调制(通常是全调制或无调制、OOK(OnOff Keying，开关键控)或极性调制、BPSK(二进制相移键控))时，模块110可以应用该调制以获得调制的UWB脉冲。

然后，模块110输出端的UWB脉冲由功率放大模块120放大，之后由天线发射。由于天线阻抗小，功率放大级是必要的。

可以区分出两大类UWB发射器：使用存储元件和延迟线以数字方式生成脉冲的发射器和使用“H”桥以模拟方式生成脉冲的发射器。

在本申请人的专利US-B-8179945中描述了属于第一类发射器的一个示例。待生成的脉冲以存储在存储器中的数字样本序列的形式表示并以中心频率f₀依次读取。之后，通过允许调节增益的数字缓冲器的测温并行来进行放大。

尽管如此，这样的发射器消耗能量，以至于使脉冲在中心频率上一个接一个的交替形成。

此外，尽管数字生成本身是可再现的，但存在于组合级和放大级中的寄生电容使波形失真，因此，所传输的UWB信号的频谱是相对不可预测的。此外，数字缓冲器产生大的电流冲击，这导致电源电位和地面的寄生变化，并使发射信号的频谱变得更难控制。

前述第二类UWB发射器使用如图2所示的“H”桥架构。

该H桥包括两个并联支路210b和220b，每个支路分别在251和252处具有一个中点。UWB天线250安装在所考虑的两个中点之间(因此是桥的形状像H形)。第一支路210b包括在电源端子VDD和中点251之间的第一开关213以及在中点251和地之间的第二开关217。类似地，第二支路220b包括在电源端子和中点252之间的第一开关223以及在中点252和地之间的第二开关227。开关采用CMOS工艺制成。第一支路的第一开关213和第二支路227的第二开关由第一时钟信号ClkRF-控制。第二支路的第一开关223和第一支路的第二开关217由第二时钟信号ClkRF+控制，第二时钟信号的极性与第一时钟信号的极性相反。因此，当第一时钟信号处于高电平时，电流在天线250中的第一支路的第一开关213中沿第一方向流动，然后在第二支路的第二开关227中流动。相反，当第一时钟信号处于低电平时，电流在天线250中的第二支路的第一开关223中沿与第一方向相反的第二方向流动，然后在第一支路的第二开关217中流动。

这种“H”桥架构的主要优点是，电流效率是最佳的，从而通过具有非常高的输入阻抗的CMOS开关执行阻抗自适应。另一方面，如果在导通状态下CMOS开关两端的电位降非常低(电阻为几欧姆)，负载(天线250)端子处的电压漂移是最佳的，接近2xVDD。

在专利申请US-A-2012/0027050中，特别是在该文献的图4中描述了采用“H”桥架构的UWB发射器的示例。在该示例中，UWB脉冲是通过使用快速逻辑在中心频率处一次接一次地交替合成的，然后所考虑的交替(使用多个参考电压)被放大并组合成“H”桥，该“H”桥包括与待生成的UWB脉冲中的交替一样多的并联支路。

这种架构还导致高能量消耗，以至于UWB脉冲的合成再次在中心频率处一次接一次地交替进行。它还很复杂，因为它需要与组成脉冲的不同交替的振幅电平一样多的参考电压(在低输出阻抗下)。

此外，UWB信号频谱的控制难以预测，因为在逻辑组合级和在由“H”桥形成的组合级中存在的寄生电容会通过滤波使UWB脉冲失真。

最后，可用的参考电压的数目限制了生成器的可重构性。

因此，本发明旨在提供一种消耗非常低的UWB发射器架构，该架构是可重构的，并且允许精确地控制发射的UWB脉冲的频谱。

发明内容

本发明由如权利要求1所给出的UWB脉冲发射器定义。从属权利要求中指定了优选实施例。

附图说明

在阅读参照附图描述的本发明的优选实施例时，本发明的其他特征和优点将显现出来，在附图中：

图1示意性地示出了现有技术中已知的UWB发射器的一般架构。

图2示意性地示出了现有技术中已知的UWB发射器中使用的“H”桥。

图3示意性地示出根据本发明第一实施例的UWB发射器的一般架构。

图4A示意性地示出了根据图3的一般架构的UWB发射器，详细说明了第一包络形状控制模块和第二包络形状控制模块的实现示例。

图4B示出了在图4A的UWB发射器中介入的信号的时间图。

图4C示意性地示出了在发射闭合脉冲串的情况下，为图4A的发射器生成时钟信号和包络控制信号的电路。

图5示意性地示出了根据图3的架构的UWB发射器，其适合执行QPSK或8-PSK调制。

图6示意性地示出了根据图3的架构的UWB发射器，其配备有根据第一实现方式变体的振幅控制级。

图7示意性地示出了根据图3的架构的UWB发射器，其配备有根据第二实现方式变体的振幅控制级。

图8示意性地示出了根据本发明第二实施例的UWB发射器的一般架构。

图9示意性地示出了根据本发明第三实施例的UWB发射器的一般架构。

图10A示出了由图9的UWB发射器生成的脉冲串的示例。

图10B示出了图10A的脉冲串的基本脉冲。

图10C示出了图10A的脉冲串的频谱占用和图10B的基本脉冲的频谱占用。

具体实施方式

本发明的总体思想是提供一种UWB发射器，该UWB发射器再次基于“H”桥架构，但在H桥的支路内，一方面集成了对UWB脉冲包络形状的基带控制，另一方面集成了与对包络形状的控制不同的、对这些脉冲振幅的控制。

图3示意性地示出了根据本发明第一实施例的UWB发射器的一般架构。

基于“H”桥300的UWB发射器包括两个并联支路。如图2所示的H桥，我们在第一支路中发现第一开关313、中点315和第二开关317。以同样的方式，我们在第二支路中发现第一开关323、第二中点325和第二开关327。第一支路的第一开关313和第二支路327的第二开关由第一时钟信号ClkRF-控制。第二支路的第一开关323和第一支路的第二开关317由第二时钟信号ClkRF+控制，第二时钟信号的极性与第一时钟信号的极性相反。第一时钟信号和第二时钟信号的频率等于待生成的UWB脉冲的中心频率(RF频率)。

UWB天线在第一中点315和第二中点325之间上升。它以差分方式进行馈电(差分馈电天线)。

与图2不同，UWB发射器包括第一振幅控制模块330，用于控制UWB脉冲包络的正向部分的振幅，该模块位于电源端子和第一支路和第二支路的第一公共端之间。第一振幅控制模块允许调节施加到第一公共端的电压(称为高电压)。

对称地，UWB发射器包括第二振幅控制模块370，用于控制UWB脉冲负向部分的振幅，该模块位于第一支路和第二支路的第二公共端与地之间。第二振幅控制模块允许设置施加到第二公共端的电压(称为低电压)。

UWB发射器还包括第一包络控制模块340，其通过第一形状控制信号ClkBB+控制UWB脉冲的正向部分的包络的形状，该模块位于第一开关313、323和相应的中点315、325之间。对称地，UWB发射器包括第二包络控制模块360，其通过第二形状控制信号ClkBB-控制UWB脉冲负向部分的包络的形状，该模块位于中点315、325与第一支路和第二支路317、327的第二开关之间。需要注意的是，形状控制信号ClkBB+和ClkBB-是低频信号(在基带中)，因为它们对应于UWB脉冲的振幅调制。换句话说，这些形状控制信号的频谱位于远低于UWB脉冲的中心频率f₀的频谱带中。通过控制低频脉冲包络的形状，而不是在RF频率f₀处合成每一个半波，可以显著降低发射器的消耗。

图3所示的UWB发射器架构具有若干个有利特征。

首先，通过简单地控制支路末端的高电压(通过模块330)和低电压(通过模块370)来静态地执行振幅控制。因此，我们避免了数字地存储若干个增益电平的波形或模拟地生成大量参考电压。

然后，由发射器发射的UWB脉冲的包络的形状由第一包络控制模块340和第二包络控制模块360差分控制。对UWB脉冲的成形的控制与对其振幅的控制无关。这两个控制直接在功率放大级串联操作，而不需要任何阻抗自适应或附加电路，这也有助于降低发射器的总消耗。

此外，脉冲频谱的控制是简单和精确的。包络形状控制信号可以以简单的分量在低频下生成。它们直接施加到功率放大级，而不需要引入阻抗变换级。在开关和负载(在这种情况下是UWB天线)之间存在包络成形级，允许后者与在RF频率下的开关瞬态隔离。这种特性有助于生成的UWB脉冲的频谱纯度，并因此有助于使它们符合频谱掩码。

图4A示意性地示出了根据图3的一般架构的UWB发射器，并详细说明了第一包络形状控制模块和第二包络形状控制模块的实现示例。

图4A示出了第一支路410的第一开关413和第二开关417和第二支路420的第一开关423和第二开关427。第一开关413和423是PMOS晶体管，第二开关417和427是NMOS晶体管，从而功率放大级由第一CMOS反相器(413和417)和第二CMOS反相器(423和427)制成，它们的各自输出连接到负载的端子。

振幅控制级由振幅控制模块430、470组成，振幅控制模块430、470与包络控制级串联，包络控制级由包络控制模块440和460组成。

振幅控制模块的架构将在后面详细说明。

使用MOSFET晶体管实现第一包络控制模块440和第二包络控制模块460。更具体地说，第一包络成形模块440包括位于第一支路410中的第一PMOS晶体管441和位于第二支路420中的第二PMOS晶体管442。第一PMOS晶体管441的源极和漏极分别连接到PMOS晶体管413的漏极，和第一中点415，该第一中点连接到负载450的第一端子。类似地，第二PMOS晶体管442的源极和漏极分别连接到PMOS晶体管423的漏极，和第二中点425，该第二中点连接到负载450的第二端子。第一包络控制模块440的第一晶体管441和第二晶体管442由第一包络控制信号ClkBBo-控制。该信号由第一包络控制信号生成模块445(如图右侧所示)从第一控制信号ClkBBi+中生成。

对称地，第二包络控制模块460包括位于第一支路410中的第一NMOS晶体管461和位于第二支路420中的第二NMOS晶体管462。第一NMOS晶体管461的源极和漏极分别连接到NMOS晶体管的漏极417和第一中点415。类似地，第二NMOS晶体管462的源极和漏极分别连接到NMOS晶体管的漏极427和第二中点425。

第二包络控制模块460的第一晶体管461和第二晶体管462由第二包络控制信号ClkBBo+控制。该信号由第二包络控制信号生成模块465(如图右侧所示)从第二控制信号ClkBBi-中生成。

第一包络控制信号生成模块和第二包络控制信号生成模块具有相同的结构。

更具体地说，考虑到第一包络控制信号生成模块445，第一控制信号ClkBBi+控制串联安装在电源和地之间的一对PMOS 447和NMOS 448晶体管的栅极。PMOS晶体管447的源极经由第一可变电阻器446连接到电源，而NMOS晶体管448的源极经由第二可变电阻器449连接到地。晶体管447和448的漏极互连。因此，当第一控制信号ClkBBi+包括高电压脉冲时，PMOS晶体管447关断，而NMOS晶体管448导通。因此，晶体管441的栅源电容和晶体管442的栅源电容通过第二可变电阻器449放电。第一包络控制信号生成模块输出端处的信号ClkBBo-的振幅线性减小。振幅减小率由上述并联栅源电容和第二可变电阻器449的值给出。在脉冲结束时，PMOS晶体管447导通，NMOS晶体管448关断，然后晶体管441和442的栅源电容通过可变电阻器446充电，并且信号的振幅线性增加。振幅增加率由上述栅源电容和第一可变电阻器446的值给出。

关于第二包络控制信号生成模块465，第二控制信号ClkBBi-控制串联安装在电源和地之间的一对PMOS 467和NMOS 468晶体管的栅极。PMOS晶体管467的源极经由第一可变电阻器466连接到电源，而NMOS晶体管468的源极经由第二可变电阻器469连接到地。晶体管467和468的漏极互连。因此，当第二控制信号ClkBBi-包括低电压脉冲时，PMOS晶体管467导通而NMOS晶体管468截止。结果，晶体管461的栅极-源极电容和晶体管462的栅极-源极电容通过第一可变电阻器466充电。第二包络控制信号生成模块输出的ClkBBo+信号的振幅线性增加。振幅增加率由上述栅极-源极电容和第一可变电阻器466的值给出。在脉冲结束时，PMOS晶体管467关断，NMOS晶体管468导通，然后晶体管461和462的栅源电容通过可变电阻器469放电，并且信号ClkBBo+的振幅线性减小。振幅减小率由上述栅极-源极电容和第二可变电阻器469的值给出。

模块445和465的第一可变电阻器446和466有利地具有480所示的相同结构。

这样的第一可变电阻器由串联安装在电源电压和PMOS晶体管(视情况而定447或467)的源极之间的一组基本电阻器481-1、…、481-N组成。每个基本电阻器481-n可能通过并联连接在该基本电阻器上的对应晶体管482-2(这里是PMOS晶体管)短路。因此，第一电阻由未短路(也就是说，其栅极控制处于高状态)的基本电阻之和决定。可以选择一致的基本电阻，在这种情况下控制码是测温的，或者遵循2次方几何级数，在这种情况下控制码是二进制的。

第一可变电阻器446、466中的每一个可变电阻器可能通过如485所示的晶体管(这里为PMOS晶体管)短路。第一包络控制信号生成模块445的晶体管485由第二验证信号ClkRFopt-控制，第二包络控制信号生成模块465的晶体管485由第一验证信号ClkRFopt+控制。该晶体管用于启动和终止UWB脉冲的成形。因此，验证信号ClkRFopt+、ClkRFopt-，可以被分别视为每个都给出UWB脉冲的开始和结束。

类似地，模块445和465的第二可变电阻器449和469也有利地具有如490所示的相同的结构。这种第二可变电阻器由串联连接在NMOS晶体管(视情况而定449或469)的源极和地之间的一组基本电阻器491-1、…、491-N组成。每个基本电阻器491-n可能通过相关的晶体管(在此为NMOS晶体管)492-n短路。因此，第二电阻由未短路(也就是说，其栅极控制处于低状态)的基本电阻之和决定。这里同样地，可以选择一致的基本电阻，在这种情况下控制代码是测温的，或者遵循2次方几何级数，在这种情况下控制代码是二进制的。

第二可变电阻器449、469中的每一个可变电阻器可能通过如495所示的晶体管(在此为NMOS晶体管)短路。第一包络控制信号生成模块445的晶体管495由第二验证信号ClkRFopt-控制，第二包络控制信号生成模块465的晶体管495由第一验证信号ClkRFopt+控制。因此，该晶体管具有启动和终止UWB脉冲成形的功能。

图4B示出了由图4A的发射器生成UWB脉冲所涉及的信号的时间图。

线(A)表示RF频率下f₀的基本时钟ClkRF，该RF频率实际上是所成生脉冲的中心频率。

线(B)表示在对发射信号施加BPSK调制的情况下的极性信号Pol。在极性改变的情况下，在(E)和(F)中表示的开关信号ClkRFo-和ClkRFo+的相位被反转。由于开关信号ClkRFo-和ClkRFo+彼此反转，因此可以通过简单地切换这些信号来实现极性的改变。

应该注意的是，如后面所解释的，高阶(QPSK、8-psk等)的相位调制也是可能的。

彼此相反的第一验证信号ClkRFopt-和第二验证信号ClkRFopt+用线(C)和(D)表示。这些信号在时间上限定每个脉冲，更具体地说，限定UWB脉冲成形的间隔。

需要注意的是，开关信号ClkRFo-和ClkRFo+仅在由信号ClkRFopt-和ClkRFopt+定义的验证间隔期间包括基本时钟的半波。因此，“H”桥的消耗进一步减少，因为它被限制在功率放大发生的间隔期间。当晶体管423和442、461和417导通时(在这种情况下，端子425和415之间的电位差为正)生成UWB脉冲的正半波，并且当晶体管413和441、462和427导通时生成UWB脉冲的负半波。振动的振幅由包络控制信号ClkBBo-和ClkBBO+差分确定。

在(G)和(H)中表示的第一控制信号ClkBBi+和第二控制信号ClkBBi-彼此相反。这些信号在时间上限定脉冲包络的增大斜坡和减小斜坡。

当第一控制信号ClkBBi+处于高状态(因此第二控制信号ClkBBi-处于低状态)时，(I)中指示的第一包络控制信号ClkBBo-具有减小的斜坡。相反，当第一控制信号ClkBBi+处于低状态时，它具有增大斜坡。

类似地，当第二控制信号ClkBBi-处于低状态(因此第一控制信号ClkBBi+处于高状态)时，(J)所示的第二包络控制信号ClkBBo+具有增大的斜坡。相反，当第二控制信号ClkBBi-处于高状态时，第二包络控制信号CLKBBI+具有减小斜坡。

如上所述，通过在RC电路中充电和放电，获得包络控制信号ClkBBo-和ClkBBo+的增大斜坡和减小斜坡，其中R是可变电阻(446和466用于充电，449和469用于放电)，C是对应于栅极-源极电容之和的固定电容(441与442并联用于ClkBBo-，461与462并联用于ClkBBo+)。因此，包络控制信号具有三角形形状，这允许高斯包络形状的满意近似。

验证信号ClkRFopt-和ClkRFopt+将第一包络控制信号ClkBBo-设置为高电平，将第二包络控制信号ClkBBo+设置为低电平。因此，在验证信号ClkRFopt-和ClkRFopt+定义的时间间隔之外，不会生成脉冲包络调制的增减斜坡，这将发射器的消耗降低到严格的最小值。

最后，负载(天线)端子上的电压用(K)表示。脉冲仅出现在由ClkRFopt-和ClkRFopt-定义的验证间隔期间。它们的包络的形状仅在这些间隔期间被调制。这些脉冲进一步具有由调制信号BPSK，Pol给出的相位。

图4C示意性地示出了在发射闭合脉冲串的情况下为图4A的发射器生成时钟信号和包络控制信号的电路。

第一控制信号ClkBBi+在此被分解为两个(更一般地分解为多个)交替的控制信号ClkBB1i+和ClkBB2i+。换句话说，这些控制信号中的每一个控制信号都具有脉冲重复频率，即，该ClkBBi+的一半脉冲，ClkBBi+上的(正向)脉冲之后为ClkBB2i+上的(正向)脉冲。信号ClkBB1i+和ClkBB2i+中的每一个信号被输入到如图4A中的445所示的第一包络控制信号生成模块中。被表示为ClkBB1o-和ClkBB2o-的相应的输出信号本身是交错的。它们通过诸如497-1和497-2之类的开关组合，交替地通过ClkBB1o-脉冲和ClkBB2o-脉冲，以提供第一包络控制信号ClkBBo-。

类似地，第二控制信号ClkBBi-被分解成两个交错的控制信号ClkBB1i-和ClkBB2i-。换句话说，这些控制信号中的每一个控制信号都具有脉冲重复频率，即，该ClkBBi-的一半脉冲，ClkBB1i-上的(负向)脉冲之后为ClkBB2i-上的(负向)脉冲。信号ClkBB1i-和ClkBB2i-中的每一个信号被输入到如图4A中的465所示的第二包络控制信号生成模块中。被表示为ClkBB1o-和ClkBB2o-的相应的输出信号本身是交错的。它们通过诸如497-1和497-2之类的开关组合，交替地通过ClkBB1o+脉冲和ClkBB2o+脉冲，以提供第二包络控制信号ClkBBo+。

因此，有利地可以生成UWB脉冲串，例如发射8个脉冲，这些脉冲被4ns隔开，并且具有如IEEE 802.15.4z标准所规定的交替极性。

图5示意性地示出了根据图3的架构的UWB发射器，其实现了QPSK或8-PSK调制。

图5示出了：由包络控制模块540和560组成的包络成形级，其与上述描述的模块440和460一致；以及由模块530和570组成的振幅控制级，其与模块430和470相同，其结构将在之后描述。

与图4A的UWB发射器不同，功率放大级包括第一支路510中位于第一公共端和第一包络控制模块540之间的两个并联开关513-1和513-2，以及位于第二包络控制模块560和第二公共端之间的两个并联开关517-1和517-2。

更具体地说，开关513-1和513-2是PMOS晶体管，它们的源极连接到第一公共端，它们的高电压由第一振幅控制模块设置，它们的漏极连接到PMOS晶体管541的源极。晶体管513-1和513-2的栅极分别由信号Clkf01P+和Clkf02P+控制。类似地，开关517-1和517-2是NMOS晶体管，它们的源极连接到第二公共端，它们的低电压由第二振幅控制模块设置，它们的漏极连接到NMOS晶体管561的源极。晶体管517-1和517-2的栅极分别由信号Clkf01n+和Clkf02n+控制。

类似地，开关523-1和523-2是PMOS晶体管，它们的源极连接到第一公共端，它们的漏极连接到PMOS晶体管542的源极。晶体管523-1和523-2的栅极分别由信号Clkf01P-和Clkf02p-控制。最后，开关527-1和527-2是NMOS晶体管，它们的源极连接到第二公共端，它们的漏极连接到NMOS晶体管562的源极。晶体管527-1和527-2的栅极分别由信号Clkf01N-和Clkf02N-控制。

信号Clkf01p+和Clkf02p+、Clkf01n+和Clkf02n+、Clkf01P-和Clkf02P-、Clkf01N-和Clkf02N-从图的右侧示出的开关信号生成系统590生成。该系统590分别以相位(0°)、相位正交(90°)、相位反向(180°)和反向相位正交(-90°)在频率RF f₀(UWB脉冲的中心频率)下接收时钟Clkf0-I、Clkf0-Q、Clkf0-lb和Clkf0-Qb作为输入。它还接收待传输的符号的分量(I、Q)。根据I和Q的值，开关信号生成系统将上述开关信号上的输入时钟复用。对于不同的调制类型，在表1中给出了复用表。为简化表示，时钟Clkf0-I、Clkf0-Q、Clkf0-lb和Clkf0-Qb已由表中的后缀l、Q、lb、Qb指定。

QPSK调制可以以两种可能的方式实现。在第一种方式(表1中称为选项1)中，对于待发送的QPSK符号，在2个正交信道上同时生成两个UWB脉冲，每个脉冲由所考虑的QPSK符号的分量调制。在第二种方式中(在表1中称为选项2a)，携带符号的2个分量的UWB脉冲在2个信道上交替生成。表1也示出了第二信道被抵消(第6-9列)的变体(表1中的选项2b)。当然，第一信道也可以被抵消，而不是第二信道被抵消。

通过如表1所示的上述选项1和2a的组合可以实现8-PSK调制。在必要时，可通过作用于振幅控制的因子对符号(-1，-1)、(-1，1)、(1，1)和(1，-1)进行归一化。

表1

图6示意性地示出了根据图3的架构的UWB发射器，其配备有根据第一实现方式变体的振幅控制级。

图6示出了由第一支路中的开关613和617以及第二支路中的开关623和627组成的功率放大级。包络控制级与功率放大级串联，包络控制级由模块640和660组成，它们与之前描述的模块440和460一致。

振幅控制级也与功率放大级和包络控制级串联。振幅控制级由位于第一公共端和电源电压之间的第一振幅控制模块630以及位于第二端和地之间的第二振幅控制模块670组成。更具体地说，这里的第一模块630由单个PMOS晶体管631组成，其源极连接到电源VDD，其漏极连接到第一公共端。第一支路的第一开关晶体管的源极613和第二支路的第一开关晶体管的源极623连接到该第一公共端。类似地，第二模块670由单个NMOS晶体管671组成，其源极连接到地，其漏极连接到第二公共端。第一支路的第二晶体管的源极617和第二支路的第二晶体管的源极627连接到该第二公共端。

施加在晶体管631栅极上的信号Vref+通过粗电压阶梯680生成，其输出提供在第一细电压阶梯635上。类似地，施加在晶体管671栅极上的信号Vref-通过粗电压阶梯680生成，其输出提供在第二细电压阶梯675上。

对于生成信号Vref+和Vref-，粗电压阶梯680是共用的，它简单地由第一组N+1个串联在电源电压VDD和地之间的、相同值的基本电阻组成。

在粗电压阶梯的中间节点处可用的N+1个参考电压Vrefh<0>、Vrefh<1>、…、Vrefh<N>在第一细电压阶梯635的输入处被提供给多路复用器636。该输入多路复用器通过第一选择信号SelVrefh+，在680的N+1个可用参考电压中选择两个连续的参考电压Vrefh<n>和Vrefh<n+1>。第二细电压阶梯包括串联排布在这样选择的两个参考电压Vrefh<n>和Vrefh<n+1>之间的M+1个基本电阻器(具有相同的值)。在该第二阶梯的中间节点处，可用的M+1个参考电压，Vrefl+<0>、…、Vrefl+<M>被提供给输出多路复用器637。该输出多路复用器通过第二选择信号SelVrefl+，在M+1个可用电压中选择参考电压Vrefl+<m>…，并将其作为信号Vref+提供给输出端。

类似地，在粗电压阶梯的中间节点处可用的N+1个参考电压Vrefh<0>、Vrefh<1>、…、Vrefh<N>在第二细电压阶梯675的输入处被提供给多路复用器676。该输入多路复用器通过第一选择信号SelVrefh-，在N+1个可用参考电压中选择两个连续的参考电压Vrefh-<n>和Vrefh-<n+1>。第二细电压阶梯包括串联排布在这样选择的两个参考电压Vrefh-<n>和Vrefh-<n+1>之间的M+1个基本电阻器(具有相同的值)。在该第二阶梯的中间节点处，可用的M+1个参考电压，Vrefl-<0>、…、Vrefl-<M>、…，被提供给输出多路复用器677。该输出多路复用器通过第二选择信号SelVrefl-，在M+1个可用电压中选择参考电压Vrefl-<m>…，并将其作为信号Vref-输出。

在晶体管631的栅极上施加信号Vref+和在晶体管671的栅极上施加信号Vref-允许调节这些晶体管的漏源电阻，并因此降低相对于电源电压的高电压(通过Vref+)，以及当这些晶体管被电流穿过时提高相对于地的最小电压(通过Vref-)。因此，晶体管631和671的联合作用允许在宽的动态范围内同质地改变包络的振幅，而与包络形状的控制无关。

生成信号Vref+和Vref-的电路消耗仅限于在电压梯级中循环的电流(几μA)引起的消耗。

图7示意性地示出了根据图3的架构的UWB发射器，其配备有根据第二实现方式变体的振幅控制级。

由第一支路中的开关713和717以及第二支路中的开关723和727组成的功率放大级与图6中的一致。类似地，包络形状控制级包括模块740和760，分别与图6的模块640和660一致。

然而，位于第一公共端和电源电压之间的第一振幅控制模块730以及位于第二公共端和地之间的第二振幅控制模块770不同于图6的相应模块630和670。

实际上，第一振幅控制模块730由多个第一传输门731-0、731-1、…、731-n组成，它们并联安装在电源电压VDD和连接PMOS晶体管713和723的源极的第一公共端之间。第一传输门可以由简单的PMOS晶体管组成。本领域技术人员可以想到这些传输门的替代方案。

因此，通过利用第一选择信号Sel-TgP<0>、Sel-TgP<1>、…、Sel-TgP<N>选择第一传输门，可以调节电压VDD和MOS晶体管源极的公共节点之间的等效电阻。因此，一旦电流通过桥，就可以使用上述选择信号降低高电压。

类似地，第二振幅控制模块770由多个第二传输门771-0、771-1、…、771-N组成，它们并联安装在连接NMOS晶体管717和727的源极的第二公共端与地之间。第二传输门可以由简单的NMOS晶体管组成。本领域技术人员可以想到这些传输门的替代方案。

因此，一旦电流通过H桥，就可以使用分别控制栅极771-0、771-1、…、771-N的第二选择信号Sel-TgN<0>、Sel-TgN<1>、…、Sel-TgN<N>来提高低电压。

与图6所示的振幅控制模块相比，图7所示的振幅控制模块的实现方式变体具有不消耗静态功率的优点。实际上，这里不需要提供电阻器阶梯来生成参考电压，因此除了生成通过负载的脉冲所需的电流之外，不消耗电流。

在不脱离本发明的范围的情况下，也可以考虑振幅控制模块的其他实现方式变体。特别地，振幅控制模块可以借助于LDO电压调节器(低压差调节器)制成。

图8示意性地示出了根据本发明第二实施例的UWB发射器的一般架构。

振幅控制级、功率放大级和包络形状控制级与结合图3描述的第一实施例中的级相同，因此，这里不再赘述。

然而，与第一实施例不同的是，UWB天线850不是以差分模式馈电，而是单馈电天线。更具体地说，形成发射器的第一输出的第一支路810b的中点815经由去耦电容器853连接到50Ω的特性负载855。形成发射器的第二输出的第二支路820b的中点825通过去耦电容器854连接到天线850。电容器853和854具有相同的值，并且意图在发射器的输出处不施加偏振点。

本领域技术人员应当理解，结合第一实施例公开的不同变体和实施例也适用于第二实施例。

在第一实施例和第二实施例中，假设振幅控制由从电源端子操作以改变高电压的第一振幅控制模块和从地操作以改变低电压的第二振幅控制模块来执行。然而，本领域技术人员应该理解，可以交替地提供单个振幅控制模块来改变高电压或低电压。

图9示意性地示出了根据本发明第三实施例的UWB发射器的一般架构。

第三实施例与先前实施例的不同之处在于，UWB发射器包括多个并联连接的H桥，每个桥的UWB脉冲被独立地控制并通过去耦电容器在公共UWB天线的端子处组合。

在本实施例中，H桥的结构可以是如上所述的第一实施例或第二实施例列出的H桥的结构。

方便起见，在下面的描述中，假定H桥的结构符合第一实施例。

更具体地，UWB发射器包括多个(N个)并联的H桥900，其承载特定参考TX PA1、...、TC PAN。这些H桥中的每一个H桥的第一支路的相应的第一中点915通过多个第一桥解耦电容器954连接到第一公共端子955。类似地，这些桥的第二支路的第二中点925通过多个第二桥解耦电容器953连接到第二公共端子956。

UWB天线950连接在第一公共端子和第二公共端子之间。然而，应该理解，在H桥的结构符合第二实施例的情况下，UWB天线将仅连接到这些公共端子中的一个，另一个公共端子通过特性阻抗连接到地。

桥接去耦电容器确保各个桥的连续分量之间没有相互作用，同时允许在天线的端子处组合由不同桥生成的UWB脉冲的交替分量。

每个H桥包括在所述桥的两个支路处，位于电源端子和第一公共端931之间第一振幅控制模块(未示出)，第一振幅控制模块允许改变该第一公共端处的高电压。类似地，位于H桥的第一支路和第二支路处的第二公共端971和地之间的第二振幅控制模块(未示出)允许改变第二公共端处的低电压。

和之前实施例中描述的一样，每个H桥包括在第一开关913、923和第一支路和第二支路的相应中点915、925之间的第一包络控制模块941、942，通过与该H桥相关联的第一基带信号(ClkBB-)，对由该H桥生成的UWB脉冲的正向部分的包络进行成形。

它还包括位于中点915、925和该H桥的第二开关917、927之间的第二包络控制模块961、962，通过与该H桥相关联的第二基带信号(ClkBB+)对由该H桥生成的UWB脉冲的负向部分的包络进行成形。

和之前实施例中描述的一样，对于每个桥900，第一支路的第一(第二)开关切换状态与第二支路的第一开关(第二)的切换状态相反。每个开关以相同的中心RF频率切换，RF频率给出由该桥生成的UWB脉冲的中心频率。

需要注意的是，不同桥的第一包络控制模块由相互独立的第一基带信号控制。类似地，不同桥的第二包络控制模块由相互独立的第二基带信号控制。第一基带信号和第二基带信号由独立模块990生成。

不同桥的第一支路的第一开关和第二开关有利地在相同的RF频率下由相同的信号ClkRF0+切换。类似地，不同桥的第二支路的第一开关和第二开关在相同的RF频率下由相同的信号ClkRF0-切换，该信号是前一个信号的逆信号。因此，这些开关的控制信号可以由公共模块生成。或者，它们可以由独立模块990从公共RF时钟生成。

第三实施例允许生成基本脉冲串，基本脉冲串可以非常接近或者甚至在时间上重叠，具有很大的控制灵活性。特别地，每个基本脉冲的极性可以通过第一基带信号和第二基带信号单独控制。这种控制灵活性还允许确保基本脉冲串符合在有效标准(ETSI、FCC、ARIB)中定义的UWB频谱掩码。

图10A示出了在时域中可由图9的UWB脉冲发射器生成的基本脉冲串，图10B示出了该脉冲串的基本脉冲。

图10C示出了图10的基本脉冲串的频谱和图10B的基本脉冲的频谱。注意，这两个频谱实际上符合上述频谱掩码。

最后，需要指出的是，本申请所提出的技术方案比定义分辨率在RF周期的一小部分范围内的单个H桥的基本脉冲串的总时间支持的解决方案简单得多。

Claims (15)

1.包括至少一个H桥的UWB脉冲发射器，所述H桥具有并联的第一支路和第二支路，所述第一支路和所述第二支路共用的第一公共端连接到高电压，所述第一支路和所述第二支路共用的第二公共端连接到低电压，所述第一支路包括第一中点，所述第二支路包括第二中点，UWB天线连接到所述第一中点和所述第二中点，所述第一支路包括在所述第一公共端和所述第一中点之间的第一开关，以及在所述第一中点和所述第二公共端之间的第二开关，所述第二支路包括在所述第一公共端和所述第二中点之间的第一开关，以及在所述第二中点和所述第二公共端之间的第二开关，所述支路的第一开关和第二开关处于相反的切换状态，所述第一支路的第一开关的切换状态与第二支路的第一开关的切换状态相反，所述第一支路的第二开关的切换状态与第二支路的第二开关的切换状态相反，每个开关以相同的RF频率切换，所述RF频率给出UWB脉冲的中心频率，其特征在于，所述UWB脉冲发射器包括：

位于电源端子和所述第一公共端之间的第一振幅控制模块，所述第一振幅控制模块使得能够改变所述第一公共端处的所述高电压，

位于所述第二公共端和地之间的第二振幅控制模块，所述第二振幅控制模块使得能够改变所述第二公共端处的所述低电压；

位于所述第一开关和两个支路的中点之间的第一包络控制模块，所述第一包络控制模块用于通过第一基带信号对UWB脉冲的正向部分的包络进行成形；以及

位于两个支路的中点和所述第二开关之间的第二包络控制模块，所述第二包络控制模块用于通过第二基带信号对UWB脉冲的负向部分的包络进行成形。

2.根据权利要求1所述的UWB脉冲发射器，其特征在于，所述UWB天线连接在所述第一中点和所述第二中点之间。

3.根据权利要求1所述的UWB脉冲发射器，其特征在于，所述UWB天线经由第一去耦电容器连接到所述第一中点，并且所述第二中点经由与特征阻抗串联的第二去耦电容器连接到所述地。

4.根据权利要求1至3中任一项所述的UWB脉冲发射器，其特征在于，所述第一开关是PMOS晶体管，所述第二开关是NMOS晶体管，所述第一支路的第一开关和第二开关由第一控制信号控制，所述第二支路的第一开关和第二开关由第二控制信号控制，所述第二控制信号是所述第一控制信号的逆信号。

5.根据权利要求1至3中任一项所述的UWB脉冲发射器，其特征在于，所述第一支路包括在所述第一公共端和所述第一中点之间并联的两个第一开关，以及在所述第一中点和所述第二公共端之间并联的两个第二开关，所述第二支路还包括在所述第一公共端和所述第二中点之间并联的两个第一开关，以及在所述第二中点和所述第二公共端之间并联的两个第二开关，所述第一支路和第二支路的第一开关的相应开关信号以及所述第一支路和第二支路的第二开关的相应开关信号由多路复用器提供，所述多路复用器接收所述RF频率下的时钟信号作为输入，所述时钟信号分别是同相、正相、反相和反相正交，所述多路复用器由待传输的QPSK或8-PSK符号的分量I、Q控制。

6.根据权利要求1至3中任一项所述的UWB脉冲发射器，其特征在于：

所述第一振幅控制模块包括PMOS晶体管，所述PMOS晶体管的源极连接到电源电压，所述PMOS晶体管的漏极连接到所述第一公共端，所述PMOS晶体管由高参考电压控制，所述高参考电压作为第一电阻器阶梯的中间节点处的电压而获得；和/或

所述第二振幅控制模块包括NMOS晶体管，所述NMOS晶体管的源极连接到所述第二公共端，所述NMOS晶体管的漏极连接到地，所述NMOS晶体管由低参考电压控制，所述低参考电压作为第二电阻器阶梯中间节点处的电压而获得。

7.根据权利要求6所述的UWB脉冲发射器，其特征在于，所述第一电阻器阶梯连接在粗电阻器阶梯的两个连续的第一中间节点之间，所述粗电阻器阶梯本身连接在电源电压和地之间，所述两个连续的第一中间节点通过第一多路复用器选择，所述第二电阻器阶梯连接在所述粗电阻器阶梯的两个连续的第二中间节点之间，所述两个连续的第二中间节点由第二多路复用器选择。

8.根据权利要求1至3中任一项所述的UWB脉冲发射器，其特征在于：

所述第一振幅控制模块包括并联安装的多个第一传输门，所述多个第一传输门的输入连接到电源电压，所述多个第一传输门的输出连接到所述第一公共端，所述多个第一传输门分别由多个第一选择信号控制；和/或

所述第二振幅控制模块包括并联安装的多个第二传输门，所述多个第二传输门的输入连接到所述第二公共端，所述多个第二传输门的输出连接到地，所述多个第二传输门分别由多个第二选择信号控制。

9.根据权利要求1至3中任一项所述的UWB脉冲发射器，其特征在于，所述第一振幅控制模块包括第一LDO电压调节器，和/或所述第二振幅控制模块包括第二LDO电压调节器。

10.根据权利要求1至3中任一项所述的UWB脉冲发射器，其特征在于：

所述第一包络控制模块包括所述第一支路的第一开关和所述第二支路的第一开关，所述第一包络控制模块的所述第一开关通过第一形状控制信号ClkBBo-来控制；以及

所述第二包络控制模块包括所述第一支路的第二开关和所述第二支路的第二开关，所述第二包络控制模块的所述第二开关通过第二形状控制信号ClkBBo+来控制。

11.根据权利要求10所述的UWB脉冲发射器，其特征在于，所述第一包络控制模块的所述第一开关是PMOS晶体管，所述第二包络控制模块的所述第二开关是第二NMOS晶体管。

12.根据权利要求11所述的UWB脉冲发射器，其特征在于，所述第一形状控制信号是通过对RC1电路中的第一电流进行积分而生成的，其中，C1是第一包络控制模块的PMOS晶体管的栅极-源极电容之和，以及所述第二形状控制信号是通过对RC2电路中的第二电流进行积分而生成的，其中，C2是第二包络控制模块的NMOS晶体管的栅极-源极电容之和。

13.根据权利要求1至3中任一项所述的UWB脉冲发射器，其特征在于，所述UWB脉冲发射器包括：

并联安装的多个H桥，这些桥的第一支路的第一中点通过多个第一桥解耦电容器连接到第一公共端子，这些桥的第二支路的第二中点通过多个第二桥解耦电容器连接到第二公共端子，所述UWB天线连接到所述第一公共端子和所述第二公共端子；

并且，对于每个H桥，所述UWB脉冲发射器包括：

位于所述桥的第一支路和第二支路共用的所述第一公共端和电源端子之间的第一振幅控制模块，所述第一振幅控制模块使得能够改变所述第一公共端处的所述高电压，

位于所述桥的第一支路和第二支路共用的所述第二公共端和地之间的第二振幅控制模块，所述第二振幅控制模块使得能够改变所述第二公共端处的低电压；

位于所述桥的第一开关和所述桥的第一支路和第二支路的中点之间的第一包络控制模块，所述第一包络控制模块用于通过与所述桥相关联的第一基带信号对由所述桥生成的UWB脉冲的正向部分的包络进行成形；

位于所述桥的第一支路和第二支路的中点和所述桥的第二开关之间的第二包络控制模块，所述第二包络控制模块用于通过与所述桥相关联的第二基带信号对由所述桥生成的UWB脉冲的负向部分的包络进行成形，

不同桥的所述第一基带信号相互独立，不同桥的所述第二基带信号相互独立。

14.根据权利要求13所述的UWB脉冲发射器，其特征在于，所述第一振幅控制模块和所述第二振幅控制模块对于所有H桥是共用的。

15.根据权利要求13所述的UWB脉冲发射器，其特征在于，所述不同桥的所述第一支路的、在所述第一公共端和所述第一中点之间的所述第一开关和在所述第一中点和所述第二公共端之间的第二开关通过第一RF开关信号进行切换，并且所述不同桥的所述第二支路的、在所述第一公共端和所述第二中点之间的所述第一开关和在所述第二中点和所述第二公共端之间的第二开关通过与所述第一RF开关信号相反的第二RF开关信号进行切换。