CN114400895A - 集成电路和供电装置 - Google Patents

集成电路和供电装置 Download PDF

Info

Publication number
CN114400895A
CN114400895A CN202210136887.1A CN202210136887A CN114400895A CN 114400895 A CN114400895 A CN 114400895A CN 202210136887 A CN202210136887 A CN 202210136887A CN 114400895 A CN114400895 A CN 114400895A
Authority
CN
China
Prior art keywords
signal
level
minimum
generate
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210136887.1A
Other languages
English (en)
Other versions
CN114400895B (zh
Inventor
王强
刘富梅
王侠
李润德
张树春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinzhou Technology Beijing Co ltd
Original Assignee
Silicon Content Technology Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Content Technology Beijing Co ltd filed Critical Silicon Content Technology Beijing Co ltd
Priority to CN202210136887.1A priority Critical patent/CN114400895B/zh
Publication of CN114400895A publication Critical patent/CN114400895A/zh
Application granted granted Critical
Publication of CN114400895B publication Critical patent/CN114400895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本公开提供了集成电路和供电装置。集成电路包括：降压电路，用于交替导通第一和第二开关以将输入电压降压为输出电压；电流检测器，用于生成第一开关的电流检测信号；以及控制电路，包括：模式控制电路，用于基于输出电压和电流检测信号来生成脉宽调制信号和工作时钟信号；和开关信号发生器，用于基于脉宽调制信号和工作时钟信号来生成控制信号。模式控制电路包括时钟信号生成电路，其被配置为基于脉宽调制信号来生成最小关断时间信号，并基于最小关断时间信号和自适应时钟脉冲信号来生成工作时钟信号。通过基于脉宽调制信号来生成用于调节工作时钟信号的周期的最小关断时间信号，可以以高集成度实现宽输入和输出电压范围。

Description

集成电路和供电装置
技术领域
本公开涉及电子电路，更具体而言，涉及集成电路以及包括该集成电路的供电装置。
背景技术
开关电源被广泛应用于各种电子设备的供电应用中。开关电源通过控制开关管的导通和关断来将由输入侧的供电装置(诸如，电池或适配器)提供的输入电压转换为适合输出侧的负载工作的输出电压，以使负载正常工作。例如，对于降压型电压转换器，当所需的输出电压为一定值的情况下，随着所提供的输入电压的减小，所需的开关管关断时间占整个开关周期的比例将减小，以使输出电压稳定。为了保证开关电源稳定且可靠地运行，开关电源的开关管的关断时间通常应大于或等于最小关断时间，这导致输出电压与输入电压之间的比例具有最大阈值比例。在实际使用时，可能发生提供的输入电压与所需的输出电压非常接近的情况，导致所需的输出电压与提供的输入电压之间的比例高于最大阈值比例。在这种情况下，当振荡器产生的时钟信号翻转时，开关管会被强制关断，导致实际输出电压将低于所需的输出电压，不利于负载的正常工作。因此，常规开关电源的输入电压与输出电压的范围通常受到限制。
为此，期望进一步实现开关电源的宽输入和输出电压范围。
发明内容
为了实现开关电源的宽输入和输出电压范围，本公开提供了一种集成电路和供电装置。
在本公开的一方面，提供一种集成电路。该集成电路包括：降压电路，包括串联连接在输入电压和第一参考电压之间的第一开关和第二开关，并且被配置为通过交替导通第一开关和第二开关来对电感器充电或放电，以将输入电压降压为输出电压；电流检测器，被配置为检测流经第一开关的第一电流，并生成表示第一电流的第一电流检测信号；以及控制电路，被配置为基于输出电压和第一电流检测信号来生成第一开关的第一控制信号，其中控制电路包括：模式控制电路，被配置为基于输出电压、第一电流检测信号来生成脉宽调制信号，并且基于脉宽调制信号来生成工作时钟信号；以及开关信号发生器，被配置为基于脉宽调制信号和工作时钟信号来生成第一控制信号；模式控制电路包括时钟信号生成电路，时钟信号生成电路包括：最小关断时间信号生成电路，被配置为基于脉宽调制信号来生成用于延长工作时钟信号的周期的最小关断时间信号；以及工作时钟发生器，被配置为基于最小关断时间信号和与最小关断时间信号相关联的自适应时钟脉冲信号来生成被提供至开关信号发生器的工作时钟信号。
在本公开的第二方面，提供一种供电装置。该供电装置包括电源以及根据第一方面的集成电路，该集成电路由电源提供输入电压。
提供本发明内容是为了以简化的形式介绍将在以下具体实施方式中进一步描述的一些概念。本发明内容不旨在标识所要求保护的主题的关键特征或基本特征，也不旨在用于限制所要求保护的主题的范围。
附图说明
通过参考附图阅读下文的详细描述，本公开的上述以及其他目的、结构和特征将更加清楚。在附图中，以示例性而非限制性的方式示出了本公开的若干实施例。为了清楚起见，附图中的各个部分没有按比例绘制。
图1示出了根据本公开的实施例的集成电路的可以实施在其中的环境示意图。
图2示出了根据本公开的一个实施例的集成电路的示意框图。
图3示出了根据本公开的实施例的集成电路中的降压电路和电流检测器的示意电路图。
图4示出了根据本公开的实施例的集成电路中的控制电路的示意电路图。
图5示出了根据本公开的实施例的集成电路中的时钟信号生成电路的示意框图。
图6示出了根据本公开的实施例的时钟信号生成电路中的最小关断时间信号生成电路的示意电路图。
图7示出了根据本公开的实施例的时钟信号生成电路中的工作时钟发生器的示意电路图。
图8示出了根据本公开的实施例的时钟脉冲生成电路中的边沿脉冲电路的示意电路图。
图9示出了根据本公开的实施例的图8的边沿脉冲电路的示意波形时序图。
图10示出了根据本公开的实施例的集成电路的示意波形时序图。
图11示出了根据本公开的另一实施例的集成电路中的时钟信号生成电路的示意框图。
具体实施方式
下面将参照附图更详细地描述本公开的实施例。虽然附图中显示了本公开的某些实施例，然而应当理解的是，本公开可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是，本公开的附图及实施例仅用于示例性作用，并非用于限制本公开的保护范围。在一些或所有情形中可以明显的是，可以不采用以下所述具体设计细节而实施以下所述的任何实施例。在其他一些情形中，以框图形式示出广泛已知的结构和装置以使得容易描述一个或多个实施例。
在本公开的实施例的描述中，表述“包括”及其类似用语应当理解为开放性包含，即“包括但不限于”。表述“基于”应当理解为“至少部分地基于”。表述“一个实施例”或“该实施例”应当理解为“至少一个实施例”。表述“第一”、“第二”等等可以指代不同的或相同的对象。下文还可能包括其他明确的和隐含的定义。
在一种常规的开关电源的技术方案中，由于开关管的最小关断时间的限制，当输出电压与输入电压之间的比例达到最大阈值比例时，输出电压会随着输入电压的进一步减小而降低，导致开关电源的输出电压不稳定。
在本公开的实施例中，提供了一种改进的集成电路，该集成电路能够基于脉宽调制信号来生成用于延长工作时钟信号的周期的最小关断时间信号并且基于最小关断时间信号和与最小关断时间信号相关联的自适应时钟脉冲信号来生成工作时钟信号，从而调节开关周期。由此，本公开的实施例能够在所需的输出电压与提供的输入电压之间的比例高于最大阈值比例时延长开关周期，使输出电压稳定，从而实现宽输入和输出电压范围。
图1示出了根据本公开的一个实施例的集成电路10的环境示意图。电子装置1包括电源2以及集成电路10。在一个实施例中，集成电路10可以被实现为开关电源，并且被配置为向诸如音乐播放器之类的负载6提供工作电压。集成电路10可以由电源2供电。电源2例如可以是电池或适配器，并且输出基本上恒定的直流输入电压VIN。输入电压VIN经过集成电路10被转换为直流输出电压VOUT以用于提供给负载6。在一个实施例中，开关4被提供，以控制向负载6的供电。期望实现以宽范围的输入电压VIN提供稳定的输出电压VOUT。
图2示出了根据本公开的一个实施例的集成电路10的示意框图。集成电路10包括DC-DC降压转换电路。集成电路10包括降压电路12、电流检测器14、控制电路16和基准电压生成电路18。
在一个实施例中，降压电路12被配置为将来自电源2的输入电压VIN降压为被提供给负载6的输出电压VOUT。电流检测器14耦合至降压电路12，并且被配置为检测流经降压电路12的电流并且生成表示该电流的电流检测信号。
控制电路16耦合至电流检测器14、降压电路12和基准电压生成电路18。基准电压生成电路18被配置为提供控制电路16所需的基准电压。控制电路16被配置为基于来自电流检测器14的电流检测信号、来自降压电路12的输出电压VOUT以及来自基准电压生成电路18的基准电压来控制降压电路12。
图3示出了根据本公开的实施例的集成电路10中的降压电路12和电流检测器14的示意电路图。在图3的实施例中，降压电路12包括第一开关QH、第二开关QL、电感器L和电容器C1。在一个实施例中，第一开关QH可以是场效应晶体管。备选地，第一开关QH可以是双极性晶体管。在一个实施例中，第二开关QL可以是场效应晶体管。备选地，第二开关QL可以是二极管、双极性晶体管或场效应晶体管或由以上一者或多者组合形成的开关。第一开关QH和电感器L串联耦合在输入电压VIN与输出电压VOUT之间。第二开关QL被耦合在第一开关QH和电感器L之间的中间节点与接地GND之间。电容器C1被耦合在输出电压VOUT与接地GND之间。第一开关QH和第二开关QL在一个周期内响应于来自控制电路16的控制信号SWH和SWL而交替导通以实现降压。虽然在图3中将电感器L和电容器C1示出为降压电路12的一部分，但是这仅是示意而非对本公开的范围进行限制。在另一实施例中，电感器L和电容器C1可以独立于降压电路12。
当第一开关QH导通时，输入电压VIN向电感器L和电容器C1充电，并且向负载供电。在此期间，第二开关QL关断，流经电感器L的电流等于流经第一开关QH的第一电流，并且随着时间的推移而逐渐增大。电流检测器14向控制电路16提供与该第一电流成比例的采样电压VSH。当第二开关QL导通时，电感器L和电容器C1向负载供电，流经电感器L的电流逐渐降低。由此，通过使第一开关QH和第二开关QL响应于来自控制电路16的控制信号SWH和SWL而交替导通，降压电路12可以将来自电源2的输入电压VIN降压为被提供给负载6的输出电压VOUT。
当输入电压VIN改变时，可以通过改变第一开关QH或第二开关QL的控制信号的占空比来实现稳定的输出电压VOUT。具体而言，第一开关QH的导通时间为Ton＝DH×T，关断时间为Toff＝(1-DH)×T，DH表示第一开关QH的第一控制信号SWH的占空比，T表示周期时间。在降压操作达到稳态的情形下，当第一开关QH导通时，通过电感器L的电流线性增大，电感器L两端压降为VIN-VOUT；当第二开关QL导通时，通过电感器L的电流线性减小，电感器L两端压降为VOUT。电感器L两端达到伏秒平衡，在此情形下，输入电压VIN和输出电压VOUT具有如下关系：
(VIN-VOUT)*DH＝VOUT*(1-DH) (1)
其中DH表示第一开关QH的第一控制信号SWH的占空比。等式(1)可以被改写为下式(2)：
VOUT＝DH*VIN (2)
由此可见，当输入电压VIN改变时，可以通过改变第一开关QH或第二开关QL的控制信号的占空比，来实现稳定的输出电压VOUT。
在常规开关电源中，开关周期T是固定的，并且第一开关QH具有最小关断时间Toffmin，导致输出电压VOUT与输入电压VIN之间的比例具有最大阈值比例Dmax＝1-Toffmin/T。如果提供的输入电压与所需的输出电压非常接近，在第一开关QH导通达T-Toffmin时会强制关断第一开关QH，不能有效地对电感器L和电容器C1充电，导致输出电压VOUT降低。因此，常规开关电源的输入和输出电压范围受到限制。
通过以下结合图4-图10所述的本公开的实施例，可以以高集成度、低成本实现宽输入和输出电压范围，从而保证负载正常工作。
图4示出了根据本公开的实施例的集成电路10中的控制电路16的示意电路图。控制电路16包括模式控制电路21和开关信号发生器22，并且被配置为调节第一开关QH的第一控制信号SWH的占空比，以使输出电压VOUT稳定在预设输出电压VREF0。模式控制电路21被耦合至降压电路12、电流检测器14和基准电压生成电路18，并且被配置为基于来自电流检测器14的电流检测信号VSH、来自降压电路12的输出电压VOUT以及来自基准电压生成电路18的第一基准电压VREF1来生成脉宽调制信号SPWM，并且基于脉宽调制信号SPWM来生成工作时钟信号CLKO。开关信号发生器22被耦合到模式控制电路21，并且被配置为基于工作时钟信号CLKO和脉宽调制信号SPWM来生成第一控制信号SWH和第二控制信号SWL。第一控制信号SWH用于控制第一开关QH的导通和关断，并且第二控制信号SWL用于控制第二开关QL的导通和关断。
模式控制电路21可以包括时钟信号生成电路23、脉宽调制信号发生器24和补偿电压生成电路25。时钟信号生成电路23被耦合至脉宽调制信号发生器24和开关信号发生器22，并且被配置为基于脉宽调制信号SPWM来生成具有可调周期的工作时钟信号CLKO。工作时钟信号CLKO的周期对应于集成电路10的开关周期。关于时钟信号生成电路23的具体实现方式的示例将结合图5至图10进行详细描述。
补偿电压生成电路25被耦合至降压电路12，并且被配置为基于输出电压VOUT和预设输出电压VREF0之间的差来生成补偿电压VCOMP。在一个实施例中，补偿电压生成电路25可以被配置为基于与输出电压VOUT成比例的反馈电压VFB和第一基准电压VREF1之间的差来生成补偿电压VCOMP。例如可以通过分压网络来获得反馈电压VFB。在一个示例中，分压网络包括耦合在输出电压VOUT和接地GND之间的第一电阻器R1和第二电阻器R2。反馈电压VFB例如是第二电阻器R2两端的电压降。通过设置第一电阻器R1和第二电阻器R2的电阻值，可以设置反馈电压VFB与输出电压VOUT之间的比例。第一基准电压VREF1与预设输出电压VREF0成比例，并且可以由基准电压生成电路18生成。
在一个实施例中，补偿电压生成电路25可以包括运算放大器26。当输出电压VOUT等于预设输出电压VREF0时，反馈电压VFB等于第一基准电压VREF1，此时补偿电压VCOMP保持不变。当输出电压VOUT高于预设输出电压VREF0时，反馈电压VFB高于第一基准电压VREF1，补偿电压生成电路25对电容器C2放电，补偿电压VCOMP相应地降低。当输出电压VOUT低于预设输出电压VREF0时，反馈电压VFB低于第一基准电压VREF1，补偿电压生成电路25对电容器C2充电，补偿电压VCOMP相应地增大。电阻器R3和电容器C2可以提高补偿环路的稳定性，并提高抗噪声性能。
电流检测器14耦合到第一开关QH，并且被配置为检测流经第一开关QH的电流，并生成表示流经第一开关QH的电流的第一电流检测信号，例如采样电压VSH。可以理解，该电流检测信号VSH可以与流经第一开关QH的电流成比例，并且在该电流达到峰值电流时达到电流检测信号VSH的峰值。虽然在此以采样电压VSH的形式示出电流检测，但是这仅是示意而非对本公开的范围进行限制。还可以使用比例电流的方式，例如对流经第一开关QH的电流按比例采样一部分来检测。
脉宽调制信号发生器24被耦合至电流检测器14、补偿电压生成电路25和开关信号发生器22，并且可以被配置为基于来自电流检测器14的电流检测信号VSH和来自补偿电压生成电路25的补偿电压VCOMP来生成脉宽调制信号SPWM。在一个实施例中，脉宽调制信号发生器24可以包括比较器。电流检测信号VSH和补偿电压VCOMP分别被提供给比较器的两个输入端。例如，当电流检测信号VSH低于补偿电压VCOMP时，脉宽调制信号SPWM具有第一电平(例如，高电平)；当电流检测信号VSH达到补偿电压VCOMP时，脉宽调制信号SPWM具有第二电平(例如，低电平)。
在一个实施例中，时钟信号生成电路23还可以生成斜坡补偿信号Vramp(附图中未示出)。斜坡补偿信号Vramp是与工作时钟信号CLKO具有相同频率和相位的三角波信号。斜坡补偿信号Vramp可以整个或部分地被添加到电流检测信号VSH以提供给脉宽调制信号发生器24的一个输入端，并与补偿电压VCOMP进行比较，从而避免在高占空比时的次谐波振荡，并提高抗噪声性能。
开关信号发生器22被配置为基于脉宽调制信号SPWM和工作时钟信号CLKO来生成第一控制信号SWH和第二控制信号SWL，以使第一开关QH和第二开关QL交替导通。在一个实施例中，当脉宽调制信号SPWM具有第二电平并且工作时钟信号CLKO具有第二电平时，开关信号发生器22被配置为生成具有第一电平的第一控制信号SWH，以使第一开关QH导通。开关信号发生器22进一步被配置为响应于脉宽调制信号SPWM由第二电平变为第一电平，生成具有第二电平的第一控制信号SWH，以使第一开关QH关断。当脉宽调制信号SPWM具有第二电平时，开关信号发生器22被配置为响应于工作时钟信号CLKO由第二电平变为第一电平，生成具有第二电平的第一控制信号SWH。开关信号发生器22进一步被配置为响应于工作时钟信号CLKO由第一电平变为第二电平，生成具有第一电平的第一控制信号SWH。由此，基于具有可调周期的工作时钟信号CLKO，第一开关QH和第二开关QL交替导通，从而使输出电压VOUT稳定在预设输出电压VREF0附近，以向负载6提供稳定的输出电压。
以下将结合图5至图10来描述根据本公开的实施例的时钟信号生成电路23的具体实现方式的示例。图5示出了根据本公开的实施例的集成电路10中的时钟信号生成电路23的示意框图。在一个实施例中，时钟信号生成电路23包括最小关断时间信号生成电路31和工作时钟发生器32。
最小关断时间信号生成电路31耦合至开关信号发生器22，并且被配置为基于脉宽调制信号SPWM来生成最小关断时间信号Minoff和与最小关断时间信号Minoff相关联的自适应时钟脉冲信号CLK。
最小关断时间信号生成电路31包括自适应时钟发生器33和最小关断时间信号发生器34。自适应时钟发生器33被配置为基于最小关断时间信号Minoff来生成自适应时钟脉冲信号CLK。最小关断时间信号发生器34被配置为基于脉宽调制信号SPWM和自适应时钟脉冲信号CLK来生成最小关断时间信号Minoff。
自适应时钟发生器33包括可调振荡器35和时钟脉冲生成电路36。可调振荡器35被配置为基于最小关断时间信号Minoff生成具有可变周期的第一时钟信号CLK1。时钟脉冲生成电路36被配置为基于第一时钟信号CLK1生成具有第一脉宽tp的自适应时钟脉冲信号CLK。在一个实施例中，自适应时钟发生器33还可以包括重置信号发生器37。重置信号发生器37被配置为基于自适应时钟脉冲信号CLK和最小关断时间信号Minoff来生成重置信号Reset，以用于重置可调振荡器35和时钟脉冲生成电路36，以将第一时钟信号CLK1复位。在一个实施例中，重置信号发生器37被配置为当自适应时钟脉冲信号CLK为第二电平时，响应于最小关断时间信号Minoff从第一电平变为第二电平(例如，下降沿)，生成具有第二电平的重置信号Reset。在一个实施例中，重置信号发生器37包括依序串联连接的反相器ANT3、边沿脉冲电路PLS2、反相器ANT4和或门OR。反相器ANT3接收最小关断时间信号Minoff。边沿脉冲电路PLS2响应于最小关断时间信号Minoff从第一电平变为第二电平，生成最小关断脉冲复位信号Nminoff，并提供给反相器ANT4。或门OR的两个输入端分别接收最小关断脉冲复位信号Nminoff的反相信号和自适应时钟脉冲信号CLK。
工作时钟发生器32耦合至最小关断时间信号生成电路31，并且被配置为基于最小关断时间信号Minoff和自适应时钟脉冲信号CLK来生成被提供至开关信号发生器22的工作时钟信号CLKO。
在一个实施例中，当脉宽调制信号SPWM具有第一电平时，最小关断时间信号发生器34被配置为生成具有第二电平的最小关断时间信号Minoff。工作时钟发生器32被配置为当最小关断时间信号Minoff具有第二电平时，基于自适应时钟脉冲信号CLK而生成工作时钟信号CLKO。换句话说，当最小关断时间信号Minoff具有第二电平时，工作时钟发生器32被配置为响应于接收到自适应时钟脉冲信号CLK的脉冲而生成工作时钟信号CLKO的脉冲。
在一个实施例中，当脉宽调制信号SPWM具有第二电平时，最小关断时间信号发生器34被配置为响应于自适应时钟脉冲信号CLK从第二电平变为第一电平(例如，上升沿)，生成具有第一电平的最小关断时间信号Minoff。工作时钟发生器32被配置为响应于最小关断时间信号Minoff由第二电平变为第一电平而生成具有第二电平的工作时钟信号CLKO。换句话说，当电流检测信号VSH尚未达到补偿电压VCOMP时，最小关断时间信号发生器34响应于接收到自适应时钟脉冲信号CLK的脉冲而生成第一电平的最小关断时间信号Minoff。工作时钟发生器32基于最小关断时间信号Minoff的上升沿而生成第二电平的工作时钟信号CLKO，从而延长工作时钟信号CLKO的周期。在这种情况下，集成电路10的开关周期被延长。具体地，第一开关QH的关断时间为最小关断时间Toffmin，第一开关QH的导通时间被延长，从而保证输入电压VIN有效地对电感器L和电容器C1充电，以使输出电压VOUT稳定。
图6示出了根据本公开的实施例的时钟信号生成电路23中的最小关断时间信号生成电路31的示意电路图。最小关断时间信号生成电路31可以包括最小关断时间信号发生器34、可调振荡器35、时钟脉冲生成电路36和重置信号发生器37。
可调振荡器35被配置为基于最小关断时间信号Minoff生成具有可变周期的第一时钟信号CLK1。可调振荡器35包括电流源41、电流镜电路42、电容器C3以及时钟信号发生器43。电流源41用于提供电流源电流I0。电流镜电路42被配置为利用电流源电流I0生成可变充电电流IC。充电电流IC基于最小关断时间信号Minoff而变化。电容器C3耦合到电流镜电路42。开关M4与电容器C3并联连接。开关M4关断时，电容器C3由可变充电电流IC充电，以生成第一电容电压VC。开关M4导通时，电容器C3被放电，第一电容电压VC降为零。
在一个实施例中，电流镜电路42包括第一晶体管M0、第二晶体管M1、第三晶体管M2和第三开关M3。第一晶体管M0与电流源41串联连接。第二晶体管M1耦合到电容器C3，并且与第一晶体管M0共栅连接，以生成第一电流I1。在一个实施例中，第一电流I1的大小可以通过调节电流源电流I0的大小或者改变第一晶体管M0或第二晶体管M1的宽度来设置。
第三晶体管M2与第一晶体管M0共栅连接以生成第二电流I2。在一个实施例中，第二电流I2的大小可以通过调节电流源电流I0的大小或者改变第一晶体管M0或第三晶体管M2的宽度来设置。第三开关M3耦合在第三晶体管M2和电容器C3之间，并且被配置为响应于最小关断时间信号Minoff具有第二电平而导通，并且响应于最小关断时间信号Minoff具有第一电平而关断。
时钟信号发生器43被配置为基于第一电容电压VC来生成可变时钟信号CLK1。在一个实施例中，时钟信号发生器43被配置为响应于第一电容电压VC达到基准电压VREF2或者响应于重置信号Reset具有第二电平，生成具有第二电平的可变时钟信号CLK1，并使开关M4导通，以对电容器C3放电。
在一个实施例中，时钟信号发生器43包括比较器44、与非门NAND1和反相器ANT1。比较器44的两个输入端分别接收第一电容电压VC和基准电压VREF2。与非门NAND1的两个输入端分别连接到比较器44的输出和重置信号发生器37的输出。反相器ANT1基于与非门NAND1的输出来生成可变时钟信号CLK1。
时钟脉冲生成电路36被配置为基于第一时钟信号CLK1生成具有第一脉宽tp的自适应时钟脉冲信号CLK。在一个实施例中，时钟脉冲生成电路36包括分频电路45和边沿脉冲电路PLS1。分频电路45被配置为基于第一时钟信号CLK1生成第二时钟信号CLK2，第二时钟信号CLK2的周期是第一时钟信号CLK1的周期的N倍，N是大于一的整数。在一个实施例中，分频电路45是二分频器，第二时钟信号CLK2是占空比为50％的方波信号，并且第二时钟信号CLK2的周期是第一时钟信号CLK1的周期的两倍。可以理解，分频电路45还可以具有其他分频比。分频电路45响应于重置信号Reset具有第二电平而被复位。边沿脉冲电路PLS1被配置为响应于第二时钟信号CLK2从第二电平变为第一电平，生成自适应时钟脉冲信号CLK的具有第一脉宽tp的脉冲。
在一个实施例中，最小关断时间信号发生器34包括反相器ANT2和D触发器46。反相器ANT2接收脉宽调制信号SPWM。D触发器46基于自适应时钟脉冲信号CLK和与脉宽调制信号SPWM反相的信号来生成最小关断时间信号Minoff。当脉宽调制信号SPWM具有第一电平时，D触发器46被复位，生成具有第二电平的最小关断时间信号Minoff。当脉宽调制信号SPWM具有第二电平时，D触发器46被配置为响应于自适应时钟脉冲信号CLK从第二电平变为第一电平，生成具有第一电平的最小关断时间信号Minoff。
图7示出了根据本公开的实施例的时钟信号生成电路23中的工作时钟发生器32的示意电路图。在一个实施例中，工作时钟发生器32包括延迟器47、边沿脉冲电路PLS3、反相器ANT5和与门AND。延迟器47被配置为基于自适应时钟脉冲信号CLK来生成经延迟的时钟信号CLK_dly。边沿脉冲电路PLS3被配置为响应于最小关断时间信号Minoff从第二电平变为第一电平，生成具有第二脉宽的最小关断脉冲信号。反相器ANT5被配置为基于最小关断脉冲信号生成经反向的最小关断脉冲信号Pminoff。与门AND具有耦合到延迟器48的第一输入以及耦合到第一反相器ANT5的第二输入，并且被配置为基于经延迟的时钟信号CLK_dly和经反向的最小关断脉冲信号Pminoff来生成工作时钟信号CLKO。由此，工作时钟发生器32在最小关断时间信号Minoff的上升沿屏蔽自适应时钟脉冲信号CLK的脉冲，从而延长工作时钟信号CLKO的周期。
以下将结合图8至图9来描述根据本公开的实施例的边沿脉冲电路PLS1的具体实现方式的示例。图8示出了根据本公开的实施例的时钟脉冲生成电路36中的边沿脉冲电路PLS1的示意电路图。图9示出了根据本公开的实施例的图8的边沿脉冲电路PLS1的示意波形时序图。可以理解，边沿脉冲电路PLS2和边沿脉冲电路PLS3可以以与边沿脉冲电路PLS1的方式来实现。
边沿脉冲电路PLS1包括开关M5、电容器C4、电阻器R4、开关M6和与非门NAND2。在一个实施例中，开关M5、电阻器R4和开关M6依序串联在充电电压VDD和接地GND之间。电容器C4与开关M6并联连接，并且耦合到电阻器R4与开关M6的中间节点。当第二时钟信号CLK2具有第二电平时，开关M5导通，开关M6关断，电容器C4由充电电压VDD充电并生成电容电压VC2。当第二时钟信号CLK2具有第二电平时，开关M5关断，开关M6导通，电容器C4被放电。与非门NAND2被配置为基于电容电压VC2和第二时钟信号CLK2来生成自适应时钟脉冲信号CLK。由此，在第二时钟信号CLK2的上升沿，产生自适应时钟脉冲信号CLK的具有脉宽tp的脉冲。自适应时钟脉冲信号CLK的脉宽tp可以通过调整电阻器R4的电阻值或电容器C4的电容值来设置。
图10示出了根据本公开的实施例的集成电路10的示意波形时序图。第二时钟信号CLK2的周期被示出为第一时钟信号CLK1的周期的两倍。可以理解，第二时钟信号CLK2的周期还可以是第一时钟信号CLK1的周期的三倍、四倍或更多倍。
在t2时刻，控制电路16响应于电流检测信号VSH达到补偿电压VCOMP，生成第一电平的脉宽调制信号SPWM，将第一开关QH关断，并将第二开关QL导通。
在t3时刻，控制电路16响应于工作时钟信号CLKO的下降沿，将第二开关QL关断，并将第一开关QH导通。
在第一循环t1-t3期间，最小关断时间信号Minoff具有第二电平时，电容器C3由第一电流I1和第二电流I2充电，自适应时钟脉冲信号CLK的周期为预设周期Ts0＝C3×VREF2/(I1+I2)，C3是电容器C3的电容值。工作时钟信号CLKO的周期与自适应时钟脉冲信号CLK的周期相同。
在t3至t6期间，输入电压VIN降低，电流检测信号VSH尚未达到补偿电压VCOMP，使得脉宽调制信号SPWM具有第二电平。在t4时刻，自适应时钟脉冲信号CLK从第二电平变为第一电平，使得最小关断时间信号Minoff变为第一电平。在最小关断时间信号Minoff的上升沿，工作时钟信号CLKO保持第二电平，第一开关QH保持导通。
在t6时刻，控制电路16响应于脉宽调制信号SPWM变为第一电平，将第一开关QH关断，并将第二开关QL导通，并且使最小关断时间信号Minoff变为第二电平。此时，重置信号Reset变为第二电平，使电容器C3被放电，电容电压VC降为零，第一时钟信号CLK1和第二时钟信号CLK2复位。
在t7时刻，控制电路16在重置信号Reset的下降沿，生成自适应时钟脉冲信号CLK的脉冲，从而使工作时钟信号CLKO变为第一电平。
在t8时刻，控制电路16响应于工作时钟信号CLKO的下降沿，将第二开关QL关断，并将第一开关QH导通。
由此，在第二循环t3-t8期间，通过在t4时刻屏蔽自适应时钟脉冲信号CLK的脉冲，第一开关QH的导通时间被延长，工作时钟信号CLKO的周期Ts1大于预设周期Ts0，从而使输出电压VOUT稳定。
在t8至t10期间，输入电压VIN进一步降低。类似地，在t9时刻，响应于自适应时钟脉冲信号CLK的上升沿，最小关断时间信号Minoff变为第一电平，工作时钟信号CLKO保持第二电平，第一开关QH保持导通。
在t9-t10期间，最小关断时间信号Minoff具有第一电平时，电容器C3由第一电流I1充电，自适应时钟脉冲信号CLK的周期为T’＝C3×VREF2/I1。
在t10时刻，脉宽调制信号SPWM仍然具有第二电平，控制电路16响应于电容电压VC达到基准电压VREF2，生成自适应时钟脉冲信号CLK的脉冲，从而使工作时钟信号CLKO变为第一电平，从而将第一开关QH关断，并将第二开关QL导通。
在t11时刻，控制电路16响应于工作时钟信号CLKO的下降沿，将第二开关QL关断，并将第一开关QH导通。
在第三循环t8-t11期间，通过在t9时刻屏蔽自适应时钟脉冲信号CLK的脉冲，第一开关QH的导通时间被延长；通过在t10时刻强制关断第一开关QH，工作时钟信号CLKO的周期被限制为最大周期Tsmax＝C3×VREF2/(I1+I2)+C3×VREF2/I1，从而防止开关频率过低导致产生音频噪声。可以通过设置第一电流I1的大小来设置集成电路的最小开关频率。
图11示出了根据本公开的另一实施例的集成电路10中的时钟信号生成电路23’的示意框图。图11的时钟信号生成电路23’与图5的时钟信号生成电路23相似，不同之处在于：时钟信号生成电路23’被配置为基于第一开关QH的第一控制信号SWH来生成具有可调周期的工作时钟信号CLKO。具体地，时钟信号生成电路23’包括最小关断时间信号发生器34’，最小关断时间信号发生器34’被配置为基于第一控制信号SWH和自适应时钟脉冲信号CLK来生成最小关断时间信号Minoff。在一个实施例中，最小关断时间信号发生器34’包括D触发器。当第一控制信号SWH具有第二电平时，D触发器被复位，生成具有第二电平的最小关断时间信号Minoff。当第一控制信号SWH具有第一电平时，D触发器被配置为响应于自适应时钟脉冲信号CLK从第二电平变为第一电平，生成具有第一电平的最小关断时间信号Minoff。
通过本公开的实施例，通过基于脉宽调制信号来生成最小关断时间信号，并且基于最小关断时间信号和与最小关断时间信号相关联的自适应时钟脉冲信号来调节工作时钟信号的周期，可以调节开关周期。通过使用单个可调振荡器生成具有可变周期的第一时钟信号，可以设置工作时钟信号的最大周期，从而防止开关频率过低导致产生音频噪声。与常规开关电源相比，本公开的实施例的技术方案结构简单，能够以高集成度、低成本实现宽输入和输出电压范围，从而保证负载正常工作，并且占用较小的PCB面积。
实施例可以使用以下条款来进一步描述：
条款1.一种集成电路(10)，包括：
降压电路(12)，包括串联连接在输入电压(VIN)和第一参考电压之间的第一开关(QH)和第二开关(QL)，并且被配置为通过交替导通所述第一开关(QH)和所述第二开关(QL)来对电感器充电或放电，以将所述输入电压(VIN)降压为输出电压(VOUT)；
电流检测器(14)，被配置为检测流经所述第一开关(QH)的第一电流(IHSD)，并生成表示所述第一电流(IHSD)的第一电流检测信号(VSH)；以及
控制电路(16)，被配置为基于所述输出电压(VOUT)和所述第一电流检测信号(VSH)来生成所述第一开关(QH)的第一控制信号(SWH)，其中所述控制电路(16)包括：
模式控制电路(21)，被配置为基于所述输出电压(VOUT)、所述第一电流检测信号(VSH)来生成脉宽调制信号(SPWM)，并且基于所述脉宽调制信号(SPWM)来生成工作时钟信号(CLKO)；以及开关信号发生器(22)，被配置为基于所述脉宽调制信号(SPWM)和所述工作时钟信号(CLKO)来生成所述第一控制信号(SWH)；
所述模式控制电路(21)包括时钟信号生成电路(23)，所述时钟信号生成电路(23)包括：
最小关断时间信号生成电路(31)，被配置为基于所述脉宽调制信号(SPWM)来生成用于延长所述工作时钟信号(CLKO)的周期的最小关断时间信号(Minoff)；以及
工作时钟发生器(32)，被配置为基于所述最小关断时间信号(Minoff)和与所述最小关断时间信号(Minoff)相关联的自适应时钟脉冲信号(CLK)来生成被提供至所述开关信号发生器(22)的所述工作时钟信号(CLKO)。
条款2.根据条款1所述的集成电路(10)，其中所述最小关断时间信号生成电路(31)包括：
自适应时钟发生器(33)，被配置为基于所述最小关断时间信号(Minoff)来生成所述自适应时钟脉冲信号(CLK)，
最小关断时间信号发生器(34)，被配置为基于所述脉宽调制信号(SPWM)和所述自适应时钟脉冲信号(CLK)来生成最小关断时间信号(Minoff)。
条款3.根据条款2所述的集成电路(10)，其中所述最小关断时间信号发生器(34)被配置为：
当所述脉宽调制信号(SPWM)具有第一电平时，生成具有第二电平的所述最小关断时间信号(Minoff)；以及
当所述脉宽调制信号(SPWM)具有第二电平时，响应于所述自适应时钟脉冲信号(CLK)从第二电平变为第一电平，生成具有第一电平的所述最小关断时间信号(Minoff)。
条款4.根据条款2所述的集成电路(10)，其中所述自适应时钟发生器(33)包括：
可调振荡器(35)，被配置为基于所述最小关断时间信号(Minoff)生成具有可变周期的第一时钟信号(CLK1)；以及
时钟脉冲生成电路(36)，被配置为基于所述第一时钟信号(CLK1)生成具有第一脉宽(tp)的所述自适应时钟脉冲信号(CLK)。
条款5.根据条款4所述的集成电路(10)，其中所述自适应时钟发生器(33)还包括：
重置信号发生器(37)，被配置为当所述自适应时钟脉冲信号(CLK)为第二电平时，响应于所述最小关断时间信号(Minoff)从第一电平变为第二电平，生成具有第二电平的重置信号(Reset)，以用于将所述第一时钟信号(CLK1)复位。
条款6.根据条款4所述的集成电路(10)，其中所述可调振荡器(35)包括：
电流源(41)，用于提供电流源电流(I0)；
电流镜电路(42)，被配置为基于所述最小关断时间信号(Minoff)，利用所述电流源电流(I0)生成可变充电电流(IC)；
第一电容器(C3)，被配置为由所述可变充电电流(IC)充电，以生成第一电容电压(VC)；以及
时钟信号发生器(43)，被配置为响应于所述第一电容电压(VC)达到基准电压(VREF2)或者响应于所述重置信号(Reset)具有第二电平，生成具有第二电平的所述可变时钟信号(CLK1)，并对所述第一电容器(C3)放电。
条款7.根据条款6所述的集成电路(10)，其中所述电流镜电路(42)包括：
第一晶体管(M0)，与所述电流源(41)串联连接；
第二晶体管(M1)，耦合到所述第一电容器(C3)，与所述第一晶体管(M0)共栅连接，以生成第一电流(I1)；
第三晶体管(M2)，与所述第一晶体管(M0)共栅连接，以生成第二电流(I2)；以及
第三开关(M3)，耦合在所述第三晶体管(M2)和所述第一电容器(C3)之间，并且被配置为响应于所述最小关断时间信号(Minoff)具有第二电平而导通，并且响应于所述最小关断时间信号(Minoff)具有第一电平而关断。
条款8.根据条款4所述的集成电路(10)，其中所述时钟脉冲生成电路(36)包括：
分频电路(45)，被配置为基于所述第一时钟信号(CLK1)生成第二时钟信号(CLK2)，所述第二时钟信号(CLK2)的周期是所述第一时钟信号(CLK1)的周期的N倍，N是大于一的整数；以及
第一边沿脉冲电路(PLS1)，被配置为响应于所述第二时钟信号(CLK2)从第二电平变为第一电平，生成所述自适应时钟脉冲信号(CLK)的具有所述第一脉宽(tp)的脉冲。
条款9.根据条款1所述的集成电路(10)，其中所述工作时钟发生器(32)包括：
延迟器(47)，被配置为基于所述自适应时钟脉冲信号(CLK)来生成经延迟的时钟信号(CLK_dly)；
第二边沿脉冲电路(PLS3)，被配置为响应于所述最小关断时间信号(Minoff)从第二电平变为第一电平，生成具有第二脉宽的最小关断脉冲信号；
第一反相器(ANT5)，被配置为基于所述最小关断脉冲信号生成经反向的最小关断脉冲信号(Pminoff)；以及
第一与门(AND)，具有耦合到所述延迟器(48)的第一输入以及耦合到所述第一反相器(ANT5)的第二输入，并且被配置为基于所述经延迟的时钟信号(CLK_dly)和所述经反向的最小关断脉冲信号(Pminoff)来生成所述工作时钟信号(CLKO)。
条款10.根据条款8所述的集成电路(10)，其中所述第一边沿脉冲电路(PLS1)包括：
第四开关(M5)，被配置为当所述第二时钟信号(CLK2)具有第二电平时导通，以接收充电电压(VDD)；
第二电容器(C4)，通过电阻器(R4)耦合到所述第四开关(M5)，以由所述充电电压(VDD)充电并生成第二电容电压(VC2)；
第五开关(M6)，与所述第二电容器(C4)并联连接，并且被配置为当所述第二时钟信号(CLK2)具有第一电平时导通，以使所述第二电容器(C4)放电；
与非门(NAND2)，被配置为基于所述第二电容电压(VC2)和所述第二时钟信号(CLK2)来生成所述自适应时钟脉冲信号(CLK)。
条款11.根据条款1所述的集成电路(10)，其中所述开关信号发生器(22)被配置为：
当所述脉宽调制信号(SPWM)具有第二电平并且所述工作时钟信号(CLKO)具有第二电平时，生成具有第一电平的所述第一控制信号(SWH)，以使所述第一开关(QH)导通；
响应于所述脉宽调制信号(SPWM)由第二电平变为第一电平，生成具有第二电平的所述第一控制信号(SWH)，以使所述第一开关(QH)关断；
当所述脉宽调制信号(SPWM)具有第二电平时，响应于所述工作时钟信号(CLKO)由第二电平变为第一电平，生成具有第二电平的所述第一控制信号(SWH)；
响应于所述工作时钟信号(CLKO)由第一电平变为第二电平，生成具有第一电平的所述第一控制信号(SWH)。
条款12.一种供电装置(1)，包括：
电源(2)；以及
根据条款1至11中任一项所述的集成电路(10)，由所述电源(2)提供所述输入电压(VIN)。
此外，本公开提供了各种示例实施例，如所描述的以及如附图所示。然而，本公开不限于本文所描述和说明的实施例，而是可以延伸到其他实施例，如本领域技术人员已经知道或将会知道的。说明书中对“一个实施例”、“该实施例”、“这些实施例”或“一些实施例”的引用意指所描述的特定特征、结构或特性被包括在至少一个实施例中，并且这些短语在说明书中各个地方的出现不必全部指代相同的实施例。
最后，虽然已经以专用于结构特征和/或方法动作的语言描述了各个实施例，但是应当理解，在所附表示中限定的主题不一定限于所描述的具体特征或动作。相反，具体特征和动作被公开作为实现所要求保护的主题的示例形式。

Claims (12)

1.一种集成电路，包括：
降压电路，包括串联连接在输入电压和第一参考电压之间的第一开关和第二开关，并且被配置为通过交替导通所述第一开关和所述第二开关来对电感器充电或放电，以将所述输入电压降压为输出电压；
电流检测器，被配置为检测流经所述第一开关的第一电流，并生成表示所述第一电流的第一电流检测信号；以及
控制电路，被配置为基于所述输出电压和所述第一电流检测信号来生成所述第一开关的第一控制信号，其中所述控制电路包括：
模式控制电路，被配置为基于所述输出电压、所述第一电流检测信号来生成脉宽调制信号，并且基于所述脉宽调制信号来生成工作时钟信号；以及
开关信号发生器，被配置为基于所述脉宽调制信号和所述工作时钟信号来生成所述第一控制信号；
所述模式控制电路包括时钟信号生成电路，所述时钟信号生成电路包括：
最小关断时间信号生成电路，被配置为基于所述脉宽调制信号来生成用于延长所述工作时钟信号的周期的最小关断时间信号；以及
工作时钟发生器，被配置为基于所述最小关断时间信号和与所述最小关断时间信号相关联的自适应时钟脉冲信号来生成被提供至所述开关信号发生器的所述工作时钟信号。
2.根据权利要求1所述的集成电路，其中所述最小关断时间信号生成电路包括：
自适应时钟发生器，被配置为基于所述最小关断时间信号来生成所述自适应时钟脉冲信号，
最小关断时间信号发生器，被配置为基于所述脉宽调制信号和所述自适应时钟脉冲信号来生成最小关断时间信号。
3.根据权利要求2所述的集成电路，其中所述最小关断时间信号发生器被配置为：
当所述脉宽调制信号具有第一电平时，生成具有第二电平的所述最小关断时间信号；以及
当所述脉宽调制信号具有第二电平时，响应于所述自适应时钟脉冲信号从第二电平变为第一电平，生成具有第一电平的所述最小关断时间信号。
4.根据权利要求2所述的集成电路，其中所述自适应时钟发生器包括：
可调振荡器，被配置为基于所述最小关断时间信号生成具有可变周期的第一时钟信号；以及
时钟脉冲生成电路，被配置为基于所述第一时钟信号生成具有第一脉宽的所述自适应时钟脉冲信号。
5.根据权利要求4所述的集成电路，其中所述自适应时钟发生器还包括：
重置信号发生器，被配置为当所述自适应时钟脉冲信号为第二电平时，响应于所述最小关断时间信号从第一电平变为第二电平，生成具有第二电平的重置信号，以用于将所述第一时钟信号复位。
6.根据权利要求4所述的集成电路，其中所述可调振荡器包括：
电流源，用于提供电流源电流；
电流镜电路，被配置为基于所述最小关断时间信号，利用所述电流源电流生成可变充电电流；
第一电容器，被配置为由所述可变充电电流充电，以生成第一电容电压；以及
时钟信号发生器，被配置为响应于所述第一电容电压达到基准电压或者响应于所述重置信号具有第二电平，生成具有第二电平的所述可变时钟信号，并对所述第一电容器放电。
7.根据权利要求6所述的集成电路，其中所述电流镜电路包括：
第一晶体管，与所述电流源串联连接；
第二晶体管，耦合到所述第一电容器，与所述第一晶体管共栅连接，以生成第一电流；
第三晶体管，与所述第一晶体管共栅连接，以生成第二电流；以及
第三开关，耦合在所述第三晶体管和所述第一电容器之间，并且被配置为响应于所述最小关断时间信号具有第二电平而导通，并且响应于所述最小关断时间信号具有第一电平而关断。
8.根据权利要求4所述的集成电路，其中所述时钟脉冲生成电路包括：
分频电路，被配置为基于所述第一时钟信号生成第二时钟信号，所述第二时钟信号的周期是所述第一时钟信号的周期的N倍，N是大于一的整数；以及
第一边沿脉冲电路，被配置为响应于所述第二时钟信号从第二电平变为第一电平，生成所述自适应时钟脉冲信号的具有所述第一脉宽的脉冲。
9.根据权利要求1所述的集成电路，其中所述工作时钟发生器包括：
延迟器，被配置为基于所述自适应时钟脉冲信号来生成经延迟的时钟信号；
第二边沿脉冲电路，被配置为响应于所述最小关断时间信号从第二电平变为第一电平，生成具有第二脉宽的最小关断脉冲信号；
第一反相器，被配置为基于所述最小关断脉冲信号生成经反向的最小关断脉冲信号；以及
第一与门，具有耦合到所述延迟器的第一输入以及耦合到所述第一反相器的第二输入，并且被配置为基于所述经延迟的时钟信号和所述经反向的最小关断脉冲信号来生成所述工作时钟信号。
10.根据权利要求8所述的集成电路，其中所述第一边沿脉冲电路包括：
第四开关，被配置为当所述第二时钟信号具有第二电平时导通，以接收充电电压；
第二电容器，通过电阻器耦合到所述第四开关，以由所述充电电压充电并生成第二电容电压；
第五开关，与所述第二电容器并联连接，并且被配置为当所述第二时钟信号具有第一电平时导通，以使所述第二电容器放电；
与非门，被配置为基于所述第二电容电压和所述第二时钟信号来生成所述自适应时钟脉冲信号。
11.根据权利要求1所述的集成电路，其中所述开关信号发生器被配置为：
当所述脉宽调制信号具有第二电平并且所述工作时钟信号具有第二电平时，生成具有第一电平的所述第一控制信号，以使所述第一开关导通；
响应于所述脉宽调制信号由第二电平变为第一电平，生成具有第二电平的所述第一控制信号，以使所述第一开关关断；
当所述脉宽调制信号具有第二电平时，响应于所述工作时钟信号由第二电平变为第一电平，生成具有第二电平的所述第一控制信号；
响应于所述工作时钟信号由第一电平变为第二电平，生成具有第一电平的所述第一控制信号。
12.一种供电装置，包括：
电源；以及
根据权利要求1至11中任一项所述的集成电路，由所述电源提供所述输入电压。
CN202210136887.1A 2022-02-15 2022-02-15 集成电路和供电装置 Active CN114400895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210136887.1A CN114400895B (zh) 2022-02-15 2022-02-15 集成电路和供电装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210136887.1A CN114400895B (zh) 2022-02-15 2022-02-15 集成电路和供电装置

Publications (2)

Publication Number Publication Date
CN114400895A true CN114400895A (zh) 2022-04-26
CN114400895B CN114400895B (zh) 2022-09-30

Family

ID=81233985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210136887.1A Active CN114400895B (zh) 2022-02-15 2022-02-15 集成电路和供电装置

Country Status (1)

Country Link
CN (1) CN114400895B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447506A (zh) * 2002-03-26 2003-10-08 精工爱普生株式会社 电源电路及pwm电路
WO2008082582A1 (en) * 2006-12-30 2008-07-10 Advanced Analogic Technologies, Inc. High-efficiency dc/dc voltage converter including capacitive switching pre-converter and down inductive switching post-regulator
CN103151925A (zh) * 2013-03-11 2013-06-12 成都芯源系统有限公司 一种开关转换器及其控制方法
CN113659815A (zh) * 2021-08-30 2021-11-16 矽力杰半导体技术(杭州)有限公司 用于开关变换器的控制电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447506A (zh) * 2002-03-26 2003-10-08 精工爱普生株式会社 电源电路及pwm电路
WO2008082582A1 (en) * 2006-12-30 2008-07-10 Advanced Analogic Technologies, Inc. High-efficiency dc/dc voltage converter including capacitive switching pre-converter and down inductive switching post-regulator
CN103151925A (zh) * 2013-03-11 2013-06-12 成都芯源系统有限公司 一种开关转换器及其控制方法
CN113659815A (zh) * 2021-08-30 2021-11-16 矽力杰半导体技术(杭州)有限公司 用于开关变换器的控制电路

Also Published As

Publication number Publication date
CN114400895B (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
US8941367B2 (en) Switching regulator and the method of generating a peak current signal for the switching regulator
US7061213B2 (en) DC-DC converter
US7876077B2 (en) Control circuit and control method of current mode control type DC-DC converter
TWI404311B (zh) 電流模式控制電源轉換器的控制電路及方法
US8773090B2 (en) Voltage regulator with adaptive hysteretic control
US8022680B2 (en) Switching DC-DC converter with adaptive-minimum-on-time control and method of adaptively controlling minimum-on-time of a switching DC-DC converter
US7872458B2 (en) DC-to-DC converter
CN110572031B (zh) 一种用于电压变换电路的控制电路及方法
US7075277B2 (en) DC-DC converter
CN106788398B (zh) 时钟分频电路、控制电路以及电源管理集成电路
US9287779B2 (en) Systems and methods for 100 percent duty cycle in switching regulators
TWI441005B (zh) 改善負載暫態的固定工作時間模式電源供應器及其方法
WO2009016898A1 (en) Switching regulator and method for controlling operation thereof
US11177738B1 (en) Digital on-time generation for buck converter
US10075078B2 (en) Control circuit for maintaining a switching frequency for constant on time converter
CN113726159B (zh) 降压转换器和电子装置
CN114400896B (zh) 集成电路和供电装置
US5479088A (en) Chopper type DC-DC converter
CN114400895B (zh) 集成电路和供电装置
CN113708625B (zh) 降压转换器、电子装置和音频播放装置
CN108574408B (zh) 一种开关电源自适应展频电路及其自适应展频方法
CN114726209A (zh) 用于升压转换器的具有可调环路增益的反馈电路
CN112467976B (zh) 开关变换器及其控制电路和控制方法
CN115549469A (zh) 开关变换器及其控制电路
CN114696579A (zh) 功率变换器及其控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 1101, 11th Floor, No. 51, Xueyuan Road, Haidian District, Beijing 100083

Patentee after: Xinzhou Technology (Beijing) Co.,Ltd.

Address before: No. 15, Floor 2, Building 1, Yard 33, Dijin Road, Haidian District, Beijing 100095

Patentee before: SILICON CONTENT TECHNOLOGY (BEIJING) Co.,Ltd.