CN114398303A - 一种实现低延时的数据传输方法及系统 - Google Patents

Abstract

本发明提供了一种实现低延时的数据传输方法及系统，其中，该方法包括：在业务模块与逻辑模块之间构建低延时数据传输通道；获得待传输数据；构建描述符，并写入逻辑模块的存储器内；业务模块对待传输数据按照预设分片规则进行分片，获得待传输数据序列；业务模块通过低延时数据传输通道，将待传输数据序列结合描述符传输给逻辑模块；逻辑模块接收待传输数据序列，进行逻辑运算，获得逻辑运算结果；逻辑模块将逻辑运算结果通过低延时数据传输通道传输给业务模块；评估低延时数据传输效果，获得第一评估结果。

Description

一种实现低延时的数据传输方法及系统

技术领域

本发明涉及数据传输技术领域，具体涉及一种实现低延时的数据传输方法及系统。

背景技术

在通信系统中，需要对链路上的数据进行加密，以保证数据传输的安全。数据传输的加密传输通过业务模块的CPU和逻辑模块实现。

目前业务模块一般通过RGMII接口与逻辑模块连接，采用socket的方式进行数据的传输。

在实现本申请技术方案的过程中，发现上述技术至少存在如下技术问题：

现有技术中业务模块和逻辑模块之间的数据传输通过RGMII接口进行，存在着数据传输效率较低、延时较高的技术问题。

发明内容

本申请提供了一种实现低延时的数据传输方法及系统，用于针对解决现有技术中业务模块和逻辑模块之间的数据传输存在的数据传输效率较低、延时较高的技术问题。

鉴于上述问题，本申请提供了一种实现低延时的数据传输方法及系统。

本申请的第一个方面，提供了一种实现低延时的数据传输方法，所述方法包括：在业务模块与逻辑模块之间构建低延时数据传输通道；获得待传输数据；构建描述符，并写入所述逻辑模块的存储器内；所述业务模块对所述待传输数据按照预设分片规则进行分片，获得待传输数据序列；所述业务模块通过所述低延时数据传输通道，将所述待传输数据序列结合所述描述符传输给所述逻辑模块；所述逻辑模块接收所述待传输数据序列，进行逻辑运算，获得逻辑运算结果；所述逻辑模块将所述逻辑运算结果通过所述低延时数据传输通道传输给所述业务模块；评估低延时数据传输效果，获得第一评估结果。

本申请的第二个方面，提供了一种实现低延时的数据传输系统，所述系统包括：第一构建单元，所述第一构建单元用于在业务模块与逻辑模块之间构建低延时数据传输通道；第一获得单元，所述第一获得单元用于获得待传输数据；第二构建单元，所述第二构建单元用于构建描述符，并写入所述逻辑模块的存储器内；第一处理单元，所述第一处理单元用于所述业务模块对所述待传输数据按照预设分片规则进行分片，获得待传输数据序列；第二处理单元，所述第二处理单元用于所述业务模块通过所述低延时数据传输通道，将所述待传输数据序列结合所述描述符传输给所述逻辑模块；第三处理单元，所述第三处理单元用于所述逻辑模块接收所述待传输数据序列，进行逻辑运算，获得逻辑运算结果；第四处理单元，所述第四处理单元用于所述逻辑模块将所述逻辑运算结果通过所述低延时数据传输通道传输给所述业务模块；第五处理单元，所述第五处理单元用于评估低延时数据传输效果，获得第一评估结果。

本申请的第三个方面，提供了一种实现低延时的数据传输系统，包括：处理器，所述处理器与存储器耦合，所述存储器用于存储程序，当所述程序被所述处理器执行时，使系统以执行如第一方面所述方法的步骤。

本申请的第四个方面，提供了一种计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面所述方法的步骤。

本申请中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请提供的技术方案在需要对数据进行加解密传输的业务模块和逻辑模块之间，基于PCIE总线互连，然后结合直接存储器访问的方式进行数据传输，构建低延时数据传输通道，并构建与数据一通传输的描述符结构体，在获得待传输数据时，业务模块对待传输数据进行分片，放入DMA的缓存器内，然后通过低延时数据传输通道将待传输数据结合描述符发送给逻辑模块，逻辑模块对待传输数据进行加解密逻辑运算后，将运算结果通过低延时数据传输通道传输给业务模块，完成数据传输，最后对该次数据传输的低延时效果进行评估。本申请通过采用直接内存访问的数据传输方式结合PCIE总线连接业务模块和逻辑模块，构建低延时数据传输通道，提升数据加解密传输过程中的数据传输效率，降低数据传输延时，本申请还采用描述符结合数据传输，以保证数据传输的准确性和正确性，并且在数据传输的过程中，通过打中断的方式通知业务模块读取数据，提升业务模块CPU的运行效率，本申请还在数据传输完成后，评价该次数据低延时传输的效果，作为后续方法优化的数据基础，达到了降低数据传输延时、提升数据传输效率的技术效果。

上述说明仅是本申请技术方案的概述，为了能够更清楚了解本申请的技术手段，而可依照说明书的内容予以实施，并且为了让本申请的上述和其它目的、特征和优点能够更明显易懂，以下特举本申请的具体实施方式。

附图说明

图1为本申请提供的一种实现低延时的数据传输方法流程示意图；

图2为本申请提供的一种实现低延时的数据传输方法中数据传输的逻辑示意图；

图3为本申请提供的一种实现低延时的数据传输方法中评估低延时数据传输效果的流程示意图；

图4为本申请提供了一种实现低延时的数据传输系统结构示意图；

图5为本申请示例性电子设备的结构示意图。

附图标记说明：第一构建单元11，第一获得单元12，第二构建单元13，第一处理单元14，第二处理单元15，第三处理单元16，第四处理单元17，第五处理单元18，电子设备300，存储器301，处理器302，通信接口303，总线架构304。

具体实施方式

本申请通过提供了一种实现低延时的数据传输方法及系统，用于针对解决现有技术中业务模块和逻辑模块之间的数据传输存在的数据传输效率较低、延时较高的技术问题。

申请概述

在通信系统中，需要对链路上的数据进行加密，以保证数据传输的安全。数据传输的加密传输通过业务模块和逻辑模块实现。其中，业务模块内通过CPU芯片与逻辑模块内的FPGA芯片连接，CPU芯片将数据传输给FPGA芯片，FPGA芯片对数据进行加解密逻辑运算，并将结果传输给CPU芯片。

目前业务模块一般通过RGMII接口与逻辑模块连接，采用socket的方式进行数据的传输，在前述的两次数据传输过程中，数据传输延时较大，收发1KB数据需要500微秒以上的时间，无法满足对数据传输低延迟的通信要求，存在着数据传输效率较低、延时较高的技术问题。

针对上述技术问题，本申请提供的技术方案总体思路如下：

本申请在需要对数据进行加解密传输的业务模块和逻辑模块之间，基于PCIE总线互连，然后结合直接存储器访问的方式进行数据传输，构建低延时数据传输通道，并构建与数据一通传输的描述符结构体，在获得待传输数据时，业务模块对待传输数据进行分片，放入DMA的缓存器内，然后通过低延时数据传输通道将待传输数据结合描述符发送给逻辑模块，逻辑模块对待传输数据进行加解密逻辑运算后，将运算结果通过低延时数据传输通道传输给业务模块，完成数据传输，最后对该次数据传输的低延时效果进行评估。

在介绍了本申请基本原理后，下面，将参考附图对本申请中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是本申请的全部实施例，应理解，本申请不受这里描述的示例实施例的限制。基于本申请的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部。

实施例一

如图1所示，本申请提供了一种实现低延时的数据传输方法，所述方法包括：

S100：在业务模块与逻辑模块之间构建低延时数据传输通道；

具体而言，业务模块和逻辑模块为现有技术中电子设备内通信系统中的两个模块，业务模块内包括业务CPU，其用于收发与其他部分通信数据。现有技术中为了保证数据在通信传输过程中的安全性，常会对数据进行加解密，具体地，业务模块在接收数据后，下发给逻辑模块，模拟模块内包括FPGA芯片，可对业务模块下发的数据进行加解密，然后上传给业务模块。

现有技术中，业务模块和逻辑模块通过RGMII接口互联，采用socket方式进行通讯，通信延时较长。本申请实施例中，通过在业务模块和逻辑模块之间构建低延时数据传输通道，降低数据传输延时。

本申请提供的方法中的步骤S100包括：

S110：所述业务模块与逻辑模块通过PCIE总线连接；

S120：所述业务模块与逻辑模块通过直接存储器访问的方式进行数据传输；

S130：通过所述PCIE总线进行读写数据，结合所述直接存储器访问的方式，获得所述低延时数据传输通道。

具体而言，本申请中，业务模块和逻辑模块之间通过PCIE总线连接，并通过PCIE的接口读写数据，取代现有技术中业务模块和逻辑模块之间的RGMII接口。

以及，业务模块和逻辑模块之间数据的传输通过直接存储器访问(Direct MemoryAccess,DMA)的方式进行数据传输，结合前述的PCIE总线连接，获得上述的低延时数据传输通道。

本申请通过构建低延时数据传输通道，采用直接存储器访问的方式进行数据传输，在数据传输的过程中，可提升业务模块内CPU的性能，降低数据传输的延时。提升数据处理的实时性。

S200：获得待传输数据；

待传输数据即为业务模块与外界通讯接收的数据，或者需要向外界传输的数据，其需要传输给逻辑模块进行加解密后，供业务模块进行数据的收发。

S300：构建描述符，并写入所述逻辑模块的存储器内；

描述符用于在业务模块和逻辑模块进行数据传输的过程中，供待传输数据按照一定的顺序进行数据的传输和读写。

本申请提供的方法中，步骤S300包括：

S310：构建业务内存空间；

S320：对所述业务内存空间进行分配，获得子内存空间分配集合，其中，所述子内存空间分配集合用于存放所述描述符和所述待传输数据序列；

S330：根据所述子内存空间分配集合，获得多个所述描述符的描述符内存地址，多个所述描述符与所述待传输数据序列内的数据一一对应；

S340：将所述描述符写入所述逻辑模块的存储器中。

具体而言，业务内存空间为进行数据传输过程中暂时保存待传输数据的内存空间，数据传输过程中，通过直接内存访问的方式访问该业务内存空间，然后通过PCIE接口将数据写给逻辑模块。业务内存空间构建于DMA直接存储器的缓存器内。

然后，在数据传输进行之前，业务模块对该业务内存空间进行划分，示例性地，将该业务内存空间划分为64个子内存空间，形成上述的子内存空间分配集合。其中，子内存空间分配集合内半数的子内存空间为收内存空间，半数为发内存空间，分别用于临时存储由逻辑模块写给业务模块的数据，和业务模块写给逻辑模块的数据。

示例性地，上述的收内存空间大小为2KB，前1KB用于存储逻辑模块处理数据后的回写描述符，后1KB用于存放传输数据。而发内存空间大小为1KB，用于存放传输数据。

描述符包括多个，与上述的子内存空间分配集合内的子内存空间一一对应，用于描述待传输数据的信息，在进行数据传输过程中，需要对待传输数据进行分片，分片后的每一部分待传输数据与一描述符对应。示例性的，描述符包括的描述信息包括：有效标志位、高位地址、地位地址、传输数据长度、传输数据分片数量等信息。

每个描述符均包括一寄存地址，该寄存地址即为对应的子业务内存空间的地址，根据该描述符可获知该子业务内存空间内是否存在数据，以及数据长度等信息。

在构建完成描述符后，将所有描述符写入逻辑模块的存储器，供逻辑模块在进行数据传输收发时，基于直接内存访问的方式进行数据传输。待传输数据通过发内存空间发送至逻辑模块后，逻辑模块可根据描述符的地址从发内存空间内读取数据，完成数据的下发。

本申请实施例中，采用描述符可保证在数据传输的过程中，根据描述符判断数据是否传输完毕，以及传输数据的正确性和合法性，若传输数据的长度或分片数量与描述符不一致，则证明数据传输不正确或为非法数据，保证了数据传输的正确进行。

S400：所述业务模块对所述待传输数据按照预设分片规则进行分片，获得待传输数据序列；

具体而言，对待传输数据进行分片，将分片数据采用直接内存访问的方式存入DMA的缓存器中，然后进行数据传输。

示例性的，在进行数据分片的过程中，将待传输数据分片为大小为1KB的数据，得到待传输数据序列，然后将待传输数据序列存入上述的业务内存空间内的发内存空间内，每个发内存空间的地址与一描述符对应。

S500：所述业务模块通过所述低延时数据传输通道，将所述待传输数据序列结合所述描述符传输给所述逻辑模块；

如图2所示，本申请提供的方法中的步骤S500包括：

S510：所述业务模块将所述待传输数据序列存入直接存储器的缓存器内；

S520：通过所述低延时数据传输通道和描述符，将所述待传输数据序列传输给所述逻辑模块；

S530：所述逻辑模块根据多个所述描述符内存地址获得所述待传输数据序列。

具体而言，业务模块在将待传输数据分片获得待传输数据序列之后，将待传输数据序列内的各个分片数据存入DMA直接存储器的缓存器内，即存入上述的业务内存空间内，进一步地，存入上述的发内存空间内。

在存入待传输数据序列之前，还需预先判断待传输数据序列内的数据分片数量不得大于预先分配的子内存空间数量的大小，否则为非法数据。

然后，逻辑模块根据其内的描述符对应的内存地址，从业务内存空间内逐个搬运读取其内的待传输数据序列，通过PCIE接口写入至逻辑模块内，直到一描述符对应内存地址的子业务内存空间内为无效数据为止，则数据下发传输完毕。通过描述符以直接内存访问的方式传输业务内存空间内的数据，保证了数据的正确性。

S600：所述逻辑模块接收所述待传输数据序列，进行逻辑运算，获得逻辑运算结果；

具体而言，逻辑模块在接收通过低延时数据传输通道传输的待传输数据后，对待传输数据进行加解密的逻辑运算，完成加解密工作，得到逻辑运算结果。然后，需要将逻辑运算结果上传至业务模块。

S700：所述逻辑模块将所述逻辑运算结果通过所述低延时数据传输通道传输给所述业务模块；

如图2所示，本申请提供的方法中的步骤S700包括：

S710：所述逻辑模块读取所述子内存空间分配集合，判断第一子内存空间是否空闲；

S720：若所述第一子内存空间空闲，则将所述逻辑运算结果通过所述低延时数据传输通道传输至所述第一子内存空间内；

S730：根据所述第一子内存空间，回写所述第一子内存空间对应的描述符；

S740：传输所述逻辑运算结果至所述业务内存空间内；

S750：所述业务模块从所述业务内存空间内读取所述逻辑运算结果后，重置多个所述描述符为可用状态。

具体而言，在逻辑模块完成加解密逻辑运算后，需要将逻辑运算结果上传至业务模块。具体地，采用低延时数据传输通道，采用直接内存访问的方式上传逻辑运算结果。

首先，需要判断业务内存空间内的发空间内是否空闲，逐个判断子内存空间分配集合内的子内存空间是否空闲，具体判断收内存空间是否空闲，首先判断第一子内存空间是否空闲，直到判断最后一个子内存空间是否空闲。判断的过程中可通过每个描述符对应的内存地址进行判断。

若判断得知收空间空闲，则将逻辑运算结果按照一定顺序通过低延时数据传输通道传输至收空间内。其中，逻辑运算结果与待传输数据序列一致，包括多个分片的数据。当其中一个分片数据存入第一子内存空间后，则回写第一子内存空间的描述符，当整个逻辑运算结果存入收空间之内后，回写所有的描述符，表示描述符已用，每个描述符分别写入子内存空间的前1KB内，后1KB用于存储逻辑运算结果的分片数据。

进一步地，业务模块从业务内存空间内读取逻辑运算结果，读取完毕后，重置描述符为可用状态，用以进行下一次的数据传输。

在上述的数据传输过程中，逻辑模块通过类似消息的方式发送中断给业务模块，以供业务模块从业务内存空间内进行逻辑运算结果的读取，无需定义专门的终端寄存器，业务模块采用中断加轮询的方式，即业务模块收到逻辑模块发送的中断后，首先屏蔽中断，然后循环查询接收描述符对应的内存地址，进行逻辑运算结果的读取。

而业务模块通知逻辑模块读取搬运待传输数据的过程中，通过写发送描述符的方式通知逻辑模块，逻辑模块轮询读取描述符对应的地址，读取搬运待传输数据，直到下一描述符对应的子内存空间内为无效数据，完成待传输数据的传输。

本申请提供的方法通过描述符结合直接内存访问的方式进行数据传输，能够提升业务模块的性能，降低数据传输的延时性，提升数据传输的实时性和准确性。

S800：评估低延时数据传输效果，获得第一评估结果。

具体而言，在完成数据传输后，需要对该次数据传输的效果进行评价，评价低延时数据传输效果的优劣，以作为方法后续优化的数据基础。

如图3所示，本申请提供的方法中的步骤S800包括：

S810：获得第一数据传输时间；

S820：获得所述待传输数据的第一数据长度信息、第一数据复杂度信息和数据等级信息；

S830：对所述第一数据长度信息、第一数据复杂度信息进行权重分配，获得第一权重分配结果；

S840：构建训练获得第一低延时数据传输效果评估模型；

S850：获将所述第一数据传输时间、第一数据长度信息、第一数据复杂度信息和所述第一权重分配结果输入所述第一低延时数据传输效果评估模型，获得输出结果；

S860：根采用所述数据等级信息对所述输出结果进行校正，获得所述第一评估结果；

其中，步骤S830包括：

S831：获得预定时间段内数据传输记录；

S832：获得所述数据传输记录内的数据长度信息集合和数据复杂度信息集合；

S833：获得所述第一数据长度信息在所述数据长度信息集合内的出现频率信息，获得第一权重值；

S834：根据所述第一数据长度信息，获得第二权重值；

S835：获得所述第一数据复杂度信息在所述数据复杂度信息集合的出现频率信息，获得第三权重值；

S836：根据所述第一数据复杂度信息，获得第四权重值；

S837：将所述第一权重值、所述第二权重值、第三权重值和第四权重值作为所述第一权重分配结果。

具体而言，首先，基于前述的低延时数据传输过程，获得该次低延时数据传输内，由业务模块获得待传输数据至获得逻辑运算结果的时间，作为第一数据传输时间。

然后，根据该次数据传输的待传输数据，根据描述符的描述信息，获得待传输数据的数据长度信息，作为第一数据长度信息。然后，根据待传输数据需要进行加解密处理的逻辑运算的复杂程度，获得上述的第一复杂度信息。数据等级信息为该待传输数据的重要程度信息，该重要程度信息包括待传输数据的秘密程度或延时性要求，示例性地，若待传输数据为秘密程度较高的通话信息，对实时性和延时性要求较高，则待传输数据的重要程度较高。可通过构建一评估待传输数据重要程度的体系，获得上述的重要程度信息。

基于上述的第一数据长度信息、第一数据复杂度信息进行权重分配，首先，获得预定时间段内业务模块和逻辑模块进行数据传输的所有传输数据，即为上述的数据传输记录，预定时间段为任意时间跨度的时间段，可为一天或一小时等。

然后，获取数据传输记录所有传输数据的数据长度信息和数据加解密复杂度信息，作为数据长度信息集合和数据复杂度信息集合。

进一步地，结合上述的第一数据长度信息和数据长度信息集合，分析第一数据长度信息在数据长度信息集合内出现的频率，也可包括第一数据长度信息一定误差范围内的数据长度信息在数据长度信息集合内的出现频率信息，获得第一权重值。其中，若该出现频率信息越大，则说明传输第一数据长度信息对应长度的数据的频率较高，则传输该长度类别数据的实时性越为重要，则第一权重值越大。反之，若第一数据长度信息对应长度的数据的频率越低，则对于该长度类别数据的传输实时性重要性较低，则第一权重值越小。

同样地，结合上述的第一数据复杂度信息和数据复杂度信息集合，分析第一数据复杂度信息在数据复杂度信息集合内出现的出现频率信息，获得第三权重值。

根据上述的第一数据长度信息，若第一数据长度信息越长，则理论上传输该数据的延时也越大，基于此获得第二权重值。根据上述的第一数据复杂度信息，若第一数据复杂度信息越复杂，则理论上传输该数据的延时也越大，基于此获得第四权重值。

综合上述的第一权重值、第二权重值、第三权重值和第四权重值，作为所述第一权重分配结果。

然后，采用现有技术中机器学习中的神经网络模型，构建第一低延时数据传输效果评估模型，第一低延时数据传输效果评估模型内包括多个单元，单元内可进行数据的处理分析运算，单元之间的连接形成权值，单元连接形成网络，能够模拟人脑进行复杂事物的非线性逻辑运算。在构建第一低延时数据传输效果评估模型的过程中，构建模型的输入层、隐藏处理层和输出层，然后基于监督训练学习对模型进行训练，以得到第一低延时数据传输效果评估模型。

基于步骤S830的步骤，获取多组权重分配结果数据，并在多次的数据传输过程中采用步骤S100-S700的步骤，获得多组数据传输时间、数据长度信息和数据复杂度信息数据。然后根据多组权重分配结果数据、数据传输时间、数据长度信息、数据复杂度信息数据以及用于标识输出结果的标识信息，获得训练数据和验证数据，对第一低延时数据传输效果评估模型进行训练。

在监督训练学习过程中，第一低延时数据传输效果评估模型不断的自我修正，待第一低延时数据传输效果评估模型的输出结果达到收敛或预设的准确率时，则监督训练结束。

将上述的第一数据传输时间、第一数据长度信息、第一数据复杂度信息和第一权重分配结果输入第一低延时数据传输效果评估模型，获得输出结果。然后采用上述的数据等级信息输出结果进行校正，具体地，若该数据等级信息对应待传输数据的重要程度和对实时性的要求较高，则将该输出结果向较优的方向校正，反之，则向较劣的方向校正，获得第一评估结果。

第一评估结果中，根据该次数据传输的传输时间，若传输时间越短，则第一评估结果越优，再综合了待传输数据的数据长度、复杂度和重要程度等级等信息，经第一权重分配结果的权重计算，最终获得第一评估结果，第一评估结果可作为该次低延时数据传输的评估标准，作为后续对低延时数据传输方法优化的数据基础。

综上所述，本申请通过采用直接内存访问的数据传输方式结合PCIE总线连接业务模块和逻辑模块，构建低延时数据传输通道，提升数据加解密传输过程中的数据传输效率，降低数据传输延时，本申请还采用描述符结合数据传输，以保证数据传输的准确性和正确性，并且在数据传输的过程中，通过打中断的方式通知业务模块读取数据，提升业务模块CPU的运行效率，本申请还在数据传输完成后，评价该次数据低延时传输的效果，作为后续方法优化的数据基础，达到了降低数据传输延时、提升数据传输效率的技术效果。

实施例二

基于与前述实施例中一种实现低延时的数据传输方法相同的发明构思，如图4所示，本申请提供了一种实现低延时的数据传输系统，其中，所述系统包括：

第一构建单元11，所述第一构建单元11用于在业务模块与逻辑模块之间构建低延时数据传输通道；

第一获得单元12，所述第一获得单元12用于获得待传输数据；

第二构建单元13，所述第二构建单元13用于构建描述符，并写入所述逻辑模块的存储器内；

第一处理单元14，所述第一处理单元14用于所述业务模块对所述待传输数据按照预设分片规则进行分片，获得待传输数据序列，；

第二处理单元15，所述第二处理单元15用于所述业务模块通过所述低延时数据传输通道，将所述待传输数据序列结合所述描述符传输给所述逻辑模块；

第三处理单元16，所述第三处理单元16用于所述逻辑模块接收所述待传输数据序列，进行逻辑运算，获得逻辑运算结果；

第四处理单元17，所述第四处理单元17用于所述逻辑模块将所述逻辑运算结果通过所述低延时数据传输通道传输给所述业务模块；

第五处理单元18，所述第五处理单元18用于评估低延时数据传输效果，获得第一评估结果。

进一步的，所述系统还包括：

第六处理单元，所述第六处理单元用于所述业务模块与逻辑模块通过PCIE总线连接；

第七处理单元，所述第七处理单元用于所述业务模块与逻辑模块通过直接存储器访问的方式进行数据传输；

第二获得单元，所述第二获得单元用于通过所述PCIE总线进行读写数据，结合所述直接存储器访问的方式，获得所述低延时数据传输通道。

进一步的，所述系统还包括：

第三构建单元，所述第三构建单元用于构建业务内存空间；

第八处理单元，所述第八处理单元用于对所述业务内存空间进行分配，获得子内存空间分配集合，其中，所述子内存空间分配集合用于存放所述描述符和所述待传输数据序列；

第三获得单元，所述第三获得单元用于根据所述子内存空间分配集合，获得多个所述描述符的描述符内存地址，多个所述描述符与所述待传输数据序列内的数据一一对应；

第九处理单元，所述第九处理单元用于将所述描述符写入所述逻辑模块的存储器中。

进一步的，所述系统还包括：

第十处理单元，所述第十处理单元用于所述业务模块将所述待传输数据序列存入直接存储器的缓存器内；

第十一处理单元，所述第十一处理单元用于通过所述低延时数据传输通道和描述符，将所述待传输数据序列传输给所述逻辑模块；

第四获得单元，所述第四获得单元用于所述逻辑模块根据多个所述描述符内存地址获得所述待传输数据序列。

进一步的，所述系统还包括：

第一判断单元，所述第一判断单元用于所述逻辑模块读取所述子内存空间分配集合，判断第一子内存空间是否空闲；

第十二处理单元，所述第十二处理单元用于若所述第一子内存空间空闲，则将所述逻辑运算结果通过所述低延时数据传输通道传输至所述第一子内存空间内；

第十三处理单元，所述第十三处理单元用于根据所述第一子内存空间，回写所述第一子内存空间对应的描述符；

第十四处理单元，所述第十四处理单元用于传输所述逻辑运算结果至所述业务内存空间内；

第十五处理单元，所述第十五处理单元用于所述业务模块从所述业务内存空间内读取所述逻辑运算结果后，重置多个所述描述符为可用状态。

进一步的，所述系统还包括：

第五获得单元，所述第五获得单元用于获得第一数据传输时间；

第六获得单元，所述第六获得单元用于获得所述待传输数据的第一数据长度信息、第一数据复杂度信息和数据等级信息；

第七获得单元，所述第七获得单元用于对所述第一数据长度信息、第一数据复杂度信息进行权重分配，获得第一权重分配结果；

第四构建单元，所述第四构建单元用于构建训练获得第一低延时数据传输效果评估模型；

第八获得单元，所述第八获得单元用于将所述第一数据传输时间、第一数据长度信息、第一数据复杂度信息和所述第一权重分配结果输入所述第一低延时数据传输效果评估模型，获得输出结果；

第十六处理单元，所述第十六处理单元用于采用所述数据等级信息对所述输出结果进行校正，获得所述第一评估结果。

进一步的，所述系统还包括：

第九获得单元，所述第九获得单元用于获得预定时间段内数据传输记录；

第十获得单元，所述第十获得单元用于获得所述数据传输记录内的数据长度信息集合和数据复杂度信息集合；

第十一获得单元，所述第十一获得单元用于获得所述第一数据长度信息在所述数据长度信息集合内的出现频率信息，获得第一权重值；

第十二获得单元，所述第十二获得单元用于根据所述第一数据长度信息，获得第二权重值；

第十三获得单元，所述第十三获得单元用于获得所述第一数据复杂度信息在所述数据复杂度信息集合的出现频率信息，获得第三权重值；

第十四获得单元，所述第十四获得单元用于根据所述第一数据复杂度信息，获得第四权重值；

第十七处理单元，所述第十七处理单元用于将所述第一权重值、所述第二权重值、第三权重值和第四权重值作为所述第一权重分配结果。

实施例三

基于与前述实施例中一种实现低延时的数据传输方法相同的发明构思，本申请还提供了一种计算机可读存储介质，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如实施例一内的方法。

示例性电子设备

下面参考图5来描述本申请的电子设备，

基于与前述实施例中一种实现低延时的数据传输方法相同的发明构思，本申请还提供了一种实现低延时的数据传输系统，包括：处理器，所述处理器与存储器耦合，所述存储器用于存储程序，当所述程序被所述处理器执行时，使得系统以执行实施例一所述方法的步骤。

该电子设备300包括：处理器302、通信接口303、存储器301。可选的，电子设备300还可以包括总线架构304。其中，通信接口303、处理器302以及存储器301可以通过总线架构304相互连接；总线架构304可以是外设部件互连标(peripheral componentinterconnect，简称PCI)总线或扩展工业标准结构(extended industry Standardarchitecture，简称EISA)总线等。所述总线架构304可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

处理器302可以是一个CPU，微处理器，ASIC，或一个或多个用于控制本申请方案程序执行的集成电路。

通信接口303，使用任何收发器一类的装置，用于与其他设备或通信网络通信，如以太网，无线接入网(radio access network，RAN),无线局域网(wireless local areanetworks，WLAN)，有线接入网等。

存储器301可以是ROM或可存储静态信息和指令的其他类型的静态存储设备，RAM或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable Programmable read-only memory，EEPROM)、只读光盘(compactdiscread-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过总线架构304与处理器相连接。存储器也可以和处理器集成在一起。

其中，存储器301用于存储执行本申请方案的计算机执行指令，并由处理器302来控制执行。处理器302用于执行存储器301中存储的计算机执行指令，从而实现本申请上述实施例提供的一种实现低延时的数据传输方法。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包括一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘(SolidState Disk，SSD))等。

尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的范围。这样，倘若本申请的这些修改和变型属于本申请及其等同技术的范围之内，则本申请意图包括这些改动和变型在内。

Claims (10)

1.一种实现低延时的数据传输方法，其特征在于，所述方法包括：

在业务模块与逻辑模块之间构建低延时数据传输通道；

获得待传输数据；

构建描述符，并写入所述逻辑模块的存储器内；

所述业务模块对所述待传输数据按照预设分片规则进行分片，获得待传输数据序列；

所述业务模块通过所述低延时数据传输通道，将所述待传输数据序列结合所述描述符传输给所述逻辑模块；

所述逻辑模块接收所述待传输数据序列，进行逻辑运算，获得逻辑运算结果；

所述逻辑模块将所述逻辑运算结果通过所述低延时数据传输通道传输给所述业务模块；

评估低延时数据传输效果，获得第一评估结果。

2.根据权利要求1所述的方法，其特征在于，所述在业务模块与逻辑模块之间构建低延时数据传输通道，包括：

所述业务模块与逻辑模块通过PCIE总线连接；

所述业务模块与逻辑模块通过直接存储器访问的方式进行数据传输；

通过所述PCIE总线进行读写数据，结合所述直接存储器访问的方式，获得所述低延时数据传输通道。

3.根据权利要求2所述的方法，其特征在于，所述构建描述符，并写入所述逻辑模块的存储器内，包括：

构建业务内存空间；

对所述业务内存空间进行分配，获得子内存空间分配集合，其中，所述子内存空间分配集合用于存放所述描述符和所述待传输数据序列；

根据所述子内存空间分配集合，获得多个所述描述符的描述符内存地址，多个所述描述符与所述待传输数据序列内的数据一一对应；

将所述描述符写入所述逻辑模块的存储器中。

4.根据权利要求3所述的方法，其特征在于，所述业务模块通过所述低延时数据传输通道，将所述待传输数据序列结合所述描述符传输给所述逻辑模块，包括：

所述业务模块将所述待传输数据序列存入直接存储器的缓存器内；

通过所述低延时数据传输通道和描述符，将所述待传输数据序列传输给所述逻辑模块；

所述逻辑模块根据多个所述描述符内存地址获得所述待传输数据序列。

5.根据权利要求3所述的方法，其特征在于，所述逻辑模块将所述逻辑运算结果通过所述低延时数据传输通道传输给所述业务模块，包括：

所述逻辑模块读取所述子内存空间分配集合，判断第一子内存空间是否空闲；

若所述第一子内存空间空闲，则将所述逻辑运算结果通过所述低延时数据传输通道传输至所述第一子内存空间内；

根据所述第一子内存空间，回写所述第一子内存空间对应的描述符；

传输所述逻辑运算结果至所述业务内存空间内；

所述业务模块从所述业务内存空间内读取所述逻辑运算结果后，重置多个所述描述符为可用状态。

6.根据权利要求1所述的方法，其特征在于，所述评估低延时数据传输效果，获得第一评估结果，包括：

获得第一数据传输时间；

获得所述待传输数据的第一数据长度信息、第一数据复杂度信息和数据等级信息；

对所述第一数据长度信息、第一数据复杂度信息进行权重分配，获得第一权重分配结果；

构建训练获得第一低延时数据传输效果评估模型；

将所述第一数据传输时间、第一数据长度信息、第一数据复杂度信息和所述第一权重分配结果输入所述第一低延时数据传输效果评估模型，获得输出结果；

采用所述数据等级信息对所述输出结果进行校正，获得所述第一评估结果。

7.根据权利要求6所述的方法，其特征在于，所述对所述第一数据长度信息、第一数据复杂度信息进行权重分配，获得第一权重分配结果，包括：

获得预定时间段内数据传输记录；

获得所述数据传输记录内的数据长度信息集合和数据复杂度信息集合；

获得所述第一数据长度信息在所述数据长度信息集合内的出现频率信息，获得第一权重值；

根据所述第一数据长度信息，获得第二权重值；

获得所述第一数据复杂度信息在所述数据复杂度信息集合的出现频率信息，获得第三权重值；

根据所述第一数据复杂度信息，获得第四权重值；

将所述第一权重值、所述第二权重值、第三权重值和第四权重值作为所述第一权重分配结果。

8.一种实现低延时的数据传输系统，其特征在于，所述系统包括：

第一构建单元，所述第一构建单元用于在业务模块与逻辑模块之间构建低延时数据传输通道；

第一获得单元，所述第一获得单元用于获得待传输数据；

第二构建单元，所述第二构建单元用于构建描述符，并写入所述逻辑模块的存储器内；

第一处理单元，所述第一处理单元用于所述业务模块对所述待传输数据按照预设分片规则进行分片，获得待传输数据序列；

第二处理单元，所述第二处理单元用于所述业务模块通过所述低延时数据传输通道，将所述待传输数据序列结合所述描述符传输给所述逻辑模块；

第三处理单元，所述第三处理单元用于所述逻辑模块接收所述待传输数据序列，进行逻辑运算，获得逻辑运算结果；

第四处理单元，所述第四处理单元用于所述逻辑模块将所述逻辑运算结果通过所述低延时数据传输通道传输给所述业务模块；

第五处理单元，所述第五处理单元用于评估低延时数据传输效果，获得第一评估结果。

9.一种实现低延时的数据传输系统，其特征在于，包括：处理器，所述处理器与存储器耦合，所述存储器用于存储程序，当所述程序被所述处理器执行时，使系统以执行如权利要求1至7任一项所述方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1至7任一项所述方法的步骤。

Images