CN114389593A - 一种耦合器与信号传输系统 - Google Patents

一种耦合器与信号传输系统 Download PDF

Info

Publication number
CN114389593A
CN114389593A CN202011134791.9A CN202011134791A CN114389593A CN 114389593 A CN114389593 A CN 114389593A CN 202011134791 A CN202011134791 A CN 202011134791A CN 114389593 A CN114389593 A CN 114389593A
Authority
CN
China
Prior art keywords
voltage domain
signal
receiver
coupler
isolation device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011134791.9A
Other languages
English (en)
Inventor
李立松
方向明
伍荣翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Line Easy Microelectronics Co ltd
Original Assignee
Chongqing Xianyi Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Xianyi Electronic Technology Co ltd filed Critical Chongqing Xianyi Electronic Technology Co ltd
Priority to CN202011134791.9A priority Critical patent/CN114389593A/zh
Publication of CN114389593A publication Critical patent/CN114389593A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017545Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请提供了一种耦合器与信号传输系统,涉及隔离信号传输技术领域。该耦合器包括第一电压域、第二电压域以及隔离器件,第一电压域与第二电压域通过隔离器件连接,第一电压域包括多个第一信号端口,第二电压域包括多个第二信号端口,隔离器件的数量小于第一信号端口或第二信号端口的数量;其中,第一电压域用于依据多个第一信号端口中部分或全部端口的数据生成编码信号,并将编码信号传输至第二电压域;第二电压域用于接收编码信号,并对编码信号进行解码,以将解码后的信号通过第二信号端口输出。本申请提供的耦合器与信号传输系统具有成本较低的优点。

Description

一种耦合器与信号传输系统
技术领域
本申请涉及隔离信号传输技术领域,具体而言,涉及一种耦合器与信号传输系统。
背景技术
数字隔离器采用芯片集成的变压器或者电容作为隔离器件传输数据。相比传统光耦,数字隔离器具有功耗低、寿命长、性能稳定等优势。
但是,在需要使用隔离的系统中,通常具有多个隔离信号通道,将控制信号从低压侧传送到高压侧,或者从高压侧传送到低压侧。在此基础上,当利用数字隔离器进行隔离时,每个信号通道都需要一套隔离器件(例如电容或者变压器),由于通道数量多,所以收发器电路以及隔离器件占据的面积都比较大且隔离器件的数量较多,导致数字隔离器的成本较高。
综上,现有技术中提供的数字隔离器的成本较高、面积较大。
发明内容
本申请的目的在于提供一种耦合器与信号传输系统,以解决现有技术中数字隔离器的成本较高、面积较大的问题。
为了实现上述目的,本申请实施例采用的技术方案如下:
一方面,本申请实施例提供了一种耦合器,所述耦合器包括第一电压域、第二电压域以及隔离器件,所述第一电压域与所述第二电压域通过所述隔离器件连接,所述第一电压域包括多个第一信号端口,所述第二电压域包括多个第二信号端口,所述隔离器件的数量小于所述第一信号端口或所述第二信号端口的数量;其中,所述第一电压域用于依据所述多个第一信号端口中部分或全部端口的数据生成编码信号,并将所述编码信号传输至所述第二电压域;所述第二电压域用于接收所述编码信号,并对所述编码信号进行解码,以将解码后的信号通过所述第二信号端口中部分或全部端口输出。
可选地,所述第一电压域还用于在发送所述编码信号前生成触发信号,并将所述触发信号发送至所述第二电压域,所述第二电压域用于在接收到所述触发信号后,对第二电压域的时钟进行重置,以使所述第二电压域的时钟与所述第一电压域的时钟对齐。
可选地,所述第二电压域包括接收器与解码电路,所述接收器分别与所述隔离器件、所述解码电路连接,所述接收器还包括第一阈值比较器与第二阈值比较器,所述第一阈值比较器、所述第二阈值比较器均分别与所述隔离器件、所述解码电路连接,其中,所述第一阈值比较器的阈值大于所述第二阈值比较器的阈值;所述第一阈值比较器与所述第二阈值比较器均用于接收通过所述隔离器件传输的差分信号,所述解码电路用于在差分信号大于所述第二阈值且小于所述第一阈值时,确定所述差分信号为所述触发信号。
可选地,所述第二电压域包括解码电路,所述解码电路包括与非门、第一非门以及第二非门,所述与非门的第一输入端用于接收触发信号,所述与非门的第二输入端与所述第二非门的输出端连接,所述与非门的输出端与所述第一非门的输入端连接,所述第一非门的输出端与所述第二非门的输入端连接,以通过所述与非门、第一非门以及第二非门组成环形振荡器,并利用所述环形振荡器进行时钟重置。
可选地,所述第一电压域包括编码电路与发射器,所述第二电压域包括解码电路与接收器,所述编码电路的输入端与所述多个第一信号端口中部分或全部端口连接,所述编码电路的输出端与所述隔离器件连接;所述接收器的输入端与所述隔离器件连接,所述接收器的输出端与所述解码电路的输入端连接,所述解码电路的输出端与所述多个第二信号端口中部分或全部端口连接。
可选地,所述编码电路与所述发射器集成于同一芯片,所述解码电路与所述接收器集成于另一芯片。
可选地,所述第二电压域还用于依据所述多个第二信号端口中部分或全部端口的数据生成编码信号,并将所述编码信号传输至所述第一电压域;所述第一电压域用于接收所述编码信号,并对所述编码信号进行解码,以将解码后的信号通过所述第一信号端口输出。
可选地,所述第一电压域包括第一编解码电路与第一收发器,所述第二电压域包括第二编解码电路与第二收发器,所述第一编解码电路分别与所述第一收发器、所述多个第一信号端口中部分或全部端口连接,所述第二编码电路分别与所述第二收发器、所述多个第二信号端口中部分或全部端口连接,所述第一收发器与所述第二收发器通过所述隔离器件连接。
可选地,所述第一电压域包括第一编解码电路、第一接收器以及第一发射器,所述第二电压域包括第二编解码电路、第二接收器以及第二发射器,所述隔离器件包括第一隔离器件与第二隔离器件;所述第一编解码电路分别与所述多个第一信号端口中部分或全部端口、所述第一接收器以及所述第一发射器连接,所述第二编解码电路分别与所述多个第二信号端口中部分或全部端口、所述第二接收器以及所述第二发射器连接,所述第一发射器通过所述第一隔离器件与所述第二接收器连接,所述第二发射器通过所述第二隔离器件与所述第一接收器连接。
另一方面,本请实施例还提供了一种信号传输系统,所述信号传输系统包括第一电源、第二电源以及上述的耦合器,所述第一电源与所述第一电压域连接,并用于为所述第一电压域供电,所述第二电源与所述第二电压域连接,并用于为所述第二电压域供电。
相对于现有技术,本申请具有以下有益效果:
本申请实施例提供了一种耦合器与信号传输系统,该耦合器包括第一电压域、第二电压域以及隔离器件,第一电压域与第二电压域通过隔离器件连接,第一电压域包括多个第一信号端口,第二电压域包括多个第二信号端口,隔离器件的数量小于第一信号端口或第二信号端口的数量;其中,第一电压域用于依据多个第一信号端口中部分或全部端口的数据生成编码信号,并将编码信号传输至第二电压域;第二电压域用于接收编码信号,并对编码信号进行解码,以将解码后的信号通过第二信号端口输出。由于本申请提供的耦合器中,隔离器件的数量小于第一信号端口或第二信号端口的数量,因此使得多个信号端口能够共用隔离器件,进而减少了隔离器件的占据面积与数量,该耦合器的制作成本得以降低。
为使本申请的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它相关的附图。
图1为具有4个隔离信号通道的数字隔离器的一种示意图。
图2为具有4个隔离信号通道的数字隔离器的另一种示意图。
图3为本申请实施例提供的耦合器的第一种示意图。
图4为本申请实施例提供的耦合器的第二种示意图。
图5为第一电压域与第二电压域时钟的时序关系示意图。
图6为本申请实施例提供的设置触发信号后第一电压域与第二电压域时钟的时序关系示意图。
图7为本申请实施例提供的接收器的一种模块示意图。
图8为本申请实施例提供的接收器的一种时序图。
图9为本申请实施例提供的接收器的另一种时序图。
图10为本申请实施例提供的时序重置方案的一种示意图。
图11为本申请实施例提供的时序重置方案的一种时序图。
图12为本申请实施例提供的耦合器的第三种示意图。
图13为本申请实施例提供的图12的时序图。
图14为本申请实施例提供的耦合器的第四种示意图。
图中:100-耦合器;110-第一电压域;111-编码电路;112-发射器;113-第一编解码电路;114-第一收发器;115-第一发射器;116-第一接收器;120-第二电压域;121-解码电路;122-接收器;123-第二编解码电路;124-第二收发器;135-第二接收器;136-第二发射器;130-隔离器件;131-第一隔离器件;132-第二隔离器件。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中,需要说明的是,术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图,对本申请的一些实施方式作详细说明。在不冲突的情况下,下述的实施例及实施例中的特征可以相互组合。
正如背景技术中所述,数字隔离器采用芯片集成的变压器或者电容作为隔离器件传输数据。相比传统光耦,数字隔离器具有功耗低、寿命长、性能稳定等优势。
但在需要使用隔离的系统中,通常具有多个隔离信号通道,将控制信号从低压侧传送到高压侧,或者从高压侧传送到低压侧。使用光耦时,通常每个通道对应一个光耦,每个光耦使用单独塑封体封装。使用数字隔离器时,通常使用单个塑封体,但是塑封体内的集成电路芯片通常包含多个相互独立的隔离通道,例如一个SOP16的塑封体内通常可以放置4-6个独立的隔离通道。
由于通道数量多,所以数字隔离器中的收发器电路以及隔离器件占据的面积都比较大且隔离器件的数量较多,导致数字隔离器在成本方面高于光耦。
例如,请参阅图1与图2,图中示出了具有4个隔离信号通道的数字隔离器的示意图,其中,TX为Transmit(tx)Data,即发送数据,RX为Receive(rx)Data的简写,即接收数据。由图可知,当数字隔离器中包含4个隔离信号通道时,无论使用变压器或者电容作为隔离器件,均需要使用4个隔离器件。一方面,隔离器件数量较多,使得数字隔离器的成本较高;另一方面,隔离器件占据的面积较大,进而在电路布局时,进一步增大了布局的成本。
同理,当隔离信号通道的数量为6个时,则隔离器件的数量也需为6个,当隔离信号通道的数量为8个时,则隔离器件的数量也需为8个。
可见,随着隔离信号通道的增加,隔离器件的数量也会随之增加,导致数字隔离器的成本也因此增加。
有鉴于此,为了解决上述问题,本申请提供了一种耦合器,通过两个或者多个隔离信号通道共用一个隔离器件的方式,达到减少隔离器件的目的,进而实现减少耦合器成本的效果。
下面对本申请实施例提供的耦合器进行示例性说:
作为一种可选的实现方式,请参阅图3,该耦合器100包括第一电压域110、第二电压域120以及隔离器件130,第一电压域110与第二电压域120通过隔离器件连接,第一电压域110包括多个第一信号端口,第二电压域120包括多个第二信号端口,隔离器件130的数量小于第一信号端口或第二信号端口的数量。其中,第一电压域110用于依据多个第一信号端口中部分或全部端口的数据生成编码信号,并将编码信号传输至第二电压域120,第二电压域120用于接收编码信号,并对编码信号进行解码,以将解码后的信号通过第二信号端口输出。
其中,作为一种实现方式,第一电压域110即为发送信号的一端,第二电压域120即为接收信号的一端。且在整个信号传输系统中,还包括两个供电电压,其分别为第一供电电压VDD1与第二供电电压VDD2。其中,第一供电电压VDD1为第一电压域110进行供电,进而使第一电压域110实现信号的输入与编码,第二供电电压VDD2为第二电压域120进行供电,进而使第二电压域120实现信号的编码与输出。在此基础上,第一信号端口即为数字输入端口,第二信号端口即为数字输出端口。一般地,第一信号端口的数量等于第二信号端口的数量。
作为一种实现方式,在第一电压域110进行信号编码时,会将所有第一信号端口进行采样,并将采样后的信号编码为串行信号。串行信号即为将多个端口的信号整合为一串信号,并将该信号通过隔离器件130一位一位地进行传输。例如,当第一信号端口的数量为4个,其中第一个信号端口需要传输的信号为“1”,第二个信号端口需要传输的信号为“0”,第三个信号端口需要传输的信号为“1”,第四个信号端口需要传输的信号为“0”,进行编码后,可将四个信号端口的信号编码为串行信号“1010”,然后再将其传输至第二电压域120。
需要说明的是,进行编码后的串行信号,可以通过单一的隔离信号通道传输至第二电压域120,同时,第二电压域120在接收到串行信号后,对该串行信号进行解码,并将解码后的信号通过第二信号端口输出。
在本实施例中,隔离器件130的数量可以小于第一信号端口或第二信号端口的数量,换言之,隔离信号通道的数量可以小于第一信号端口或第二信号端口的数量,进而起到降低成本的效果。例如,当第一信号端口与第二信号端口的数量为8个时,隔离器件130的数量可以仅为5个,或者为3个,或者为1个等。当隔离器件130的数量为一个时,第一电压域110在对8个第一信号端口进行采样并编码后生成的串行信号可通过该隔离器件130传输至第二电压域120。当隔离器件130的数量为大于一个时,例如为3个时,则第一电压域110在对8个第一信号端口进行采样并编码后生成的串行信号可通过任意一个隔离器件130传输至第二电压域120,或者,在其中一个时段通过第一个隔离器件130将串行信号传输至第二电压域120,在另一个时段通过第二个隔离器件130将串行信号传输至第二电压域120,对此不做具体限定。
其中,本实施例所述的隔离器件130,可以为变压器或电容等隔离器件130。
作为一种实现方式,请参阅图4,第一电压域110包括编码电路111与发射器112,第二电压域120包括解码电路121与接收器122,编码电路111的输入端与多个第一信号端口中部分或全部端口连接,编码电路111的输出端与隔离器件130连接;接收器122的输入端与隔离器件130连接,接收器122的输出端与解码电路121的输入端连接,解码电路121的输出端与多个第二信号端口中部分或全部端口连接。可选的,编码电路111的输出端与隔离器件130的第一端连接,接收器122的输入端与隔离器件130的第二端连接。
通过该设置方式,使得第一电压域110的编解码电路121能够对每个第一信号端口进行采样,并将其编码为串行信号,然后将串行信号通过发射器112电路,经过单一的隔离通道传输到第二电压域120的接收器122,再通过解码电路121将串行信号恢复到第二电压域120的第二信号端口。
可选地,在隔离信号传输系统中,由于存在需要实现电气隔离的第一电压域110与第二电压域120,因此,为了保证两个电压域之间的电气隔离,编码电路111与发射器112集成于同一芯片,解码电路121与接收器122集成于另一芯片。
可以理解地,两颗芯片的工作环境有很大差异,一方面,由于位于不同的电压域,所以两个芯片的供电电压不可能完全相等;另一方面,两颗芯片的工作温度也可能存在差异,因此可能导致两颗芯片的关键性能不同,例如信号传输延时和时钟频率不同等。
例如,请参阅图5,第一电压域110的芯片在其供电电压和温度下的时钟信号为周期为T1,第二电压域120的芯片在其供电电压和温度下的时钟信号的周期为T2。第一电压域110发射的信号由于在同一颗芯片上,因此时钟有确定的时序关系。
例如,在发射器112芯片上,时钟的上升沿设计为对准发射信号的中心(如空心箭头所示)。第二电压域120的时钟和第一电压域110的时钟周期存在差异,例如,T2比T1大10%或小10%等,而接收器122也在第二电压域120的时钟的上升沿接收信号(如实心箭头所示)。在起始的几个比特,实心箭头仍能在靠近发射信号的中心位置进行接收,但是随着传输数据的增加,相位的误差开始积累,达到一定的比特数量,就会出现接收时刻的时序与发射信号失配,导致信号传输错误。虽然可以通过电路设计优化尽可能减小T1和T2的差别,但是由于两个电路处于电气隔离的电压域,工作环境的差别决定了两个时钟不可能实现完美的匹配,误差终究会积累到导致出错的水平。
换言之,由于第一电压域110与第二电压域120的环境不同,导致二者周期T1与T2始终无法达到完全相同,因此,当传输一个比特的数据后,二者相位的误差为|T2-T1|;当经过两个比特的数据后,二者相位的误差为2|T2-T1|,当经过三个比特的数据后,二者相位的误差为3|T2-T1|…,以此类推,误差逐渐累积。
除第一电压域110与第二电压域120的供电电压和温度等环境导致的时钟周期不相等的问题以外,第一电压域110与第二电压域120的供电电压在工作过程中也可能随时间发生变化,进而带来时钟改变,造成第一电压域110的周期T1与第二电压域120的周期T2相差较大。
例如,如果第一电压域110一直工作在5V,时钟周期是10ns,而第二电压域120一直工作在3V,时钟周期是11ns,这时第二电压域120的周期是确定的比第一电压域110要长(时钟更慢)。但是也可能出现,第一电压域110的供电电压在3-5V之间随机波动,而第二电压域120的供电电压也在3-5V之间随机波动,进而导致第一电压域110的时钟T1与第二电压域120的时钟T2之间没有确定的快慢关系,使得相位误差较大,进而导致出错。
有鉴于此,作为一种实现方式,该第一电压域110还能够在发送编码信号前生成触发信号,并将触发信号发送至第二电压域120,第二电压域120用于在接收到触发信号后,对第二电压域120的时钟进行重置,以使第二电压域120的时钟与第一电压域110的时钟对齐。
换言之,第二电压域120的时钟的开启是由第一电压域110的触发信号控制的。由于第一电压域110与第二电压域120之间的误差是逐渐累积的,即误差会越来越大,直至误差大于一定值,最终导致出错。而通过设置触发信号,并且第二电压域120在接收到触发信号后时钟进行重置的方式,使得第二电压域120与第二电压域120的时钟实现一次对齐,进而使第一电压域110与第二电压域120的时钟的误差清零,保证了耦合器100持续工作且不会出错。
例如,请参阅图6,以传输4比特信号为例,在第一电压域110时钟的指定时刻,第一电压域110的发射器112发送触发信号,第二电压域120接收到触发信号后,对第二电压域120的时钟进行重置,此时第二电压域120的时钟与第一电压域110的时钟进行了一次对齐,之前由于两个时钟周期差异积累的误差在时钟重置后被清零,进而保证了耦合器100在持续工作中不会出错。
在第一电压域110发射触发信号之后,开始传输正常的数据比特,例如图示的4个比特,数据传输完成后第二电压域120的时钟相位已经不再重要,进入无效时段。由于传输的比特位数是已知的,所以进入无效时段的时间点是确定的,例如传输4个比特,就是在触发信号后4×T2的时间,进入无效时段。在此,需要说明的是,传输的比特数与第一信号端口的数量关联,即当第一信号端口的数量为4个时,在触发信号后传输的比特数为4个,当第一信号端口的数量为8个时,在触发信号后传输的比特数为8个。
并且,可选地,在无效时段,第二电压域120的时钟有两种处理方法,一种是将其关闭以降低功耗;另一种是使其继续工作,只是在下一次触发信号到来时进行重置,在此不做限制。
可以理解地,在上述实现方式中,在第一电压域110的时钟对应的某个时刻,发射器112的触发信号被发送并通过隔离器件130传输到接收器122,接收器122在接收到该触发信号时,时钟重置(从关闭状态重新启动或者重置边沿时刻)。在发送触发信号之后,发射器112开始传输数据比特,由于隔离信号传输系统需要传输的比特不多,例如2-10个比特,所以可以允许T2和T1有一定的误差,只要误差N*(T2-T1)的大小不超过单个比特的某个比例,例如0.3×T1,就可以保证传输的时序是正确的,其中,N表示比特数。可选地,所以通过合适的电路设计将时钟误差可以控制在5%以内。
即在本实施例中,以第一电压域110的时钟为基准,第一电压域110发送触发信号的时刻以及后续传输数据比特的时刻都是确定的,只需要将第二电压域120的时钟与第一电压域110的时钟误差控制在一个设计可实现的范围内,就能够保证数据传输的准确性。因此,通过第一电压域110向第二电压域120发送触发信号,且第二电压域120在接收到触发信号后对时钟进行重置的方式,能够保证第一电压域110与第二电压域120传输的时序始终正确,进而保证了耦合器100的稳定运行。同时,由于数字电路可以工作在很高的频率,每个比特的宽度在ns级别,由此编码带来的延时相比于传统光耦本身的延时较小,替换传统光耦时系统的传输特性不会劣化。
同时,需要说明的是,触发信号的形式和种类很多,本申请实施例并不对具体触发信号形式和种类进行限定,只要触发信号具有预设的特征,可以被第二电压域120的接收器122识别即可。
例如,可采用某一个特定的标识码作为起始位的标定,进而达到传发送触发信号的目的。如现有技术中常用的,用数字信号作为标定,传输一个固定的比特串“0110”作为起始位的标定。但是这种方法造会极大的浪费带宽。例如如果需要传输的比特只有4位,而起始标定位也要4位,那就浪费了一半的系统可用带宽。
因此,作为一种可选的实现方式,本发明使用模拟信号与数字信号的结合作为起始位的标定。请参阅图7,接收器122还包括第一阈值比较器与第二阈值比较器,第一阈值比较器、第二阈值比较器均分别与隔离器件130、解码电路121连接,其中,第一阈值比较器的阈值大于第二阈值比较器的阈值;第一阈值比较器与第二阈值比较器均用于接收通过隔离器件130传输的差分信号,解码电路121用于在差分信号大于第二阈值且小于第一阈值时,确定差分信号为触发信号。并且,第一阈值针对正常传输的数字信号,第二阈值针对触发信号,即通过一个模拟信号的阈值进行判断。
如图7所示,从隔离器件130传输过来的差分信号进入接收器122。接收器122包含第一阈值比较器与第二阈值比较器,分别具有第一阈值和第二阈值。其中,本申请所述的阈值,可以包括脉冲宽度的阈值与脉冲幅度的阈值,可针对不同的隔离器件130而定。
如图8所示,若使用脉冲宽度作为标记,由于第二阈值具有较小的阈值,可以识别较短的脉冲。如图中第四个脉冲信号的宽度比正常数字信号短,不能被第一阈值比较器识别,所以经其处理后输出0;但是第二阈值比较器的阈值较小,可以识别更短的脉冲,因此将其识别为1。从这个输出的差别,后续逻辑电路可以判断出触发信号出现。
如图9所示,若使用脉冲幅度作为标记,例如第四个比特的信号幅度比较小,具有较大的阈值的第一阈值比较器不能识别该信号,但是具有较低阈值的第二阈值比较器可以识别该信号,依据输出的差别,后续逻辑电路同样可以判断出触发信号出现。
需要说明的是,由于系统中的噪声、温度、电压、工艺的影响,为了保证可靠性,第二阈值可以为小于第一阈值的50%,进而能够保证对触发信号的有效识别。
在此基础上,时钟重置的方案也可以多样。作为一种实现方式,请参阅图10,解码电路121包括与非门、第一非门以及第二非门,与非门的第一输入端用于接收触发信号,与非门的第二输入端与第二非门的输出端连接,与非门的输出端与第一非门的输入端连接,第一非门的输出端与第二非门的输入端连接,以通过与非门、第一非门以及第二非门组成环形振荡器,并利用环形振荡器进行时钟重置。
当解码电路121接收到使能信号时,与非门的第一输入端输入1;而当解码电路121未接收到使能信号时,与非门的第一输入端输入0。当与非门的第一输入端输入1时,与非门等效于一个反相器,电路为一个环形振荡器,当第一输入端输入0时,不论C的逻辑状态,A一定输出1,相应的B被设定为0,C被设定为1。整个振荡器停止工作。当EN从0变回1时,C=1在一个延时后将A置为0,然后按照环形振荡器的原理,时钟就恢复了震荡。所以在触发信号从0变成1后一个确定的延时,时钟信号从0恢复,也就是说每次触发信号从0到1,都会重置时钟的相位。该时钟重置的方式的时序图如图11所示。
在上述实现方式的基础上,第二电压域120也可依据多个第二信号端口中部分或全部端口的信号生成编码信号,并将编码信号传输至第一电压域110;第一电压域110接收编码信号,并对编码信号进行解码,以将解码后的信号通过第一信号端口输出。换言之,不仅可以通过第一电压域110向第二电压域120进行信号的传输,同时也可以通过第二电压域120向第一电压域110传输信号。例如,在上一时间段内,第一电压域110向第二电压域120传输信号,在当前时间段,第二电压域120向第一电压域110传输信号;在下一时间段,又通过第一电压域110向第二电压域120传输信号。
本实施例中,提供两种实现方式实现信号的双向传输:
第一种,请参阅图12,第一电压域110包括第一编解码电路113与第一收发器114,第二电压域120包括第二编解码电路123与第二收发器124,第一编解码电路113分别与第一收发器114、多个第一信号端口中部分或全部端口连接,第二编码电路111分别与第二收发器124、多个第二信号端口中部分或全部端口连接,第一收发器114与第二收发器124通过隔离器件130连接。即第一电压域110与第二电压域120之间,通过单一隔离器件130实现信号的双向传输。
如图13所示,例如,以第一收发器114首先处于发射状态为例,当第一收发器114处于发射状态时,其工作原理与上述实现方式相同,在此不再赘述。当第一电压域110的数据发射完成后,第一电压域110的收发器从发射状态转为接收状态(可以立刻转换,也可以过一个指定的时间,例如图中在传输完最后一个比特后再等待一个周期再转换)。从传输最后一个比特到转换为接收状态的延时为TD1。在图中,TD1=T1。也可以选择其他时间例如TD1=0.5×T1,或TD1=2×T1等,对此不做具体限定。
在第一收发器114为发射状态时,第二收发器124为接收状态,在接收完已知数量的比特后,从接收状态转为发射状态。从接收最后一个比特到转换为发射状态的延时为TD2。例如图中,TD2=1.5×T2。换言之,需要保证第二收发器124进入发射状态时,第一收发器114已经处于接收状态,即TD2大于TD1。
在第二电压域120进入发射状态后,向第一电压域110发送触发信号,由第一电压域110接收到触发信号重置第一电压域110的时钟信号。随后的过程与上述实现方式相同,只是整个过程方向倒转,是从第二电压域120向第一电压域110发射信号。在数据比特传输完之后的处理也相似,第二电压域120首先进入接收状态,第一电压域110之后进入发射状态,再次转换方向,由第一电压域110向第二电压域120传输信号,在此不再进行赘述。
因此,在本实现方式中,从隔离器件130的角度,在不同的时间段,有不同的信号传输方向。不论是第一电压域110还是第二电压域120,其时钟都不是连续的,而是互相交替地被对方的时钟所重置,两个时钟互相消除对方时钟相位误差的积累,进而使耦合器100持续稳定的工作。
第二种,请参阅图14,第一电压域110包括第一编解码电路113、第一接收器116以及第一发射器115,第二电压域120包括第二编解码电路123、第二接收器135以及第二发射器136,隔离器件130包括第一隔离器件131与第二隔离器件132;第一编解码电路113分别与多个第一信号端口、第一接收器116以及第一发射器115连接,第二编解码电路123分别与多个第二信号端口中部分或全部端口、第二接收器135以及第二发射器136连接,第一发射器115通过第一隔离器件131与第二接收器135连接,第二发射器136通过第二隔离器件132与第一接收器116连接。
即在本实现方式中,隔离器件130的数量为两个,信号隔离通道也包含两个,其中一个信号隔离通道只负责从第一电压域110向第二电压域120传输信号,而另一个通道只负责从第二电压域120向第一电压域110传输信号。此时第一电压域110与第二电压域120均有两个时钟,第一发射器115与第二发射器136对应的时钟是不被重置的,但是可以重置对面的时钟;而第一接收器116与第二接收器135对应的时钟可以被对面的触发信号重置。
在上述实现方式的基础上,本申请实施例还提供了一种信号传输系统,信号传输系统包括第一电源、第二电源以及上述的耦合器100,第一电源与第一电压域110连接,并用于为第一电压域110供电,第二电源与第二电压域120连接,并用于为第二电压域120供电。
综上所述,本申请实施例提供了一种耦合器与信号传输系统,该耦合器包括第一电压域、第二电压域以及隔离器件,第一电压域与第二电压域通过隔离器件连接,第一电压域包括多个第一信号端口,第二电压域包括多个第二信号端口,隔离器件的数量小于第一信号端口或第二信号端口的数量;其中,第一电压域用于依据多个第一信号端口中部分或全部端口的数据生成编码信号,并将编码信号传输至第二电压域;第二电压域用于接收编码信号,并对编码信号进行解码,以将解码后的信号通过第二信号端口输出。由于本申请提供的耦合器中,隔离器件的数量小于第一信号端口或第二信号端口的数量,因此使得多个信号端口能够共用隔离器件,进而减少了隔离器件的占据面积与数量,该耦合器的制作成本得以降低。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
对于本领域技术人员而言,显然本申请不限于上述示范性实施例的细节,而且在不背离本申请的精神或基本特征的情况下,能够以其它的具体形式实现本申请。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本申请的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (10)

1.一种耦合器,其特征在于,所述耦合器包括第一电压域、第二电压域以及隔离器件,所述第一电压域与所述第二电压域通过所述隔离器件连接,所述第一电压域包括多个第一信号端口,所述第二电压域包括多个第二信号端口,所述隔离器件的数量小于所述第一信号端口或所述第二信号端口的数量;其中,
所述第一电压域用于依据所述多个第一信号端口中部分或全部端口的数据生成编码信号,并将所述编码信号传输至所述第二电压域;
所述第二电压域用于接收所述编码信号,并对所述编码信号进行解码,以将解码后的信号通过所述第二信号端口中部分或全部端口输出。
2.如权利要求1所述的耦合器,其特征在于,所述第一电压域还用于在发送所述编码信号前生成触发信号,并将所述触发信号发送至所述第二电压域,所述第二电压域用于在接收到所述触发信号后,对第二电压域的时钟进行重置,以使所述第二电压域的时钟与所述第一电压域的时钟对齐。
3.如权利要求2所述的耦合器,其特征在于,所述第二电压域包括接收器与解码电路,所述接收器分别与所述隔离器件、所述解码电路连接,所述接收器还包括第一阈值比较器与第二阈值比较器,所述第一阈值比较器、所述第二阈值比较器均分别与所述隔离器件、所述解码电路连接,其中,所述第一阈值比较器的阈值大于所述第二阈值比较器的阈值;
所述第一阈值比较器与所述第二阈值比较器均用于接收通过所述隔离器件传输的差分信号,所述解码电路用于在差分信号大于所述第二阈值且小于所述第一阈值时,确定所述差分信号为所述触发信号。
4.如权利要求2所述的耦合器,其特征在于,所述第二电压域包括解码电路,所述解码电路包括与非门、第一非门以及第二非门,所述与非门的第一输入端用于接收触发信号,所述与非门的第二输入端与所述第二非门的输出端连接,所述与非门的输出端与所述第一非门的输入端连接,所述第一非门的输出端与所述第二非门的输入端连接,以通过所述与非门、第一非门以及第二非门组成环形振荡器,并利用所述环形振荡器进行时钟重置。
5.如权利要求1所述的耦合器,其特征在于,所述第一电压域包括编码电路与发射器,所述第二电压域包括解码电路与接收器,所述编码电路的输入端与所述多个第一信号端口中部分或全部端口连接,所述编码电路的输出端与所述隔离器件连接;
所述接收器的输入端与所述隔离器件连接,所述接收器的输出端与所述解码电路的输入端连接,所述解码电路的输出端与所述多个第二信号端口中部分或全部端口连接。
6.如权利要求5所述的耦合器,其特征在于,所述编码电路与所述发射器集成于同一芯片,所述解码电路与所述接收器集成于另一芯片。
7.如权利要求1所述的耦合器,其特征在于,所述第二电压域还用于依据所述多个第二信号端口中部分或全部端口的数据生成编码信号,并将所述编码信号传输至所述第一电压域;
所述第一电压域用于接收所述编码信号,并对所述编码信号进行解码,以将解码后的信号通过所述第一信号端口中部分或全部端口输出。
8.如权利要求7所述的耦合器,其特征在于,所述第一电压域包括第一编解码电路与第一收发器,所述第二电压域包括第二编解码电路与第二收发器,所述第一编解码电路分别与所述第一收发器、所述多个第一信号端口中部分或全部端口连接,所述第二编解码电路分别与所述第二收发器、所述多个第二信号端口中部分或全部端口连接,所述第一收发器与所述第二收发器通过所述隔离器件连接。
9.如权利要求7所述的耦合器,其特征在于,所述第一电压域包括第一编解码电路、第一接收器以及第一发射器,所述第二电压域包括第二编解码电路、第二接收器以及第二发射器,所述隔离器件包括第一隔离器件与第二隔离器件;
所述第一编解码电路分别与所述多个第一信号端口中部分或全部端口、所述第一接收器以及所述第一发射器连接,所述第二编解码电路分别与所述多个第二信号端口中部分或全部端口、所述第二接收器以及所述第二发射器连接,所述第一发射器通过所述第一隔离器件与所述第二接收器连接,所述第二发射器通过所述第二隔离器件与所述第一接收器连接。
10.一种信号传输系统,其特征在于,所述信号传输系统包括第一电源、第二电源以及如权利要求1至9任意一项所述的耦合器,所述第一电源与所述第一电压域连接,并用于为所述第一电压域供电,所述第二电源与所述第二电压域连接,并用于为所述第二电压域供电。
CN202011134791.9A 2020-10-21 2020-10-21 一种耦合器与信号传输系统 Pending CN114389593A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011134791.9A CN114389593A (zh) 2020-10-21 2020-10-21 一种耦合器与信号传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011134791.9A CN114389593A (zh) 2020-10-21 2020-10-21 一种耦合器与信号传输系统

Publications (1)

Publication Number Publication Date
CN114389593A true CN114389593A (zh) 2022-04-22

Family

ID=81193487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011134791.9A Pending CN114389593A (zh) 2020-10-21 2020-10-21 一种耦合器与信号传输系统

Country Status (1)

Country Link
CN (1) CN114389593A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118074700A (zh) * 2024-04-16 2024-05-24 荣湃半导体(上海)有限公司 一种双向数字隔离器和编解码方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118074700A (zh) * 2024-04-16 2024-05-24 荣湃半导体(上海)有限公司 一种双向数字隔离器和编解码方法

Similar Documents

Publication Publication Date Title
US9160412B2 (en) Multi-bit digital signal isolator
TW569547B (en) Encoder, decoder, method for encoding a data word and method for decoding an encoded data word
CN103308851A (zh) 扫描触发器及其方法和具有该扫描触发器的装置
CN213305379U (zh) 一种耦合器与信号传输系统
EP1326342B1 (en) Level shift circuit for transmitting signal from leading edge to trailing edge of input signal
EP3982542B1 (en) A chip having a receiver including a hysteresis circuit
WO2014191788A1 (en) A network receiver for a network using distributed clock synchronization and a method of sampling a signal received from the network
CN114389593A (zh) 一种耦合器与信号传输系统
EP0219846B1 (en) Latch circuit tolerant of undefined control signals
CN115102538A (zh) 一种应用于栅极驱动器的多输入编解码电路
KR100326207B1 (ko) 병렬버스를 통한 디지털 데이터 전송률을 증가시키는 방법 및 회로
US4259594A (en) Electrical power supply apparatus
US7079589B1 (en) Serial digital communication superimposed on a digital signal over a single wire
EP1897307B1 (en) Method and apparatus for increasing data transfer rates through a communication channel
US7580493B2 (en) Electronic circuit
CN109565480B (zh) 具有改进的共模瞬态拒绝的电气隔离的数据隔离器
US7888962B1 (en) Impedance matching circuit
US9041564B2 (en) Bus signal encoded with data and clock signals
KR20050036190A (ko) 플립플롭
US5913075A (en) High speed communication between high cycle rate electronic devices using a low cycle rate bus
US6184807B1 (en) Glitch-free bi-phased encoder
US7145483B2 (en) Chip to chip interface for encoding data and clock signals
US20090160517A1 (en) Flip-flop
US11454943B2 (en) Serial isolation communication method, device and system
KR102674627B1 (ko) 레벨 쉬프터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20231213

Address after: Room 803, Building D, Jinxiu Phase III, No. 85 Hudipi, Songxuan Community, Guanhu Street, Longhua District, Shenzhen City, Guangdong Province, 518110

Applicant after: Shenzhen Line Easy Microelectronics Co.,Ltd.

Address before: 401120 data of Xiantao street, Yubei District, Chongqing 19

Applicant before: CHONGQING XIANYI ELECTRONIC TECHNOLOGY Co.,Ltd.

TA01 Transfer of patent application right