CN114375504A - 半导体-超导体异质结构 - Google Patents

半导体-超导体异质结构 Download PDF

Info

Publication number
CN114375504A
CN114375504A CN202080063813.9A CN202080063813A CN114375504A CN 114375504 A CN114375504 A CN 114375504A CN 202080063813 A CN202080063813 A CN 202080063813A CN 114375504 A CN114375504 A CN 114375504A
Authority
CN
China
Prior art keywords
semiconductor
superconductor
topological
region
nanowire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080063813.9A
Other languages
English (en)
Inventor
D·I·皮库林
G·C·加德纳
R·L·卡拉赫
G·W·温克勒
S·V·格罗尼恩
P·克罗格斯拉普·杰普森
M·J·曼弗拉
A·安提波夫
R·M·卢钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN114375504A publication Critical patent/CN114375504A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

一种器件(3)，包括：半导体的部分(4)；超导体的部分(6)，其被布置为使得具有拓扑间隙的拓扑相能够通过邻近效应而在半导体的区域中被诱发；以及非磁性材料的部分(5)，包括原子序数Z大于或等于(26)的元素，其被布置为增加半导体的拓扑区域中的拓扑间隙。

Description

半导体-超导体异质结构
技术领域
本公开涉及一种异质结构，诸如包括半导体和超导体的组合的纳米线。
背景技术
拓扑量子计算基于这样一种现象，即非阿贝尔任意子以“马约拉纳零模”(MZM)的形式可以形成在半导体耦合到超导体的区域中。非阿贝尔任意子是一种准粒子，意味着其本身不是粒子，而是电子液体中的激发，其行为至少部分地类似于粒子。MZM是这种准粒子的特定束缚态。在某些条件下，这些状态可以在纳米线中靠近半导体-超导体的交界面而被形成，纳米线由涂覆有超导体的一定长度的半导体形成。当在纳米线中诱发MZM时，被称为它处于“拓扑结构”(topological regime)。诱发这种情况需要磁场，常规地施加外部磁场，并且还需要将纳米线冷却到在超导材料中诱发超导行为的温度。它还可以涉及用静电势来选通纳米线的一部分。
通过形成这种纳米线的网络并且在网络的部分中诱发拓扑结构，可以创建可以被操纵以用于量子计算目的的量子位(qubit)。量子位或qubit是一种元素，可以在其上执行具有两种可能结果的测量，但是在任何给定时间(未测量时)实际上可以处于与不同结果相对应的两种状态的量子叠加中。
为了诱发MZM，将器件冷却到超导体(例如铝Al)表现出超导行为的温度。超导体在相邻的半导体中引起邻近效应，由此与超导体的交界面附近的半导体的区域也表现出超导属性。即，在相邻的半导体以及超导体中诱发了拓扑相行为。正是在半导体的这个区域中形成了MZM。
用于在可以形成MZM的地方诱发拓扑相的另一个条件是施加磁场以便解除(lift)半导体中的自旋简并性。量子系统的背景中的简并性是指不同量子态具有相同能级的情况。解除简并性意味着使这些状态采用不同的能级。自旋简并性是指不同自旋态具有相同能级的情况。自旋简并性可以借助于磁场来解除，从而使不同自旋极化电子之间的能级分裂。这被称为塞曼效应。g因子是指在施加的磁场与自旋分裂之间的系数。通常，磁场由外部电磁体施加。然而，US 16/246287也公开了一种异质结构，其中在超导体和半导体之间安置了一层铁磁绝缘体，以便内部地施加磁场以解除自旋简并性，而不需要外部磁体。给出的铁磁绝缘体的示例包括EuS、GdN、Y3Fe5O12、Bi3Fe5O12、YFeO3、Fe2O3、Fe3O4、GdN、Sr2CrReO6、CrBr3/CrI3、YTiO3形式的重元素化合物(重元素是铕、钆、钇、铁、锶和铼)。
诱发MZM通常还需要用静电势来选通纳米线。然而，US16/120433还公开了一种结构，该结构能够表现出包括MZM的拓扑行为，而无需选通。在这种情况下，纳米线在纳米线的周边具有超导体的完整外壳，这去除了对选通的需要。
如图1中所图示，为了创建MZM寿命长的高质量器件，优选具有大的拓扑间隙Eg。拓扑相中的材料(无论是超导体还是半导体中的邻近诱发的超导区域)表现出不同的能带：下部带11和上部带12。下部带11是准粒子能量E落在较低范围内的带，并且上部带(或“激发带”)12是较高准粒子能量的带。拓扑间隙Eg是上部带和下部带11、12之间的能量窗口，由于准粒子能级的量子化(离散)性质，准粒子不能存在其中。下部带11、上部带12和拓扑间隙Eg类似于半导体中针对电子的价带、导带和带隙。在上部激发带12中，准粒子可以自由传播通过超导体(或半导体中的邻近诱发区域)，类似于半导体中的价带中的电子。
其状态形成MZM的马约拉纳形成下部带11。马约拉纳是计算空间的一部分，即被用于所讨论的量子计算应用的系统的属性。换句话说，MZM是量子位的操作元素。另一方面，上部带12中的类粒子激发(准粒子)不是计算空间的一部分。如果这些准粒子由于热波动而穿过拓扑能量间隙Eg进入到下部带11中，那么它们将破坏至少一些MZM。这有时被称为“毒害”MZM。间隙Eg为MZM提供防止此类毒害的保护。准粒子存在于上部带并且从上部带穿过间隙Eg到下部带的概率与
Figure BDA0003542241640000031
成正比，其中T是使用玻尔兹曼常数转换为能量的温度。因此，拓扑间隙越大，为MZM免受上部带12中有害准粒子的毒害而提供的保护越多。
发明内容
发明人已经意识到邻近于半导体-超导体交界面存在相对高的Z元素有助于增加半导体-超导体异质结构中的拓扑间隙。
因此，根据本文公开的一个方面，提供了一种器件，包括：半导体的部分；超导体的部分，其被布置为使得具有拓扑间隙的拓扑相能够通过邻近效应而在半导体区域中被诱发；非磁性材料的部分，包括原子序数Z大于或等于26的元素，其被布置为增加半导体的拓扑区域中的拓扑间隙。
在这里所说的增加拓扑间隙意味着与不包括所述元素的部分的其他相同器件相比。
本发明内容被提供来以简化的形式介绍将在下面的详细描述中进一步描述的一系列概念。本发明内容并不旨在识别所要求保护的主题的关键特征或必要特征，也不旨在被用来限制所要求保护的主题的范围。所要求保护的主题也不限于解决本文提到的任何或所有缺点的实现。
附图说明
为了帮助理解本公开的实施例并且示出如何实施这样的实施例，仅以示例的方式对附图进行参考，其中：
图1示意性地图示了拓扑间隙的概念，以及
图2示意性地图示了一些示例异质结构。
具体实施方式
本公开公开了使用与超导体接触的重元素来增加混合半导体-超导体器件(诸如用于形成量子位的器件)中的拓扑间隙。所公开的布置提供了一种显著增加拓扑异质结构中的自旋轨道相互作用的方法，从而显著增加潜在的拓扑间隙，并且从而改善依赖于拓扑间隙的量子位或其他此类器件的属性。例如，可以利用这一点来支持通过改善单个量子位的属性来构建可扩展拓扑量子计算机的目标。
如先前所讨论的，可以通过施加磁场(通常是外部施加的磁场)来在半导体-超导体异质结构中产生马约拉纳零模(MZM)。这种组合系统经历两种材料的属性：a)来自半导体的自旋轨道相互作用和g因子，以及b)来自超导体的超导配对。半导体中的自旋轨道相互作用只是适度的，是拓扑间隙尺寸的主要限制因素。因此，自旋轨道相互作用的大小限制了MZM的保护以及可以使用它们来构建的量子位的质量。
所公开的方法是添加重元素原子——例如，铂、金、银、铋——在其他常规设置中与超导体接触。重元素的位置可以在超导体的顶部上，在超导体的内部，或者在超导体与半导体之间。重元素携带很强的原子自旋轨道相互作用，并且已知掺杂有那些元素的超导体可以继承这种自旋轨道相互作用。重元素诱发的自旋轨道相互作用的幅度可能远大于底层半导体所固有的幅度。因此，所公开的想法提供了一种在混合系统中具有大得多的自旋轨道相互作用的方法，并且因此提供了大得多的拓扑间隙和好得多的MZM拓扑保护。
现在参考图2通过示例的方式描述一些实施例。
图2(a)示出了现有超导体-半导体异质结构的示例。该结构可以被用来形成器件1的一部分，诸如用于形成和操纵量子位的量子计算器件。例如，所图示的结构可以表示纳米线网络中用于形成一个或多个量子位的纳米线3的截面。
结构(例如纳米线)3包括在衬底2上方形成的半导体4的部分。在半导体的至少一部分上方形成超导体6的层。图2(a)示出了一个示例，其中超导体6基本上覆盖了纳米线3的所有半导体芯部4。替代地，超导体6可以仅覆盖半导体芯部4的一部分，例如半导体芯部4的一侧或一面(例如，这可以通过用成角度的波束沉积超导体6来实现，从而在纳米线的一侧上留下阴影)。在后一种情况下，半导体4的暴露面积可以被用于例如侧面选通(side-gating)。
图2(b)和图2(c)示出了相同的结构3，但是现在具有材料5的薄层，包括具有高原子序数Z的元素，诸如Pt(铂)，以便增强自旋轨道耦合。该层5可以如图2(b)中所示在超导体6的顶部上，或者如图2(c)中所示在半导体4与超导体6之间或在超导体6内部。
为了将增加拓扑间隙的效果最大化，优选地，高Z材料5的厚度较小，最优选地不大于一个或两个单分子层，以免由于重元素而产生亚间隙状态，从而减少了拓扑间隙。此外，高Z材料层5与SE-SU交界面(半导体4与超导体层6之间的交界面)之间的距离优选地不大于超导体的相干长度(例如100nm)。然而，更优选地，使用更薄的超导体6层，以使其能够更好地维持磁场。
图2(b)和图2(c)的所有三种布置都可以很好地工作，因为控制材料的属性通过多远的超导体而被感受到的超导相干长度通常比超导体的厚度长得多。
半导体4、超导体6和高Z材料5中的每一项都可以通过任何合适的已知制造技术来形成，诸如光刻、溅射或外延生长技术，例如选择性面积增长(SAG)。用于沉积本身的示例技术包括例如电子束物理气相沉积、等离子体增强化学气相沉积或原子层沉积以及分子束外延。
本文中的衬底2是指晶片加上在沉积半导体4之前在制造中的任何时间点形成在衬底上或衬底上方的任何附加层。本文中的“上方”可以意指直接形成在其上或间接形成在其上方，在其间有任何一个或多个中间层。“上”在本文中意指直接在其上，即与其接触，没有任何中间层。还要注意，如本文中所使用的术语“上”或“上方”等不一定暗示相对于重力的特定取向。相反，它们指的是相对于其上正在形成结构3的衬底2的表面的位置。
可选地，一个或多个另外的层可以被形成在异质结构3上方。例如，可以在每个异质结构3(或至少一些异质结构)的一部分或全部上方形成氧化层8。氧化层可以被用来保护异质结构免受空气中的O2或H2O的影响。替代地或附加地，化学和/或机械保护可以由晶片或IC封装(未示出)的一个或多个其他上层来提供。还可以在异质结构上方形成其他替代或附加层，诸如异质结构之间和/或异质结构与一个或多个其他组件之间的导电通孔。
图2图示了在异质结构3的一部分或全部上方形成的超导体材料6的涂层。超导体6中的至少一些超导体可以直接形成在高Z材料5的至少一部分上。和/或，超导体6中的至少一些超导体可以直接形成在高Z材料5的至少一部分上。高Z材料5可以直接形成在半导体芯部4中的一些或全部芯部上。
在实施例中，异质结构3中的至少一些异质结构各自包括半导体材料4的长度或线，其中高Z材料5沿该线的一些或全部长度(即平行于该线的长度的方向)来覆盖该线的一部分或全部周边(即，垂直于该线的平面中的边缘)线。在这种情况下，图2表示沿线的截面。然后在每个这样的异质结构3上方形成超导体6，沿着线的一些或全部长度来覆盖线的一部分或全部周边。每个这样的异质结构3因此形成相应的半导体-超导体纳米线。这种纳米线的网络可以形成在衬底2上方，可以被布置为形成包括一个或多个拓扑量子位的拓扑量子计算器件。在操作中，马约拉纳零模(MZM)和因此的拓扑结构可以借助于磁场并且冷却到超导体6表现出超导行为的温度而在一些或所有纳米线的各部分中被诱发。在实施例中，拓扑结构和MZM的诱发可以进一步包括用电磁势来选通。用于形成量子位的结构和半导体-超导体纳米线中的拓扑结构以及MZM的诱发本身在本领域中是已知的。
注意，图2(a)-图2(c)是示意性的，并且其中所示的形状和尺寸不旨在限制。
引入高Z材料层5以加强半导体4的拓扑区域中的自旋轨道相互作用，并且从而增加其中的拓扑间隙。如此，高Z材料应被布置在半导体4与超导体6之间的结的超导相干长度内。材料5应包括具有相对高原子序数Z的元素，因为重元素携带很强的自旋轨道相互作用。发明人已经确认，半导体4中的拓扑区域可以从邻近的高Z材料5继承这种自旋轨道相互作用。Z至少低至26(铁，Fe)时可以实现该效果，但是为了更强的效果，优选地，Z至少为46(钯)。前一范围内的铜(Cu，Z＝29)和后一范围内的银(Ag，Z＝47)是发明人已经确定的将是效果特别好的示例。在大多数应用中，高Z元素可能是金属，尽管高Z非金属也一样可以有效。在具体实施例中，高Z元素可以是铂(Pt，Z＝78)、金(Au，Z＝79)或铋(Z＝83)。这些具体示例在文献中已知可将自旋轨道相互作用引入到Al中。
优选地，高Z材料5包括作为纯元素的高Z元素，即，高Z元素不形成化合物。优选地，高Z材料层5仅包括高Z元素(不在混合物或化合物中)。然而，使用化合物或混合物仍然可以获得弱一些的效果。与16/246287中所公开的不同，高Z材料是非磁性的。在实施例中，高Z材料5是导体。导体是略微优选的，因为导体可以更容易地将其属性转移到超导体(例如Al)。在实施例中，高Z元素可以是除了16/246287中为铁磁绝缘体所公开的元素之一之外的元素，即，除了Eu、Gd、Y、Fe、Sr和Re之外的元素。非磁性材料是必要的。磁性材料将在超导体中产生额外的亚带隙状态，从而有效地减少而不是增加拓扑间隙。即使不在化合物中，铁(Fe)、钴(Co)、镍(Ni)和钆(Gd)也能够具有磁性。因此，这些是不太受欢迎的候选者。然而，它们能够形成非磁性化合物，因此可以以这些形式来使用。Fe、Co和Ni分别具有26至28的原子序数，因此在实施例中，所用元素的原子序数Z可以至少为29。钇(Y)、锶(Sr)、铼(Re)和铕(Eu)能够具有磁性，但仅限于在某些化合物中。因此，这些可以被用于非磁性化合物中或作为纯元素来使用(即当不在化合物中时)。
应当了解，以上实施例仅以示例的方式进行了描述。
例如，除了纳米线之外的结构可以被用来在半导体-超导体界面处形成的拓扑区域中诱发MZM。或者更一般地，本公开可以被应用于利用拓扑间隙的存在的其他量子电子器件和自旋电子器件。例如。所公开的技术可能适用的器件类型可以包括量子位、纳米线、量子霍尔效应器件、自旋电子器件或量子传感器件，或者任何转移到拓扑保护的量子硬件系统组。
更一般地，根据本文公开的一个方面，提供了一种器件，包括：半导体的部分；超导体的部分，其被布置为使得具有拓扑间隙的拓扑相能够通过邻近效应而在半导体区域中被诱发；非磁性材料的部分，包括原子序数Z大于或等于26的元素，其被布置为增加所述区域中的拓扑间隙。
在实施例中，所述非磁性材料的部分可以被安置在半导体的部分与超导体的部分之间。
在一些这样的实施例中，所述非磁性材料的部分可以在一个面上与半导体的至少一部分直接接触并且在另一面上与超导体的至少一部分直接接触。在实施例中，在所述非磁性材料的部分和所述半导体的部分之间可以没有安置其他层。在实施例中，在所述非磁性材料的部分和所述超导体的部分之间可以没有安置其他层。
在替代实施例中，所述非磁性材料的部分可以被夹在超导体的部分的两层之间。
在一些这样的实施例中，超导体层中的一层可以与半导体的至少一部分直接接触。在实施例中，在所述非磁性材料的部分与所述超导体的层中的一层或两层之间可以没有安置其他层。
在另外的替代实施例中，所述非磁性材料的部分可以被安置在超导体的部分上方。
在一些这样的实施例中，在所述非磁性材料的部分与所述超导体的部分之间可以没有安置其他层。
在实施例中，在所述非磁性材料的部分中，元素优选地不在化合物中。
在实施例中，所述非磁性材料可以是导体。在实施例中，所述元素可以是金属。
在实施例中，所述元素的原子序数Z可以大于或等于29。在实施例中，所述元素可以是Cu(Z＝29)。
在实施例中，所述元素的原子序数Z可以大于或等于46。在实施例中，所述元素可以是Ag(Z＝47)。
在实施例中，所述元素的原子序数Z可以大于或等于78。例如，在实施例中，所述元素可以是Pt、Au或Bi(Z分别为28、79、83)。在实施例中，所述元素的原子序数Z可以大于或等于83。
在实施例中，所述元素可以是除Fe之外的元素。在实施例中，所述元素可以是除Co之外的元素。在实施例中，所述元素可以是除Ni之外的元素。在实施例中，所述元素可以是除Gd之外的元素。作为纯元素(当不在化合物中时)，上述这些元素全部都具有被磁化的能力，因此不是优选的候选者。
在实施例中，所述元素可以是除Sr之外的元素。在实施例中，所述元素可以是除Y之外的元素。在实施例中，所述元素可以是除Eu之外的元素。和/或，在实施例中，所述元素可以是除Re之外的元素。这些只有在某些化合物中才能具有磁性。
在实施例中，半导体可以包括InAs、InSb、GaAs或GaSb。
在实施例中，超导体可以包括Al。
在实施例中，该器件可以采取拓扑量子计算器件的形式，该拓扑量子计算器件包括半导体-超导体纳米线网络，每条纳米线包括在衬底上方形成的一定长度的半导体和在半导体的至少一部分上方形成的超导体涂层。在这种情况下，所述半导体的部分包括每条纳米线的半导体，超导体的所述部分包括每条纳米线的超导体涂层，并且所述元素的部分被安置在一条、一些或全部纳米线内。
根据本文公开的另一个方面，提供了一种操作拓扑量子计算器件的方法，该方法包括：将器件冷却到在超导体中诱发超导性的温度；向所述区域施加磁场以便解除所述区域中的自旋简并性；从而在所述区域中创建所述邻近效应并且在所述区域中诱发马约拉纳零模。
在实施例中，可以从所述器件外部的磁体施加磁场。替代地，可以从器件内部的源施加磁场，诸如铁磁材料层，诸如EuS。
在实施例中，该方法还可以包括用静电势选通一个、一些或所有纳米线。
根据本文公开的另一方面，提供了一种制造器件的方法，该方法包括：在衬底上方形成半导体的部分；以及在半导体上方形成超导体的部分，该超导体的部分被布置为使得具有拓扑间隙的拓扑相能够通过邻近效应而在半导体的区域中被诱发；其中该方法包括在半导体的部分上、在半导体的部分与超导体的部分之间、或在超导体的两层之间形成包括原子序数Z大于或等于26的元素的非磁性材料的部分，所述元素的部分由此被布置为增加所述区域中的拓扑间隙。
一旦给出了本文的公开，所公开技术的其他变体或用例对于本领域技术人员来说可能变得显而易见。本公开的范围不受所描述的实施例的限制，而仅受所附权利要求的限制。

Claims (15)

1.一种器件，包括：
半导体的部分；
超导体的部分，所述超导体的部分被布置为使得具有拓扑间隙的拓扑相能够通过邻近效应而在所述半导体的区域中被诱发；以及
非磁性材料的部分，包括具有原子序数Z大于或等于26的元素，所述非磁性材料的部分被布置为增加所述区域中的所述拓扑间隙。
2.根据权利要求1所述的器件，其中包括所述元素的所述部分被安置在所述半导体的部分与所述超导体的部分之间。
3.根据权利要求1所述的器件，其中包括所述元素的所述部分被夹在所述超导体的部分的两层之间。
4.根据权利要求1所述的器件，其中包括所述元素的所述部分被安置在所述超导体的部分上方。
5.根据前述权利要求中任一项所述的器件，其中在包括所述元素的所述部分中，所述元素不在化合物中。
6.根据前述权利要求中任一项所述的器件，其中包括所述元素的所述部分是导体。
7.根据前述权利要求中任一项所述的器件，其中所述元素是金属。
8.根据前述权利要求中任一项所述的器件，其中所述元素的原子序数Z大于或等于46。
9.根据权利要求8所述的器件，其中所述元素是Ag。
10.根据权利要求8所述的器件，其中所述元素的原子序数Z大于或等于78。
11.根据权利要求10所述的器件，其中所述元素是Pt、Au或Bi。
12.根据前述权利要求中任一项所述的器件，其中所述元素是除Fe、Ni、Co和Gd之外的元素。
13.根据前述权利要求中任一项所述的器件，其中所述元素是除Eu、Y、Sr和Re之外的元素。
14.根据前述权利要求中任一项所述的器件，在拓扑量子计算器件的形式中，所述器件包括半导体-超导体纳米线网络，每条纳米线包括在衬底上方形成的一定长度的半导体和在所述半导体的至少一部分上方形成的超导体涂层；其中所述半导体的部分包括每条纳米线的所述半导体，所述超导体的部分包括每条纳米线的所述超导体涂层，并且所述元素的部分被安置在一条、一些或所有所述纳米线内。
15.一种制造器件的方法，所述方法包括：
在衬底上方形成半导体的部分；以及
在所述半导体上方形成超导体的部分，所述超导体的部分被布置为使得具有拓扑间隙的拓扑相能够通过邻近效应而在所述半导体的区域中被诱发；
其中所述方法包括在所述半导体的部分上、在所述半导体的部分与所述超导体的部分之间、或在所述超导体的两层之间形成包括具有原子序数Z大于或等于26的元素的非磁性材料的部分，所述元素的所述部分由此被布置为增加所述区域中的所述拓扑间隙。
CN202080063813.9A 2019-09-13 2020-06-09 半导体-超导体异质结构 Pending CN114375504A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/570,745 US11201273B2 (en) 2019-09-13 2019-09-13 Semiconductor-superconductor heterostructure
US16/570,745 2019-09-13
PCT/US2020/036746 WO2021050128A1 (en) 2019-09-13 2020-06-09 Semiconductor-superconductor heterostructure

Publications (1)

Publication Number Publication Date
CN114375504A true CN114375504A (zh) 2022-04-19

Family

ID=71948669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080063813.9A Pending CN114375504A (zh) 2019-09-13 2020-06-09 半导体-超导体异质结构

Country Status (5)

Country Link
US (1) US11201273B2 (zh)
EP (1) EP4029060A1 (zh)
KR (1) KR20220062005A (zh)
CN (1) CN114375504A (zh)
WO (1) WO2021050128A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12082512B2 (en) * 2019-10-24 2024-09-03 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0300499B2 (en) * 1987-07-24 1998-08-19 Matsushita Electric Industrial Co., Ltd. Composite superconductor layer
US5741377A (en) * 1995-04-10 1998-04-21 Martin Marietta Energy Systems, Inc. Structures having enhanced biaxial texture and method of fabricating same
KR100309675B1 (ko) * 1998-11-23 2001-12-17 오길록 고온초전도계단형모서리조셉슨접합제작방법
US9040959B2 (en) * 2012-05-08 2015-05-26 Microsoft Technology Licensing, Llc Multi-band topological nanowires
EP3164889B1 (en) 2014-07-02 2023-06-07 University of Copenhagen A semiconductor josephson junction comprising a semiconductor nanowire and superconductor layers thereon
US10879464B2 (en) * 2019-01-11 2020-12-29 Microsoft Technology Licensing, Llc Semiconductor and ferromagnetic insulator heterostructure
US11957066B2 (en) * 2019-09-04 2024-04-09 Intel Corporation Stackable in-line filter modules for quantum computing

Also Published As

Publication number Publication date
KR20220062005A (ko) 2022-05-13
US20210083166A1 (en) 2021-03-18
EP4029060A1 (en) 2022-07-20
WO2021050128A1 (en) 2021-03-18
US11201273B2 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
Jiang et al. Quantum anomalous vortex and Majorana zero mode in iron-based superconductor Fe (Te, Se)
Kroll et al. Magnetic-field-resilient superconducting coplanar-waveguide resonators for hybrid circuit quantum electrodynamics experiments
Li et al. Electrical spin pumping of quantum dots at room temperature
KR20220087448A (ko) 반도체-초전도체 하이브리드 디바이스, 그 제조 및 용도
Lesser et al. Three-phase Majorana zero modes at tiny magnetic fields
Pickett et al. Half metals: from formal theory to real material issues
CN114375504A (zh) 半导体-超导体异质结构
Suwanvarangkoon et al. Tunneling conductance on surface of topological insulator ferromagnet/insulator/(s-or d-wave) superconductor junction: Effect of magnetically-induced relativistic mass
Zhang et al. Unconventional giant “magnetoresistance” in bosonic semiconducting diamond nanorings
US12082512B2 (en) Semiconductor-superconductor hybrid device
KR102674372B1 (ko) 반도체-강자성 절연체-초전도체 하이브리드 디바이스
Soori Josephson diode effect in junctions of superconductors with band asymmetric metals
Sürgers et al. Fabrication and superconducting properties of nanostructured SFS contacts
Xing et al. Electronic transport properties of topological insulator films and low dimensional superconductors
Cayssol et al. Incomplete Andreev reflection in a clean superconductor-ferromagnet-superconductor junction
Inglot et al. Graphene with Rashba spin-orbit interaction and coupling to a magnetic layer: Electron states localized at the domain wall
CN115768246A (zh) 半导体器件及其制造方法
Rudenko et al. Phase-slip events in a wide superconducting film induced by proximity to a half-metallic strip
Chapline et al. Spin filter based tunnel junctions
Jain et al. Weyl semimetallic state with antiferromagnetic order in Rashba-Hubbard model
Daqiq Thermopower of double-barrier magnetic tunnel junctions with a middle La0. 7Sr0. 3MnO3 layer
Watanabe et al. Magnetoresistance ratio in magnetic tunnel junction with silicon diffused MgO barrier
Wu Andreev quantum dot chains in indium antimonide nanowires
Lam Proximity effect on vortex dynamics at low field in Nb and Nb/Au bilayer microbridges exhibiting strong pinning
Kusmartseva et al. Spin-orbital polarons in electron doped copper oxides

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination