CN114372435A - 一种基于键合金丝模型的补偿电路设计方法 - Google Patents

一种基于键合金丝模型的补偿电路设计方法 Download PDF

Info

Publication number
CN114372435A
CN114372435A CN202111577162.8A CN202111577162A CN114372435A CN 114372435 A CN114372435 A CN 114372435A CN 202111577162 A CN202111577162 A CN 202111577162A CN 114372435 A CN114372435 A CN 114372435A
Authority
CN
China
Prior art keywords
compensation
capacitor
capacitance
inductance
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111577162.8A
Other languages
English (en)
Other versions
CN114372435B (zh
Inventor
蔡捷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Ransi Electronic Technology Co ltd
Original Assignee
Nanjing Ransi Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Ransi Electronic Technology Co ltd filed Critical Nanjing Ransi Electronic Technology Co ltd
Priority to CN202111577162.8A priority Critical patent/CN114372435B/zh
Publication of CN114372435A publication Critical patent/CN114372435A/zh
Application granted granted Critical
Publication of CN114372435B publication Critical patent/CN114372435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种基于键合金丝模型的补偿电路设计方法，包括，根据叠加原理，计算共模电流；结合共模电流和金丝键合线，建立π型集总网络；通过电磁仿真软件计算S参数，并利用π型集总网络中的电感和电容对S参数进行拟合，获得等效电感和补偿电容；基于等效电感和等效电容，搭建补偿电路；本发明基于键合金丝建立等效模型，并结合相关特性设计补偿电路，与传统的补偿电路相比，有效地减小了回波损耗和插入损耗。

Description

一种基于键合金丝模型的补偿电路设计方法
技术领域
本发明涉及补偿电路的技术领域，尤其涉及一种基于键合金丝模型的补偿电路设计方法。
背景技术
在微波多芯片电路技术中，常采用金丝键合技术来实现微带传输线、单片微波集成电路和集总式元器件之间的互连。与数字电路中互连线不同的是，键合金丝的参数特性如数量、长度、拱高、跨距、焊点位置等都会微波传输特性产生严重的影响。尤其是在毫米波等高频段，键合金丝的寄生电感效应尤为明显。金丝键合互连的电磁性能将会变差，微波电路的传输特性也会随之恶化。因此，分析金丝键合的电磁特性、并有效地设计补偿电路，对实现和提高多芯片电路的性能具有十分重要的意义。
然而金丝键合的电容补偿方法都普遍存在一个问题，即仅在表层传输线上来设计电容补偿结构，极大地占用了设计空间。而在小型化、多通道封装电路中，显然没有这么多的面积来对金丝键合进行阻抗匹配设计。此外，这些仅通过增加焊盘尺寸进行电容补偿设计的方法对微波传输性能的改善较为有限，难以降低损耗。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
鉴于上述现有存在的问题，提出了本发明。
为解决上述技术问题，本发明提供如下技术方案：包括，根据叠加原理，计算共模电流；结合共模电流和金丝键合线，建立π型集总网络；通过电磁仿真软件计算S参数，并利用π型集总网络中的电感和电容对所述S参数进行拟合，获得等效电感和补偿电容；基于等效电感和等效电容，搭建补偿电路。
作为本发明所述的基于键合金丝模型的补偿电路设计方法的一种优选方案，其中：计算共模电流包括，
Figure BDA0003425637740000021
其中，i为共模电流，Cm为最内层初级绕组到磁芯的电容，N为共模电感的圈数，u为寄生电容中产生的电压，t为时间。
作为本发明所述的基于键合金丝模型的补偿电路设计方法的一种优选方案，其中：π型集总网络包括电容C1、电容C2和电感L；其中，电容C1和电容C2并联连接，电感L分别和电容C1、电容C2并联连接。
作为本发明所述的基于键合金丝模型的补偿电路设计方法的一种优选方案，其中：等效电感包括，
Figure BDA0003425637740000022
Figure BDA0003425637740000023
其中，Le为等效电感，Lm为电容Cm与逆变器间的等效电感，S11为π型集总网络中端口2匹配时端口1的反射系数，u1为端口1的归一化入射电压。
作为本发明所述的基于键合金丝模型的补偿电路设计方法的一种优选方案，其中：补偿电容包括，
Figure BDA0003425637740000024
其中，Ce为补偿电容，Vc为外接直流电压源，V为逆变器正常工作时C点的电位，t′为补偿桥臂连通后的延迟时间。
作为本发明所述的基于键合金丝模型的补偿电路设计方法的一种优选方案，其中：补偿桥臂连通后的延迟时间t′包括，
Figure BDA0003425637740000025
其中，I为放电电流，Vdd为10V的电源电压，VSPH为逆变器翻转电压。
作为本发明所述的基于键合金丝模型的补偿电路设计方法的一种优选方案，其中：补偿电路包括控制电路和驱动电路；所述控制电路包括晶体管、控制芯片、补偿电阻R和开关管；所述驱动电路包括振荡器和运算放大器。
作为本发明所述的基于键合金丝模型的补偿电路设计方法的一种优选方案，其中：包括，根据等效电感设置晶体管的稳定条件：
Figure BDA0003425637740000031
其中，P为晶体管的宽长比，D为占空比。
作为本发明所述的基于键合金丝模型的补偿电路设计方法的一种优选方案，其中：包括，基于补偿电容选取补偿电阻，进而选择对应的振荡器，其中，补偿电阻R为：
R＝5t′/Ce
振荡器的工作频率为100kHz。
本发明的有益效果：本发明基于键合金丝建立等效模型，并结合相关特性设计补偿电路，与传统的补偿电路相比，有效地减小了回波损耗和插入损耗。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明第一个实施例所述的基于键合金丝模型的补偿电路设计方法的键合金丝顶视图；
图2为本发明第一个实施例所述的基于键合金丝模型的补偿电路设计方法的键合金丝侧视图；
图3为本发明第二个实施例所述的传统的技术方案和基于键合金丝模型的补偿电路设计方法的结构仿真结果图；
图4为本发明第二个实施例所述的传统的技术方案和基于键合金丝模型的补偿电路设计方法的补偿结果对比示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合说明书附图对本发明的具体实施方式做详细的说明，显然所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明的保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
同时在本发明的描述中，需要说明的是，术语中的“上、下、内和外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一、第二或第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
本发明中除非另有明确的规定和限定，术语“安装、相连、连接”应做广义理解，例如：可以是固定连接、可拆卸连接或一体式连接；同样可以是机械连接、电连接或直接连接，也可以通过中间媒介间接相连，也可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例1
参照图1～图2，为本发明的第一个实施例，该实施例提供了一种基于键合金丝模型的补偿电路设计方法，包括：
S1：根据叠加原理，计算共模电流。
计算共模电流：
Figure BDA0003425637740000041
其中，i为共模电流，Cm为最内层初级绕组到磁芯的电容，N为共模电感的圈数，u为寄生电容中产生的电压，t为时间。
S2：结合共模电流和金丝键合线，建立π型集总网络。
其中需要说明的是，在微波毫米波电路中，金丝键合技术被广泛用于多芯片互联，芯片与无源电路的互联及无源电路之间的互联；然而随着工作频率的升高，由键合线引入的不连续性逐渐显现，并成为影响互联性能的主要因素；采取减小键合线长度的方式，或者使用宽度较大的金带取代金丝的方式，可以减小这种键合线引起的不连续性的影响；但由于芯片的尺寸公差，安装精度，以及可能存在的热膨胀等因素的影响，键合线长度能减短的尺寸有限；为了改善连接性能，本实施例采用金丝键合技术实现与其他电路的互联。
键合金丝的形状如图1和图2所示，其中键合金丝弯曲的弧线为一个三阶样条函数，它的拱高为0.1mm，跨度为0.23mm；键合金丝直径为25um。
为了便于补偿电路设计，本实施例结合共模电流和金丝键合线，建立π型集总网络，π型集总网络包括电容C1、电容C2和电感L；电容C1和电容C2并联连接，电感L分别和电容C1、电容C2并联连接；电感L表示有键合金丝引入的电感，而电容C1、C2则表示微带线开路端的边缘电容。
S3：通过电磁仿真软件计算S参数，并利用π型集总网络中的电感和电容对S参数进行拟合，获得等效电感和补偿电容。
本实施例通过电磁仿真软件(例如CST，HFSS等)计算S参数，并利用π型集总网络中的电感和电容对S参数进行拟合，获得等效电感和补偿电容，具体的：
等效电感：
Figure BDA0003425637740000051
Figure BDA0003425637740000052
其中，Le为等效电感，Lm为电容Cm与逆变器间的等效电感，S11为计算获得的S参数，即π型集总网络中端口2匹配时端口1的反射系数，u1为端口1的归一化入射电压。
补偿电容：
Figure BDA0003425637740000061
其中，Ce为补偿电容，Vc为外接直流电压源，V为逆变器正常工作时C点的电位，t′为补偿桥臂连通后的延迟时间。
补偿桥臂连通后的延迟时间t′包括，
Figure BDA0003425637740000062
其中，I为放电电流，Vdd为10V的电源电压，VSPH为逆变器翻转电压。
S4：基于等效电感和等效电容，搭建补偿电路。
补偿电路包括控制电路和驱动电路；
(1)控制电路包括晶体管、控制芯片、补偿电阻R和开关管；
①根据等效电感设置晶体管的稳定条件：
Figure BDA0003425637740000063
其中，P为晶体管的宽长比，D为占空比。
②控制芯片可采用UC3842芯片。
③基于补偿电容选取补偿电阻，补偿电阻R为：
R＝5t′/Ce
开关管由互补的PMOS管和NMOS管组成。
(2)驱动电路包括振荡器和运算放大器。
基于补偿电阻，选择对应的振荡器，振荡器的工作频率为100kHz，为了电路工作频率的影响，补偿电阻的值尽量小，从而改善补偿效果。
实施例2
为了对本方法中采用的技术效果加以验证说明，本实施例选择传统的技术方案和采用本方法进行对比测试，以科学论证的手段对比试验结果，以验证本方法所具有的真实效果。
为验证本方法相对传统的技术方案具有较低的回波损耗和插入损耗，本实施例测试传统的技术方案和本方法对键合线的补偿性能，结果如图3、4所示；从图3中可以看出，本方法相较于传统的技术方案的补偿性能得到了明显的提高，在80-100GHz频率范围内传统技术方案的键合线的回波损耗约为-7dB，经过本方法补偿后，在相同频率范围内回波损耗小于-15dB。
图4给出了相应的测试结果，测试结果中的插入损耗包括一对背靠背波导微带过渡的引入的插入损耗，约为1.5dB；从图4中可以看出，经过本方法补偿后键合线的连接性能还是得到了明显的改善，其中回波损耗至少改善了3dB，插入损耗至少改善了1dB。
应当认识到，本发明的实施例可以由计算机硬件、硬件和软件的组合、或者通过存储在非暂时性计算机可读存储器中的计算机指令来实现或实施。所述方法可以使用标准编程技术-包括配置有计算机程序的非暂时性计算机可读存储介质在计算机程序中实现，其中如此配置的存储介质使得计算机以特定和预定义的方式操作——根据在具体实施例中描述的方法和附图。每个程序可以以高级过程或面向对象的编程语言来实现以与计算机系统通信。然而，若需要，该程序可以以汇编或机器语言实现。在任何情况下，该语言可以是编译或解释的语言。此外，为此目的该程序能够在编程的专用集成电路上运行。
此外，可按任何合适的顺序来执行本文描述的过程的操作，除非本文另外指示或以其他方式明显地与上下文矛盾。本文描述的过程(或变型和/或其组合)可在配置有可执行指令的一个或多个计算机系统的控制下执行，并且可作为共同地在一个或多个处理器上执行的代码(例如，可执行指令、一个或多个计算机程序或一个或多个应用)、由硬件或其组合来实现。所述计算机程序包括可由一个或多个处理器执行的多个指令。
进一步，所述方法可以在可操作地连接至合适的任何类型的计算平台中实现，包括但不限于个人电脑、迷你计算机、主框架、工作站、网络或分布式计算环境、单独的或集成的计算机平台、或者与带电粒子工具或其它成像装置通信等等。本发明的各方面可以以存储在非暂时性存储介质或设备上的机器可读代码来实现，无论是可移动的还是集成至计算平台，如硬盘、光学读取和/或写入存储介质、RAM、ROM等，使得其可由可编程计算机读取，当存储介质或设备由计算机读取时可用于配置和操作计算机以执行在此所描述的过程。此外，机器可读代码，或其部分可以通过有线或无线网络传输。当此类媒体包括结合微处理器或其他数据处理器实现上文所述步骤的指令或程序时，本文所述的发明包括这些和其他不同类型的非暂时性计算机可读存储介质。当根据本发明所述的方法和技术编程时，本发明还包括计算机本身。计算机程序能够应用于输入数据以执行本文所述的功能，从而转换输入数据以生成存储至非易失性存储器的输出数据。输出信息还可以应用于一个或多个输出设备如显示器。在本发明优选的实施例中，转换的数据表示物理和有形的对象，包括显示器上产生的物理和有形对象的特定视觉描绘。
如在本申请所使用的，术语“组件”、“模块”、“系统”等等旨在指代计算机相关实体，该计算机相关实体可以是硬件、固件、硬件和软件的结合、软件或者运行中的软件。例如，组件可以是，但不限于是：在处理器上运行的处理、处理器、对象、可执行文件、执行中的线程、程序和/或计算机。作为示例，在计算设备上运行的应用和该计算设备都可以是组件。一个或多个组件可以存在于执行中的过程和/或线程中，并且组件可以位于一个计算机中以及/或者分布在两个或更多个计算机之间。此外，这些组件能够从在其上具有各种数据结构的各种计算机可读介质中执行。这些组件可以通过诸如根据具有一个或多个数据分组(例如，来自一个组件的数据，该组件与本地系统、分布式系统中的另一个组件进行交互和/或以信号的方式通过诸如互联网之类的网络与其它系统进行交互)的信号，以本地和/或远程过程的方式进行通信。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (9)

1.一种基于键合金丝模型的补偿电路设计方法，其特征在于：包括，
根据叠加原理，计算共模电流；
结合共模电流和金丝键合线，建立π型集总网络；
通过电磁仿真软件计算S参数，并利用π型集总网络中的电感和电容对所述S参数进行拟合，获得等效电感和补偿电容；
基于等效电感和等效电容，搭建补偿电路。
2.如权利要求1所述的基于键合金丝模型的补偿电路设计方法，其特征在于：计算共模电流包括，
Figure FDA0003425637730000011
其中，i为共模电流，Cm为最内层初级绕组到磁芯的电容，N为共模电感的圈数，u为寄生电容中产生的电压，t为时间。
3.如权利要求1或2所述的基于键合金丝模型的补偿电路设计方法，其特征在于：π型集总网络包括电容C1、电容C2和电感L；
其中，电容C1和电容C2并联连接，电感L分别和电容C1、电容C2并联连接。
4.如权利要求3所述的基于键合金丝模型的补偿电路设计方法，其特征在于：等效电感包括，
Figure FDA0003425637730000012
Figure FDA0003425637730000013
其中，Le为等效电感，Lm为电容Cm与逆变器间的等效电感，S11为π型集总网络中端口2匹配时端口1的反射系数，u1为端口1的归一化入射电压。
5.如权利要求4所述的基于键合金丝模型的补偿电路设计方法，其特征在于：补偿电容包括，
Figure FDA0003425637730000014
其中，Ce为补偿电容，Vc为外接直流电压源，V为逆变器正常工作时C点的电位，t′为补偿桥臂连通后的延迟时间。
6.如权利要求5所述的基于键合金丝模型的补偿电路设计方法，其特征在于：补偿桥臂连通后的延迟时间t′包括，
Figure FDA0003425637730000021
其中，I为放电电流，Vdd为10V的电源电压，VSPH为逆变器翻转电压。
7.如权利要求5或6所述的基于键合金丝模型的补偿电路设计方法，其特征在于：补偿电路包括控制电路和驱动电路；
所述控制电路包括晶体管、控制芯片、补偿电阻R和开关管；
所述驱动电路包括振荡器和运算放大器。
8.如权利要求7所述的基于键合金丝模型的补偿电路设计方法，其特征在于：包括，
根据等效电感设置晶体管的稳定条件：
Figure FDA0003425637730000022
其中，P为晶体管的宽长比，D为占空比。
9.如权利要求8所述的基于键合金丝模型的补偿电路设计方法，其特征在于：包括，
基于补偿电容选取补偿电阻，进而选择对应的振荡器，其中，补偿电阻R为：
R＝5t′/Ce
振荡器的工作频率为100kHz。
CN202111577162.8A 2021-12-22 2021-12-22 一种基于键合金丝模型的补偿电路设计方法 Active CN114372435B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111577162.8A CN114372435B (zh) 2021-12-22 2021-12-22 一种基于键合金丝模型的补偿电路设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111577162.8A CN114372435B (zh) 2021-12-22 2021-12-22 一种基于键合金丝模型的补偿电路设计方法

Publications (2)

Publication Number Publication Date
CN114372435A true CN114372435A (zh) 2022-04-19
CN114372435B CN114372435B (zh) 2023-04-07

Family

ID=81139672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111577162.8A Active CN114372435B (zh) 2021-12-22 2021-12-22 一种基于键合金丝模型的补偿电路设计方法

Country Status (1)

Country Link
CN (1) CN114372435B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102393863A (zh) * 2011-06-15 2012-03-28 西安电子科技大学 金丝键合线的阻抗匹配方法
US8368174B1 (en) * 2010-07-09 2013-02-05 Altera Corporation Compensation network using an on-die compensation inductor
CN107367935A (zh) * 2017-07-25 2017-11-21 哈尔滨理工大学 一种基于TrueTime的网络控制系统补偿策略的方法
CN110196999A (zh) * 2019-04-30 2019-09-03 北京理工大学 一种新能源汽车无线充电系统电磁干扰发射电路模型的建模方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368174B1 (en) * 2010-07-09 2013-02-05 Altera Corporation Compensation network using an on-die compensation inductor
CN102393863A (zh) * 2011-06-15 2012-03-28 西安电子科技大学 金丝键合线的阻抗匹配方法
CN107367935A (zh) * 2017-07-25 2017-11-21 哈尔滨理工大学 一种基于TrueTime的网络控制系统补偿策略的方法
CN110196999A (zh) * 2019-04-30 2019-09-03 北京理工大学 一种新能源汽车无线充电系统电磁干扰发射电路模型的建模方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
刘书明等: "强弱电一体化中的防强电干扰技术", 《工程设计CAD与智能建筑》 *
徐晟等: "基于微带线的相位补偿方法分析", 《制导与引信》 *
谢鹏飞等: "基于ANSYS软件的功率器件寄生电容建模分析", 《船电技术》 *

Also Published As

Publication number Publication date
CN114372435B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
US20020158305A1 (en) Organic substrate having integrated passive components
Hsiao et al. An ultra-compact common-mode bandstop filter with modified-T circuits in integrated passive device (IPD) process
JP2012034344A (ja) コモンモードノイズ抑制回路
CN104600403A (zh) 基于共面波导传输线的太赫兹三倍频器
KR101061873B1 (ko) 마이크로스트립 방향성 결합기의 설계 방법
CN103762400B (zh) 一种使用基片集成波导连通电路结构的方法及电路传输结构
US9824165B2 (en) Transformer synthesis and optimization in integrated circuit design
CN107330184A (zh) 电气组件中的键合线的仿真测试方法及存储介质和设备
Chan et al. A high-performance common-mode noise absorption circuit based on phase modification technique
CN114372435B (zh) 一种基于键合金丝模型的补偿电路设计方法
US10417377B2 (en) Layouting of interconnect lines in integrated circuits
Liu et al. A compact symmetrical single-cell bidirectional absorption common-mode filter
US9130650B1 (en) Transformer based circuit for reducing EMI radiation in high speed CMOS SERDES transmitters
TW561558B (en) The digital signal transmission circuit and the design method thereof
Soto et al. Practical design of rectangular waveguide filters with a capacitive building block providing an extra transmission zero
KR20140058742A (ko) 마이크로파 집적회로를 위한 광대역 합 ＆ 차 회로
Rius et al. Theoretical and experimental study of various types of compensated dielectric bridges for millimeter-wave coplanar applications
KR100787638B1 (ko) 노치 커플링 여파기
KR20210032113A (ko) 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조
US20230030644A1 (en) Film bulk acoustic resonator filter assembling and interconnecting method and electronic device
US9059494B2 (en) Marchand balun structure and design method
US10248741B2 (en) Method for equalizing the distortion caused by losses in couplings in a microwave filter and a filter produced with said method
JPS59216468A (ja) フイルタ
CN115659893A (zh) 超导量子芯片中滤波器的版图信息输出方法及装置
US20220320699A1 (en) Frequency selective electrical filter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant