CN114362735A - 射频开关电路和射频开关装置 - Google Patents

Abstract

本申请提供一种射频开关电路及射频开关装置，所述射频开关电路包括至少一个射频信号通路，所述射频信号通路包括：信号输入端，用于输入射频信号；信号输出端，用于输出射频信号；以及串联支路，所述串联支路被配置在所述信号输入端和所述信号输出端之间，所述串联支路包括一个MOS晶体管或者通过源端和漏端顺序连接的多个MOS晶体管，承载所述MOS晶体管的衬底依次包括衬底区、深阱区及阱区，所述衬底区和所述深阱区构成第一寄生二极管，所述深阱区和所述阱区构成第二寄生二极管，所述MOS晶体管的阱端和深阱端浮空，所述MOS晶体管的衬底端接地或接负电位。本申请技术方案的射频开关电路可以在不降低线性度的情况下，降低射频开关电路的插入损耗。

Description

射频开关电路和射频开关装置

技术领域

本申请涉及射频技术领域，尤其涉及一种射频开关电路和射频开关装置。

背景技术

在雷达、通信和其它微波系统中，需要对信号的传输进行控制，需要各种射频微波的控制电路或单芯片，微波和射频开关是这类收发系统的核心器件之一。随着无线通讯技术的发展，对射频开关的性能提出了更高的要求，如更低的插入损耗、更高的线性度等。

为了降低插入损耗，通常通过减小衬底电阻和设置稳定的收发结点的直流偏置电位的方法，然而这种方法会使收发开关的线性度变差。

发明内容

本申请解决的技术问题是在不降低线性度的情况下，降低射频开关电路的插入损耗。

为解决上述技术问题，本申请提供了一种射频开关电路，包括至少一个射频信号通路，所述射频信号通路包括：信号输入端，用于输入射频信号；信号输出端，用于输出射频信号；以及，串联支路，所述串联支路被配置在所述信号输入端和所述信号输出端之间，所述串联支路包括一个MOS晶体管或者通过源端和漏端顺序连接的多个MOS晶体管，承载所述MOS晶体管的衬底依次包括衬底区、深阱区及阱区，所述衬底区和所述深阱区构成第一寄生二极管，所述深阱区和所述阱区构成第二寄生二极管，所述MOS晶体管的阱端和深阱端浮空，所述MOS晶体管的衬底端接地或接负电位。

在本申请实施例中，所述MOS晶体管的阱端和深阱端通过电阻进行浮空。

在本申请实施例中，所述MOS晶体管的源端和漏端之间串联有源漏电阻。

在本申请实施例中，所述MOS晶体管的栅端连接栅极电阻。

在本申请实施例中，所述源漏电阻的阻值等于或者小于所述栅极电阻的阻值。

在本申请实施例中，所述源漏电阻和所述栅极电阻的阻值大于或等于30千欧姆。

在本申请实施例中，所述串联支路还包括分压电阻，所述分压电阻一端连接所述串联支路的所有栅极电阻，另一端接入控制电压。

在本申请实施例中，所述MOS晶体管为N型晶体管或P型晶体管。

在本申请实施例中，所述射频开关电路为单刀双掷射频收发开关电路，包括：信号输入端；信号输出端；公共信号输入/输出端，所述公共信号输入/输出端将所述信号输入端输入的射频信号向外发送，或者，接收外部的射频信号并将接收的所述外部的射频信号传输至所述信号输出端；两个射频信号通路，其中一个射频信号通路设置在所述公共信号输入/输出端和所述信号输入端之间，另一个射频信号通路设置在所述公共信号输入/输出端和所述信号输出端之间。

本申请还提供一种射频开关装置，包括上所述的射频开关电路；用于向所述射频开关电路的射频信号通路提供控制电压的电压产生电路；以及，与所述射频开关电路连接的功率放大器。

在本申请实施例中，所述射频开关装置为信号发射机或者信号接收机或者信号收发机。

本申请技术方案的射频开关电路包括至少一个射频信号通路，通过将各射频信号通路中MOS晶体管的第一寄生二极管和第二寄生二极管作为影响线性度与插入损耗的因素，可以大幅度提高射频开关电路设计的精确度，同时将各MOS晶体管的阱端浮空设置，使阱端的瞬态电压被自举到信号电压，避免了源区、漏区与阱区产生的寄生二极管被大信号正向导通，大幅度提高线性度，同时将各MOS晶体管的深阱端也进行浮空设置，由于自举电压效应的衰减性，需要正向导通第一寄生二极管和第二寄生二极管所需的信号电压要相当大，故所述第一寄生二极管和第二寄生二极管也处于安全的状态，使所述射频开关电路在提高线性度的同时，还能够降低插入损耗。

附图说明

以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：

图1为本申请实施例的一种射频开关电路的结构示意图；

图2为本申请实施例的射频开关电路中MOS晶体管的衬底结构示意图；

图3为本申请实施例的另一种射频开关电路的结构示意图；

图4为本申请实施例的又一种射频开关电路的结构示意图；

图5为本申请实施例的再一种射频开关电路的结构示意图；

图6为本申请实施例的另一种射频开关电路的结构示意图；

图7为本申请实施例的射频开关装置的结构示意图。

具体实施方式

以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。

本申请技术方案在设计射频开关电路时，充分考虑并利用MOS晶体管的深阱区与阱区之间、深阱区与衬底之间的寄生二极管，并将MOS晶体管的阱端和深阱端浮空，一方面可以提高线性度，另一方面在MOS晶体管导通时，源区与阱区之间、漏区与阱区之间的寄生电容不会对插入损耗产生影响。

下面结合实施例和附图对本申请技术方案进行详细说明。

本申请实施例提供一种射频开关电路，包括至少一个射频信号通路1，例如，所述射频开关电路可以包括一个射频信号通路1，或者所述射频信号通路为包括两个射频信号通路1的单刀双掷射频收发开关电路，或者所述射频信号通路还可以包括三个以上的射频信号通路1。

参考图1，所述射频开关电路包括一个射频信号通路1，所述射频信号通路1包括：信号输入端IN，用于输入射频信号；信号输出端OUT，用于输出射频信号。所述射频信号通路1可以是向外发射射频信号的路径，也可以是从外部接受射频信号的路径，当所述射频信号通路向外发射射频信号时，所述信号输入端IN输入射频信号，所述信号输出端Out可以是天线，向外发射(即输出)射频信号；当所述射频信号从外部接收射频信号时，所述信号输入端In可以天线，接收(即输入)外来的射频信号，所述信号输出端Out向射频开关电路连接的其他的处理电路等输送射频信号。

本申请实施例的射频信号通路1还包括串联支路11，所述串联支路11被配置在所述信号输入端IN和所述信号输出端OUT之间，所述串联支路11可以包括一个MOS晶体管M。

结合图1和图2，承载所述MOS晶体管M的衬底依次包括衬底区110、深阱区120及阱区130，所述阱区130的表面形成有栅极结构140，所述栅极结构140两侧的阱区130中分别形成有源区150和漏区160，所述源区150和漏区160可以延伸至所述栅极结构140的下方。在后段制程中，将所述衬底区110、深阱区120及阱区130、栅极结构140及源区150和漏区160通过导线引出，依次形成衬底端P_sub、深阱端DW、阱端W、栅端G、源端S及漏端D。所述衬底区110和所述深阱区120构成第一寄生二极管PT1，所述深阱区120和所述阱区130构成第二寄生二极管PT2，所述MOS晶体管M的阱端W和深阱端DW浮空，所述MOS晶体管M的衬底端P_sub接地或接负电位。

本申请实施例在设计射频电路时，特别利用了以往被忽略的第一寄生二极管PT1和第二寄生二极管PT2，这样可以使设计的射频收发开关电路更为精确，得到的隔离度、插入损耗及线性度等射频指标也更为准确。同时，还将所述MOS晶体管M的阱端W和深阱端DW进行浮空设置，不仅能够实现大的线性度指标，还可以使MOS晶体管M在导通时，源区150和漏区160与阱区130之间产生的寄生电容不会对插入损耗产生影响。

在本申请实施例中，所述MOS晶体管M的阱端W通过连接第一电阻R₁进行浮空设置，所述深阱端DW通过连接第二电阻R₂进行浮空设置。所述第一电阻R₁和第二电阻R₂可以为30千欧姆(kΩ)以上阻值的大电阻，例如为50kΩ的电阻，所述第一电阻R₁和第二电阻R₂的作用是阻止电流流向阱端W和深阱端DW。当阱端W被R₁浮空时，阱端W的瞬态电压实际是被自举到信号电压，这样避免了源区150与阱区130、漏区160与阱区130形成的寄生二极管被大信号正向导通，从而提高了线性度，同时由于深阱端DW也被浮空，所以使第一寄生二极管PT1和第二寄生二极管PT2处于安全状态。由于自举电压效应的衰减性，需要正向导通第一寄生二极管PT1和第二寄生二极管PT2所需的信号电压非常大，这使得本申请实施例的射频开关电路在具有较大的线性度的同时，能够正常工作。

在一些实施例中，所述MOS晶体管M的源端S和漏端D之间串联有源漏电阻R₃，所述源漏电阻R₃可以为30千欧姆(kΩ)以上阻值的大电阻，例如为50kΩ的电阻，能够使处于关断状态的MOS晶体管M的源漏电压接地，可以防止任何直流电压从MOS晶体管M流过。所述MOS晶体管的栅端连接栅极电阻R₄，所述栅极电阻R₄连接控制电压Vt，所述栅极电阻R₄可以为30千欧姆(kΩ)以上阻值的大电阻，例如为50kΩ的电阻，可以防止由于射频信号的振幅较大而导致MOS晶体管M的栅-源或者栅-漏的结击穿的现象，所述源漏电阻R₃的阻值等于或小于所述栅极电阻R₄的阻值。设置所述源漏电阻R₃和所述栅极电阻R₄可以避免射频信号向偏置电路的泄漏，提高MOS晶体管M的功率处理能力。在其他实施例中，也可不用设置所述源漏电阻R₃和所述栅极电阻R₄。

在本申请实施例中，所述MOS晶体管可以是N型晶体管或P型晶体管，图1示出了MOS晶体管是N型晶体管的电路结构示意图。

所述串联支路11不仅可以包括一个MOS晶体管，还可以包括多个MOS晶体管。参考图3，所述串联支路11包括多个MOS晶体管，例如所述串联支路11可以包括2个、3个、4个或更多的MOS晶体管。在本申请实施例中，所述串联支路11包括n个MOS晶体管，分别是MOS晶体管M₁、MOS晶体管M₂......MOS晶体管M_n，n为大于2的自然数，n个MOS晶体管之间通过源端和漏端顺序连接。

结合图2和图3，承载所述MOS晶体管M₁、MOS晶体管M₂、......、MOS晶体管Mn的衬底均依次包括衬底区110、深阱区120及阱区130，所述阱区130的表面形成有栅极结构140，所述栅极结构140两侧的阱区130中分别形成有源区150和漏区160，所述源区150和漏区160可以延伸至所述栅极结构140的下方。所述衬底区110、深阱区120、阱区130、栅极结构140及源区150和漏区160通过导线引出，依次形成衬底端P_sub、深阱端DW、阱端W、栅端G、源端S及漏端D。

所述MOS晶体管M₁的衬底区110和深阱区120构成第一寄生二极管PT11，所述深阱区120和所述阱区130构成第二寄生二极管PT21，所述MOS晶体管M₁的阱端W和深阱端DW浮空，所述MOS晶体管M₁的衬底端P_sub接地或接负电位；MOS晶体管M₂的衬底区110和深阱区120构成第一寄生二极管PT12，所述120和所述阱区130构成第二寄生二极管PT22，所述MOS晶体管M₂的阱端W和深阱端DW浮空，所述MOS晶体管M₂的衬底端P_sub接地或接负电位；依次类推，所述MOS晶体管M_n的衬底区110和深阱区120构成第一寄生二极管PT1n，所述深阱区120和所述阱区130构成第二寄生二极管PT2n，所述MOS晶体管M_n的阱端W和深阱端DW浮空，所述MOS晶体管M_n的衬底端P_sub接地或接负电位。

所述MOS晶体管M₁的阱端W通过第一电阻R₁₁浮空，所述MOS晶体管M₁的深阱端DW通过第二电阻R₂₁浮空；所述MOS晶体管M₂的阱端W通过第一电阻R₁₂浮空，所述MOS晶体管M₂的深阱端DW通过第二电阻R₂₂浮空；依次类推，所述MOS晶体管M_n的阱端W通过第一电阻R_1n浮空，所述MOS晶体管M_n的深阱端DW通过第二电阻R_2n浮空。所述第一电阻R₁₁、第一电阻R₁₂、......、第一电阻R_1n及第二电阻R₂₁、第二电阻R₂₂、......、第二电阻R_2n的作用是阻止电流流向阱端W和深阱端DW，各第一电阻、第二电阻的阻值在30千欧姆(kΩ)以上，例如为50kΩ。所述第一电阻R₁₁、第一电阻R₁₂......第一电阻R_1n及第二电阻R₂₁、第二电阻R₂₂......第二电阻R_2n的阻值可以相同，也可以不完全相同。

所述MOS晶体管M₁的源端和漏端之间串联有源漏电阻R₃₁；所述MOS晶体管M₂的源端和漏端之间串联有源漏电阻R₃₂；依次类推，所述MOS晶体管M_n的源端和漏端之间串联有源漏电阻R_3n。所述MOS晶体管M₁的栅端连接栅极电阻R₄₁；所述MOS晶体管M₂的栅端连接栅极电阻R₄₂；依次类推，所述MOS晶体管M_n的栅端连接栅极电阻R_4n。所述源漏电阻R₃₁、源漏电阻R₃₂......源漏电阻R_3n的阻值可以完全相同，也可以不完全相同，但均为30kΩ以上阻值的大电阻，例如为50kΩ及以上的电阻，能够使处于关断状态的各个MOS晶体管的源漏电压接地，可以防止任何直流电压从各个MOS晶体管流过，这有助于确保每个处于关断状态的MOS晶体管的电压压降均匀分布；所述栅极电阻R₄₁、栅极电阻R₄₂......栅极电阻R_4n的阻值可以完全相同，也可以不完全相同，各栅极电压的阻值为30kΩ以上，例如为50kΩ及以上的电阻，但是每个MOS管的栅极电阻大于源漏电阻，所述栅极电压可以防止由于射频信号的振幅较大而导致串联支路11中单个MOS晶体管的栅-源或者栅-漏的结击穿的现象。栅极电阻和源漏电阻的设置可以避免射频信号向偏置电路的泄漏，提高各个MOS晶体管的功率处理能力。

所述栅极电阻R₄₁、栅极电阻R₄₂......栅极电阻R_4n并接到分压电阻R₅的一端，分压电阻R₅的另一端接入控制电压V_t。

所述MOS晶体管M₁、MOS晶体管M₂、......、MOS晶体管M_n可以均为NMOS管，或者均为PMOS管，或者部分为NMOS管，其余为PMOS管。图3示出的MOS晶体管M₁、MOS晶体管M₂......MOS晶体管M_n均为NMOS管。

在设计多MOS晶体管的射频开关电路时，均考虑到每个MOS晶体管的第一寄生二极管和第二寄生二极管，且将每一所述MOS晶体管的阱端W和深阱端DW进行浮空设置，能够使线性度得到提高，还可以避免各MOS晶体管的源区、漏区与阱区之间产生的寄生电容影响插入损耗，从而降低射频开关电路插入损耗。

在一些实施例中，所述射频开关电路用于向外发射射频信号时，为了减小射频开关电路的插入损耗并满足大功率射频信号的发射，串联支路11中可以采用10个以上叠加的MOS晶体管；当所述射频开关电路用于从外部接收射频信号时，为了提高信号的线性度和谐波性能并满足大功率射频信号的接收，串联支路11中也可以采用10个以上的MOS晶体管。在其他实施例中，也可以根据实际情况对MOS晶体管的数量进行设计。

上述实施例的射频开关电路仅包括一条射频开关通路，主要用于控制传输系统中射频信号的通断，在下述实施例中，所述射频开关电路还可以是包括两个射频信号通路的单刀双掷射频收发开关电路，主要用于控制传输系统中射频信号的通断和切换。

请参考图4，所述射频开关电路为单刀双掷射频收发开关电路，包括射频信号通路1和射频信号通路2。所述射频信号通路1包括信号输入端IN、公共信号输入/输出端ANT以及设置在所述信号输入端IN和所述公共信号输入/输出端ANT之间的串联支路11，所述公共信号输入/输出端ANT可以是天线，所述射频信号通路1是用于向外发射射频信号的发射路径，第一信号输入端IN作为一个信号输入端，输入射频信号，公共信号输入/输出端ANT作为一个信号输出端，向外发射射频信号。

所述串联支路11包括一个MOS晶体管M₁，承载所述MOS晶体管M₁的衬底依次包括衬底区110、深阱区120及阱区130，所述衬底区110和所述深阱区120构成第一寄生二极管PT11，所述深阱区120和所述阱区130构成第二寄生二极管PT12，所述MOS晶体管M₁的阱端W和深阱端DW浮空，所述MOS晶体管M₁的衬底端P_sub接地或接负电位。

所述MOS晶体管M₁的阱端W和深阱端DW分别通过第一电阻R₁和第二电阻R₂浮空，所述MOS晶体管M₁的源端和漏端之间串联有源漏电阻R₃，所述MOS晶体管M₁的栅端连接栅极电阻R₄，且所述源漏电阻R₃的阻值等于或者小于所述栅极电阻R₄的阻值，所述源漏电阻R₃和所述栅极电阻R₄的阻值大于或等于30千欧姆，例如为50千欧姆。所述栅极电阻R₄接入控制电压V_t1。

所述射频信号通路2包括公共信号输入/输出端ANT、信号输出端OUT以及设在所述公共信号输入/输出端ANT和所述信号输出端OUT之间的串联支路21，所述射频信号通路2是用于从外部接收射频信号的接收路径，此时公共信号输入/输出端ANT作为另一个信号输入端，接收外部的射频信号，信号输出端OUT作为另一个信号输出端，向其他电路输送射频信号。

所述MOS晶体管M₂与所述MOS晶体管M₁的结构一致，且所述MOS晶体管M₂与所述MOS晶体管M₁的类型可以相同，也可以不同。在本申请实施例中，所述MOS晶体管M₁和MOS晶体管M₂均为NMOS，在其他实施例中也可以均为PMOS，或者所述MOS晶体管M₁和MOS晶体管M₂的类型相反。

所述MOS晶体管M₂的阱端W和深阱端DW分别通过第一电阻R₁₁和第二电阻R₂₁浮空，所述MOS晶体管M₂的源端和漏端之间串联有源漏电阻R₃₁，所述MOS晶体管M₂的栅端连接栅极电阻R₄₁，且所述源漏电阻R₃₁的阻值等于或者小于所述栅极电阻R₄₁的阻值，所述源漏电阻R₃₁和所述栅极电阻R₄₁的阻值大于或等于30千欧姆，例如为50千欧姆。所述栅极电阻R₄₁接入控制电压V_t2。

参考图5，所述单刀双掷射频收发开关电路中的射频信号通路1包括串联支路11，所述串联支路11可以包括多个MOS晶体管。例如所述串联支路11包括n个通过源端和漏端顺序连接的MOS晶体管，分别为MOS晶体管M₁₁、MOS晶体管M₁₂、......、MOS晶体管M_1n，n为大于2的自然数。承载所述MOS晶体管M₁₁、MOS晶体管M₁₂、......、MOS晶体管M_1n的衬底包括如图2的结构，具体地依次包括衬底区110、深阱区120及阱区130，所述阱区130的表面形成有栅极结构140，所述栅极结构140两侧的阱区130中分别形成有源区150和漏区160，所述源区150和漏区160可以延伸至所述栅极结构140的下方。在后段制程中，将所述衬底区110、深阱区120及阱区130、栅极结构140及源区150和漏区160通过导线引出，依次形成衬底端P_sub、深阱端DW、阱端W、栅端G、源端S及漏端D。所述MOS晶体管M₁₁的衬底区110和深阱区120构成第一寄生二极管PT₁₁₁，所述MOS晶体管M₁₁的深阱区120和所述阱区130构成第二寄生二极管PT₁₂₁，所述MOS晶体管M₁₁的阱端W和深阱端DW浮空，所述MOS晶体管M₁₁的衬底端P_sub接地或接负电位。所述MOS晶体管M₁₁的阱端W和深阱端DW分别通过第一电阻R₁₁和第二电阻R₂₁进行浮空，所述MOS晶体管M₁₁的源端和漏端之间串联有源漏电阻R₃₁，所述MOS晶体管M₁₁的栅端连接栅极电阻R₄₁，所述源漏电阻R₃₁的阻值等于或者小于所述栅极电阻R₄₁的阻值，所述源漏电阻R₃₁和所述栅极电阻R₄₁的阻值大于或等于30千欧姆。

所述MOS晶体管M₁₂的衬底区110和所述深阱区120构成第一寄生二极管PT₁₁₂，所述深阱区120和所述阱区130构成第二寄生二极管PT₁₂₂，所述MOS晶体管M₁₂的阱端W和深阱端DW浮空，所述MOS晶体管M₁₂的衬底端P_sub接地或接负电位。所述MOS晶体管M₁₂的阱端W和深阱端DW分别通过第一电阻R₁₂和第二电阻R₂₂进行浮空，所述MOS晶体管M₁₂的源端和漏端之间串联有源漏电阻R₃₂，所述MOS晶体管M₁₂的栅端连接栅极电阻R₄₂，所述源漏电阻R₃₂的阻值等于或者小于所述栅极电阻R₄₂的阻值，所述源漏电阻R₃₂和所述栅极电阻R₄₂的阻值大于或等于30千欧姆。

依次类推，所述MOS晶体管M_1n的衬底区110和所述深阱区120构成第一寄生二极管PT_11n，所述深阱区120和所述阱区130构成第二寄生二极管PT_12n，所述MOS晶体管M_1n的阱端W和深阱端DW浮空，所述MOS晶体管M_1n的衬底端P_sub接地或接负电位。所述MOS晶体管M_1n的阱端W和深阱端DW分别通过第一电阻R_1n和第二电阻R_2n进行浮空，所述MOS晶体管M_1n的源端和漏端之间串联有源漏电阻R_3n，所述MOS晶体管M_1n的栅端连接栅极电阻R_4n，所述源漏电阻R_3n的阻值等于或者小于所述栅极电阻R_4n的阻值，所述源漏电阻R_3n和所述栅极电阻R_4n的阻值大于或等于30千欧姆。各栅极电压的另一端连接分压电阻R₅₁，所述分压电阻R₅₁接入控制电压V_t1。

所述单刀双掷射频收发开关电路中的射频信号通路2包括串联支路21，所述串联支路21包括n个通过源端和漏端顺序连接的MOS晶体管，分别为MOS晶体管M₂₁、MOS晶体管M₂₂、......、MOS晶体管M_2n，n为大于2的自然数。承载所述MOS晶体管M₂₁、MOS晶体管M₂₂、......、MOS晶体管M_2n的衬底结构参照图2，所述衬底结构依次包括衬底区110、深阱区120及阱区130，所述阱区130的表面形成有栅极结构140，所述栅极结构140两侧的阱区130中分别形成有源区150和漏区160，所述源区150和漏区160可以延伸至所述栅极结构140的下方。在后段制程中，将所述衬底区110、深阱区120及阱区130、栅极结构140及源区150和漏区160通过导线引出，依次形成衬底端P_sub、深阱端DW、阱端W、栅端G、源端S及漏端D。所述衬底区110和所述深阱区120构成第一寄生二极管PT₂₁₁，所述深阱区120和所述阱区130构成第二寄生二极管PT₂₂₁，所述MOS晶体管M₂₁的阱端W和深阱端DW浮空，所述MOS晶体管M₂₁的衬底端P_sub接地或接负电位。所述MOS晶体管M₂₁的阱端W和深阱端DW分别通过第一电阻R₂₁₁和第二电阻R₂₂₁进行浮空，所述MOS晶体管M₂₁的源端和漏端之间串联有源漏电阻R₃₁₁，所述MOS晶体管M₂₁的栅端连接栅极电阻R₄₁₁，所述源漏电阻R₃₁₁的阻值等于或者小于所述栅极电阻R₄₁₁的阻值，所述源漏电阻R₃₁₁和所述栅极电阻R₄₁₁的阻值大于或等于30千欧姆。

所述MOS晶体管M₂₂的衬底区110和所述深阱区120构成第一寄生二极管PT₂₁₂，所述深阱区120和所述阱区130构成第二寄生二极管PT₂₂₂，所述MOS晶体管M₂₂的阱端W和深阱端DW浮空，所述MOS晶体管M₂₂的衬底端P_sub接地或接负电位。所述MOS晶体管M₂₂的阱端W和深阱端DW分别通过第一电阻R₁₂₁和第二电阻R₂₂₁进行浮空，所述MOS晶体管M₂₂的源端和漏端之间串联有源漏电阻R₃₂₁，所述MOS晶体管M₂₂的栅端连接栅极电阻R₄₂₁，所述源漏电阻R₃₂₁的阻值等于或者小于所述栅极电阻R₄₂₁的阻值，所述源漏电阻R₃₂₁和所述栅极电阻R₄₂₁的阻值大于或等于30千欧姆。

依次类推，所述MOS晶体管M_2n的衬底区110和所述深阱区120构成第一寄生二极管PT_21n，所述深阱区120和所述阱区130构成第二寄生二极管PT_22n，所述MOS晶体管M_2n的阱端W和深阱端DW浮空，所述MOS晶体管M_2n的衬底端P_sub接地或接负电位。所述MOS晶体管M_2n的阱端W和深阱端DW分别通过第一电阻R_1n1和第二电阻R_2n1进行浮空，所述MOS晶体管M_2n的源端和漏端之间串联有源漏电阻R_3n1，所述MOS晶体管M_2n的栅端连接栅极电阻R_4n1，所述源漏电阻R_3n1的阻值等于或者小于所述栅极电阻R_4n1的阻值，所述源漏电阻R_3n1和所述栅极电阻R_4n1的阻值大于或等于30千欧姆。各栅极电压的另一端并入分压电阻R₅₂，所述分压电阻R₅₂接入控制电压V_t2。

所述控制电压V_t1和控制电压V_t2为使射频开关电路工作在向外发射射频信号和从外部接收射频信号状态的两个互补的控制电压对，在同一时刻保持控制电压对的一个控制电压为正电压，另一个控制电压为负电压，可使公共信号输入/输出端ANT(即天线)自由切换在与射频信号通路1(即发射路径)或射频信号通路2(即接收路径)连接的状态。当所述射频开关电路用于向外发射射频信号时，所述射频开关电路处于发射模式，需要导通射频信号通路1的串联支路11，此时控制电压V_t1接正电压，V_t2接负电压，射频信号由发射机产生并经放大电路处理，从信号输入端IN流入串联支路11，经过公共信号输入/输出端ANT发射出去；当所述射频开关电路用于从外部接收射频信号时，所述射频信号电路处于接收模式，需要导通串联支路21，此时所述控制电压V_t1接负电压，V_t2接正电压，射频信号从公共信号输入/输出端ANT接收进来之后，经过串联支路21流入信号输入端IN，以传入后续的接收机中。

在一些实施例中，为了减小射频开关电路的插入损耗并满足大功率射频信号的发射，串联支路11包括至少10个MOS晶体管；同时为了提高信号的线性度和谐波性能并满足大功率射频信号的接收，串联支路21也可以包括至少10个MOS晶体管。

参考图6，在其他实施例中，所述射频开关电路还可以为单刀多掷射频开关电路或多刀多掷射频开关电路。所述射频开关电路可以包括公共信号输入/输出端ANT、多个信号输入端及多个信号输出端，每个信号输入端和公共信号输入/输出端ANT之间均设置一个射频信号通路用于向外发射射频信号，每个信号输出端和公共信号输入/输出端ANT之间均设置一个射频信号通路用于从外部接收射频信号，能够实现多种射频信号的收发，例如同一个天线(公共信号输入/输出端ANT)能够向外发射和从外部接收不同频段的射频信号。所述多个信号输入端可以包括第一信号输入端IN1、第二信号输入端IN2、......、第m信号输入端INm(m为大于2的自然数)，所述多个信号输出端可以包括第一信号输入端OUT1、第二信号输入端OUT2、......、第n信号输入端OUTn(n为大于2的自然数)，m和n的具体数值根据实际情况设计。

所述第一信号输入端IN1和公共信号输入/输出端ANT之间设置射频信号通路11，所述第二信号输入端IN2和公共信号输入/输出端ANT之间设置射频信号通路12，......，第m信号输入端INm和公共信号输入/输出端ANT之间设置射频信号通路1m；所述第一信号输出端OUT1和公共信号输入/输出端ANT之间设置射频信号通路21，所述第二信号输出端OUT2和公共信号输入/输出端ANT之间设置射频信号通路22，......，第n信号输出端OUT2和公共信号输入/输出端ANT之间设置射频信号通路2n。

所述射频信号通路11～射频信号通路1m及射频信号通路21～射频信号通路2n均可以包括一个MOS晶体管或者通过源端和漏端顺序连接的多个MOS晶体管，且承载各MOS晶体管的衬底依次包括衬底区、深阱区及阱区，所述衬底区和所述深阱区构成第一寄生二极管，所述深阱区和所述阱区构成第二寄生二极管，各MOS晶体管的阱端和深阱端浮空，且衬底端接地或接负电位。各MOS晶体管的阱端和深阱端通过电阻进行浮空，MOS晶体管的源端和漏端之间串联有源漏电阻，各MOS晶体管的栅端连接栅极电阻，且所述源漏电阻的阻值等于或者小于所述栅极电阻的阻值。当所述射频信号通路11～射频信号通路1m及射频信号通路21～射频信号通路2n均包括多个MOS晶体管时，还包括分压电阻，所述分压电阻一端连接所有栅极电阻，另一端接入对应的控制电压。

通过将各射频信号通路中MOS晶体管的第一寄生二极管和第二寄生二极管作为影响线性度与插入损耗的因素，可以大幅度提高射频开关电路设计的精确度，同时将每一MOS晶体管的阱端W浮空设置，阱端W的瞬态电压被自举到信号电压，避免了源区、漏区与阱区产生的寄生二极管被大信号正向导通，大幅度提高线性度，将每一MOS晶体管的深阱端DW也进行浮空设置，由于自举电压效应的衰减性，需要正向导通第一寄生二极管和第二寄生二极管所需的信号电压要相当大，故所述第一寄生二极管和第二寄生二极管处于安全的状态。由此，本申请实施例提供的射频开关电路可以提高线性度并降低插入损耗。

参考图7，本申请还提供一种射频开关装置，包括：上述各实施例所述的射频开关电路200；用于向所述射频开关电路200的射频信号通路提供控制电压的电压产生电路210，以及用于向所述射频开关电路200提供射频信号或者接收所述射频开关电路200输出的射频信号的功率放大器220。所述电压产生电路210提供的控制电压包括至少一种正电压和至少一种负电压。

所述射频开关装置可以为信号发射机，也可以为信号接收机，还可以是既能发射射频信号又能接收射频信号的信号收发机。所述射频开关装置可以为手持式、头戴式、腕戴式等便携式无线通信设备。

由于本申请实施例的射频开关电路具有较低的插入损耗、更高的线性度和隔离性能，使得采用本申请实施例的射频开关装置，也具有更低的插入损耗以及更高的线性度和隔离性能。

综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。

应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。

类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。

还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。

此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。

Claims (11)

1.一种射频开关电路，其特征在于，包括至少一个射频信号通路，所述射频信号通路包括：

信号输入端，用于输入射频信号；

信号输出端，用于输出射频信号；以及，

串联支路，所述串联支路被配置在所述信号输入端和所述信号输出端之间，所述串联支路包括一个MOS晶体管或者通过源端和漏端顺序连接的多个MOS晶体管，承载所述MOS晶体管的衬底依次包括衬底区、深阱区及阱区，所述衬底区和所述深阱区构成第一寄生二极管，所述深阱区和所述阱区构成第二寄生二极管，所述MOS晶体管的阱端和深阱端浮空，所述MOS晶体管的衬底端接地或接负电位。

2.根据权利要求1所述的射频开关电路，其特征在于，所述MOS晶体管的阱端和深阱端通过电阻进行浮空。

3.根据权利要求1所述的射频开关电路，其特征在于，所述MOS晶体管的源端和漏端之间串联有源漏电阻。

4.根据权利要求3所述的射频开关电路，其特征在于，所述MOS晶体管的栅端连接栅极电阻。

5.根据权利要求4所述的射频开关电路，其特征在于，所述源漏电阻的阻值等于或者小于所述栅极电阻的阻值。

6.根据权利要求5所述的射频开关电路，其特征在于，所述源漏电阻和所述栅极电阻的阻值大于或等于30千欧姆。

7.根据权利要求4所述的射频开关电路，其特征在于，所述串联支路还包括分压电阻，所述分压电阻一端连接所述串联支路的所有栅极电阻，另一端接入控制电压。

8.根据权利要求1所述的射频开关电路，其特征在于，所述MOS晶体管为N型晶体管或P型晶体管。

9.根据权利要求1所述的射频开关电路，其特征在于，所述射频开关电路为单刀双掷射频收发开关电路，包括：

信号输入端；

信号输出端；

公共信号输入/输出端，所述公共信号输入/输出端将所述信号输入端输入的射频信号向外发送，或者，接收外部的射频信号并将接收的所述外部的射频信号传输至所述信号输出端；

两个射频信号通路，其中一个射频信号通路设置在所述公共信号输入/输出端和所述信号输入端之间，另一个射频信号通路设置在所述公共信号输入/输出端和所述信号输出端之间。

10.一种射频开关装置，其特征在于，包括：

如权利要求1～9任一项所述的射频开关电路；

用于向所述射频开关电路的射频信号通路提供控制电压的电压产生电路；以及，

与所述射频开关电路连接的功率放大器。

11.根据权利要求10所述的射频开关装置，其特征在于，所述射频开关装置为信号发射机或者信号接收机或者信号收发机。

Images