CN114361330B - 铌酸锂半导体结构 - Google Patents

铌酸锂半导体结构 Download PDF

Info

Publication number
CN114361330B
CN114361330B CN202111403828.8A CN202111403828A CN114361330B CN 114361330 B CN114361330 B CN 114361330B CN 202111403828 A CN202111403828 A CN 202111403828A CN 114361330 B CN114361330 B CN 114361330B
Authority
CN
China
Prior art keywords
lithium niobate
layer
domain wall
semiconductor structure
niobate material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111403828.8A
Other languages
English (en)
Other versions
CN114361330A (zh
Inventor
张国权
钱月照
张煜晨
许京军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nankai University
Original Assignee
Nankai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nankai University filed Critical Nankai University
Priority to CN202111403828.8A priority Critical patent/CN114361330B/zh
Publication of CN114361330A publication Critical patent/CN114361330A/zh
Application granted granted Critical
Publication of CN114361330B publication Critical patent/CN114361330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H10N30/045—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

一种铌酸锂半导体结构，包括：第一铌酸锂材料层；第二铌酸锂材料层，与所述第一铌酸锂材料层间隔设置，所述第一铌酸锂材料层的铁电畴极化方向与所述第二铌酸锂材料层的铁电畴极化方向沿相同方向排列；以及第三铌酸锂材料层，夹设于所述第一铌酸锂材料层和所述第二铌酸锂材料层之间，所述第三铌酸锂材料层的铁电畴极化方向与所述第一铌酸锂材料层的铁电畴极化方向相反。

Description

铌酸锂半导体结构
本申请为申请号为202011438154.0的中国专利申请的分案申请。
技术领域
本申请涉及半导体技术领域，特别是涉及一种铌酸锂半导体结构及其制备方法。
背景技术
铌酸锂是一种在声光调制、非线性光学、电光调制等方面有着优异特性的材料，并被称作“光学硅”。
铌酸锂具有非常好的光电性能，但在电子器件及集成电路方面却应用较少。主要原因在于铌酸锂本身具有很好的绝缘性。传统技术中，可以通过掺杂调控铌酸锂的缺陷能级来提高铌酸锂的导电性能。比如，掺镁铌酸锂的电导率可以达到10-12Ω-1cm-1。然而，掺镁铌酸锂由于受其禁带宽度的制约，其电导率依旧远小于半导体的电导率。
近年来，有研究表明铌酸锂的导电畴壁有着优于体畴结构的导电特性，通过调控畴壁两侧体畴的极化方向可以控制畴壁的载流子类型。然而，采用传统的铌酸锂畴壁制备方法得到的畴壁其载流子类型基本上为n型，对于p型的导电畴壁的制备鲜见报道。此外，由p型铌酸锂畴壁与n型铌酸锂畴壁结合形成具有整流特性半导体结构还没有实现，使得铌酸锂在半导体器件方面的应用仍然存在瓶颈。
发明内容
有鉴于此，提供一种铌酸锂半导体结构实为必要。
本申请实施例提供一种铌酸锂半导体结构，包括：
第一铌酸锂材料层；
第二铌酸锂材料层，与所述第一铌酸锂材料层间隔设置，所述第一铌酸锂材料层的铁电畴极化方向与所述第二铌酸锂材料层的铁电畴极化方向沿相同方向排列；以及
第三铌酸锂材料层，夹设于所述第一铌酸锂材料层和所述第二铌酸锂材料层之间，所述第三铌酸锂材料层的铁电畴极化方向与所述第一铌酸锂材料层的铁电畴极化方向相反。
本申请实施例提供了一种铌酸锂半导体结构。所述铌酸锂半导体结构中，所述第一铌酸锂材料层、所述第二铌酸锂材料层和所述第三铌酸锂材料层均为单畴结构。所述第一铌酸锂材料层和所述第二铌酸锂材料层间隔设置，所述第一铌酸锂材料层的铁电畴极化方向与所述第二铌酸锂材料层的铁电畴极化方向沿相同方向排列。所述第三铌酸锂材料层设置于所述第一铌酸锂材料层和所述第二铌酸锂材料层之间。所述第三铌酸锂材料层的铁电畴极化方向与所述第一铌酸锂材料层的铁电畴极化方向相反。所述第一铌酸锂材料层和所述第三铌酸锂材料层的交界面会形成一个第一界面铁电畴壁。所述第三铌酸锂材料层和所述第二铌酸锂材料层的交界面会形成一个第二界面铁电畴壁。所述第一界面铁电畴壁与所述第二界面铁电畴壁的导电载流子极性不同，从而使得上述铌酸锂半导体结构具有半导体特性。因此，本申请提供的所述铌酸锂半导体结构可以在具有好的光学特性的同时具有半导体特性，可以应用到半导体器件中。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例中的半导体结构的立体结构示意图；
图2为本申请一实施例中的半导体结构的制备方法的工艺流程图；
图3为本申请一实施例中的半导体结构的制备方法中施加电压时电场的示意图；
图4为本申请一实施例中的半导体结构的制备方法中施加电压后畴反转的示意图；
图5为本申请一实施例中利用原子力显微镜对半导体结构的铁电畴结构进行压电力显微镜测试得到的相位图；
图6为本申请一实施例中利用原子力显微镜对制备的畴结构进行压电力显微镜测试得到的振幅图；
图7为本申请一实施例中的半导体结构的制备方法中施加电压的步骤中的脉冲电压的波形图；
图8为本申请一实施例中的半导体结构的制备方法的工艺示意图；
图9为本申请一实施例中的半导体结构的I-V整流特性曲线。
附图标记说明：
附图标记说明：铌酸锂半导体结构100；第一铌酸锂材料层111，第二铌酸锂材料层113，第三铌酸锂材料层115，第一导电畴壁层112，第二导电畴壁层114，铌酸锂材料薄膜110；第一电极层122，第二电极层124，第一辅助电极层125，第二辅助电极层127；衬底130。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，本文讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型。第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为p型且第二掺杂类型可以为n型，或第一掺杂类型可以为n型且第二掺杂类型可以为p型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外的取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本申请的范围。
请参见图1，本申请提供一种铌酸锂半导体结构100，包括第一铌酸锂材料层111、第二铌酸锂材料层113和第三铌酸锂材料层115。
所述第一铌酸锂材料层111为单畴结构。所述第一铌酸锂材料层111中的铁电畴极化方向沿第一方向。所述第二铌酸锂材料层113与所述第一铌酸锂材料层111间隔设置。所述第二铌酸锂材料层113为单畴结构。所述第二铌酸锂材料层113中的铁电畴极化方向沿第一方向。所述第三铌酸锂材料层115夹设于所述第一铌酸锂材料层111和所述第二铌酸锂材料层113之间。所述第三铌酸锂材料层115的铁电畴极化方向沿第二方向。所述第一方向与所述第二方向相反。
所述铌酸锂半导体结构100中，所述第一铌酸锂材料层111、所述第二铌酸锂材料层113和所述第三铌酸锂材料层115均为单畴结构。所述第一铌酸锂材料层111和所述第二铌酸锂材料层113间隔设置，并且铁电畴极化方向均沿着所述第一方向。所述第三铌酸锂材料层115设置于所述第一铌酸锂材料层111和所述第二铌酸锂材料层113之间。所述第三铌酸锂材料层115中的铁电畴极化方向沿着所述第二方向。由于所述第一方向和所述第二方向相反，在所述第一铌酸锂材料层111和所述第三铌酸锂材料层115的交界面会形成一个第一界面导电畴壁。所述第三铌酸锂材料层115和所述第二铌酸锂材料层113的交界面会形成一个第二界面导电畴壁。所述第一界面导电畴壁与所述第二界面导电畴壁的导电载流子极性不同，从而使得上述铌酸锂半导体结构100具有半导体特性。
因此，所述铌酸锂半导体结构100在声光调制、非线性光学、电光调制具有优异特性的同时，又具有半导体特性。所述铌酸锂半导体结构100可以在半导体器件方面有较好的应用。
所述第一铌酸锂材料层111与所述第三铌酸锂材料层115均为单畴结构。所述第一铌酸锂材料层111与所述第三铌酸锂材料层115之间接触的界面可以形成导电畴壁。所述第二铌酸锂材料层113与所述第三铌酸锂材料层115均为单畴结构。所述第二铌酸锂材料层113与所述第三铌酸锂材料层115之间接触的界面可以形成导电畴壁。在一个实施例中，所述铌酸锂半导体结构100还包括第一导电畴壁层112和第二导电畴壁层114。所述第一导电畴壁层112设置于所述第一铌酸锂材料层111与所述第三铌酸锂材料层115之间。所述第二导电畴壁层114设置于所述第二铌酸锂材料层113与所述第三铌酸锂材料层115之间。所述第一导电畴壁层112为p型导电畴壁。所述第二导电畴壁层114为n型导电畴壁。所述铌酸锂半导体结构100可以构成pn结，作为半导体器件中基本结构。
在一个实施例中，所述铌酸锂半导体结构100还可以包括第一电极层122和第二电极层124。所述第一电极层122与所述第二电极层124间隔设置。所述第一电极层122覆盖于所述第一铌酸锂材料层111，并靠近所述第一导电畴壁层112设置。所述第二电极层124覆盖于所述第二铌酸锂材料层115，并靠近所述第二导电畴壁层124设置。所述第一电极层122和所述第二电极层124可以作为所述铌酸锂半导体结构100的两个电极。
在一个实施例中，所述第一电极层122与所述第一导电畴壁层112电连接。所述第二电极层124与所述第二导电畴壁层114电连接。所述第一电极层122和所述第二电极层124可以将电压加在所述第一导电畴壁层112和所述第二导电畴壁层114之间。
所述第一电极层122和所述第二电极层124的材料为金属，可以为贵金属，如金、银、铬、钯中的一种。所述第一电极层122和所述第二电极层124的厚度为50纳米至800纳米。在一个实施例中，所述第一电极层122和所述第二电极层124的材料为金属铬。所述第一电极层122和所述第二电极层124的厚度为500纳米。
在一个实施例中，所述铌酸锂半导体结构100还包括衬底130。所述第一铌酸锂材料层111、所述第二铌酸锂材料层113和所述第三铌酸锂材料层115铺设于所述衬底130的表面。所述衬底130可以为所述第一铌酸锂材料层111、所述第二铌酸锂材料层113和所述第三铌酸锂材料层115提供支撑。所述衬底130可以为柔性衬底或者刚性衬底，可以根据实际应用环境进行选择。在一个实施例中，所述衬底为二氧化硅基底。
在一个实施例中，所述第一铌酸锂材料层111、所述第二铌酸锂材料层113和所述第三铌酸锂材料层115可以为掺杂铌酸锂材料层。所述掺杂铌酸锂材料层由于掺杂了杂质离子，使得所述第一铌酸锂材料层111、所述第二铌酸锂材料层113和所述第三铌酸锂材料层115之间的界面的导电畴壁具有较好的导电性。所述杂质离子可以是非金属离子或金属离子。所述非金属离子可以是氢离子、氮离子。所述金属离子可以为铒离子、锌离子、铁离子、锡离子、镁离子。可以理解，所述掺杂离子不限制于上述非金属离子或金属离子，只要能够提高铌酸锂材料的导电畴壁的导电性的离子都可以。在一个实施例中，所述掺杂离子可以为金属镁离子。
在一个实施例中，所述第一铌酸锂材料层111、所述第二铌酸锂材料层113和所述第三铌酸锂材料层115为X切镁掺杂铌酸锂或Y切镁掺杂铌酸锂。所述第一方向和所述第二方向均垂直于所述X和所述Y确定的平面。也就是说，所述第一方向和所述第二方向与所述X和所述Y所在的坐标系中的Z轴方向相同或者相反。
请参见图2，本申请还提供一种所述铌酸锂半导体结构的制备方法，包括以下步骤：
S100，提供铌酸锂材料薄膜110，所述铌酸锂材料薄膜110的铁电畴极化方向沿第一方向；
S200，在所述铌酸锂材料薄膜110表面间隔设置第一电极层122和第二电极层124；
S300，给所述第一电极层122和所述第二电极层124施加电压，使得所述第一电极层122和所述第二电极层124之间的所述铌酸锂材料薄膜110的铁电畴极化方向反转为沿第二方向，所述第二方向与所述第一方向相反。
应该理解的是，虽然图2的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
所述S100中，所述铌酸锂材料薄膜110为单畴结构，可以设置于衬底130表面。所述衬底130给所述铌酸锂材料薄膜110提供支撑。可以理解，所述铌酸锂材料薄膜110中还可以掺杂离子。所述离子可为金属离子，铒、锌、铁、锡、镁等。在一个实施例中，所述掺杂离子为镁离子。所述铌酸锂材料薄膜110为镁掺杂铌酸锂单晶薄膜。所述铌酸锂材料薄膜110的厚度为50纳米至1000纳米。在一个实施例中，所述铌酸锂材料薄膜110的厚度为600纳米。所述铌酸锂材料薄膜110可以为X切铌酸锂薄膜或Y切铌酸锂薄膜。所述铌酸锂材料薄膜110中的铁电畴极化方向沿着第一方向延伸。
所述S200中，所述第一电极层122和所述第二电极层124间隔形成于所述铌酸锂材料薄膜110远离所述衬底130的表面。所述第一电极层122和所述第二电极层124的材料为金属。所述第一电极层122和所述第二电极层124的材料可以为贵金属，如金、银、铬、钯中的一种。所述第一电极层122和所述第二电极层124的厚度为50纳米至800纳米。
可以理解，所述第一电极层122和所述第二电极层124的形状不限，只要间隔相对设置，两者之间可以形成电场即可。在一个实施例中，所述第一电极层122和所述第二电极层124为长条形的薄膜。所述第一电极层122和所述第二电极层124可以通过各种成膜技术形成在所述铌酸锂材料薄膜110远离所述衬底130的表面。在一个实施例中，所述第一电极层122和所述第二电极层124通过磁控溅射的方式形成在所述铌酸锂材料薄膜110远离所述衬底130的表面。所述第一电极层122和所述第二电极层124的材料均为金属铬，厚度为500纳米。
所述S300中，请参见图3，在一个实施例中，所述第一电极层122和所述第二电极层124为两个间隔设置于所述铌酸锂材料薄膜110表面的长方形金属薄膜。通过给所述第一电极层122和所述第二电极层124施加电压，使得所述第一电极层122和所述第二电极层124之间形成极化电场。
图3中，所述第一电极层122与所述第二电极层124之间的距离为d。所述第一电极层122与所述第二电极层124之间的极化电场为E。图3中，示出了所述极化电场E的方向(图中的箭头)。图中的PSO为所述铌酸锂材料薄膜110中的铁电畴极化方向(所述第一方向)。
所述第一电极层122与所述第二电极层124均为长方形薄膜。所述极化电场E的方向是沿着第一电极层122的长边到所述第二电极层124的长边的方向。为了使得所述极化电场E可以具有与所述PSO的相反方向的分量，可以使得所述第一电极层122和所述第二电极层124与所述PSO的方向具有一个第一夹角θ。所述第一夹角θ的范围大于0度小于等于90度。所述极化电场与所述第一方向之间也具有一个第二夹角。该第二夹角的范围是大于90度小于等于180度。因此，所述极化电场可以将所述第一电极层122和所述第二电极层124之间的铌酸锂材料薄膜110的铁电畴极化方向反转为沿第二方向。所述第二方向与所述第一方向相反。
请参见图4，所述第一电极层122和所述第二电极层124之间的所述铌酸锂材料薄膜110的铁电畴极化方向反转之后，所述铌酸锂材料薄膜110可以分为五个部分。
第一部分是所述第一电极层122覆盖的所述铌酸锂材料薄膜110。所述第一部分形成为所述第一铌酸锂材料层111。第二部分是所述第二电极层124覆盖的所述铌酸锂材料薄膜110。所述第二部分形成为所述第二铌酸锂材料层113。第三部分是所述第一电极层122和所述第二电极层124之间的铌酸锂材料薄膜110。所述第三部分形成为所述第三铌酸锂材料层115。
所述第一铌酸锂材料层111中的铁电畴极化方向如PSO所示，沿着所述第一方向。所述第二铌酸锂材料层113中的铁电畴极化方向如PSO所示，沿着所述第一方向。所述第三铌酸锂材料层115中的铁电畴极化方向如PS1所示，沿着所述第二方向。所述第三铌酸锂材料层115为畴反转区域。
第四部分为所述第一导电畴壁层112。所述第一导电畴壁层112形成于所述第一铌酸锂材料层111和所述第三铌酸锂材料层115的界面处。所述第一导电畴壁层112与所述第一电极层122的长边贴合。第五部分为所述第二导电畴壁层114。所述第二导电畴壁层114形成于所述第三铌酸锂材料层115与所述第二铌酸锂材料层113的界面处。所述第二导电畴壁层114与所述第二电极层122的长边贴合。所述第一导电畴壁层112为p型导电畴壁。所述第二导电畴壁层114为n型导电畴壁。所述铌酸锂半导体结构100可以构成pn结，作为半导体器件中基本结构。
因此，通过上述方法，可以在所述铌酸锂材料薄膜110中形成所述铌酸锂半导体结构100。
可以理解，所述的畴反转区域宽度由图3中所述第一电极层122和所述第二电极层124之间的间距d决定。也就是说，所述第三铌酸锂材料层115的宽度由所述第一电极层122和所述第二电极层124之间的间距d决定。所述第一电极层122和所述第二电极层124之间的间距d的范围在20纳米至10微米以内。可以理解，当所述半导体结构100为PIN光伏器件时，所述间距d在1微米至10微米之间。在一个实施例中，所述第一电极层122和所述第二电极层124之间的间距d为6.5微米。
可以理解，所述第一导电畴壁层112和所述第二导电畴壁层114的长度可以根据实际需要进行设计。可以通过调整所述第一电极层122和所述的第二电极层124的长度来调整所述第一导电畴壁层112和所述第二导电畴壁层114的长度。所述第一导电畴壁层112和所述第二导电畴壁层114的深度可以与所述铌酸锂材料薄膜110的厚度相同。所述第一导电畴壁层112和所述第二导电畴壁层114的深度，可以通过控制给所述第一电极层122和所述第二电极层124施加的电压的大小和时长来实现。
所述S300中，给所述第一电极层122和所述第二电极层124施加的电压可以为脉冲电压。所述第一电极层122可以连接正极探针。所述第二电极层124可以连接负极探针。实施时，可以通过所述正极探针和所述负极探针向所述第一电极层122和所述第二电极层124施加脉冲电压。
所述脉冲电压的一个周期可以分三个阶段。第一个阶段脉冲电压先随着时间上升到一个稳定值，这样能够避免瞬间高压对所述铌酸锂材料薄膜110造成破坏。第二个阶段是所述铌酸锂材料薄膜110中铌酸锂的成核融合阶段，脉冲电压大小在畴反转要求的阈值电场Ec之上。这样的脉冲电压可以使得铌酸锂材料薄膜110中的铁电畴成核，该脉冲电压的持续一段时间使得成核后的铁电畴进一步生长和融合。第三个阶段是所述铌酸锂材料薄膜110中铁电畴的稳定阶段。所述第三个阶段中的脉冲电压比反转阈值电压低，从而表面或注入的屏蔽电荷建立的电场能够及时跟反转畴区域的内建电场相平衡，使得畴反转后所述第三铌酸锂材料层115中的铁电畴极化方向保持第二方向。
所述S300中，在给所述第一电极层122和所述第二电极层124施加电压使得所述第一电极层122和所述第二电极层124之间的所述铌酸锂材料薄膜110中的铁电畴发生极化反转过程中，过高的电压可能会造成所述第一电极层122和所述第二电极层124的破坏。所以可以先从较小的电压开始，后面再逐渐加大电压，直到出现极化电流。具体可借助PFM扫描电镜判断畴反转区域是不是完全反转。若未完全反转，可再重复上诉步骤施加更多更大的电压。
为了保证能够将所述第一电极层122和所述第二电极层124之间的所述铌酸锂材料薄膜110中的铌酸锂晶体的铁电畴反转。可以采用原子力显微镜对所述铌酸锂材料薄膜110的铁电畴分布进行压电力显微镜图像测试。该实施例中，所述第一电极层122和所述第二电极层124的长边与PS0夹角为45°。具体测试结果如图5-6所示，从图5中可以看出反转畴区域与相邻畴之间的相位差为180°。图6显示，在畴交界处的导电畴壁(所述第一导电畴壁层112或所述第二导电畴壁层114)平直。该导电畴壁与极化方向之间的夹角同样也为45°。实际上该导电畴壁紧贴所述第一电极层122的长边，并且其形貌由所述第一电极层122的长边的形貌决定。
请参见图7，在一些实施例中，所述脉冲电压一个周期的持续时间为10s。如图7所示，先设定一个峰值电压参考值V0。所述峰值电压参考值V0大于等于Ecd/sinθ，其中阈值电场Ec等于40kV/mm。变量V为所述第一电极层122和所述第二电极层124之间的电压值。所述第一阶段，所述脉冲电压由0V逐渐升高到第一稳定电压值V1，其大小满足V1/V0等于75％。在所述第二阶段，所述脉冲电压继续提升到第二稳定电压值V0。维持一段时间后开始逐渐下降，从而进入所述第三阶段。在所述第三阶段，所述脉冲电压继续稳定在一个第三稳定电压值V2，其大小满足V2/V0等于30％到75％之间。在一个实施例中，在制备所述铌酸锂半导体结构100时，可以给所述第一电极层122和所述第二电极层124施加10-20个周期的所述脉冲电压。
请参见图8，本申请一实施例提供一种铌酸锂半导体结构100的制备方法，具体包括以下步骤：
S100，提供铌酸锂材料薄膜110，所述铌酸锂材料薄膜110的铁电畴极化方向沿第一方向；
S200，在所述铌酸锂材料薄膜110表面间隔设置多个第一电极层122和多个第二电极层124；
S300，给所述第一电极层122和所述第二电极层124施加电压，使得相邻的一个所述第一电极层122和一个所述第二电极层124之间的所述铌酸锂材料薄膜110的铁电畴极化方向反转为沿第二方向，所述第二方向与所述第一方向相反。
本实施例中的铌酸锂半导体结构100的制备方法，与图2实施例中的铌酸锂半导体结构100的制备方法类似。区别在于，本实施例中通过在所述铌酸锂材料薄膜110设置间隔设置的多个所述第一电极层122和多个所述第二电极层124。通过多个所述第一电极层122和多个所述第二电极层124，可以一次制备多个所述铌酸锂半导体结构100。
在一个实施例中，所述铌酸锂材料薄膜110为X切掺镁5mol％铌酸锂单晶薄膜。所述铌酸锂单晶薄膜沿着X方向的厚度为600纳米。具体地，所述衬底130为2微米厚的SiO2薄膜和500微米厚的铌酸锂晶体薄膜层叠构成。所述500微米厚的铌酸锂晶体薄膜设置于所述2微米厚的SiO2薄膜的第一表面。所述2微米厚的SiO2还具有一个与所述第一表面相对间隔设置的第二表面。所述第二表面上层叠一个600纳米厚X切铌酸锂单晶薄膜层。所述600纳米厚X切铌酸锂单晶薄膜层为所述铌酸锂材料薄膜110。所述铌酸锂材料薄膜110的面积大小为Y×Z═10mm×10mm。
在所述S200中，可以通过光刻磁控溅射等技术于所述铌酸锂材料薄膜110表面，形成间隔设置的第一辅助电极层125和第二辅助电极层127。所述第一辅助电极层125和所述第二辅助电极层127的厚度为300纳米到500纳米。所述第一辅助电极层125和所述第二辅助电极层127可以为直长边型正负铬电极。在所述第一辅助电极层125和所述第二辅助电极层127之间设置多对间隔设置的所述第一电极层122和所述第二电极层124。多个所述第一电极层122和多个所述第二电极层124可以形成叉指电极。每个所述第一电极层122和每个所述第二电极层124的长度为100微米，宽度为5微米。每个所述第一电极层122和每个所述第二电极层124的直长边与所述第一方向的夹角为90度。每对所述第一电极层122和所述第二电极层124中，所述第一电极层122和所述第二电极层124之间的间距为6.5微米。
电压信号可以由信号发生器(Agilent 33120A)产生，通过高压放大器(TREK20/20C-H-CE-EX)放大，再经金属探针加载到每对所述第一电极层122和所述第二电极层124上。所加的电压信号可以为如图7所示的脉冲电压，一个完整的电压脉冲波形持续时间为10s，有效时间为0.2s。所加载电场的方向反平行于所述铌酸锂单晶薄膜的初始自发极化方向。导电畴壁与自发极化方向之间的夹角为90°。所述脉冲电压峰值从120V开始施加，逐渐提高到280V时出现极化电流。为了缩短反转时间，可把峰值电压提高至360V然后再施加10多个同样的脉冲电压就可以完成每对所述第一电极层122和所述第二电极层124之间区域的所述铌酸锂单晶薄膜的铁电畴极化反转。通过上述方式，可以制备出所述铌酸锂半导体结构100，即为基于铌酸锂导电畴壁的铌酸锂pn结。
为了进一步测试所述铌酸锂半导体结构100中的所述第一导电畴壁层112和所述第二导电畴壁层114的导电特性。可以将制备好的样品的极化电极去除掉。利用光刻磁控溅射技术重新镀上厚度为300纳米的正负铬测试电极。所述正负铬测试电极压在第一导电畴壁层112或所述第二导电畴壁层114上，并与所述第一导电畴壁层112或所述第二导电畴壁层114畴壁垂直。
测试电压信号(由KeithleyA电流计提供)经金属探针加载到所述正负铬测试电极上。为了能够测到较大的电流信号，所述正负铬测试电极之间的间距为6.5微米。电流测量装置采用KeithleyA电流计，测量精确度为0.01pA。测量得出所述第一导电畴壁层112(p型导电畴壁，θ＝90°，“尾对尾”型导电畴壁)的电导率在10-6Ω-1cm-1量级。所述第二导电畴壁层114(n型导电畴壁，θ＝90°，“头对头”型导电畴壁)的电导率在10-4Ω-1cm-1量级。
可以理解，由于所述铌酸锂材料薄膜110中的所述第一导电畴壁层112和所述第二导电畴壁层114分别与所述第一电极层122和所述第二电极层124电连接。测试的时候，也可以直接利用所述第一电极层122和所述第二电极层124作为pn结的测试电极。
请参见图9，给出了图8实施例中制备的多组pn结的测试I-V曲线。当p型导电畴壁接电源正极，n型导电畴壁接电源负极，pn结处于正向导通状态，电流随电压呈指数增长。反之，当n型导电畴壁接电源正极，p型导电畴壁接电源负极时，pn结处于反向截断状态，几乎没有电流流过。所测I-V测试曲线呈现出典型的pn结整流特性。当反向电压大于70V时，电流将会急剧增大，pn结将可能被破坏。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (14)

1.一种铌酸锂半导体结构，其特征在于，包括：
第一铌酸锂材料层；
第二铌酸锂材料层，与所述第一铌酸锂材料层间隔设置，所述第一铌酸锂材料层的铁电畴极化方向与所述第二铌酸锂材料层的铁电畴极化方向沿相同方向排列；以及
第三铌酸锂材料层，夹设于所述第一铌酸锂材料层和所述第二铌酸锂材料层之间，所述第三铌酸锂材料层的铁电畴极化方向与所述第一铌酸锂材料层的铁电畴极化方向相反；
第一导电畴壁层，设置于所述第一铌酸锂材料层与所述第三铌酸锂材料层之间；
第二导电畴壁层，设置于所述第二铌酸锂材料层与所述第三铌酸锂材料层之间，所述第一导电畴壁层与所述第二导电畴壁层间隔相对设置。
2.如权利要求1所述的铌酸锂半导体结构，其特征在于，铌酸锂半导体结构具有半导体整流特性。
3.如权利要求1所述的铌酸锂半导体结构，其特征在于，还包括：
所述第一导电畴壁层与所述第二导电畴壁层的载流子极性相反。
4.如权利要求3所述的铌酸锂半导体结构，其特征在于，所述第一导电畴壁层为p型导电畴壁，所述第二导电畴壁层为n型导电畴壁。
5.如权利要求4所述的铌酸锂半导体结构，其特征在于，所述第一导电畴壁层的电导率在10-6Ω-1cm-1量级，所述第二导电畴壁层的电导率在10-4Ω-1cm-1量级。
6.如权利要求4所述的铌酸锂半导体结构，其特征在于，当所述p型导电畴壁接电源正极，所述n型导电畴壁接电源负极时，所述铌酸锂半导体结构处于正向导通状态，电流随电压呈指数增长；
当所述n型导电畴壁接电源正极，所述p型导电畴壁接电源负极时，所述铌酸锂半导体结构处于反向截断状态，几乎没有电流流过；
所述铌酸锂半导体结构的I-V测试曲线呈现出典型的pn结整流特性。
7.如权利要求3所述的铌酸锂半导体结构，其特征在于，还包括：
第一电极层，覆盖于所述第一铌酸锂材料层，并靠近所述第一导电畴壁层设置；
第二电极层，与所述第一电极层间隔设置，覆盖于所述第二铌酸锂材料层，并靠近所述第二导电畴壁层设置。
8.如权利要求7所述的铌酸锂半导体结构，其特征在于，所述第一电极层和所述第二电极层之间的间距为6.5微米。
9.如权利要求7所述的铌酸锂半导体结构，其特征在于，所述第一电极层与所述第一导电畴壁层电连接，所述第二电极层与所述第二导电畴壁层电连接。
10.如权利要求1所述的铌酸锂半导体结构，其特征在于，还包括衬底，所述第一铌酸锂材料层、所述第二铌酸锂材料层和所述第三铌酸锂材料层铺设于所述衬底的表面。
11.如权利要求1所述的铌酸锂半导体结构，其特征在于，所述第一铌酸锂材料层、所述第二铌酸锂材料层和所述第三铌酸锂材料层均为单畴结构。
12.如权利要求1所述的铌酸锂半导体结构，其特征在于，所述第一铌酸锂材料层、所述第二铌酸锂材料层和所述第三铌酸锂材料层为X切镁掺杂铌酸锂或Y切镁掺杂铌酸锂。
13.如权利要求1所述的铌酸锂半导体结构，其特征在于，所述第一铌酸锂材料层、所述第二铌酸锂材料层和所述第三铌酸锂材料层的厚度相同；
所述第一导电畴壁层和所述第二导电畴壁层的深度与所述第一铌酸锂材料层、所述第二铌酸锂材料层和所述第三铌酸锂材料层的厚度相同。
14.一种半导体器件，其特征在于，包括如权利要求1至13中任一项所述的铌酸锂半导体结构。
CN202111403828.8A 2020-12-10 2020-12-10 铌酸锂半导体结构 Active CN114361330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111403828.8A CN114361330B (zh) 2020-12-10 2020-12-10 铌酸锂半导体结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011438154.0A CN112582534B (zh) 2020-12-10 2020-12-10 铌酸锂半导体结构及其制备方法
CN202111403828.8A CN114361330B (zh) 2020-12-10 2020-12-10 铌酸锂半导体结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202011438154.0A Division CN112582534B (zh) 2020-12-10 2020-12-10 铌酸锂半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114361330A CN114361330A (zh) 2022-04-15
CN114361330B true CN114361330B (zh) 2022-10-25

Family

ID=75130481

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202111403828.8A Active CN114361330B (zh) 2020-12-10 2020-12-10 铌酸锂半导体结构
CN202111404360.4A Active CN114361331B (zh) 2020-12-10 2020-12-10 铌酸锂半导体结构的制备方法
CN202011438154.0A Active CN112582534B (zh) 2020-12-10 2020-12-10 铌酸锂半导体结构及其制备方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202111404360.4A Active CN114361331B (zh) 2020-12-10 2020-12-10 铌酸锂半导体结构的制备方法
CN202011438154.0A Active CN112582534B (zh) 2020-12-10 2020-12-10 铌酸锂半导体结构及其制备方法

Country Status (3)

Country Link
US (1) US20230165152A1 (zh)
CN (3) CN114361330B (zh)
WO (1) WO2022121014A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113943978B (zh) * 2021-10-13 2022-06-14 南开大学 铌酸锂晶体畴结构的制备方法、光电器件
CN116177483B (zh) * 2023-04-24 2023-06-30 中北大学 一种基于铌酸锂单晶薄膜外场调控纳米级逻辑门的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568694A (zh) * 2019-08-05 2019-12-13 山东大学 一种基于脊型铌酸锂单晶薄膜波导集成周期性畴反转结构的频率转换器及其制备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100510204C (zh) * 2007-08-16 2009-07-08 南开大学 铌酸锂pn结及其制备方法
US20090080062A1 (en) * 2007-09-26 2009-03-26 Hc Photonics Corp. Method for preparing a poled structure by using double-sided electrodes
CN101308311B (zh) * 2008-06-25 2010-11-17 北京交通大学 差频混频级联掺镁近化学比铌酸锂全光波长转换器
CN101373282B (zh) * 2008-10-09 2010-08-18 北京交通大学 一种可调二维光子微结构位相阵列器的制作方法
KR20120059037A (ko) * 2010-11-30 2012-06-08 한국전자통신연구원 혼성 에너지 변환 장치 및 이를 포함하는 휴대용 기기
CN102122105A (zh) * 2011-03-15 2011-07-13 中国科学院半导体研究所 一种铁电晶体材料的极化方法
CN102321920A (zh) * 2011-08-22 2012-01-18 中国科学院半导体研究所 一种制备大厚度周期极化铁电晶体材料的方法
CN105655342B (zh) * 2016-02-23 2019-07-23 复旦大学 非易失性铁电存储器及其制备方法和读/写操作方法
CN108475523B (zh) * 2016-04-12 2021-10-19 复旦大学 大电流读出铁电单晶薄膜存储器及其制备方法和操作方法
CN106283194B (zh) * 2016-08-29 2018-07-17 南开大学 一种铌酸锂晶体纳米畴结构的制备装置及方法
CN110416216A (zh) * 2019-06-30 2019-11-05 上海浦睿信息科技有限公司 一种实现多位数据存储的非挥发铁电存储器
CN110534573B (zh) * 2019-08-01 2021-07-16 复旦大学 一种集存算一体的全铁电场效应晶体管
CN110670134B (zh) * 2019-09-20 2021-04-23 南开大学 一种p型和n型导电铌酸锂纳米线的制备方法
CN111430533B (zh) * 2020-04-03 2022-03-08 济南晶正电子科技有限公司 一种周期极化薄膜基板及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110568694A (zh) * 2019-08-05 2019-12-13 山东大学 一种基于脊型铌酸锂单晶薄膜波导集成周期性畴反转结构的频率转换器及其制备

Also Published As

Publication number Publication date
CN112582534A (zh) 2021-03-30
CN114361331A (zh) 2022-04-15
CN112582534B (zh) 2021-12-17
WO2022121014A1 (zh) 2022-06-16
US20230165152A1 (en) 2023-05-25
CN114361330A (zh) 2022-04-15
CN114361331B (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
CN114361330B (zh) 铌酸锂半导体结构
Wu A new ferroelectric memory device, metal-ferroelectric-semiconductor transistor
Dharmadhikari et al. Photovoltaic properties of ferroelectric BaTiO3 thin films rf sputter deposited on silicon
KR20060010785A (ko) 전기 스위치 및 그것을 사용한 기억 소자
US11834755B2 (en) Lithium niobate having p-type nanowire region or n-type nanowire region, method for preparing the same, and method for converting charge carrier type of nanowire region
US20130037092A1 (en) Ferroelectric diode and photovoltaic devices and methods
US9171602B2 (en) Electronic elements based on quasitwo-dimensional electron/hole gas at charged domain walls in ferroelectrics
KR20200126722A (ko) 2차원 반도체 물질을 포함하는 공명 터널링 소자 및 이를 이용한 물리적 특성의 검출방법
Zhang et al. Erasable ferroelectric domain wall diodes
Chai et al. Conductions through head-to-head and tail-to-tail domain walls in LiNbO3 nanodevices
Qian et al. Domain-wall p-n junction in lithium niobate thin film on an insulator
Niu et al. Diode-like behavior based on conductive domain wall in LiNbO ferroelectric single-crystal thin film
Sun et al. High-power LiNbO3 domain-wall nanodevices
Geng et al. Permanent charged domain walls under tip-poling engineering
Hu et al. Mechanical strain modulation of domain wall currents across LiNbO3 nanosensors
CN100428520C (zh) 电气开关及使用该电气开关的存储元件
CN107681016B (zh) 电压控制的、光电导呈正负可逆变化的薄膜器件及调控法
Takeuchi et al. GaAs planar Gunn diodes for DC-biased operation
Zhang et al. Size-driven transition of domain switching kinetics in LiNbO3 domain-wall memory
Watanabe Unidirectional bulk conduction and the anomalous temperature dependence of drift current under a trap-density gradient
Zhuang et al. Estimation of interfacial-layer thickness from voltage-dependent domain switching times in LiNbO3 single-crystal domain wall memory
Kapustianyk et al. Effects of annealing and domain structure on the photovoltaic response in Pb [(Mg1/3Nb2/3) 0.70 Ti0. 30] O3 single crystal
Sheng et al. Switchable photovoltaic response in hexagonal LuMnO
Crandall Determination of the drift mobility in high‐conductivity amorphous silicon
Jiang et al. Controlled domain wall directions within nanodevices integrated on the surface of LiNbO 3 single crystals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant