CN114361248A - 沟槽栅金属氧化物半导体场效应管及其制备方法 - Google Patents
沟槽栅金属氧化物半导体场效应管及其制备方法 Download PDFInfo
- Publication number
- CN114361248A CN114361248A CN202010418880.XA CN202010418880A CN114361248A CN 114361248 A CN114361248 A CN 114361248A CN 202010418880 A CN202010418880 A CN 202010418880A CN 114361248 A CN114361248 A CN 114361248A
- Authority
- CN
- China
- Prior art keywords
- region
- trench
- conductive structure
- drift region
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 20
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 20
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 210000000746 body region Anatomy 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000005669 field effect Effects 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 98
- 238000002955 isolation Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请涉及一种沟槽栅金属氧化物半导体场效应管及其制备方法，包括：第一导电类型漂移区，形成于半导体衬底上；第二导电类型体区，形成于漂移区内；第一导电类型源区，形成于体区内，源区开设有穿透源区和体区并延伸至漂移区内的沟槽；沟槽内填充有相互隔离的第一导电结构和第二导电结构、以及形成于第一导电结构与沟槽内壁之间和第二导电结构与沟槽内壁之间的氧化层，第一导电结构底部深度大于第二导电结构底部深度；第二导电类型扩展区，形成于沟槽下方并包围沟槽的底部；源极引出结构，与源区连接；以及栅极引出结构，与第二导电结构连接。通过扩展区和第一导电结构的共同作用，可增强漂移区的耗尽，提高器件耐压。
Description
技术领域
本申请涉及半导体领域，尤其涉及一种沟槽栅金属氧化物半导体场效应管 及其制备方法。
背景技术
在金属氧化物半导体场效应管(MOS(Metal Oxide Semiconductor Field EffectTransistor，MOSFET)中，源极和漏极之间形成导通沟道，导通沟道的存 在使得MOS场效应管具有一定的导通电阻，导通电阻越大，其功耗越大，因此， 需要尽量减小导通电阻。目前，通常采用具有沟槽栅结构的金属氧化物半导体 场效应管，通过形成沟槽栅结构，使导通沟道由横向变成纵向，大大提高了元 胞密度，降低导通电阻。然而，在沟槽栅金属氧化物半导体场效应管的基础上， 若想进一步降低导通电阻，需提高漂移区的掺杂浓度，而提高掺杂浓度又会减 弱器件的耐压能力，因此，受耐压能力的限制，使得进一步降低沟槽栅金属氧化物半导体场效应管的导通电阻变得困难。
发明内容
基于此，有必要针对目前沟槽栅金属氧化物半导体场效应管难以进一步降 低导通电阻的技术问题，提出一种新的金属氧化物半导体场效应管及其制备方 法。
一种沟槽栅金属氧化物半导体场效应管，包括：
漂移区，具有第一导电类型，形成于半导体衬底上；
体区，具有第二导电类型，形成于所述漂移区内；
源区，具有第一导电类型，形成于所述体区内，所述源区开设有穿透所述 源区和所述体区并延伸至所述漂移区内的沟槽；
填充结构，包括填充于所述沟槽内且相互隔离的第一导电结构和第二导电 结构、以及形成于所述第一导电结构与所述沟槽侧壁之间和所述第二导电结构 与所述沟槽侧壁之间的氧化层，所述第一导电结构底部深度大于所述第二导电 结构底部深度；
扩展区，具有第二导电类型，形成于所述沟槽下方并包围所述沟槽的底部；
源极引出结构，与所述源区连接；以及
栅极引出结构，与所述第二导电结构连接。
在其中一个实施例中，所述体区内形成有具有第二导电类型的重掺杂区， 所述重掺杂区的掺杂浓度高于所述体区的掺杂浓度，所述重掺杂区位于所述源 区下方并与所述沟槽间隔设置，所述源极引出结构穿透所述源区并延伸至所述 重掺杂区内。
在其中一个实施例中，所述第一导电结构为不带电的浮空结构。
在其中一个实施例中，所述第一导电结构从所述沟槽的端部引出并与所述 源极引出结构电连接。
在其中一个实施例中，所述沟槽的底壁未形成氧化层，所述扩展区与所述 第一导电结构接触。
在其中一个实施例中，所述沟槽的内壁均形成氧化层，所述扩展区与所述 第一导电结构通过所述氧化层隔离。
上述金属氧化物半导体场效应管，在元胞区开设有沟槽，沟槽内形成第二 导电结构和位于第二导电结构与沟槽侧壁之间的氧化层，第二导电结构为栅导 电层，位于第二导电结构与沟槽侧壁之间的氧化层的栅氧层，其中，第二导电 结构通过栅极引出结构与栅极连接，从而构成沟槽栅结构，通过该沟槽栅结构 形成纵向导通沟道。同时，沟槽内除填充有第二导电结构外，还填充有与第二 导电结构相互隔离的第一导电结构，第一导电结构的深度大于第二导电结构的 深度，即沟槽的底部填充第一导电结构且第一导电结构与沟槽侧壁之间形成有 氧化层，第一导电结构与沟槽侧壁之间的氧化层为隔离氧化层，第一导电结构 和隔离氧化层相当于在元胞区域内形成一调节漂移区电场的内场板。同时，在 元胞区域还形成有包围沟槽底部的扩展区，且扩展区的导电类型与漂移区的导 电类型相反，在扩展区和内场板的共同作用下，可以增强漂移区的耗尽，提高 漂移区的击穿电压。因此，在具有同等击穿电压的条件下，本申请中沟槽栅金 属氧化物半导体场效应管的漂移区可以提高掺杂浓度，从而降低导通电阻，即， 在具有同等击穿电压的条件下，本申请中的沟槽栅金属氧化物半导体场效应管 具有更低的导通电阻。
一种沟槽栅金属氧化物半导体场效应管制备方法，包括：
提供半导体衬底并在所述半导体衬底上形成具有第一导电类型的漂移区， 在所述漂移区上开设沟槽，在所述沟槽下方的漂移区内形成具有第二导电类型 的扩展区，所述扩展区包围所述沟槽的底部；
在所述沟槽的侧壁上形成氧化层，并在所述沟槽内填充相互隔离的第一导 电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底 部深度；
对所述漂移区进行掺杂形成具有第二导电类型的体区，所述体区与所述沟 槽侧壁接触，所述体区的深度小于所述沟槽的深度；
对所述体区进行掺杂形成具有第一导电类型的源区，所述源区与所述沟槽 侧壁接触；
形成与所述源区连接的源极引出结构，并形成与所述第二导电结构连接的 栅极引出结构。
在其中一个实施例中，所述在所述半导体衬底上形成具有第一导电类型的 漂移区，在所述漂移区上开设沟槽，在所述沟槽下方形成具有第二导电类型的 扩展区的步骤包括：
在所述半导体衬底上形成具有第一导电类型的漂移区，在所述漂移区上开 设沟槽；
通过所述沟槽向所述沟槽下方的漂移区注入具有第二导电类型的掺杂离子， 形成所述扩展区。
在其中一个实施例中，所述在所述半导体衬底上形成具有第一导电类型的 漂移区，在所述漂移区上开设沟槽，在所述沟槽下方形成具有第二导电类型的 扩展区的步骤包括：
在所述半导体衬底上外延生长第一外延层；
对所述第一外延层进行掺杂形成具有第二导电类型的所述扩展区；
在所述第一外延层和所述扩展区上继续外延生长第二外延层，所述漂移区 包括所述第一外延层和所述第二外延层；
刻蚀所述扩展区上方的所述第二外延层，形成所述沟槽，所述沟槽的底部 延伸至所述扩展区内。
在其中一个实施例中，所述在所述半导体衬底上形成具有第一导电类型的 漂移区，在所述漂移区上开设沟槽，在所述沟槽下方形成具有第二导电类型的 扩展区的步骤包括：
在所述半导体衬底上形成具有第一导电类型的漂移区，在所述漂移区上开 设深槽；
对所述深槽进行填充，形成具有第二导电类型的填充区；
刻蚀所述深槽顶部端的部分填充区，保留所述深槽底部的填充区，保留的 所述填充区为所述扩展区，位于所述扩展区上方的深槽为所述沟槽。
上述沟槽栅金属氧化物半导体场效应管制备方法，通过在沟槽栅底部设置 第一导电结构，第一导电结构与沟槽侧壁之间形成氧化层，相当于在漂移区内 设置用于调节漂移区电场的内场板，且在漂移区内还设置有扩展区，扩展区与 漂移区的导电类型相反，且扩展区包围沟槽底部，在扩展区和内场板的共同作 用下，增强对漂移区的耗尽，从而提高器件的耐压能力。因此，在具有同等击 穿电压的条件下，通过本申请制备方法形成的沟槽栅金属氧化物半导体场效应 管，其漂移区可以具有更高的掺杂浓度，使得沟槽栅金属氧化物半导体场效应 管具有更低的导通电阻。
附图说明
图1a为本申请一实施例中沟槽栅金属氧化物半导体场效应管元胞区的局部 侧剖图；
图1b为本申请一实施例中沟槽栅金属氧化物半导体场效应管元胞区的局部 侧剖图；
图2a为本申请一实施例中沟槽栅金属氧化物半导体场效应管填充结构的一 种结构示意图；
图2b为本申请一实施例中沟槽栅金属氧化物半导体场效应管填充结构的另 一种结构示意图；
图3为本申请一实施例中沟槽栅金属氧化物半导体场效应管制备方法的步 骤流程图；
图4a～4f为本申请一实施例中沟槽栅金属氧化物半导体场效应管制备方法 相关步骤对应的结构剖视图；
图5a～5d为本申请一实施例中步骤S310分解步骤对应的结构剖视图；
图6a～6d为本申请另一实施例中步骤S310分解步骤对应的结构剖视图。
标号说明
100漂移区；101第一外延层；102第二外延层；110体区；111源区；112 重掺杂区；120氧化层；130第一导电结构；140第二导电结构；150隔离结 构；160扩展区；200层间介质层；310源极引出结构。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。 附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实 现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本 申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术 领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术 语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的 术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
结合图1a所示，沟槽栅金属氧化物半导体场效应管包括漂移区100，漂移 区100形成于半导体衬底上，漂移区100具体可以是半导体衬底通过外延生长 而成。漂移区100上表层形成有体区110，体区110上表层形成有源区111。
源区111开设有穿透源区111和体区110并延伸至漂移区100内的沟槽，即 沟槽的底端位于漂移区100内。沟槽内填充有相互隔离的第一导电结构130和 第二导电结构140，第一导电结构130和第二导电结构140均可为多晶硅。第一 导电结构130与沟槽的侧壁之间以及第二导电结构140与沟槽的侧壁之间形成 有氧化层120，其中，位于第一导电结构130与沟槽侧壁之间的氧化层为隔离氧 化层，位于第二导电结构140与沟槽侧壁之间的氧化层为栅氧层，该填充于沟 槽内的氧化层120以及相互隔离的第一导电结构130和第二导电结构140共同 构成填充结构。在同一沟槽内，第一导电结构130的深度大于第二导电结构140的深度，即，第一导电结构130距沟槽底部的距离小于第二导电结构140距沟 槽底部的距离。漂移区100内还形成有扩展区160，扩展区160位于沟槽下方并 包围沟槽底部。
沟槽栅金属氧化物半导体场效应管还包括源极引出结构310和栅极引出结 构(图中未示出)，源极引出结构310和栅极引出结构可为金属柱，具体可为钨 金属。其中，源极引出结构310与上述源区111连接，栅极引出结构与沟槽内 的第二导电结构140连接。
上述漂移区100和源区111具有第一导电类型，上述体区110和扩展区160 具有第二导电类型。其中，第一导电类型为N型，第二导电类型为P型；或者， 第一导电类型为P型，第二导电类型为N型。可以理解的，上述沟槽栅金属氧 化物半导体场效应管的正面还应当具有相互隔离的源极金属层和栅极金属层， 上述源极引出结构310均与源极金属层连接，上述栅极引出结构均与栅极金属 层连接，且在沟槽栅金属氧化物半导体场效应管的背面还形成有漏极金属层。
上述沟槽栅金属氧化物半导体场效应管，一方面，其顶部源区111通过源 极引出结构310与源极金属层连接，其底部漂移区100作为漏区与漏极金属层 连接，沟槽穿透体区110并延伸至漂移区100内，沟槽内具有氧化层120和第 二导电结构140且第二导电结构140通过栅极引出结构与栅极金属层连接，即 沟槽以及其内部的栅氧层和第二导电结构140构成沟槽栅结构，在中间的体区 110形成沟道区，由此形成沟槽栅金属氧化物半导体场效应管。
另一方面，沟槽底部还形成有第一导电结构130，第一导电结构130与沟槽 侧壁之间形成有隔离氧化层，位于第二导电结构140下方的第一导电结构部分 与隔离氧化层构成内场板，可以调节漂移区100内部电场分布，使与该内场板 接触的漂移区形成耗尽区。且漂移区100内还形成有扩展区160，扩展区160包 围沟槽底部且导电类型与漂移区100相反，扩展区160和漂移区100形成反向 PN结，使得与扩展区160接触的漂移区也形成耗尽区。因此，在本申请中，漂 移区100内既存在内场板耗尽区，还存在PN结耗尽区，在内场板和PN结的共同作用下，大大提高了漂移区100的耗尽。相比于普通的沟槽栅金属氧化物半 导体场效应管，本申请中的沟槽栅金属氧化物半导体场效应管具有更高的击穿 电压，也即，当金属氧化物半导体场效应管正向导通时，在保证相同击穿电压 的条件下，本申请中的沟槽栅金属氧化物半导体场效应管的漂移区100可以具 有更高的掺杂浓度，因此，本申请中的沟槽栅金属氧化物半导体场效应管也就 具有更低的导通电阻。其次，当器件反向耐压时，击穿位置位于扩展区160与 漂移区的结界面，击穿更稳定。再次，当金属氧化物半导体场效应管由开态转 为关态时，扩展区160与漂移区100剩余载流子复合而加快开关速度。同时， 在沟槽中，第一导电结构130比第二导电结构140更加接近沟槽底部，由此可 以减小栅漏之间的寄生电容，使器件具有更好的特性。
在一实施例中，如图1a所示，在源区111和沟槽上还形成有层间介质层200， 层间介质层200具体可为氧化硅，源极引出结构310穿透层间介质层200和源 区111并延伸至体区110内，以与源区111和体区110连接。栅极引出结构形成 于沟槽正上方，其穿透层间介质层200并与沟槽内的第二导电结构140连接。 进一步的，栅极引出结构和源极引出结构错开设置以便于分别与栅极金属层和 源极金属层连接。
在一实施例中，如图1a所示，在体区110内还形成有重掺杂区112，重掺 杂区112具有第二导电类型，且重掺杂区112的掺杂浓度高于体区110的掺杂浓 度，重掺杂区112具体位于源区111下方并与沟槽间隔设置，源极引出结构310 穿透源区111并延伸至重掺杂区112内，源极引出结构310与源区111连接，且 其底部被重掺杂区112包围，由此降低源极引出结构310与体区110之间的接 触电阻。
在本申请中，对于第一导电结构130的设计具有多种形式，第一导电结构 130可以是不带电的浮空结构，也可以与源极电连接，获取源极电势。在一实施 例中，在元胞区域外，第一导电结构130从沟槽端部引出，即在沟槽端部，第 一导电结构130延伸至沟槽顶部，并通过一源极连接结构与源极电连接，从而 获取源极电势，从而增强内场板对电场的调节能力。在另一实施例中，第一导 电结构130是浮空结构，第一导电结构130从沟槽端部引出，第一导电结构130 未与源极连接结构接触，两者之间还具有一定厚度的层间介质层200，但是第一 导电结构130可以获取到源极的感应电势，使第一导电结构130带电，且由于 是通过感应方式实现与源极的电连接，因此可以切断源极、第一导电结构的漏 电通路，避免源极漏电。在另一实施例中，第一导电结构130是浮空结构，第 一导电结构130未从沟槽内引出，且未与源极电连接，不能获取源极的电势， 因此，第一导电结构130不带电。
在本申请中，对于沟槽内氧化层的设计也具有多种形式。在一实施例中， 如图1a所示，沟槽侧壁和底壁均形成有氧化层120，即沟槽内壁上均形成有氧 化层120，使得第一导电结构130和扩展区160隔离，此时，无论第一导电结构 130是否带电，扩展区120均不带电，由此可以避免漏电。在另一实施例中，如 图1b所示，氧化层120仅形成于沟槽的侧壁上，在沟槽底部未形成氧化层，使 得第一导电结构130和扩展区160接触，扩展区160与第一导电结构130具有 相同的带电情况。
其中，沟槽120第一导电结构130和第二导电结构140的分布具有多种设 计。在一实施例中，如图1a所示，在沟槽内，第一导电结构130分布于沟槽的 底部，第二导电结构140分布于沟槽的顶部，且第一导电结构130和第二导电 结构140之间通过隔离结构150隔离，其中，第一导电结构130与沟槽内壁之 间以及第二导电结构140与沟槽内壁之间均形成有氧化层120。具体的，该隔离 结构150为氧化硅。在本实施例中，沟槽底部的第一导电结构130既能调节漂 移区的电场，增强漂移区的耗尽，还能减弱栅漏之间的寄生电容，提升器件性 能。进一步的，如图1a所示，在沟槽内，第一导电结构130的顶面和第二导电 结构140的底面近似为平整的表面。在另一实施例中，如图2a所示，在沟槽内， 第一导电结构130的顶面中部向外凸起，第二导电结构140的底面中部向内凹 陷，以与第一导电结构130的凸起相适应。
在一实施例中，如图2b所示，在沟槽内，第一导电结构130自沟槽顶部延 伸至沟槽底部，且第一导电结构130与沟槽内壁之间形成有氧化层120，第二导 电结构140形成于第一导电结构130两侧的氧化层120内，第一导电结构130 与第二导电结构140通过氧化层120隔离，且第一导电结构130向沟槽底部延 伸的深度大于第二导电结构140向沟槽底部延伸的深度。在本实施例中，将第 二导电结构140设于氧化层120内，可以增大氧化层120的厚度，由此增强器 件耐压。
本申请还涉及一种沟槽栅金属氧化物半导体场效应管的制备方法，如图3 所示，该制备方法包括以下步骤：
步骤S310：提供半导体衬底并在所述半导体衬底上形成具有第一导电类型 的漂移区，在所述漂移区上开设沟槽，在所述沟槽下方形成具有第二导电类型 的扩展区，所述扩展区包围所述沟槽的底部。
具体的，步骤S310可通过第一种实施方式实现：
步骤S311：在所述半导体衬底上形成具有第一导电类型的漂移区，在所述 漂移区上开设沟槽。
步骤S312：通过所述沟槽向所述沟槽下方的漂移区注入具有第二导电类型 的掺杂离子，形成所述扩展区。
如图4a所示，通过对半导体衬底进行第一导电类型掺杂形成漂移区100， 具体可以是对半导体衬底上的外延层进行掺杂，以在外延层上形成漂移区100。 通过光刻和刻蚀工艺，在漂移区100上开设沟槽。如图4b所述，通过离子注入 工艺，通过沟槽向沟槽下方的漂移区注入具有第二导电类型的掺杂离子，形成 扩展区160，扩展区160包围沟槽底部。
具体的，步骤S310还可通过第二种实施方式实现：
步骤S313：在所述半导体衬底上外延生长第一外延层。
步骤S314：对所述第一外延层进行掺杂形成具有第二导电类型的所述扩展 区。
步骤S315：在所述第一外延层和所述扩展区上继续外延生长第二外延层， 所述漂移区包括所述第一外延层和所述第二外延层。
步骤S316：刻蚀所述扩展区上方的所述第二外延层，形成所述沟槽，所述 沟槽的底部延伸至所述扩展区内。
如图5a～5d所示，在半导体衬底上外延生长第一外延层101，对第一外延层 101进行掺杂形成扩展区160，在第一外延层101和扩展区160上继续外延生长 第二外延层102，第一外延层101和第二外延层102构成漂移区100，扩展区160 位于漂移区100内。通过光刻和刻蚀工艺刻蚀扩展区160上方的漂移区，形成 延伸至扩展区160内的沟槽。
具体的，步骤S310还可通过第三种实施方式实现：
步骤S317：在所述半导体衬底上形成具有第一导电类型的漂移区，在所述 漂移区上开设深槽。
步骤S318：对所述深槽进行填充，形成具有第二导电类型的填充区。
步骤S319：刻蚀位于所述深槽顶部的部分填充区，保留所述深槽底部的填 充区，保留的所述填充区为所述扩展区，位于所述扩展区上方的深槽为所述沟 槽。
如图6a～6d所示，在半导体衬底上形成漂移区100，通过光刻和刻蚀工艺在 漂移区100上开设深槽，对深槽进行填充，形成填充部，刻蚀位于深槽上端的 部分填充区，保留深槽底端填充区，保留的填充区即为扩展区160，位于扩展区 160上方的深槽即为上述沟槽。
步骤S320：在所述沟槽的侧壁上形成氧化层，并在所述沟槽内填充相互隔 离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二 导电结构底部深度。
在步骤S310之后，向沟槽填入填充结构。由于沟槽内第一导电结构130和 第二导电结构140的结构具有多种形式，相应的，在沟槽内形成第一导电结构 130和第二导电结构140的步骤也具有多种实施方式。在一具体实施例中，步骤 S320可包括以下步骤：
步骤S321：在所述沟槽的侧壁上形成氧化层。
步骤S322：向所述沟槽内填充第一导电结构。
步骤S323：刻蚀位于所述沟槽顶部的第一导电结构和氧化层，保留所述沟 槽底部的第一导电结构和氧化层。
步骤S324：在所述沟槽内形成隔离结构，所述隔离结构覆盖所述沟槽底部 的第一导电结构，且并未填满所述沟槽。
步骤S325：在所述隔离结构上方的沟槽侧壁上形成氧化层并向所述沟槽内 填充第二导电结构。
其中，在步骤S321中，在沟槽侧壁形成氧化层，又分为两种实施例：
第一实施例：在沟槽的内壁上均形成氧化层。如图4c所示，在沟槽内壁上 形成氧化层120，具体可通过热氧化形成氧化层120。
第二实施例：在沟槽的内壁上形成氧化层，刻蚀位于沟槽底部的氧化层， 保留沟槽侧壁的氧化层，通过沟槽暴露出扩展区。
在形成氧化层后，向沟槽内填充第一导电结构，具体可通过淀积工艺形成 上述第一导电结构。刻蚀沟槽顶部的第一导电结构和氧化层，保留沟槽底部的 第一导电结构130和该第一导电结构130与沟槽侧壁之间的氧化层120。如图 4d所示，通过淀积工艺，在沟槽内淀积一层隔离结构150，该隔离结构150具 体可为氧化硅，隔离结构150覆盖第一导电结构130，且并未填满沟槽。在隔离 结构150上方的沟槽侧壁上形成氧化层并在沟槽内填充第二导电结构140，第二 导电结构140与沟槽内壁之间通过氧化层120隔离，且第二导电结构140通过 隔离结构150与第一导电结构130隔离。通过上述步骤S321～步骤S325所形成 的填充结构中，位于沟槽底部的第一导电结构130和氧化层120构成内场板结 构。
步骤S330：对所述漂移区进行掺杂形成具有第二导电类型的体区，所述体 区与所述沟槽侧壁接触，所述体区的深度小于所述沟槽的深度，对所述体区的 进行掺杂形成具有第一导电类型的源区，所述源区与所述沟槽侧壁接触。
如图4e所示，对漂移区100的上表层进行掺杂，形成与沟槽侧壁接触的具 有第二导电类型的体区110，体区110的深度小于沟槽的深度，即沟槽的底部仍 然位于漂移区100内。在一实施例中，具体是通过高温推阱工艺对漂移区100 的上表层进行掺杂形成体区110，其中，高温推阱的温度和时间可根据体区的掺 杂深度和掺杂浓度调节，具体的，高温推阱的温度范围可控制在900℃～1200℃ 之间，高温推阱的时间范围可控制在10min～180min之间。在高温推阱过程的高 温环境中，扩展区160也会扩散而增大扩展区的范围。如图4f所示，在形成体 区110后，对体区110进行掺杂，形成与沟槽侧壁接触的源区111。
步骤S340：形成与所述源区连接的源极引出结构，并形成与所述第二导电 结构连接的栅极引出结构。
如图4f所示，形成与源区111连接的源极引出结构310，并形成与第二导 电结构140连接的栅极引出结构(图中未示出)。在一实施例中，在步骤S330 和步骤S340之间，还包括，在源区111、沟槽上形成层间介质层200。具体的， 形成源极引出结构的过程为：依次刻蚀沟槽两侧的层间介质层200、源区111和 体区110，形成源接触孔，该源接触孔与沟槽间隔设置，在该源接触孔内填入导 电材料形成源极引出结构；同理，形成栅极引出结构的过程为：刻蚀沟槽上方 的层间介质层200，形成栅接触孔，该栅接触孔正对沟槽并延伸至沟槽内的第二 导电结构140内，在该栅接触孔内填入导电材料形成栅极引出结构。在一实施 例中，在形成源接触孔之后，以及在源接触孔内填充导电材料之前，还包括通 过源接触孔注入具有第二导电类型的掺杂离子，在体区表层形成重掺杂区112 的步骤，在形成源极引出结构后，该源极引出结构310底部被重掺杂区112包 围，可以减小源极引出结构310与体区的接触电阻。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但 并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普 通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进， 这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要 求为准。
Claims (10)
1.一种沟槽栅金属氧化物半导体场效应管，其特征在于，包括：
漂移区，具有第一导电类型，形成于半导体衬底上；
体区，具有第二导电类型，形成于所述漂移区内；
源区，具有第一导电类型，形成于所述体区内；
沟槽，依次穿透所述源区和所述体区并延伸至所述漂移区内；
填充结构，包括填充于所述沟槽内且相互隔离的第一导电结构和第二导电结构、以及形成于所述第一导电结构与所述沟槽侧壁之间和所述第二导电结构与所述沟槽侧壁之间的氧化层，所述第一导电结构底部深度大于所述第二导电结构底部深度；
扩展区，具有第二导电类型，形成于所述沟槽下方的漂移区内并包围所述沟槽的底部；
源极引出结构，与所述源区连接；以及
栅极引出结构，与所述第二导电结构连接。
2.如权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述体区内形成有具有第二导电类型的重掺杂区，所述重掺杂区的掺杂浓度高于所述体区的掺杂浓度，所述重掺杂区位于所述源区下方并与所述沟槽间隔设置，所述源极引出结构穿透所述源区并延伸至所述重掺杂区内。
3.如权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述第一导电结构为不带电的浮空结构。
4.如权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述第一导电结构从所述沟槽的端部引出并与所述源极引出结构电连接。
5.如权利要求1～4任一项所述的金属氧化物半导体场效应管，其特征在于，所述沟槽的底壁未形成氧化层，所述扩展区与所述第一导电结构接触。
6.如权利要求1～4任一项所述的金属氧化物半导体场效应管，其特征在于，所述沟槽的内壁均形成氧化层，所述扩展区与所述第一导电结构通过所述氧化层隔离。
7.一种沟槽栅金属氧化物半导体场效应管制备方法，其特征在于，包括：
提供半导体衬底并在所述半导体衬底上形成具有第一导电类型的漂移区，在所述漂移区上开设沟槽，在所述沟槽下方的漂移区内形成具有第二导电类型的扩展区，所述扩展区包围所述沟槽的底部；
在所述沟槽的侧壁上形成氧化层，并在所述沟槽内填充相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度；
对所述漂移区进行掺杂形成具有第二导电类型的体区，所述体区与所述沟槽侧壁接触，所述体区的深度小于所述沟槽的深度；
对所述体区进行掺杂形成具有第一导电类型的源区，所述源区与所述沟槽侧壁接触；
形成与所述源区连接的源极引出结构，并形成与所述第二导电结构连接的栅极引出结构。
8.如权利要求7所述的制备方法，其特征在于，所述在所述半导体衬底上形成具有第一导电类型的漂移区，在所述漂移区上开设沟槽，在所述沟槽下方的漂移区内形成具有第二导电类型的扩展区的步骤包括：
在所述半导体衬底上形成具有第一导电类型的漂移区，在所述漂移区上开设沟槽；
通过所述沟槽向所述沟槽下方的漂移区注入具有第二导电类型的掺杂离子，形成所述扩展区。
9.如权利要求7所述的制备方法，其特征在于，所述在所述半导体衬底上形成具有第一导电类型的漂移区，在所述漂移区上开设沟槽，在所述沟槽下方的漂移区内形成具有第二导电类型的扩展区的步骤包括：
在所述半导体衬底上外延生长第一外延层；
对所述第一外延层进行掺杂形成具有第二导电类型的所述扩展区；
在所述第一外延层和所述扩展区上继续外延生长第二外延层，所述漂移区包括所述第一外延层和所述第二外延层；
刻蚀所述扩展区上方的所述第二外延层，形成所述沟槽，所述沟槽的底部延伸至所述扩展区内。
10.如权利要求7所述的制备方法，其特征在于，所述在所述半导体衬底上形成具有第一导电类型的漂移区，在所述漂移区上开设沟槽，在所述沟槽下方的漂移区内形成具有第二导电类型的扩展区的步骤包括：
在所述半导体衬底上形成具有第一导电类型的漂移区，在所述漂移区上开设深槽；
对所述深槽进行填充，形成具有第二导电类型的填充区；
刻蚀所述深槽顶部端的部分填充区，保留所述深槽底部的填充区，保留的所述填充区为所述扩展区，位于所述扩展区上方的深槽为所述沟槽。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010418880.XA CN114361248A (zh) | 2020-05-18 | 2020-05-18 | 沟槽栅金属氧化物半导体场效应管及其制备方法 |
| PCT/CN2020/140301 WO2021232806A1 (zh) | 2020-05-18 | 2020-12-28 | 沟槽栅金属氧化物半导体场效应管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010418880.XA CN114361248A (zh) | 2020-05-18 | 2020-05-18 | 沟槽栅金属氧化物半导体场效应管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114361248A true CN114361248A (zh) | 2022-04-15 |
Family
ID=78709139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010418880.XA Pending CN114361248A (zh) | 2020-05-18 | 2020-05-18 | 沟槽栅金属氧化物半导体场效应管及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114361248A (zh) |
| WO (1) | WO2021232806A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115064584A (zh) * | 2022-08-15 | 2022-09-16 | 无锡新洁能股份有限公司 | 一种具有载流子存储层的沟槽栅igbt器件 |
| CN117174738A (zh) * | 2023-11-02 | 2023-12-05 | 苏州迈志微半导体有限公司 | 一种沟槽屏蔽栅mosfet器件及其制造方法和电子设备 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014037995A1 (ja) * | 2012-09-04 | 2014-03-13 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| CN210092093U (zh) * | 2018-10-30 | 2020-02-18 | 贵州恒芯微电子科技有限公司 | 一种屏蔽栅功率mos的器件 |
| CN110164975A (zh) * | 2019-03-26 | 2019-08-23 | 电子科技大学 | 一种积累型碳化硅功率mosfet器件 |
| CN110176498B (zh) * | 2019-04-30 | 2022-06-14 | 东南大学 | 一种低导通电阻的沟槽碳化硅功率器件及其制造方法 |
-
2020
- 2020-05-18 CN CN202010418880.XA patent/CN114361248A/zh active Pending
- 2020-12-28 WO PCT/CN2020/140301 patent/WO2021232806A1/zh active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115064584A (zh) * | 2022-08-15 | 2022-09-16 | 无锡新洁能股份有限公司 | 一种具有载流子存储层的沟槽栅igbt器件 |
| CN115064584B (zh) * | 2022-08-15 | 2022-10-25 | 无锡新洁能股份有限公司 | 一种具有载流子存储层的沟槽栅igbt器件 |
| CN117174738A (zh) * | 2023-11-02 | 2023-12-05 | 苏州迈志微半导体有限公司 | 一种沟槽屏蔽栅mosfet器件及其制造方法和电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021232806A1 (zh) | 2021-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8659076B2 (en) | Semiconductor device structures and related processes | |
| US7868394B2 (en) | Metal-oxide-semiconductor transistor and method of manufacturing the same | |
| US10211333B2 (en) | Scalable SGT structure with improved FOM | |
| US8969953B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| US20090206913A1 (en) | Edge Termination with Improved Breakdown Voltage | |
| US11888022B2 (en) | SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN109244123A (zh) | 耗尽型mosfet器件及其制造方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| CN114361248A (zh) | 沟槽栅金属氧化物半导体场效应管及其制备方法 | |
| CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN113690303A (zh) | 半导体器件及其制备方法 | |
| CN113889523A (zh) | 基于立体栅场板结构的半导体器件及其制作方法 | |
| CN113690293B (zh) | Igbt器件及其制备方法 | |
| WO2021232802A1 (zh) | Igbt器件及其制备方法 | |
| CN115050811A (zh) | 一种沟槽型功率半导体器件及其制造方法 | |
| CN113659011A (zh) | 基于超结mosfet的集成器件及其制造方法 | |
| CN113690301B (zh) | 半导体器件及其制备方法 | |
| US11862676B2 (en) | Semiconductor device and preparation method thereof | |
| WO2021232813A1 (zh) | 沟槽栅金属氧化物半导体场效应管及其制备方法 | |
| JP2024074426A (ja) | 半導体装置及びその製造方法 | |
| CN116995093A (zh) | 一种电荷自平衡的双极型功率半导体器件及其制造方法 | |
| CN104425589A (zh) | 射频ldmos器件及其制造方法 | |
| GB2363519A (en) | Trench MOSFET structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |