CN114356445A - 一种基于大小核架构的多核芯片启动方法 - Google Patents
一种基于大小核架构的多核芯片启动方法 Download PDFInfo
- Publication number
- CN114356445A CN114356445A CN202111617525.6A CN202111617525A CN114356445A CN 114356445 A CN114356445 A CN 114356445A CN 202111617525 A CN202111617525 A CN 202111617525A CN 114356445 A CN114356445 A CN 114356445A
- Authority
- CN
- China
- Prior art keywords
- core
- register
- firmware
- processor
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本发明公开一种基于大小核架构的多核芯片启动方法,本方法在启动过程中增加了一个引脚,来判断是否加载补丁,此设计为芯片增加一个保险,可以对只读存储器代码进行补丁升级,有效降低了因为只读存储器代码设计不合理,导致需要重新流片的风险。启动过程采用分段执行的设计,无需要在只读存储器中执行对动态随机存取存储器和外设的初始化,降低了只读存储器代码设计的风险,减小了只读存储器使用的芯片面积,降低了成本。通过重映射的方式,分时复用,只需要使用了一个寄存器资源即可实现引导过程,减小了芯片面积,降低了芯片的成本。
Description
技术领域
本发明涉及芯片启动领域,具体是一种基于大小核架构的多核芯片启动方法,目前用于基于大小核架构的固态硬盘主控芯片,但不限于固态硬盘主控芯片。
背景技术
随着半导体行业的飞速发展,对性能、低功耗、安全性的需求也越来越高。
单核处理器系统已经无法满足部分应用场景的算力要求,越来越多的系统级芯片采用多核系统架构,多核系统的启动相较于单核系统变的更加复杂,在多核系统启动的设计中还要考虑低功耗、安全性、降成本、多核同步的设计。
功耗分为两种,分别是静态功耗和动态功耗。静态功耗是指电路上电但是没有信号翻转时的功耗,对于集成电路来讲,静态功耗主要是由漏电流导致。与面积成正比,制程、工艺越小,静态功耗的占比越高,动态功耗是指电路在工作时的功耗,包括开关功耗与短路功耗,由于晶体管开关,与时钟速率正相关,与晶体管数量正相关。为了满足低功耗的需求,一部分芯片产品开始采用大小核组成的处理器集群,即除了封装一些功耗较大,处理能力较强的大核处理器以外,还额外封装一些功耗较低,处理能力较弱的小核处理器用于低功耗的实现。大小核系统因为大小核处理器的指令集不同,启动方式不同,处理器行为不同,导致大小核系统的启动流程相较于传统的多核系统更加复杂。
除了低功耗要求外,系统安全性的要求也越来越高,这就要求芯片的启动的设计方案更加灵活可靠,且兼容性更强。
发明内容
针对现有技术的缺陷,本发明提供一种基于大小核架构的多核芯片启动方法,在启动过程中实现了低功耗、安全性、降成本的的创新设计。
为了解决所述技术问题,本发明采用的技术方案是:一种基于大小核架构的多核芯片启动方法,多核芯片包括多个大核和多个小核,大核和小核的指令集不同,包括以下步骤:
S01)、系统上电后,只有一个大核的电源域上电,该大核启动后,执行固化在芯片内部只读存储器中的启动代码,对存储在芯片外部闪存中的固件包进行解析;
S02)、上电的大核首先判断是否使能补丁引脚的电平状态,如果为高,则认为需要加载补丁程序,去外部闪存中搜索是否存在补丁包,如果存在补丁包,则执行,如果未找到补丁包,则跳过执行其余代码,如果为低,则认为不需要加载补丁包;
S03)、上电的大核在固件包中找到第一级引导程序代码,校验第一级引导程序包格式,判断是否存在完整,校验通过后,将其加载到静态随机存储器内存中;
S04)、上电的大核执行第一级引导程序代码,进行时钟、动态随机存储器和其他外围硬件模块的初始化设置;
S05)、第一级引导程序代码遍历剩余固件包,当扫描到完整的一个处理器的固件时,根据固件包中的格式字段进行完整性校验,检验通过后,将该固件加载到固件包中所指定的加载位置,如果该处理器固件标识是大核处理器,则将该处理器的入口地址写入该处理器对应的入口寄存器中,并将该处理器的状态寄存器置位为有效,如果是小核系列的固件标识,则将该入口地址暂时保存;
S06)、重复步骤S05),直到扫描到固件包的结束标识;
S07)、上电的大核打开已加载完固件的其他大核的处理器的电源域,并执行唤醒指令,唤醒同一个处理器簇内的其他大核处理器,其余大核被唤醒后,统一执行只读存储器中的启动代码,根据不同的处理器序号,找到各处理器对应入口寄存器地址,检查状态寄存器是否置位有效,如果有效则将该入口寄存器中存储的地址赋值给该处理器的程序计数器中执行;
S08)、上电的大核设置第一个小核的起始0地址重映射到指定的寄存器上,并将步骤S05)中记录的该小核的处理器的起始地址写入该寄存器地址,并打开该小核的电源域;
S09)、上电的大核设置其他小核的起始0地址重映射到步骤S08)指定的寄存器上,并经步骤S05)中记录的该小核的处理器的起始地址写入该寄存器地址,并打开该小核的电源域。
进一步的,步骤S09)之后还包括同步启动过程,具体为:
S10)、除了步骤S01)上电的大核,其余大小核均启动后,等待步骤S01)上电的大核置位同步请求寄存器,检测到同步请求寄存器置位后,置位该处理器对应的同步响应寄存器;
S11)、步骤S01)上电的大核跳转到对应的固件代码,完成固件所需模块的初始化后,置位步骤S10)中的同步请求寄存器,检测到所有已加载完固件的处理器的同步响应寄存器都得置位后,设置同步完成寄存器;
S12)、其余处理器检测到同步完成寄存器,完成同步启动过程。
进一步的,步骤S02)具体为:
S21)、通过寄存器读取加载使能补丁引脚的电平状态,根据电平状态判断是否需要接在补丁包;
S22)、如果电平状态为高,则需要加载补丁包,执行步骤S23),如果电平状态为低,则不需要加载补丁包,执行步骤S26);
S23)、从片外闪存中加载补丁包程序并执行,然后根据格式字段判断是否需要完整性校验,如果不需要,则执行步骤S25),如果需要,则执行步骤S24);
S24)、执行完整性校验,检验通过后,执行步骤S25),如果校验不通过,执行步骤S26);
S25)、将补丁包程序复制到指定位置,并赋值给程序计数器,执行补丁;
S26)、返回到启动代码,继续执行启动代码。
进一步的,步骤S05)中,所述固定包从前到后依次包括可选的补丁包、第一级引导程序、配置信息和固件包。
进一步的,所述完整性校验方式包括对称加密、非对称加密算法、循环冗余校验码、哈希码。
进一步的,从步骤S03)所述静态随机存储器中设置一寄存器用于映射步骤S08)、S09)中小核的入口地址。
进一步的,本方法用于基于大小核架构的固态硬盘主控芯片。
本发明的有益效果:
1、在步骤S02增加了一个引脚,来判断是否加载补丁。此创新点的有益之处在于只读存储器代码都是固化在芯片内部的,不可修改的,通过增加一个补丁的机制,可以为芯片增加一个保险,可以对只读存储器代码进行补丁升级,有效降低了因为只读存储器代码设计不合理,导致需要重新流片的风险。
2、在步骤S03和S04中,采用分段执行的设计,无需要在只读存储器中执行对动态随机存取存储器和外设的初始化,降低了只读存储器代码设计的风险,减小了只读存储器使用的芯片面积,降低了成本。
3、在步骤S05到S07中,采用了关闭电源域的方式去进行低功耗处理。传统的芯片,如果算力需求过剩时,不需要使用某一个处理器时,相较于传统的启动系统,可以直接不打开该处理器的电源域,从而降低芯片静态功耗。
4、在步骤S05中,引导流程中增加了加密,签名验签等校验方式,保证了固件的安全性。
5、在步骤S08和S09中,因为大小核的处理器的指令集不同,无法共用一块只读存储器,传统引导方式中需要为小核单独配置一块只读存储器。两个小核如果无法共用0地址,可能需要给每一个小核配置一块只读存储器。基于步骤S08和S09,小核系统不再需要额外的只读存储器资源,通过重映射的方式,分时复用,只需要使用了一个寄存器资源即可实现引导过程,减小了芯片面积,降低了芯片的成本。
6、在步骤S10到S12中,增加了多核启动的同步的应答机制,尽可能的保证多核同步启动执行。
附图说明
图1为本发明的多核启动流程图的一部分;
图2为本发明的多核启动流程图的另一部分;
图3为步骤S02实施的具体流程图;
图4为步骤S05中涉及的固件包的格式示意图;
图5为步骤S08和S09中小核启动方法示意图;
图6为步骤S10和S12中多核同步方法示意图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步的限定。
实施例1
本实施例公开一种基于大小核架构的多核芯片启动方法,基于的系统是采用大小核系统,大核处理器用于处理主要业务逻辑,当空闲时间,大核处理器进入睡眠状态并且关闭电源域,小核处理器处于巡检状态,当检测到有业务逻辑需要处理时,打开芯片处理业务逻辑的对应模块的电源域,并唤醒大核处理器,执行业务逻辑的处理。这样就实现了处理器集群的低功耗设计,通过睡眠和关闭电源域,有效的降低了静态功耗。
本实施例实现了上述系统的启动方法,并在启动过程中实现了低功耗、安全性、降成本的的创新设计,本实施例以4个大核和2个小核组成的大小核的多核系统为例进行描述,且大小核的指令集可以不相同。包括但不限于4个大核处理器和2个小核处理器,可以使多个大核和多个小核。
如图1、2所示,本方法启动步骤如下:
S01)、系统上电后,只有大核0的电源域上电,大核0启动后,执行固化在芯片内部只读存储器的中的启动代码,对存储在外部闪存中的固件包进行解析。
S02)大核0首先会去判断一个是否使能补丁的引脚的电平状态,如果为高则认为需要加载补丁程序,则会去外部闪存中搜索是否存在补丁,如果存在补丁包,则执行,如果未找到补丁包,则跳过继续执行其余代码;如果为低则认为不需要加载补丁包。
S03)、大核0在固件包中找到第一级引导程序代码,校验引导程序包格式,判断是否存在完整,校验方式有多种(对称加密、非对称加密算法、循环冗余校验码、哈希码等)。校验通过后,并将其加载到静态随机存储器内存中;
S04)、大核0执行第一级引导程序代码,进行时钟、动态随机存储器和一些外围硬件模块的初始化设置;
S05)、第一级引导程序代码遍历剩余固件包,当扫描到完整的一个处理器的固件时,根据固件包中的格式字段,判断是完整性校验的方式(对称加密、非对称加密算法、循环冗余校验码、哈希码等)将该固件加载到固件包中所指定的加载位置,如果该处理器固件标识是大核处理器,则将该处理器的入口地址写入该处理器对应的入口寄存器中,并将该处理器的状态寄存器置位为有效,如果是小核系列的固件标识,这将该入口地址暂时保存;
S06)、重复步骤S05,直到扫描到固件包的结束标识。
S07)、大核0打开已加载完固件的其他大核的处理器的电源域,并执行唤醒指令,唤醒同一个处理器簇内的其他大核处理器。其余大核被唤醒后,统一执行只读存储器的中的启动代码,根据不同的处理器序号,找到各处理器对应入口寄存器地址,检查状态寄存器是否置位有效,如果有效则将该入口寄存器中存储的地址赋值给该处理器的程序计数器中执行。
S08)、大核0设置小核0的起始0地址的重映射到指定的寄存器上,并将步骤S05中记录的小核0的处理器的起始地址写入该寄存器地址,并打开小核0的电源域。
S09)、大核0设置小核1的起始0地址的重映射到步骤S08指定的寄存器上,并将步骤S05中记录的小核1的处理器的起始地址写入该寄存器地址,并打开小核1的电源域。
S10)、除了大核0,其余大小核均启动后,等待大核0置位同步请求寄存器,检测到同步请求寄存器置位后,置位该处理器对应的同步应答寄存器。
S11)、大核0跳转到对应的固件代码,完成一些固件所需模块的初始化后,置位步骤S10中的同步请求寄存器,检测到所有已加载完固件的处理器的同步应答寄存器都被置位后,设置同步完成寄存器。
S12)、其余处理器检测到同步完成寄存器,完成同步启动过程。
如图3所示,步骤S02)具体为:
S21)、通过寄存器读取加载使能补丁引脚的电平状态,根据电平状态判断是否需要接在补丁包;
S22)、如果电平状态为高,则需要加载补丁包,执行步骤S23),如果电平状态为低,则不需要加载补丁包,执行步骤S26);
S23)、从片外闪存中加载补丁包程序并执行,然后根据格式字段判断是否需要完整性校验,如果不需要,则执行步骤S25),如果需要,则执行步骤S24);
S24)、执行完整性校验,检验通过后,执行步骤S25),如果校验不通过,执行步骤S26);
S25)、将补丁包程序复制到指定位置,并赋值给程序计数器,执行补丁;
S26)、返回到启动代码,继续执行启动代码。
如图4所示,步骤S05)中的固定包从前到后依次包括可选的补丁包、第一级引导程序、配置信息和固件包。
本实施例从步骤S03)所述静态随机存储器中设置一寄存器用于映射步骤S08)、S09)中小核的入口地址。如图5所示,两个小核的启动过程为:
S81)、控制RAM映射到小核0的0地址;
S82)、将小核0的入口地址填入该RAM中;
S83)、打开小核0的电源域;
S91)、切换RAM重映射到小核1的0地址;
S92)、将小核1的入口地址填入该RAM中;
S93)、打开小核1的电源域。
如图6所示,本方法设置了多核启动的同步应答机制,实施过程如图6和步骤S10)、S11)、S12)所示,多核启动的同步应答机制尽可能的保证多核同步启动执行。
以上描述的仅是本发明的基本原理和优选实施例,本领域技术人员根据本发明做出的改进和替换,属于本发明的保护范围。
Claims (8)
1.一种基于大小核架构的多核芯片启动方法,多核芯片包括多个大核和多个小核,大核和小核的指令集不同,其特征在于:包括以下步骤:
S01)、系统上电后,只有一个大核的电源域上电,该大核启动后,执行固化在芯片内部只读存储器中的启动代码,对存储在芯片外部闪存中的固件包进行解析;
S03)、上电的大核在固件包中找到第一级引导程序,校验第一级引导程序包格式,判断是否存在完整性校验,校验通过后,将其加载到静态随机存储器内存中;
S04)、上电的大核执行第一级引导程序代码,进行时钟、动态随机存储器和其他外围硬件模块的初始化设置;
S05)、第一级引导程序遍历剩余固件包,当扫描到完整的一个处理器的固件时,根据固件包中的格式字段进行完整性校验,检验通过后,将该固件加载到固件包中所指定的加载位置,如果该处理器固件标识是大核处理器,则将该处理器的入口地址写入该处理器对应的入口寄存器中,并将该处理器的状态寄存器置位为有效,如果是小核系列的固件标识,则将该入口地址暂时保存;
S06)、重复步骤S05),直到扫描到固件包的结束标识;
S07)、上电的大核打开已加载完固件的其他大核的处理器的电源域,并执行唤醒指令,唤醒同一个处理器簇内的其他大核处理器,其余大核被唤醒后,统一执行只读存储器中的启动代码,根据不同的处理器序号,找到各处理器对应入口寄存器地址,检查状态寄存器是否置位有效,如果有效则将该入口寄存器中存储的地址赋值给该处理器的程序计数器中执行;
S08)、上电的大核设置第一个小核的起始0地址重映射到指定的寄存器上,并将步骤S05)中记录的该小核的处理器的起始地址写入该寄存器地址,并打开该小核的电源域;
S09)、上电的大核设置其他小核的起始0地址重映射到步骤S08)指定的寄存器上,并经步骤S05)中记录的该小核的处理器的起始地址写入该寄存器地址,并打开该小核的电源域。
2.根据权利要求1所述的基于大小核架构的多核芯片启动方法,其特征在于:步骤S01)之后判断是否进行补丁升级,具体为:
S02)、上电的大核首先判断是否使能补丁引脚的电平状态,如果为高,则认为需要加载补丁程序,去外部闪存中搜索是否存在补丁包,如果存在补丁包,则执行,如果未找到补丁包,则跳过执行其余代码,如果为低,则认为不需要加载补丁包,继续向下执行。
3.根据权利要求1所述的基于大小核架构的多核芯片启动方法,其特征在于:步骤S09)之后还包括同步启动过程,具体为:
S10)、除了步骤S01)上电的大核,其余大小核均启动后,等待步骤S01)上电的大核置位同步请求寄存器,检测到同步请求寄存器置位后,置位该处理器对应的同步响应寄存器;
S11)、步骤S01)上电的大核跳转到对应的固件代码,完成固件所需模块的初始化后,置位步骤S10)中的同步请求寄存器,检测到所有已加载完固件的处理器的同步响应寄存器都得置位后,设置同步完成寄存器;
S12)、其余处理器检测到同步完成寄存器,完成同步启动过程。
4.根据权利要求2所述的基于大小核架构的多核芯片启动方法,其特征在于:步骤S02)具体为:
S21)、通过寄存器读取加载使能补丁引脚的电平状态,根据电平状态判断是否需要接在补丁包;
S22)、如果电平状态为高,则需要加载补丁包,执行步骤S23),如果电平状态为低,则不需要加载补丁包,执行步骤S26);
S23)、从片外闪存中加载补丁包程序并执行,然后根据格式字段判断是否需要完整性校验,如果不需要,则执行步骤S25),如果需要,则执行步骤S24);
S24)、执行完整性校验,检验通过后,执行步骤S25),如果校验不通过,执行步骤S26);
S25)、将补丁包程序复制到指定位置,并赋值给程序计数器,执行补丁;
S26)、返回到启动代码,继续执行启动代码。
5.根据权利要求1所述的基于大小核架构的多核芯片启动方法,其特征在于:步骤S05)中,所述固定包从前到后依次包括可选的补丁包、第一级引导程序、配置信息和固件包。
6.根据权利要求1所述的基于大小核架构的多核芯片启动方法,其特征在于:所述完整性校验方式包括对称加密、非对称加密算法、循环冗余校验码、哈希码。
7.根据权利要求1所述的基于大小核架构的多核芯片启动方法,其特征在于:从步骤S03)所述静态随机存储器中设置一寄存器用于映射步骤S08)、S09)中小核的入口地址。
8.根据权利要求1所述的基于大小核架构的多核芯片启动方法,其特征在于:本方法用于基于大小核架构的固态硬盘主控芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111617525.6A CN114356445B (zh) | 2021-12-28 | 2021-12-28 | 一种基于大小核架构的多核芯片启动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111617525.6A CN114356445B (zh) | 2021-12-28 | 2021-12-28 | 一种基于大小核架构的多核芯片启动方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114356445A true CN114356445A (zh) | 2022-04-15 |
CN114356445B CN114356445B (zh) | 2023-09-29 |
Family
ID=81104283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111617525.6A Active CN114356445B (zh) | 2021-12-28 | 2021-12-28 | 一种基于大小核架构的多核芯片启动方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114356445B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114661368A (zh) * | 2022-05-19 | 2022-06-24 | 中昊芯英(杭州)科技有限公司 | 一种芯片及其启动方法 |
CN117251216A (zh) * | 2023-09-15 | 2023-12-19 | 上海合芯数字科技有限公司 | 一种服务器固件启动优化方法、系统、服务器及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201609270D0 (en) * | 2011-09-06 | 2016-07-13 | Intel Corp | Power efficient processor architecture |
CN106020424A (zh) * | 2011-09-06 | 2016-10-12 | 英特尔公司 | 有功率效率的处理器体系结构 |
CN108460282A (zh) * | 2017-02-22 | 2018-08-28 | 北京大学 | 一种基于异构多核芯片的计算机安全启动方法 |
CN108874458A (zh) * | 2017-05-10 | 2018-11-23 | 鸿秦(北京)科技有限公司 | 一种多核SoC的固件启动方法以及多核SoC设备 |
CN110795383A (zh) * | 2018-08-01 | 2020-02-14 | Oppo广东移动通信有限公司 | SoC频率控制方法、装置、终端及存储介质 |
CN113132263A (zh) * | 2020-01-15 | 2021-07-16 | 北京小米移动软件有限公司 | 内核处理器调度方法、内核处理器调度装置及存储介质 |
-
2021
- 2021-12-28 CN CN202111617525.6A patent/CN114356445B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201609270D0 (en) * | 2011-09-06 | 2016-07-13 | Intel Corp | Power efficient processor architecture |
CN106020424A (zh) * | 2011-09-06 | 2016-10-12 | 英特尔公司 | 有功率效率的处理器体系结构 |
CN108460282A (zh) * | 2017-02-22 | 2018-08-28 | 北京大学 | 一种基于异构多核芯片的计算机安全启动方法 |
CN108874458A (zh) * | 2017-05-10 | 2018-11-23 | 鸿秦(北京)科技有限公司 | 一种多核SoC的固件启动方法以及多核SoC设备 |
CN110795383A (zh) * | 2018-08-01 | 2020-02-14 | Oppo广东移动通信有限公司 | SoC频率控制方法、装置、终端及存储介质 |
CN113132263A (zh) * | 2020-01-15 | 2021-07-16 | 北京小米移动软件有限公司 | 内核处理器调度方法、内核处理器调度装置及存储介质 |
Non-Patent Citations (1)
Title |
---|
成坚: ""面向穿戴应用的大小核架构低功耗策略研究"", 《哈尔滨工业大学》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114661368A (zh) * | 2022-05-19 | 2022-06-24 | 中昊芯英(杭州)科技有限公司 | 一种芯片及其启动方法 |
CN117251216A (zh) * | 2023-09-15 | 2023-12-19 | 上海合芯数字科技有限公司 | 一种服务器固件启动优化方法、系统、服务器及存储介质 |
CN117251216B (zh) * | 2023-09-15 | 2024-04-05 | 上海合芯数字科技有限公司 | 一种服务器固件启动优化方法、系统、服务器及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN114356445B (zh) | 2023-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5724527A (en) | Fault-tolerant boot strap mechanism for a multiprocessor system | |
US10860332B2 (en) | Multicore framework for use in pre-boot environment of a system-on-chip | |
CN114356445B (zh) | 一种基于大小核架构的多核芯片启动方法 | |
JP3447404B2 (ja) | マルチプロセッサシステム | |
US10747883B2 (en) | Collated multi-image check in system-on-chips | |
CN108182036B (zh) | 一种多芯片系统存储实现装置及方法 | |
US7251744B1 (en) | Memory check architecture and method for a multiprocessor computer system | |
US8959253B2 (en) | Virtualizing a powered down input/output device | |
US20130232330A1 (en) | Method for enabling calibration during start-up of a micro controller unit and integrated circuit therefor | |
US10725845B2 (en) | Methods of operating memory system | |
CN101957762A (zh) | 加速启动装置、具有该装置的计算机系统及其启动方法 | |
CN115576734B (zh) | 一种多核异构日志存储方法和系统 | |
US8117427B2 (en) | Motherboard, storage device and controller thereof, and booting method | |
US20210232405A1 (en) | Circuit and register to prevent executable code access | |
CN113672260A (zh) | 一种处理器cpu初始化方法 | |
US10409513B2 (en) | Configurable low memory modes for reduced power consumption | |
US20010052114A1 (en) | Data processing apparatus | |
US7877533B2 (en) | Bus system, bus slave and bus control method | |
WO2023190324A1 (ja) | メモリ装置及びメモリ装置の電源制御方法 | |
US11204781B2 (en) | Optimizing power, memory and load time of a computing system during image loading based on image segmentation | |
CN114827453B (zh) | 开机装置及方法 | |
JP2006127407A (ja) | 半導体集積回路 | |
CN116594953B (zh) | 一种基于pcie互联的多核异构芯片、启动方法和系统 | |
TW202103000A (zh) | 啟動處理器 | |
CN115309463A (zh) | 一种amp系统引导和配置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |