CN114356409A - 处理基为模6为零点数dft的方法、设备、装置及存储介质 - Google Patents

处理基为模6为零点数dft的方法、设备、装置及存储介质 Download PDF

Info

Publication number
CN114356409A
CN114356409A CN202110130540.1A CN202110130540A CN114356409A CN 114356409 A CN114356409 A CN 114356409A CN 202110130540 A CN202110130540 A CN 202110130540A CN 114356409 A CN114356409 A CN 114356409A
Authority
CN
China
Prior art keywords
fourier transform
discrete fourier
round
coefficient
output data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110130540.1A
Other languages
English (en)
Inventor
顾明飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Semiconductor Chengdu Co Ltd
Original Assignee
Spreadtrum Semiconductor Chengdu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Semiconductor Chengdu Co Ltd filed Critical Spreadtrum Semiconductor Chengdu Co Ltd
Priority to CN202110130540.1A priority Critical patent/CN114356409A/zh
Priority to PCT/CN2022/073623 priority patent/WO2022161331A1/zh
Publication of CN114356409A publication Critical patent/CN114356409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Complex Calculations (AREA)

Abstract

本发明实施例提供一种处理基为模6为零点数离散傅里叶变换的方法、设备、装置及存储介质。该方法包括，基于素因子算法将6倍数点分解，从而获得基于若干个系数的第一分解式和第二分解式；分别将系数n0至nm的可取值个数作为小点数基而进行m+1轮运算，在每轮运算中，进行小点数基离散傅里叶变换而得到计算结果，其中，各系数的取值满足第一分解式；将计算结果作为每轮中的输出数据而存储于存储器的存储地址，其中，存储地址包括存储块号和相对存储地址；基于第二分解式获取离散傅里叶变换的最终输出数据。本发明实施例的技术方案可以极大地降低实现离散傅里叶变换的复杂度，显著地减少对计算和存储资源的消耗。

Description

处理基为模6为零点数DFT的方法、设备、装置及存储介质
技术领域
本发明涉及通信技术领域，尤其涉及一种处理基为模6为零点数离散傅里叶变换(DFT)的方法、设备、装置及存储介质。
背景技术
NR(New Radio)系统为由第三代合作伙伴计划(3rd Generation PartnershipProject，3GPP)主导的第五代移动通信系统(5G)，其中涉及离散傅里叶变换扩频的正交频分复用多址接入(DFT-S-OFDM)的调制技术，这需要采用多个点数的、非2指数次幂的傅里叶变换处理器。
但是，在满足5G的超低时延特性以及资源消耗尽可能少等要求的情形下，非2指数次幂的傅里叶变换处理器比较难以实现。
发明内容
本发明解决的技术问题是非2指数次幂的傅里叶变换处理器比较难以实现等问题。
为解决上述技术问题，本发明实施例提供一种处理基为模6为零点数离散傅里叶变换的方法，包括：
基于素因子算法将6倍数点分解，从而获得如下基于若干个系数的第一分解式和第二分解式：
Figure BDA0002925022020000011
Figure BDA0002925022020000012
其中，m为系数的个数，N为模6为零点数，第一分解式中n为离散傅里叶变换中输入数据的序并且大于或等于0而小于N，ni为序n的系数并且具有相应的取值范围，ai为与ni对应的第一分解参数，第二分解式中k为离散傅里叶变换中输出数据的序并且大于或等于0而小于N，ki为k的系数并且具有相应的取值范围，bi为与ki对应的第二分解参数；
分别将系数n0至nm的可取值个数作为小点数基而进行m+1轮运算，在每轮运算中，进行小点数基离散傅里叶变换而得到计算结果，其中，各系数的取值满足第一分解式；
将计算结果作为每轮中的输出数据而存储于存储器的存储地址，其中，存储地址包括存储块号和相对存储地址，其通过如下公式选择：
Figure BDA0002925022020000021
Figure BDA0002925022020000022
其中，bank_sel为存储块号，bank_addr为相对存储地址，ci和di分别为第一调节参数和第二调节参数；
基于第二分解式获取离散傅里叶变换的最终输出数据。
可选地，上述方法包括，存储器接收并且存储离散傅里叶变换的初始输入数据以及每轮运算中的输出数据，在第一轮运算中获取初始输入数据而进行小点数基离散傅里叶变换，在后续各轮运算中获取前一轮运算的输出数据而作为该轮运算的输入数据以进行小点数基离散傅里叶变换。
可选地，上述方法包括将每轮运算中的输出数据存储于该轮运算中输入数据所存储的存储地址。
可选地，上述方法包括，在每轮运算中，使可取值个数作为小点数基的系数在其取值范围内取值，使其余系数中的部分系数在其范围内取值和/或乒乓取值，并且遍历其余系数中的剩余系数以进行小点数基离散傅里叶变换，从而得到计算结果。
可选地，在存储块号的计算公式中，取值范围为2、3、5的系数所对应的第一调节参数分别为3、2、1。
可选地，相对存储地址的计算公式包括关于n0至nm的多项，其中，第一个取值范围为2的系数所对应的第二调节参数为0，第一个取值范围为3的系数所对应的第二调节参数为0，第一个不为0的第二调节参数为1，其余不为0的第二调节参数为其前面紧邻的、第二调节参数不为0的项中相应系数可取值的个数与相应第二调节参数的乘积。
可选地，基于第二分解式获取离散傅里叶变换的最终输出数据包括，基于第二分解式获取k的系数的取值，基于k的系数的取值获取对应的n的系数的取值，基于n的系数的取值、存储块号的计算公式和相对存储地址的计算公式计算输出数据的存储地址，以及基于存储地址获取最终输出数据。
本发明实施例还提供一种处理离散傅里叶变换的设备，包括存储器和处理模块，存储器适于接收并且存储离散傅里叶变换的初始输入数据以及每轮运算中的输出数据，处理模块适于执行上述处理基为模6为零点数离散傅里叶变换的方法的步骤。
可选地，上述设备包括于网络设备或者用户设备。
可选地，处理模块包括处理单元，其适于执行1个5点或2个3点或3个2点离散傅里叶变换。
本发明实施例还提供一种存储介质，其上存储有计算机指令，计算机指令运行时执行上述处理基为模6为零点数离散傅里叶变换的方法的步骤。
本发明实施例还提供一种处理基为模6为零点数离散傅里叶变换的装置，包括：
分解模块，其适于基于素因子算法将6倍数点分解，从而获得如下基于若干个系数的第一分解式和第二分解式：
Figure BDA0002925022020000031
Figure BDA0002925022020000032
其中，m为系数的个数，N为模6为零点数，第一分解式中n为离散傅里叶变换中输入数据的序并且大于或等于0而小于N，ni为序n的系数并且具有相应的取值范围，ai为与ni对应的第一分解参数，第二分解式中k为离散傅里叶变换中输出数据的序并且大于或等于0而小于N，ki为k的系数并且具有相应的取值范围，bi为与ki对应的第二分解参数；
运算模块，其适于分别将系数n0至nm的可取值个数作为小点数基而进行m+1轮运算，在每轮运算中，进行小点数基离散傅里叶变换而得到计算结果，其中，各系数的取值满足第一分解式；
存储模块，其适于将计算结果作为每轮中的输出数据而存储于存储器的存储地址，其中，存储地址包括通过如下公式确定的存储块号和相对存储地址：
Figure BDA0002925022020000041
Figure BDA0002925022020000042
其中，bank_sel为存储块号，bank_addr为相对存储地址，ci和di分别为第一调节参数和第二调节参数；
获取模块，其适于基于第二分解式获取离散傅里叶变换的最终输出数据。
可选地，存储模块适于接收并且存储离散傅里叶变换的初始输入数据以及每轮运算中的输出数据，在第一轮运算中获取初始输入数据而进行小点数基离散傅里叶变换，在后续各轮运算中获取前一轮运算的输出数据而作为该轮运算的输入数据以进行小点数基离散傅里叶变换。
可选地，存储模块适于将每轮运算中的输出数据存储于该轮运算中输入数据所存储的存储地址。
可选地，运算模块适于在每轮运算中，使可取值个数作为小点数基的系数在其取值范围内取值，使其余系数中的部分系数在其范围内取值和/或乒乓取值，并且遍历其余系数中的剩余系数以进行小点数基离散傅里叶变换，从而得到计算结果。
可选地，获取模块适于：基于第二分解式获取k的系数的取值，基于k的系数的取值获取对应的n的系数的取值，基于n的系数的取值、存储块号的计算公式和相对存储地址的计算公式计算输出数据的存储地址，以及基于存储地址获取最终输出数据。
与现有技术相比，本发明实施例的技术方案具有以下有益效果。
例如，在本发明的实施例中，对于基为模6为零点数离散傅里叶变换，将6倍数点分解，从而获得基于若干个系数的第一分解式和第二分解式，分别将各个系数的可取值个数作为小点数基而进行m+1轮运算，并且将计算结果作为每轮中的输出数据而存储于存储器的存储地址，从而获取离散傅里叶变换的最终输出数据；该技术方案可以极大地降低DFT实现的复杂度，显著地减少对计算和存储资源的消耗，并且有效地满足5G关于超低时延特性的要求。
又例如，在本发明的实施例中，存储器包括多个存储块(bank)，而存储块号通过bank_sel选择；这可以增大运算的并发度，从而显著地减少处理时间，降低运算时延。
又例如，在本发明的实施例中，将每轮运算中的输出数据存储于该轮运算中输入数据所存储的存储地址，使得在离散傅里叶变换的过程中存储器的存储地址被同址使用，从而使得存储地址能够高效地复用。
附图说明
图1为本发明实施例中处理基为模6为零点数离散傅里叶变换的方法的流程图；
图2为本发明实施例中处理离散傅里叶变换的设备的结构示意图；
图3为本发明实施例中处理基为模6为零点数离散傅里叶变换的装置的结构示意图。
具体实施方式
为了使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1示出了本发明实施例一种处理基为模6为零点数离散傅里叶变换的方法100的流程图。
离散傅里叶变换可以通过如下公式表示：
Figure BDA0002925022020000051
其中，N为点数，n和k均在0至N-1之间取值，x(n)为离散傅里叶变换的输入数据，X(k)为离散傅里叶变换的输出数据。
在本发明的实施例中，N为模6为零点数。
具体而言，5G NR标准的DFT-S-OFDM技术中离散傅里叶变换的点数具有多种，其中的一部分为模6为0的点数(即6的倍数)，有14种，包括：6、18、30、54、90、150、162、270、450、486、750、810、1350、1458。
方法100包括步骤110、120、130和140。
在步骤110的执行中，可以基于素因子算法将6倍数点分解。
具体而言，根据素因子算法(PFA)，N可以被分解为互素的二个数，即N＝N1N2，其中，N1和N2互素；并且，n、k可以通过如下公式表示：
Figure BDA0002925022020000061
Figure BDA0002925022020000062
Figure BDA0002925022020000063
N1和N2中的至少一者仍可以继续分解，直至分解的因子仅包括5、3、2。此时，N被分解，从而获得基于若干个系数的第一分解式和第二分解式，分别通过如下公式(4)和(5)表示：
Figure BDA0002925022020000064
Figure BDA0002925022020000065
其中，m为系数的个数，N为模6为零点数，n为离散傅里叶变换中输入数据的序并且大于或等于0而小于N，ni为序n的系数并且具有相应的取值范围，ai为与ni对应的第一分解参数，k为离散傅里叶变换中输出数据的序并且大于或等于0而小于N，ki为k的系数并且具有相应的取值范围，bi为与ki对应的第二分解参数。
系数n0到nm分别为所分解的各因子的索引，系数n0到nm的取值范围分别与对应因子的数值相关，例如，系数ni对应的因子为I，则ni的取值范围为0至I-1。
在本发明的实施例中，可以按照因子5、3、2的先后顺序进行分解，以使得分解的步骤简化而有效。
在步骤120的执行中，可以分别将系数n0至nm的可取值个数作为小点数基而进行m+1轮运算；在每轮运算中，进行小点数基离散傅里叶变换而得到计算结果，其中，各系数的取值满足第一分解式。
在每轮运算中，可以使可取值个数作为小点数基的系数在其取值范围内取值，使其余系数中的部分系数在其范围内取值和/或乒乓取值。
小点数基离散傅里叶变换包括如下三种情形。
在情形一下，于第ni轮运算中，ni在其取值范围(0至P-1)内取值，除ni之外的其余系数中，可以取出系数nq(其取值范围为0至Q-1)的值，从而实现一次做Q个基为P的小点数离散傅里叶变换。
在情形二下，于第ni轮运算中，ni在其取值范围(0至P-1)内取值，除ni之外的其余系数中，可以通过乒乓方式取系数nr的值，从而实现一次做2个基为P的小点数离散傅里叶变换。
在情形三下，于第ni轮运算中，ni在其取值范围(0至P-1)内取值，除ni之外的其余系数中，可以取出系数ns(其取值范围为0至S-1)的值、并且通过乒乓方式取系数nt的值，从而实现一次做2S个基为P的小点数离散傅里叶变换。
接着，遍历其余系数中的剩余系数以进行小点数基离散傅里叶变换，从而得到计算结果。
在具体实施中，对其余系数中的剩余系数，可以通过嵌套循环(例如基于for语句的嵌套循环)覆盖剩余系数中各个系数取值的所有组合方式。
可以通过处理模块进行小点数基离散傅里叶变换。
在具体实施中，处理模块可以包括执行1个5点或2个3点或3个2点离散傅里叶变换的处理单元。
通过该处理单元的设置，使得小点数基离散傅里叶变换的处理过程有序并且简化。
在步骤130的执行中，可以将计算结果作为每轮中的输出数据而存储于存储器的存储地址。
存储器接收和存储离散傅里叶变换的初始输入数据x(n)；每轮运算中的输出数据也回传到存储器进行存储，并且作为下一轮运算的输入数据。
可以将每轮运算中的输出数据存储于该轮运算中输入数据所存储的存储，以进行同址回写，在一轮运算结束后，N个数据都完成了更新，从而使得存储地址能够高效地复用。
在第一轮运算中从存储器获取初始输入数据x(n)而进行小点数基离散傅里叶变换；在后续各轮运算中获取前一轮运算的输出数据以作为该轮运算的输入数据，从而进行小点数基离散傅里叶变换。
存储器可以包括一个、二个或多个，例如，设置二个或者多个存储器以用于乒乓取值。
每个存储器可以包括多个存储块，例如，6个存储块；这可以增大运算的并发度，从而显著地减少处理时间，降低运算时延。
可以将计算结果作为每轮中的输出数据而存储于存储器的存储地址，其中，存储地址包括存储块号和相对存储地址，可以通过如下公式选择：
Figure BDA0002925022020000081
Figure BDA0002925022020000082
其中，bank_sel为存储块号，bank_addr为相对存储地址，ci和di分别为第一调节参数和第二调节参数。
可以基于设置规则确定第一调节参数和第二调节参数。
在一些实施例中，公式(6)中取值范围为2、3、5的系数所对应的第一调节参数分别为3、2、1；公式(7)中关于系数n0至nm的多项可以按照n0、n1、……、nm的顺序从前向后排列，其中，第一个取值范围为2的系数所对应的第二调节参数为0，第一个取值范围为3的系数所对应的第二调节参数为0，第一个不为0的第二调节参数为1，其余不为0的第二调节参数为其前面紧邻的、第二调节参数不为0的项中相应系数可取值的个数与相应第二调节参数的乘积。
通过设置第一调节参数和第二调节参数，可以使得数据能够分散存储于存储器中，避免了数据存储时的地址冲突。
在步骤140的执行中，可以基于第二分解式获取离散傅里叶变换的最终输出数据X(k)。
具体而言，k可以在0至N-1之间取值，基于k的各个取值，根据第二分解式(即公式(5))获取k的系数的取值。
在离散傅里叶变换中，由于k的系数与n的系数具有对应关系，因此，基于k的系数的取值可以获取对应的n的系数的取值。
基于n的系数的取值、存储块号的计算公式(即公式(6))和相对存储地址的计算公式(即公式(7))计算输出数据的存储地址，以及基于存储地址获取最终输出数据X(k)。
以下描述基为1350离散傅里叶变换的运算过程。
可以基于素因子算法将1350按照5、3、2的先后顺序进行分解，即，1350＝5*5*3*3*3*2；系数n0到n5分别为因子5、5、3、3、3、2的索引，对应的取值范围分别为0至4、0至4、0至2、0至2、0至2、0至1。
序n和k可以通过如下公式表示：
n＝(270n0+54n1+450n2+150n3+50n4+675n5)mod1350 (8)
k＝(1026k0+1080k1+1000k2+300k3+900k4+675k5)mod1350 (9)
其中，n0的取值范围为0至4，n1的取值范围为0至4，n2的取值范围为0至2，n3的取值范围为0至2，n4的取值范围为0至2，n5的取值范围为0至1；k0的取值范围为0至4，k1的取值范围为0至4，k2的取值范围为0至2，k3的取值范围为0至2，k4的取值范围为0至2，k5的取值范围为0至1。
可以设置6个存储块以进行并发运算。
如前文所述，可以通过设置规则确定存储块号的计算公式和相对存储地址的计算公式中的第一调节参数和第二调节参数；基为1350时，离散傅里叶变换中存储块号和相对存储地址可以通过如下公式选择：
bank_sel＝(3n5+2n4+2n3+2n2+n1+n0)mod6 (10)
bank_addr＝0n5+75n4+25n3+0n2+5n1+n0 (11)
需要经过6轮(依次从n0轮到n5轮)以完成基为1350离散傅里叶变换的运算。
在n0轮，取n0的5个值0到4，从而实现一次进行1个基为5离散傅里叶变换的并行运算。
具体而言，通过如下方式对n5、n4、n3、n2、n1的5个值进行遍历选取：
Figure BDA0002925022020000101
在如上{}处，基于n0而取出5个值进行基为5离散傅里叶变换，共进行1350/5＝270次运算，每次运算包括1个基为5离散傅里叶变换。
将各系数(n0至n5)每次选取的值代入公式(10)和(11)而获得存储地址(包括存储块号和相对存储地址)，并且将该次运算的输出数据存储于该存储地址。
n1轮与n0轮的处理过程类似。
在n2轮，取n2的3个值0到2，取n5的值为(0)和(1)并且进行乒乓取值，从而实现一次进行2个基为3离散傅里叶变换的并行运算。
具体而言，通过如下方式对n4、n3、n1、n0的4个值进行遍历选取：
Figure BDA0002925022020000102
在如上{}处，基于n1和n5而取出2组3个值进行基为3离散傅里叶变换，共进行1350/6＝225次、每次2组基为3离散傅里叶变换。
将各系数(n0至n5)每次选取的值代入公式(10)和(11)而获得存储地址(包括存储块号和相对存储地址)，并且将该次运算的输出数据存储于该存储地址。
n3、n4轮与n2轮的处理过程类似。
在n5轮，取n5的2个值0到1，取n2的值为(0)、(1)和(2)并且进行乒乓取值，从而实现一次进行3个基为2离散傅里叶变换的并行运算。
具体而言，通过如下方式对n4、n3、,n1、n0的4个值进行遍历选取：
Figure BDA0002925022020000111
在如上{}处，基于n5和n2而取出3组2个值进行基为2离散傅里叶变换，共进行1350/6＝225次、每次3组基为2离散傅里叶变换。
将各系数(n0至n5)每次选取的值代入公式(10)和(11)而获得存储地址(包括存储块号和相对存储地址)，并且将该次运算的输出数据存储于该存储地址。
完成以上6轮运算后，可以基于第二分解式(即公式(9))获取基为1350离散傅里叶变换的最终输出数据。
上文描述基为1350离散傅里叶变换的运算过程，应理解，基为其他模6为零点数离散傅里叶变换具有类似的运算过程。
如前文所述，可以通过设置规则确定存储块号的计算公式和相对存储地址的计算公式中的第一调节参数和第二调节参数；基为其他模6为零点数时，离散傅里叶变换中存储块号和相对存储地址可以通过如下公式选择。
1458点：
bank_sel＝(3n6+2n5+2n4+2n3+2n2+2n1+2n0)mod 6,
bank_addr＝0n6+81n5+27n4+9n3+3n2+n1+0n0；
810点：
bank_sel＝(3n5+2n4+2n3+2n2+2n1+n0)mod 6,
bank_addr＝0n5+45n4+15n3+5n2+0n1+n0；
750点：
bank_sel＝(3n4+2n3+n2+n1+n0)mod 6,
bank_addr＝0n4+0n3+25n2+5n1+n0；
486点：
bank_sel＝(3n5+2n4+2n3+2n2+2n1+2n0)mod 6,
bank_addr＝0n5+27n4+9n3+3n2+n1+0n0；
450点：
bank_sel＝(3n4+2n3+2n2+n1+n0)mod 6,
bank_addr＝0n4+25n3+0n2+5n1+n0；
270点：
bank_sel＝(3n4+2n3+2n2+2n1+n0)mod 6,
bank_addr＝0n4+15n3+5n2+0n1+n0；
162点：
bank_sel＝(3n4+2n3+2n2+2n1+2n0)mod 6,
bank_addr＝0n4+9n3+3n2+n1+0n0；
150点：
bank_sel＝(3n3+2n2+n1+n0)mod 6,
bank_addr＝0n3+0n2+5n1+n0；
90点：
bank_sel＝(3n3+2n2+2n1+n0)mod 6,
bank_addr＝0n3+5n2+0n1+n0；
54点：
bank_sel＝(3n3+2n2+2n1+2n0)mod 6,
bank_addr＝0n3+3n2+1n1+0n0；
30点：
bank_sel＝(3n2+2n1+n0)mod 6,
bank_addr＝0n2+0n1+n0；
18点：
bank_sel＝(3n2+2n1+2n0)mod 6,
bank_addr＝0n2+n1+0n0；
6点：
bank_sel＝(2n1+3n0)mod 6,
bank_addr＝0n1+0n0。
本发明实施例还提供一种处理离散傅里叶变换的设备。
在一些实施例中，处理离散傅里叶变换的设备为5G系统中的调制器，其使用DFT-S-OFDM调制技术，将时域信号转换到频域进行扩展，然后再经过快速傅里叶逆变换(IFFT)变换来发送信号。
在具体实施中，处理离散傅里叶变换的设备可以包括于网络设备或者用户设备(User Equipment，UE)内，而属于其中的一个部件。
在图2所示的实施例中，处理离散傅里叶变换的设备200包括存储器和处理模块220。
存储器可以包括一个、二个或多个。例如，包括一个存储器210，其用于接收并且存储离散傅里叶变换的初始输入数据和每轮运算中的输出数据、并且向处理模块220输出数据；还可以包括另一个存储器215，其与存储器210一起用于乒乓取值。
每个存储器可以包括多个存储块，例如，6个存储块；这可以增大运算的并发度，从而显著地减少处理时间，降低运算时延。
处理模块220接收存储器输出的数据，进行小点数基离散傅里叶变换，并且可以执行上述处理基为模6为零点数离散傅里叶变换方法的步骤。
在具体实施中，处理模块220可以包括处理单元而进行小点数基离散傅里叶变换，其中，处理单元可以执行1个5点或2个3点或3个2点离散傅里叶变换。
通过该处理单元的设置，使得小点数基离散傅里叶变换的处理过程有序并且简化。
在具体实施中，处理离散傅里叶变换的设备内各元件及其关系都可以参考上述关于处理基为模6为零点数离散傅里叶变换方法的描述，此处不再赘述。
本发明实施例还提供一种存储介质，其上存储有计算机指令，该计算机指令运行时执行上述处理基为模6为零点数离散傅里叶变换方法的步骤。
本发明实施例还提供一种处理基为模6为零点数离散傅里叶变换的装置。
在图3所示的实施例中，处理基为模6为零点数离散傅里叶变换的装置300包括分解模块310、运算模块320、存储模块330和获取模块340。
分解模块310可以基于素因子算法将6倍数点分解，从而获得如下基于若干个系数的第一分解式和第二分解式：
Figure BDA0002925022020000141
Figure BDA0002925022020000142
其中，m为系数的个数，N为模6为零点数，第一分解式中n为离散傅里叶变换中输入数据的序并且大于或等于0而小于N，ni为序n的系数并且具有相应的取值范围，ai为与ni对应的第一分解参数，第二分解式中k为离散傅里叶变换中输出数据的序并且大于或等于0而小于N，ki为k的系数并且具有相应的取值范围，bi为与ki对应的第二分解参数。
运算模块320可以分别将系数n0至nm的可取值个数作为小点数基而进行m+1轮运算，在每轮运算中，进行小点数基离散傅里叶变换而得到计算结果，其中，各系数的取值满足第一分解式。
存储模块330可以将计算结果作为每轮中的输出数据而存储于存储器的存储地址，其中，存储地址包括通过如下公式确定的存储块号和相对存储地址：
Figure BDA0002925022020000151
Figure BDA0002925022020000152
其中，bank_sel为存储块号，bank_addr为相对存储地址，ci和di分别为第一调节参数和第二调节参数。
获取模块340可以基于第二分解式获取离散傅里叶变换的最终输出数据。
在具体实施中，存储模块330可以接收并且存储离散傅里叶变换的初始输入数据以及每轮运算中的输出数据，在第一轮运算中获取初始输入数据而进行小点数基离散傅里叶变换，在后续各轮运算中获取前一轮运算的输出数据而作为该轮运算的输入数据以进行小点数基离散傅里叶变换。
在具体实施中，存储模块330可以将每轮运算中的输出数据存储于该轮运算中输入数据所存储的存储地址。
在具体实施中，运算模块320可以在每轮运算中，使可取值个数作为小点数基的系数在其取值范围内取值，使其余系数中的部分系数在其范围内取值和/或乒乓取值，并且遍历其余系数中的剩余系数以进行小点数基离散傅里叶变换，从而得到计算结果。
在具体实施中，获取模块340可以基于第二分解式获取k的系数的取值，基于k的系数的取值获取对应的n的系数的取值，基于n的系数的取值、存储块号的计算公式和相对存储地址的计算公式计算输出数据的存储地址，以及基于存储地址获取最终输出数据。
在具体实施中，处理基为模6为零点数离散傅里叶变换的装置内的各模块及其关系都可以参考上述关于处理基为模6为零点数离散傅里叶变换方法的描述，此处不再赘述。
在本发明的实施例中，各技术方案可以应用于3G、4G、5G系统以及未来演进的共用陆地移动通信网络(Public Land Mobile Network，PLMN)等系统，其中，5G系统包括两种组网，即非独立组网(Non-Standalone，NSA)和独立组网(Standalone，SA)。
在本发明的实施例中，UE可以为接入终端、用户单元、用户站、移动站、移动台(Mobile Station，建成MS)、远方站、远程终端、移动设备、用户终端、终端设备(TerminalEquipment)、无线通信设备或者用户代理；UE还可以为蜂窝电话、无绳电话、会话启动协议(Session Initiation Protocol，IP)电话、无线本地环路(Wireless Local Loop，WLL)站、个人数字处理(Personal Digital Assistant，PDA)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备、车载设备、可穿戴设备，未来5G网络中的UE或者未来演进的PLMN中的UE等。
在本发明的实施例中，网络设备可以是一种部署在无线接入网(Radio AccessNetwork，RAN)用以提供无线通信功能的装置，包括但不限于3G、4G、5G系统以及未来演进的PLMN系统中提供基站功能的设备，例如在3G网络中提供基站功能的设备包括节点B(NodeB)、在4G网络中提供基站功能的设备包括演进的节点B(evolved NodeB，eNB)、在无线局域网络(Wireless Local Area Networks，WLAN)中提供基站功能的设备(即接入点，Access Point，AP)、5G NR中的提供基站功能的设备gNB、以及继续演进的节点B(ng-eNB)等。
在本发明的实施例中，处理器可以为中央处理单元(Central Processing Unit，CPU)，该处理器还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field Programmable Gate Array，FPGA)、其他可编程逻辑器件、分立门或晶体管逻辑器件、或者分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
在本发明的实施例中，存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-OnlyMemory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SynchronousDRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data Rate SDRAM，DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(Direct RambusRAM，DR RAM)。
在本发明的实施例中，存储介质包括U盘、移动硬盘、ROM、RAM、非挥发性存储器(Non-volatile)、非瞬态(Non-transitory)存储器、磁碟或者光盘等各种可以存储程序代码的介质。
关于上述实施例中描述的各个装置、产品包含的各个模块/单元，其可以是软件模块/单元，也可以是硬件模块/单元，或者也可以部分是软件模块/单元，部分是硬件模块/单元。例如，对于应用于或集成于芯片的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于芯片模组的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于芯片模组的同一组件(例如芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片模组内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于终端的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于终端内同一组件(例如，芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于终端内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种处理基为模6为零点数离散傅里叶变换的方法，其特征在于，包括：
基于素因子算法将所述6倍数点分解，从而获得如下基于若干个系数的第一分解式和第二分解式：
Figure FDA0002925022010000011
Figure FDA0002925022010000012
其中，m为所述系数的个数，N为所述模6为零点数，所述第一分解式中n为所述离散傅里叶变换中输入数据的序并且大于或等于0而小于N，ni为序n的系数并且具有相应的取值范围，ai为与ni对应的第一分解参数，所述第二分解式中k为所述离散傅里叶变换中输出数据的序并且大于或等于0而小于N，ki为k的系数并且具有相应的取值范围，bi为与ki对应的第二分解参数；
分别将系数n0至nm的可取值个数作为小点数基而进行m+1轮运算，在每轮运算中，进行小点数基离散傅里叶变换而得到计算结果，其中，各系数的取值满足所述第一分解式；
将所述计算结果作为每轮中的输出数据而存储于存储器的存储地址，其中，所述存储地址包括存储块号和相对存储地址，其通过如下公式选择：
Figure FDA0002925022010000013
Figure FDA0002925022010000014
其中，bank_sel为所述存储块号，bank_addr为所述相对存储地址，ci和di分别为第一调节参数和第二调节参数；
基于所述第二分解式获取所述离散傅里叶变换的最终输出数据。
2.根据权利要求1所述的方法，其特征在于，包括：所述存储器接收并且存储所述离散傅里叶变换的初始输入数据以及每轮运算中的输出数据，在第一轮运算中获取所述初始输入数据而进行所述小点数基离散傅里叶变换，在后续各轮运算中获取前一轮运算的输出数据而作为该轮运算的输入数据以进行所述小点数基离散傅里叶变换。
3.根据权利要求1所述的方法，其特征在于，包括：将每轮运算中的输出数据存储于该轮运算中输入数据所存储的存储地址。
4.根据权利要求1所述的方法，其特征在于，包括：在每轮运算中，使可取值个数作为小点数基的系数在其取值范围内取值，使其余系数中的部分系数在其范围内取值和/或乒乓取值，并且遍历其余系数中的剩余系数以进行小点数基离散傅里叶变换，从而得到计算结果。
5.根据权利要求1所述的方法，其特征在于，在所述存储块号的计算公式中，取值范围为2、3、5的系数所对应的第一调节参数分别为3、2、1。
6.根据权利要求5所述的方法，其特征在于，所述相对存储地址的计算公式包括关于n0至nm的多项，其中，第一个取值范围为2的系数所对应的第二调节参数为0，第一个取值范围为3的系数所对应的第二调节参数为0，第一个不为0的第二调节参数为1，其余不为0的第二调节参数为其前面紧邻的、第二调节参数不为0的项中相应系数可取值的个数与相应第二调节参数的乘积。
7.根据权利要求1所述的方法，其特征在于，基于所述第二分解式获取所述离散傅里叶变换的最终输出数据包括：基于所述第二分解式获取k的系数的取值，基于k的系数的取值获取对应的n的系数的取值，基于n的系数的取值、所述存储块号的计算公式和所述相对存储地址的计算公式计算所述输出数据的存储地址，以及基于所述存储地址获取所述最终输出数据。
8.一种处理离散傅里叶变换的设备，包括存储器和处理模块，其特征在于，所述存储器适于接收并且存储所述离散傅里叶变换的初始输入数据以及每轮运算中的输出数据，所述处理模块适于执行权利要求1至7中任一项所述方法的步骤。
9.根据权利要求8所述的设备，其特征在于，所述设备包括于网络设备或者用户设备。
10.根据权利要求8所述的设备，其特征在于，所述处理模块包括处理单元，其适于执行1个5点或2个3点或3个2点离散傅里叶变换。
11.一种存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1至7中任一项所述方法的步骤。
12.一种处理基为模6为零点数离散傅里叶变换的装置，其特征在于，包括：
分解模块，其适于基于素因子算法将所述6倍数点分解，从而获得如下基于若干个系数的第一分解式和第二分解式：
Figure FDA0002925022010000031
Figure FDA0002925022010000032
其中，m为所述系数的个数，N为所述模6为零点数，所述第一分解式中n为所述离散傅里叶变换中输入数据的序并且大于或等于0而小于N，ni为序n的系数并且具有相应的取值范围，ai为与ni对应的第一分解参数，所述第二分解式中k为所述离散傅里叶变换中输出数据的序并且大于或等于0而小于N，ki为k的系数并且具有相应的取值范围，bi为与ki对应的第二分解参数；
运算模块，其适于分别将系数n0至nm的可取值个数作为小点数基而进行m+1轮运算，在每轮运算中，进行小点数基离散傅里叶变换而得到计算结果，其中，各系数的取值满足所述第一分解式；
存储模块，其适于将所述计算结果作为每轮中的输出数据而存储于存储器的存储地址，其中，所述存储地址包括通过如下公式确定的存储块号和相对存储地址：
Figure FDA0002925022010000041
Figure FDA0002925022010000042
其中，bank_sel为所述存储块号，bank_addr为所述相对存储地址，ci和di分别为第一调节参数和第二调节参数；
获取模块，其适于基于所述第二分解式获取所述离散傅里叶变换的最终输出数据。
13.根据权利要求12所述的装置，其特征在于，所述存储模块适于接收并且存储所述离散傅里叶变换的初始输入数据以及每轮运算中的输出数据，在第一轮运算中获取所述初始输入数据而进行所述小点数基离散傅里叶变换，在后续各轮运算中获取前一轮运算的输出数据而作为该轮运算的输入数据以进行所述小点数基离散傅里叶变换。
14.根据权利要求12所述的装置，其特征在于，所述存储模块适于将每轮运算中的输出数据存储于该轮运算中输入数据所存储的存储地址。
15.根据权利要求12所述的装置，其特征在于，所述运算模块适于在每轮运算中，使可取值个数作为小点数基的系数在其取值范围内取值，使其余系数中的部分系数在其范围内取值和/或乒乓取值，并且遍历其余系数中的剩余系数以进行小点数基离散傅里叶变换，从而得到计算结果。
16.根据权利要求12所述的装置，其特征在于，所述获取模块适于：基于所述第二分解式获取k的系数的取值，基于k的系数的取值获取对应的n的系数的取值，基于n的系数的取值、所述存储块号的计算公式和所述相对存储地址的计算公式计算所述输出数据的存储地址，以及基于所述存储地址获取所述最终输出数据。
CN202110130540.1A 2021-01-29 2021-01-29 处理基为模6为零点数dft的方法、设备、装置及存储介质 Pending CN114356409A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110130540.1A CN114356409A (zh) 2021-01-29 2021-01-29 处理基为模6为零点数dft的方法、设备、装置及存储介质
PCT/CN2022/073623 WO2022161331A1 (zh) 2021-01-29 2022-01-25 处理基为模6为零点数dft的方法、设备、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110130540.1A CN114356409A (zh) 2021-01-29 2021-01-29 处理基为模6为零点数dft的方法、设备、装置及存储介质

Publications (1)

Publication Number Publication Date
CN114356409A true CN114356409A (zh) 2022-04-15

Family

ID=81095599

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110130540.1A Pending CN114356409A (zh) 2021-01-29 2021-01-29 处理基为模6为零点数dft的方法、设备、装置及存储介质

Country Status (2)

Country Link
CN (1) CN114356409A (zh)
WO (1) WO2022161331A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112822139A (zh) * 2021-02-04 2021-05-18 展讯半导体(成都)有限公司 数据输入、数据转换方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630308B (zh) * 2008-07-16 2013-04-17 财团法人交大思源基金会 以内存为基础的任意点数快速傅立叶转换器的设计与寻址方法
CN103838703B (zh) * 2012-11-26 2017-11-24 上海贝尔股份有限公司 用于基于大点数傅里叶变换实现信号处理的方法和设备
CN103020015A (zh) * 2012-11-30 2013-04-03 桂林卡尔曼通信技术有限公司 点数为非2次幂的离散傅里叶变换快速计算的实现方法
CN106201998B (zh) * 2016-07-18 2018-06-29 晶晨半导体(上海)股份有限公司 非基2点多数据模式fft的实现方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112822139A (zh) * 2021-02-04 2021-05-18 展讯半导体(成都)有限公司 数据输入、数据转换方法及装置

Also Published As

Publication number Publication date
WO2022161331A1 (zh) 2022-08-04

Similar Documents

Publication Publication Date Title
JP7025456B2 (ja) Ｐｏｌａｒ符号符号化方法および装置
WO2022161330A1 (zh) 数据存储方法及装置、存储介质、用户设备、网络侧设备
WO2022161331A1 (zh) 处理基为模6为零点数dft的方法、设备、装置及存储介质
CN101605397A (zh) 上行随机接入中zc根序列的频域序列生成方法及装置
WO2022121646A1 (zh) 信号生成方法、装置、存储介质、芯片及相关设备
US11165534B2 (en) Polar code encoding method and apparatus
CN112822139B (zh) 数据输入、数据转换方法及装置
RU2577588C1 (ru) Способ и устройство для формирования кода скремблирования
CN103312655B (zh) 一种多载波相位优化方法及装置
WO2022161332A1 (zh) 处理基为12倍数点dft的方法、设备、装置及存储介质
CN104393947B (zh) 频域zc序列的实现方法及装置
WO2015058539A1 (zh) 主同步信号在时域实现的方法、装置及计算机存储介质
CN104506271A (zh) 一种zc序列的产生方法和装置
WO2021109108A1 (zh) 通信方法和装置
WO2022127476A1 (zh) 谐波消除方法及装置、存储介质、终端
CN111356151A (zh) 一种数据处理方法及装置、计算机可读存储介质
CN111740935B (zh) 一种5gnr系统中zc序列dft运算的方法
AU2017439937A1 (en) Wireless communication method and device
CN109120390A (zh) SS block的接收方法、发送方法、相关设备和系统
Uezu et al. Correspondence between phase oscillator network and classical XY model with the same infinite-range interaction in statics
CN110062401A (zh) 一种基于单调优化法的ofdma系统子载波及功率分配方法、装置及计算机存储介质
WO2022160252A1 (zh) 信息传输的方法与装置
CN111865487B (zh) 一种编码方法及通信设备
CN110881222B (zh) 自组网系统的数据传输方法及装置、存储介质、终端
JP5515910B2 (ja) 系列生成装置、無線通信装置、系列生成方法および系列生成プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination