CN114341769A - 基于功率管理集成电路的系统管理总线隔离 - Google Patents

Abstract

描述用于提供系统管理总线(SMB)隔离的功率管理集成电路(PMIC)，以及包含此PMIC的存储器子系统和操作此类装置的方法。在一个实施例中，PMIC包括电压供应输入、功率管理电路系统，和SMB的元件。所述SMB元件可包含SMB输入、耦合到所述SMB输入的SMB热插拔控制器、一或多个SMB，以及一或多个SMB输出。当与存储器子系统集成时，一个SMB输出可连接到存储器控制器且另一SMB输出可连接到微控制器。在不同功率状态(例如，正常或低功率状态)期间，可隔离某些输出以便使用所述PMIC在所述存储器子系统的所述不同功率状态期间管理所述SMB上的通信。

Description

基于功率管理集成电路的系统管理总线隔离

优先权申请

本申请案要求于2019年7月29日提交的第16/524,852号美国申请案的优先权，所述美国申请案以全文引用的方式并入本文中。

技术领域

本公开的实施例大体上涉及存储器子系统，并且更具体地，涉及具有用于固态驱动器(solid-state drive，SSD)的系统管理总线(system management bus，SMB)隔离的功率管理集成电路(power management integrated circuit，PMIC)以及包含此PMIC的存储器子系统。

背景技术

存储器子系统可以是存储系统，例如SSD，并且可包含存储数据的一或多个存储器组件。存储器组件可以例如是非易失性存储器组件和易失性存储器组件。一般来说，主机系统可以利用存储器子系统以在存储器组件处存储数据且从存储器组件检索数据。

附图说明

根据下文提供的具体实施方式和本公开的各种实施例的附图将更加充分地理解本公开。然而，图式不应视为将本公开限制于具体实施例，而是仅用于解释和理解。

图1说明根据各种实施例的包含存储器子系统的实例计算环境。

图2是根据各种实施例的具有经布置以与主机交互的存储器控制器和微控制器的实例存储器子系统的框图。

图3是根据各种实施例的可用于存储器子系统中的实例PMIC。

图4是根据各种实施例的操作具有自动SMB隔离的PMIC的实例方法的特征的流程图。

图5是其中本公开的实施例可操作的实例计算机系统的框图。

具体实施方式

本公开的方面是针对以具有SMB隔离的PMIC管理存储器子系统。存储器子系统在下文还称为“存储器装置”。存储器子系统的实例为存储系统，例如SSD。在一些实施例中，存储器子系统是混合式存储器/存储子系统。一般来说，主机系统可以利用包含一或多个存储器组件的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。

在数据中心和企业类SSD中，主机系统可通过SMB连接存取SSD以监视和检索重要产品数据(VPD)，其表示SSD的健康度。用于存取VPD的机制可取决于一些系统中的SSD的功率状态。在一些SSD中，在正常操作期间，经由SMB从存储器控制器存取VPD，但存储器控制器在较低功率状态期间掉电。在此系统中，当在存储器控制器掉电的情况下驱动器处于低功率状态时可使用单独的微控制器来响应针对VPD数据的主机请求。在先前系统中，SMB进入存储器子系统且是并行地针对微控制器和存储器控制器，其中到存储器控制器的路径经安置通过单独SMB隔离装置，使得当在低功率模式中时此隔离装置使SMB从存储器控制器断开。在此系统中，仅微控制器能够在低功率模式期间服务于来自主机的针对VPD数据的请求。

本文描述的实施例在具有SMB布线的PMIC中集成功率管理电路系统。在一个实施例中，PMIC介接到主机总线且PMIC缓冲到两个SMB总线输出的SMB信号。一个输出是到微控制器且另一个输出是到存储器控制器。因为SMB缓冲电路系统在具有控制存储器子系统的功率状态的功率管理电路系统的PMIC中，包含存储器控制器，所以PMIC可自动确定掉电或低功率情形且自动隔离存储器控制器SMB。类似地，在正常功率操作期间，可隔离微控制器SMB。此架构通过将板级组件集成到具有功率管理电路系统的集成电路中而对存储器装置提供优于先前系统的多个益处和改进。对存储器装置的这些益处和改进包含允许控制主机与SSD之间的SMB接口的更大灵活性，以及SMB组件的更低功率使用和更小的大小。

图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如存储器组件112A到112N。存储器组件112A到112N可为易失性存储器组件、非易失性存储器组件或这类组件的组合。在一些实施例中，存储器子系统110是存储系统。存储系统的实例是SSD。在一些实施例中，存储器子系统110是混合式存储器/存储装置子系统。一般来说，计算环境100可包含使用存储器子系统110的主机系统120。举例来说，主机系统120可将数据写入到存储器子系统110以及从存储器子系统110读取数据。

主机系统120可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置或包含存储器和处理装置的此类计算装置。主机系统120可包含或耦合到存储器子系统110使得主机系统120可从存储器子系统110读取数据或将数据写入到存储器子系统110。主机系统120可经由物理主机接口耦合到存储器子系统110。如本文所使用，“耦合到”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等的连接。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行连接的SCSI(SAS)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可另外利用非易失性存储器(NVM)高速(NVMe)接口存取存储器组件112A到112N。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。

存储器组件112A到112N可以包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。非易失性存储器组件的实例包含NAND类型的快闪存储器。存储器组件112A到112N中的每一个可包含存储器单元的一或多个阵列，所述存储器单元例如单电平单元(SLC)或多电平单元(MLC)(例如，三电平单元(TLC)或四电平单元(QLC))。在一些实施例中，特定存储器组件可以包含存储器单元的SLC部分和MLC部分两者。存储器单元中的每一个可存储由主机系统120使用的一或多个数据位(例如，数据块)。虽然描述了例如NAND类型闪存存储器等非易失性存储器组件，但存储器组件112A到112N可基于任何其它类型的存储器，例如易失性存储器。在一些实施例中，存储器组件112A到112N可为但不限于RAM、ROM、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)，及非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于快闪的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。此外，存储器组件112A到112N的存储器单元可以分组为存储器页或数据块，所述存储器页或数据块可以指用于存储数据的存储器组件的单元。

存储器子系统控制器115(本文称为“控制器”)可与存储器组件112A到112N通信以在存储器组件112A到112N处执行例如读取数据、写入数据或擦除数据等操作和其它此类操作。控制器115可包含硬件，如一或多个集成电路和/或离散组件、缓冲存储器或其组合。控制器115可为微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。控制器115可包含经配置以执行存储在本地存储器119中的指令的处理器(处理装置)117。在所示出的实例中，控制器115的本地存储器119包含经配置以存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处理存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的ROM。虽然在图1中的实例存储器子系统110已示出为包含控制器115，但在本公开的另一实施例中，存储器子系统110可不包含控制器115，且可改为依靠外部控制(例如，由外部主机或者由与存储器子系统分开的处理器或控制器提供)。

一般来说，控制器115可从主机系统120接收命令或操作，且可将命令或操作转换成指令或适当命令，以实现对存储器组件112A到112N的所要存取。控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、差错检测和错误校正码(ECC)操作、加密操作、高速缓存操作以及在与存储器组件112A到112N相关联的逻辑块地址与物理块地址之间的地址转译。控制器115可另外包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统120接收到的命令转换成命令指令以存取存储器组件112A到112N，以及将与存储器组件112A到112N相关联的响应转换成信息供主机系统120使用。

存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓冲存储器或缓冲器(例如，DRAM)和地址电路(例如，行解码器和列解码器)，所述地址电路可从控制器115接收地址且对地址进行解码以存取存储器组件112A到112N。

存储器子系统110包含SMB/VPD组件，其经由通过SMB的通信将重要产品数据提供到主机系统120。VPD可包含装置能力和关键操作条件的细节。此类数据的实例可包含详述装置类型和用于装置的编程接口信息的装置类代码、装置序列号和型号、用于通信端口的链路宽度和链路速度能力、装置功率要求、装置能力列表或到装置能力列表的指针，或其它此类信息。在一些实施例中，例如温度值等额外信息可存储为VPD数据，且对装置操作关键的其它信息，例如写入计数数据、关键故障数据或其它此类信息，可经由与SMB/VPD组件113相关联的VPD信息而可用。如上文所描述，此VPD数据中的一些或全部可在控制器155和微控制器(MC)116两者中复制，以便确保无论存储器子系统110的功率状态如何，VPD都响应于主机系统120请求而可用。在一些实施例中，控制器115可包含处理器117(例如，处理装置或处理电路系统)，其经配置以执行存储于本地存储器119中的指令以用于执行本文所描述的操作以使用SMB/VPD组件113向主机系统120提供VPD。

SMB/VPD组件113可包含由处理器117执行以与MC 116交互的固件，其为存储器子系统110的用以存储从主机系统120接收的设定的另一处理装置。MC 116可包含经配置以执行存储于本地MC存储器109中的指令的MC处理器107。在所说明实例中，控制器116的本地MC存储器109包含嵌入式存储器，其经配置以存储用于在存储器子系统110的启动过程中执行支持存储器子系统110的操作的各种过程、操作、逻辑流和例程的指令。在一些实施例中，本地MC存储器109可包含存储存储器指针、所提取的数据等等的存储器寄存器。本地MC存储器109还可包含用于存储与用于装置功率模式的设定相关的微码和参数的只读存储器(ROM)。固件可包括指令，例如微码，其当由控制器执行时可致使执行包括与本文描述的实施例相关联的与耦合到主机的存储器子系统的装置功率模式相关联的操作的操作。

SMB/VPD支持组件114可包含具有由MC处理器107执行以产生到控制器115的信号的指令的固件，所述信号用以当存储器子系统110在例如断电状态、低功率状态和正常操作状态等各种功率状态之间转变时管理VPD数据。

图2是具有经布置以与主机220交互的存储器控制器215和微控制器216的实例存储器子系统210的实施例的框图，其中用于存储器控制器215和微控制器216的功率由PMIC211管理。虽然示出用以管理用于存储器子系统210的功率的PMIC 211的某些方面和连接，但很明显，图2中未明确示出所有此类连接，且PMIC的其它元件或实施例是可能的。图2具体来说确实示出在PMIC 211中包含热插拔电路系统236，其管理从主机220经由SMB 207到微控制器216和存储器控制器215的SMB 207的连接。如本文所描述，热插拔电路系统操作以在电路作为装置操作的部分转变到不同功率状态时管理与各种电路系统(例如，微控制器216、存储器控制器215和/或其它此类电路系统)的连接。在电路系统转变到不同功率状态时，可用功能性可改变或变为不可用，并且因此热插拔操作在功率转变期间管理此类操作插拔。在一些实施例中，存储器控制器215对应于图1中的控制器115，微控制器216对应于微控制器116，存储器子系统210对应于图1的存储器子系统110，且存储器组件212-A到212-M对应于存储器组件112A到112-N。

如上文所描述，对于各种实施例，例如数据中心和企业类SSD，对VPD的主机存取可为实现主机220对资源的分配的关键功能。主机220可经由将PCIe主机接口221耦合到存储器控制器215的SMB 207，通过PCIe主机接口221与存储器子系统210通信。SMB 207也可将PCIe主机接口221，且因此主机220耦合到存储器控制器215或微控制器216的VPD组件。VPD提供对存储器子系统210和相关联用户特定的数据且由多个字段组成。主机系统220可查询此数据。热插拔电路系统236使得能够在活动系统中插入和移除存储器子系统，且管理安全地施加和移除功率的方式。它也可确保主机SMB的连接和断开以良性方式完成。

另外，路由穿过PMIC的SMB也可运载地址解析协议(ARP)通信。路由穿过PMIC的SMB的放置允许PMIC的热插拔电路系统还取决于受PMIC控制的存储器子系统的功率状态以各种方式管理因特网协议地址与链路层级地址或其它此类地址之间的任何ARP通信和相关联映射。

PMIC 211的功率管理电路系统224用以对存储器子系统210的不同元件提供实际功率。取决于用于相关联功率状态的特定配置，功率管理电路系统224与热插拔电路系统236的集成实现热插拔电路系统236内的缓冲器的功率转变状态的自动检测以隔离适当的电路系统与SMB 207。举例来说，在一些实施例中，存储器控制器215在存储器子系统210的低功率状态中掉电，并且因此使用热插拔电路系统236的缓冲电路系统使存储器控制器215与SMB 207隔离。在图2的实施例中，主机220能够经由PCIe主机接口221和SMB 207向PMIC211传送信息。经由SMB 207的板级连接作为到微控制器216和存储器控制器215的仅有通信路径在各种功率配置中将造成复杂化，替代于此情况，图2的实施例使用PMIC 211的热插拔电路系统236来管理VPD通信。如上文所描述，PMIC 211内的热插拔电路系统236的放置在功率使用和装置大小方面提供改进的装置性能，以及其它益处。在各种实施例中，改进实现了自动隔离检测以在功率转变期间使SMB控制器从主机SMB断开，并且还无论存储器子系统的功率状态如何都实现对主机VPD请求的无缝装置响应。这可通过较小形状因子装置、改进的功率设计、功率控制中的额外性能操作，以及主机和存储器系统之间用于VPD和ARP支持的增加总线隔离来实现。在下文具体来说相对于图3和4进一步详细描述与使用PMIC的SMB的自动检测和缓冲相关的额外细节。

在图2中，存储器子系统210可经配置为具有主机220的存储器子系统，所述主机经配置以通过接口221与存储器子系统210通信。接口221可为PCIe主机接口或任何其它此类接口。在图2的实例中，PCIe线247将PCIe主机接口221耦合到存储器控制器215。参考时钟(参考时钟234)也可从PCIe主机接口221提供到存储器控制器215。主机220还经由接口221使用SMB 207，如上文所描述。

存储器子系统210可包含耦合到存储器控制器215的媒体，例如存储器组件212-A到212-M。存储器控制器215可与存储器组件212-A到212-M通信以在存储器组件212-A到212-M处执行例如读取数据、写入数据或擦除数据等操作以及其它此类操作。存储器控制器215可包含例如一或多个集成电路和/或离散组件、缓冲存储器或其组合等硬件。存储器控制器215可为微控制器、专用逻辑电路(例如，FPGA、ASIC等)，或其它合适的处理器。存储器控制器215可包含类似于图1的存储器控制器115的经配置以执行存储于本地存储器中的指令的处理器。存储器控制器215可耦合到其它存储器组件此类DRAM 242。

存储器控制器215可耦合到若干其它组件以执行存储器子系统210的功能。此类其它组件可包含但不限于系统时钟203、具有到存储器控制器215的JTAG连接246的除错连接器231、具有到存储器控制器215的SPI连接241的串行外围接口(SPI)NOR启动装置222，以及具有到存储器控制器215的通用输入输出(GPIO)连接243的发光二极管(LED)233。SPI NOR启动装置222是可存储用于存储器子系统210的启动加载程序(BL)的非易失性存储器。LED233可通过各种闪烁代码提供存储器子系统210状态的指示。存储器控制器215可经由I²C总线耦合到温度传感器(TS)，所述温度传感器提供存储器控制器215的温度的测量。I²C总线是用于一或多个主装置与单个或多个从属装置之间的通信的总线。

在用于存储器子系统210的启动过程中，存储器控制器215可读取ROM 223中的BL。替代地，BL可任选地驻留于耦合到I²C总线的EEPROM中，所述I²C总线耦合到存储器控制器215。存储器控制器215运行含有来自ROM 223或在替代性配置中来自EEPROM的BL的ROM代码。ROM 223的BL尝试从SPI NOR启动装置222加载BL。一旦加载BL，控制就转移到BL，其从例如NAND 212-A到212-M等NAND定位且加载主固件，且控制转移到主FW。

除包含热插拔电路系统236之外，PMIC 211还可被实现为系统和功率管理微控制器，其为功率子系统和板管理单元的部分，其可从PCIe主机接口221接收呈12伏和辅助3.3伏形式的功率，且可对存储器子系统210的其它组件提供驱动功率。PMIC 211可在PMIC 211的功率管理电路系统224的控制下对存储器控制器215提供功率且功率管理电路系统224也可供应其它电压。在PMIC 211控制到用于存储器子系统210的存储器控制器215的启动和功率状态信令的情况下，一旦存储器子系统210脱离复位或转变成其它功率条件，就可避免竞态条件。举例来说，存储器子系统210可保持复位直到从例如通电等事件后功率稳定为止。

在一些实施例中，VPD和SBM设定可存储于作为NVM的铁电RAM(FRAM)内。FRAM可读取和写入类似的标准SRAM。I²C命令格式和地址可用以启用/停用SBM。从主机220接收SBM设定和基于SBM设定的值产生到存储器控制器215的启动信号可受固件213控制。一旦已通过微控制器固件的代码的执行执行控制器固件213的代码，用于存储器子系统210的功率循环就可用于PMIC 211辨识SBM设定的改变。

在一些实施例中，主机220可负责在存储器子系统210已转变为部署状态之后为微控制器提供正确(经启用)的SBM设定。为了支持此提供，可实施两个命令，其可为厂商自定义(VS)命令。所述两个命令可为get_SBM_state命令和set_SBM_state命令。get_SBM_state命令可表示为良性命令，且set_SBM_state命令可表示为非良性命令。

例如存储器子系统210等存储装置可使用也可涉及厂商特有(VU)命令的VS命令，以利用存储装置的延伸超出由与存储装置相关联的接口规范定义的标准化命令的能力。这意味着存储装置可具有比用以满足存储装置操作的技术标准的功能性更多的功能性。VS命令可用于除错和缺陷分析、制造、装置供应等等。表示为非良性的VS命令也可称为受限制命令。存储装置执行非良性VS命令可改变存储装置的状态，改变存储装置的行为，或致使存储装置揭露机密信息。存储装置执行良性VS命令不改变存储装置的状态，不改变存储装置的行为，或不致使存储装置揭露机密信息。

微控制器固件具有可由PMIC 211执行以响应于转变为特定功率启动状态而通过存储器控制器215与主机220有效地交互的指令。一或多个特定命令可包含用以设定启动模式的状态的命令。

在用于例如存储器子系统200等存储器子系统的启动过程中，例如存储器控制器215等存储器控制器可读取通常为驻留于ROM中的代码的指令集。驻留代码是称为初级BL的小固件(FW)程序，其可运行自测试且搜索存储次级BL的启动装置，所述启动装置通常可为非易失性存储器组件。BL可从存储媒体读取和加载程序到主存储器中，且可将控制传递到用于可设定存储器子系统的初始功率模式的存储器子系统的操作的程序。如果ROM中的BL未能加载BL，那么通过存储器控制器的执行的BL可通过例如PCIe接口等接口与主机通信。PCIe是高速总线标准。

联合测试行动小组(JTAG)是用于除错和编程装置的接口，所述装置例如控制器、复杂可编程逻辑装置(CPLD)和FPGA。在一些实施例中，系统管理总线(SMB)是用于轻型通信的单端简单双线式总线。SMB可经布置为相对于存储器子系统中的其它总线结构的从属总线。在存储器控制器的JTAG接口和SMB都停用的情况下，外部计算机辅助报告(CAR)停用。在存储器子系统的存储器控制器或其它处理电路系统由于功率设定而不可用于经由SMB的通信的各种功率模式中，举例来说，例如如本文中所描述的微控制器216等微控制器可执行SMB通信的各种不同路由以提供VPD。

图3是根据各种实施例的可用于存储器子系统中的实例PMIC 300。PMIC经由功率输入302接收功率且使用功率管理电路系统310将此功率分布到存储器子系统的其它部分。除功率管理电路系统310之外，PMIC 300还包含热插拔电路系统336。热插拔电路系统336包含热插拔SMB控制器340、第一SMB控制器342和第二SMB控制器344。SMB输入320是对接受SMB信号(例如，经由接口221和到PMIC的SMB线从主机220，如图2所示)的PMIC 300的输入。热插拔SMB控制器340连接到SMB输入以及第一SMB控制器342和第二SMB控制器344。每一SMB控制器随后连接到对应SMB输出。在所说明的实施例中，第一SMB控制器342连接到SMB输出390，且第二SMB控制器344连接到SMB输出392。当PMIC 300经集成为存储器子系统的部分时，每一SMB输出390、392随后连接到存储器子系统的不同元件。举例来说，SMB输出390可耦合到存储器控制器且SMB输出392可连接到与存储器控制器分开的微控制器。在与存储器子系统的其它元件集成时的操作期间，功率管理电路系统310用以控制耦合到各种SMB输出390、392的元件的功率状态。由于功率管理电路系统310启动和管理用于耦合到SMB输出390、392的控制器装置的功率，因此此控制信息用以自动管理热插拔电路系统336。

举例来说，如果SMB输出390耦合到在正常操作期间提供VPD但在低功率操作期间掉电的存储器控制器，那么功率管理电路系统控制存储器控制器在低功率与正常功率模式之间的转变且将此信息提供到热插拔SMB控制器340。当耦合到SMB输出390的存储器控制器掉电时在由功率管理电路系统310设定的低功率模式期间，热插拔SMB控制器340使用SMB控制器342隔离存储器控制器。在由功率管理电路系统310设定的正常功率模式期间，当耦合到SMB输出390的存储器控制器起作用且可用于提供VPD时，热插拔SMB控制器340使用来自功率管理电路系统310的信息以自动提供经由SMB控制器342到存储器控制器的SMB连接。

类似地，对于耦合到SMB输出392的经配置以在低功率模式期间维持功能性的微控制器，热插拔SMB控制器340可使用关于功率模式的信息以在正常操作模式期间使用SMB控制器344自动隔离微控制器与SMB，且在低功率模式期间将耦合到SMB输出392的微控制器连接到SMB。因此，在功率管理电路系统310将包含PMIC 300的存储器子系统转变到各种功率模式时，热插拔电路系统336自动使用来自功率管理电路系统310的信息以适当地隔离某些存储器子系统元件与SMB且启用用于其它元件的SMB连接，且在功率管理电路系统310将存储器子系统元件转变到作为不同功率模式的部分的不同状态时自动调整这些隔离和连接设定。

功率管理电路系统310可包含用于向存储器子系统的不同元件提供功率且用于管理此类系统的功率状态之间的转变的若干不同元件。在一些实施例中，功率管理电路系统310可包含启动/开始控制器、降压调节器、电压转换器、降压升压调节器、电池健康度监视电路系统、温度测量电路系统、I²C通信电路系统、定序器，或各种其它此类电路系统。一些实施例可包含此类电路系统的多个实例，且可进一步含有额外系统作为PMIC的部分，以及含有各种电路连接以将这些集成电路(IC)系统彼此连接且对可随后提供通信的连接和与存储器子系统的其它元件的连接进行封装。

作为PMIC 300的功率管理电路系统310的部分的监视所有上述这些系统的控制和反馈系统可随后用以向热插拔电路系统自动告知当前或即将到来的功率模式。此信息用于如上文所描述的存储器子系统的其它元件的自动隔离。

图4是根据各种实施例的操作具有自动SMB隔离的PMIC的实例方法的特征的流程图。图4具体来说说明提供借助SMB自动检测隔离来操作PMIC或具有PMIC的存储器子系统的实例方法400的实施例。

方法400开始于操作402，其中由PMIC的功率管理电路系统检测向存储器子系统的第一功率状态的转变。此检测可由BL将系统加电引起或作为在包含PMIC的存储器装置的各种操作期间的功率模式转变的部分。此类功率模式转变可包含从正常模式到低功率模式、从低功率模式到正常功率模式的转变，或存储器子系统的可包含任何数目的不同功率模式的任何其它此类转变。

PMIC的热插拔SMB控制器随后在操作404中接收包含向第一功率状态的转变的通知的通信。热插拔SMB控制器耦合到SMB输入、第一SMB控制器和第二SMB控制器，作为用以管理上文在图1-3中描述的SMB路径的隔离的PMIC的结构的部分。随后，在操作406中，响应于向第一功率状态的转变，使用热插拔SMB控制器和第一SMB控制器隔离PMIC的第一SMB输出与SMB输入。用于此隔离的第一SMB控制器连接到第一SMB输出以允许SMB控制器在此功率模式期间阻止SMB的此路径上的通信。随后，在操作408中，响应于向第一功率状态的转变，使用热插拔SMB控制器和第二SMB控制器将PMIC的第二SMB输出连接到SMB输入。此第二SMB控制器连接到第二SMB输出。可考虑上方这些操作以在第一功率模式期间设定SMB的特定设定以在第一功率模式期间隔离PMIC的某些输出且连接其它输出。在设定SMB之后，在操作910和912中，在第一SMB输出被隔离的情况下，可使用第二SMB输出与连接到SMB的电路系统通信。如所描述，第二SMB输出在第一功率状态中用于在操作910中中继VPD请求(例如，从主机到微控制器)且在操作912中中继VPD响应(例如，从微控制器到主机)。

虽然图1-3的实施例具体来说示出具有一个微控制器和一个存储器控制器的将使用PMIC的两个SMB输出的系统，但各种实施例可使用受PMIC的热插拔电路系统控制的任何数目的SMB输出以管理存储器子系统中的SMB通信布线。这可包含与具有各种功率模式的存储器系统集成的PMIC中连接到热插拔SMB控制器的三个或更多个SMB输出。如上文所描述，包含SMB管理实现管理例如VPD或ARP通信等SMB通信中的灵活性，同时与独立于PMIC的板级解决方案相比减少了使用的面积和功率。此外，虽然在上述方法中描述特定操作用于操作此PMIC或包含此PMIC的存储器装置，但很明显，在所描述的创新的范围内其它此类方法是可能的，包含具有重复或中间操作的方法，以及在存储器中使用PMIC实现SMB隔离的相似操作

以下是根据本文中的教示的方法、装置和系统的实例实施例的非穷尽性集合。

实例1是一种功率管理集成电路(PMIC)，其包括：电压供应输入；功率管理电路系统，其耦合到所述电压供应输入；系统管理总线(SMB)输入；SMB热插拔控制器，其耦合到所述SMB输入和功率管理电路系统；一或多个SMB控制器，其耦合到SMB热插拔控制器；以及一或多个SMB输出，其中所述一或多个SMB输出中的每一个耦合到所述一或多个SMB控制器中的对应SMB控制器。

在实例2中，实例1的主题包含其中所述一或多个SMB控制器中的第一SMB控制器经配置以在第一功率状态期间隔离SMB输入与所述一或多个SMB输出中的第一SMB输出。

在实例3中，实例2的主题包含其中所述功率管理电路系统经配置以自动检测向所述第一功率状态的转变且响应于向所述第一功率状态的所述转变而使用所述第一SMB控制器自动隔离所述第一SMB输出与所述SMB输入。

在实例4中，实例3的主题包含其中所述一或多个SMB控制器中的第二SMB控制器经配置以在不同于所述第一功率状态的第二功率状态期间隔离所述SMB输入与所述一或多个SMB输出中的第二SMB输出。

在实例5中，实例4的主题包含其中所述功率管理电路系统经配置以自动检测向所述第二功率状态的转变且响应于向所述第二功率状态的所述转变而使用所述第二SMB控制器自动隔离所述第二SMB输出与所述SMB输入。

在实例6中，实例5的主题包含其中：第一SMB控制器由SMB热插拔控制器配置以在第二功率状态期间在SMB输入与第一SMB输出之间传送第一SMB信号；且第二SMB控制器经配置以在第一功率状态期间在SMB输入与第二SMB输出之间传送第二SMB信号。

在实例7中，实例6的主题包含其中：第一功率状态是低功率状态；且第二功率状态是正常操作功率状态。

在实例8中，实例7的主题包含其中：第一SMB输出经配置成耦合到固态装置(SSD)存储器子系统的存储器控制器；且第二SMB输出经配置成耦合到SSD存储器子系统的微控制器。

在实例9中，实例4到8的主题包含其中所述一或多个SMB控制器中的第三SMB控制器经配置以隔离SMB输入与所述一或多个SMB输出中的第三SMB输出。

在实例10中，实例1到9的主题包含其中所述SMB热插拔控制器经配置以基于由功率管理电路系统确定的功率模式在SMB输入与所述一或多个SMB输出之间路由重要产品数据(VPD)。

在实例11中，实例10的主题包含其中所述SMB热插拔控制器进一步经配置以基于由功率管理电路系统确定的功率模式在SMB输入与所述一或多个SMB输出之间路由地址解析协议(ARP)通信。

实例12是一种存储器系统，其包括：存储器组件；功率管理集成电路(PMIC)，其包括：系统管理总线(SMB)输入；SMB热插拔控制器，其耦合到SMB输入；第一SMB控制器，其耦合到SMB热插拔控制器；以及第一SMB输出，其耦合到第一SMB控制器和存储器组件；以及存储器控制器，其耦合到存储器组件和PMIC的第一SMB输出。

在实例13中，实例12的主题包含其中：PMIC还包括经配置以产生存储器系统的低功率状态的功率管理电路系统；且PMIC经配置以在低功率状态期间使用SMB热插拔控制器和第一SMB控制器隔离存储器控制器。

在实例14中，实例13的主题包含耦合到PMIC的SMB输入和主机装置的主机接口；以及耦合到PMIC的第二SMB输出的微控制器；其中PMIC还包括：第二SMB输出；以及第二SMB控制器，其耦合到SMB热插拔控制器和第二SMB输出。

在实例15中，实例14的主题包含其中PMIC在低功率状态期间经配置以经由主机接口和第二SMB控制器启用微控制器与主机装置之间的通信。

在实例16中，实例14到15的主题包含其中：功率管理电路系统进一步经配置以产生正常功率状态；PMIC经配置以在正常功率状态期间使用第二SMB控制器隔离微控制器；且PMIC经配置以在正常功率状态期间经由主机接口和第一SMB控制器启用主机与存储器控制器之间的SMB通信。

实例17是一种方法，其包括：由功率管理集成电路(PMIC)的功率管理电路系统检测向存储器子系统的第一功率状态的转变；向PMIC的热插拔系统管理总线(SMB)控制器传送向第一功率状态的转变的通知，其中热插拔SMB控制器耦合到SMB输入、第一SMB控制器和第二SMB控制器；响应于向第一功率状态的转变，使用热插拔SMB控制器和第一SMB控制器隔离PMIC的第一SMB输出与SMB输入，其中第一SMB控制器连接到第一SMB输出；以及响应于向第一功率状态的转变，使用热插拔SMB控制器和第二SMB控制器将PMIC的第二SMB输出连接到SMB输入，其中第二SMB控制器连接到第二SMB输出。

在实例18中，实例17的主题包含当存储器子系统处于第一功率状态时且当第一SMB输出与SMB输入隔离时从SMB输入向第二SMB输出中继重要产品数据(VPD)请求；以及响应于VPD请求而从第二SMB输出向SMB输入中继VPD响应。

在实例19中，实例17到18的主题包含：由PMIC的功率管理电路系统检测向存储器子系统的不同于第一功率状态的第二功率状态的转变；向PMIC的热插拔SMB控制器传送向第二功率状态的转变的通知；响应于向第二功率状态的转变，使用热插拔SMB控制器和第二SMB控制器隔离PMIC的第二SMB输出与SMB输入；以及响应于向第二功率状态的转变，使用热插拔SMB控制器和第一SMB控制器将PMIC的第一SMB输出连接到SMB输入。

在实例20中，实例19的主题包含当存储器子系统处于第二功率状态时从SMB输入向第一SMB输出中继第二VPD请求；以及响应于第二VPD请求而从第二SMB输出向SMB输入中继第二VPD响应；其中第一功率状态是低功率状态，第二功率状态是正常功率状态，第一SMB输出耦合到存储器控制器，且第二SMB输出耦合到微控制器。

实例21是包含指令的至少一个机器可读媒体，所述指令在由处理电路系统执行时致使所述处理电路系统执行操作以实施实例1到20中的任一个。

实例22是一种设备，其包括用以实施实例1到20中的任一个的构件。

实例23是一种用于实施实例1到20中的任一个的系统。

实例24是一种用于实施实例1到20中的任一个的方法。

图5说明计算机系统500的实例机器，所述实例机器内可执行用于致使所述机器执行本文中所论述的方法中的任何一或多种的指令集。在一些实施例中，计算机系统500可对应于主机系统(例如，图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作。在替代实施例中，所述机器可以连接(例如，联网)到局域网(LAN)、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。

所述机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(循序或以其它方式)指定待由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。

实例计算机系统500包含处理装置502、主存储器504(例如，ROM、快闪存储器、例如SDRAM或寄存DRAM(RDRAM)等DRAM等等)、静态存储器506(例如，快闪存储器、静态随机存取存储器(SRAM)等)和数据存储系统518，其经由总线530彼此通信。

处理装置502表示一或多个通用处理装置，例如微处理器、中央处理单元等等。更特定来说，处理装置可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置502也可以是一或多个专用处理装置，例如ASIC、FPGA、数字信号处理器(DSP)、网络处理器等。处理装置502经配置以执行指令526，以用于执行本文中所论述的操作和步骤。计算机系统500可进一步包含网络接口装置508以通过网络520进行通信。

数据存储系统518可包含机器可读存储媒体524(也称为计算机可读媒体)，其上存储有一或多个指令集526或体现本文中所描述的方法或功能中的任一或多种的软件。指令526可包含SMB/VPD组件598，其可包含与图1的SMB/VPD组件113、SMB/VPD支持组件114或SMB/VPD组件113和SMB/VPD支持组件114的组合中的指令类似的指令。指令526还可在由计算机系统500执行期间完全或至少部分地驻留在主存储器504内和/或处理装置502内，主存储器504和处理装置502也构成机器可读存储媒体。机器可读存储媒体524、数据存储系统518和/或主存储器504可对应于图1的存储器子系统110。

在一个实施例中，指令526包含用以实施对应于SMB/VPD组件513(例如，图1的SMB/VPD组件113和SMB/VPD支持组件114的组合)的功能性的指令。尽管在实例实施例中机器可读存储媒体524展示为单个媒体，但是应认为术语“机器可读存储媒体”包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。

已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。

然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可以指将计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据操控和变换为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理数量的其它数据的计算机系统或类似电子计算装置的动作和过程。

本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘(包含软盘、光盘、CD-ROM和磁性光盘)、ROM、RAM、EPROM、EEPROM、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。

本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。

本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以进行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机制。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如ROMRAM”、磁盘存储媒体、光学存储媒体、快闪存储器组件等。

在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。应显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书及图式。

Claims (20)

1.一种功率管理集成电路(PMIC)，其包括：

电压供应输入；

功率管理电路系统，其耦合到所述电压供应输入；

系统管理总线(SMB)输入；

SMB热插拔控制器，其耦合到所述SMB输入和所述功率管理电路系统；

一或多个SMB控制器，其耦合到所述SMB热插拔控制器；以及

一或多个SMB输出，其中所述一或多个SMB输出中的每一个耦合到所述一或多个SMB控制器中的对应SMB控制器。

2.根据权利要求1所述的PMIC，其中所述一或多个SMB控制器中的第一SMB控制器经配置以在第一功率状态期间隔离所述SMB输入与所述一或多个SMB输出中的第一SMB输出。

3.根据权利要求2所述的PMIC，其中所述功率管理电路系统经配置以自动检测向所述第一功率状态的转变，且响应于向所述第一功率状态的所述转变而使用所述第一SMB控制器自动隔离所述第一SMB输出与所述SMB输入。

4.根据权利要求3所述的PMIC，其中所述一或多个SMB控制器中的第二SMB控制器经配置以在不同于所述第一功率状态的第二功率状态期间隔离所述SMB输入与所述一或多个SMB输出中的第二SMB输出。

5.根据权利要求4所述的PMIC，其中所述功率管理电路系统经配置以自动检测向所述第二功率状态的转变，且响应于向所述第二功率状态的所述转变而使用所述第二SMB控制器自动隔离所述第二SMB输出与所述SMB输入。

6.根据权利要求5所述的PMIC，其中：

所述第一SMB控制器由所述SMB热插拔控制器配置以在所述第二功率状态期间在所述SMB输入与所述第一SMB输出之间传送第一SMB信号；且

所述第二SMB控制器经配置以在所述第一功率状态期间在所述SMB输入与所述第二SMB输出之间传送第二SMB信号。

7.根据权利要求6所述的PMIC，其中：

所述第一功率状态是低功率状态；且

所述第二功率状态是正常操作功率状态。

8.根据权利要求7所述的PMIC，其中：

所述第一SMB输出经配置成耦合到固态装置(SSD)存储器子系统的存储器控制器；且

所述第二SMB输出经配置成耦合到所述SSD存储器子系统的微控制器。

9.根据权利要求4到8中任一权利要求所述的PMIC，其中所述一或多个SMB控制器中的第三SMB控制器经配置以隔离所述SMB输入与所述一或多个SMB输出中的第三SMB输出。

10.根据权利要求1到8中任一权利要求所述的PMIC，其中所述SMB热插拔控制器经配置以基于由所述功率管理电路系统确定的功率模式在所述SMB输入与所述一或多个SMB输出之间路由重要产品数据(VPD)。

11.根据权利要求10所述的PMIC，其中所述SMB热插拔控制器进一步经配置以基于由所述功率管理电路系统确定的所述功率模式在所述SMB输入与所述一或多个SMB输出之间路由地址解析协议(ARP)通信。

12.一种存储器系统，其包括：

存储器组件；

功率管理集成电路(PMIC)，其包括：

系统管理总线(SMB)输入；

SMB热插拔控制器，其耦合到所述SMB输入；

第一SMB控制器，其耦合到所述SMB热插拔控制器；以及

第一SMB输出，其耦合到所述第一SMB控制器和所述存储器组件；以及

存储器控制器，其耦合到所述存储器组件和所述PMIC的所述第一SMB输出。

13.根据权利要求12所述的存储器系统，其中：

所述PMIC进一步包括经配置以产生所述存储器系统的低功率状态的功率管理电路系统；且

所述PMIC经配置以在所述低功率状态期间使用所述SMB热插拔控制器和所述第一SMB控制器隔离所述存储器控制器。

14.根据权利要求13所述的存储器系统，其进一步包括：

主机接口，其耦合到所述PMIC的所述SMB输入和主机装置；以及

微控制器，其耦合到所述PMIC的第二SMB输出；

其中所述PMIC进一步包括：

所述第二SMB输出；以及

第二SMB控制器，其耦合到所述SMB热插拔控制器和所述第二SMB输出。

15.根据权利要求14所述的存储器系统，其中所述PMIC在所述低功率状态期间经配置以经由所述主机接口和所述第二SMB控制器启用所述微控制器与所述主机装置之间的通信。

16.根据权利要求14或权利要求15所述的存储器系统，其中：

所述功率管理电路系统进一步经配置以产生正常功率状态；

所述PMIC经配置以在所述正常功率状态期间使用所述第二SMB控制器隔离所述微控制器；且

所述PMIC经配置以在所述正常功率状态期间经由所述主机接口和所述第一SMB控制器启用所述主机与所述存储器控制器之间的SMB通信。

17.一种方法，其包括：

由功率管理集成电路(PMIC)的功率管理电路系统检测向存储器子系统的第一功率状态的转变；

向所述PMIC的热插拔系统管理总线(SMB)控制器传送向所述第一功率状态的所述转变的通知，其中所述热插拔SMB控制器耦合到SMB输入、第一SMB控制器和第二SMB控制器；

响应于向所述第一功率状态的所述转变，使用所述热插拔SMB控制器和所述第一SMB控制器隔离所述PMIC的第一SMB输出与所述SMB输入，其中所述第一SMB控制器连接到所述第一SMB输出；以及

响应于向所述第一功率状态的所述转变，使用所述热插拔SMB控制器和所述第二SMB控制器将所述PMIC的第二SMB输出连接到所述SMB输入，其中所述第二SMB控制器连接到所述第二SMB输出。

18.根据权利要求17所述的方法，其进一步包括：

当所述存储器子系统处于所述第一功率状态时且当所述第一SMB输出与所述SMB输入隔离时，从所述SMB输入向所述第二SMB输出中继重要产品数据(VPD)请求；以及

响应于所述VPD请求而从所述第二SMB输出向所述SMB输入中继VPD响应。

19.根据权利要求17或权利要求18所述的方法，其进一步包括：

由所述PMIC的所述功率管理电路系统检测向所述存储器子系统的不同于所述第一功率状态的第二功率状态的转变；

向所述PMIC的所述热插拔SMB控制器传送向所述第二功率状态的所述转变的通知；

响应于向所述第二功率状态的所述转变，使用所述热插拔SMB控制器和所述第二SMB控制器隔离所述PMIC的所述第二SMB输出与所述SMB输入；以及

响应于向所述第二功率状态的所述转变，使用所述热插拔SMB控制器和所述第一SMB控制器将所述PMIC的所述第一SMB输出连接到所述SMB输入。

20.根据权利要求19所述的方法，其进一步包括：

当所述存储器子系统处于所述第二功率状态时从所述SMB输入向所述第一SMB输出中继第二VPD请求；以及

响应于所述第二VPD请求而从所述第二SMB输出向所述SMB输入中继第二VPD响应；

其中所述第一功率状态是低功率状态，所述第二功率状态是正常功率状态，所述第一SMB输出耦合到存储器控制器，且所述第二SMB输出耦合到微控制器。

Images