CN114337899B - 一种基于包交换的信号时隙交叉方法、装置和系统 - Google Patents

一种基于包交换的信号时隙交叉方法、装置和系统 Download PDF

Info

Publication number
CN114337899B
CN114337899B CN202111449407.9A CN202111449407A CN114337899B CN 114337899 B CN114337899 B CN 114337899B CN 202111449407 A CN202111449407 A CN 202111449407A CN 114337899 B CN114337899 B CN 114337899B
Authority
CN
China
Prior art keywords
time slot
packet
digital hierarchy
data packet
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111449407.9A
Other languages
English (en)
Other versions
CN114337899A (zh
Inventor
汪锐
周志雄
李登峰
刘彬
吕兵斌
郭高法
梁丽华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING HENGGUANG INFORMATION TECHNOLOGY CO LTD
Original Assignee
BEIJING HENGGUANG INFORMATION TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING HENGGUANG INFORMATION TECHNOLOGY CO LTD filed Critical BEIJING HENGGUANG INFORMATION TECHNOLOGY CO LTD
Priority to CN202111449407.9A priority Critical patent/CN114337899B/zh
Publication of CN114337899A publication Critical patent/CN114337899A/zh
Application granted granted Critical
Publication of CN114337899B publication Critical patent/CN114337899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本发明实施例提供了一种基于包交换的信号时隙交叉方法、装置和系统,所述方法包括:对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;对目标同步数字体系帧信号进行解析,并生成时隙数据包;根据设置的包交换对应表,对时隙数据包进行包交换;对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号,能够满足超大规模的SDH信号的时隙交叉的需求,提高SDH信号的输出效率。

Description

一种基于包交换的信号时隙交叉方法、装置和系统
技术领域
本发明涉及通信技术领域,尤其涉及一种基于包交换的信号时隙交叉方法、装置和系统。
背景技术
同步数字体系(Synchronous Digital Hierarchy,简称:SDH)是为不同速率的数字信号的传输提供相应等级的信息结构,包括复用方法和映射方法,以及相关的同步方法组成的一个技术体制。SDH信号是一种同步传输的信号,内部分为多个时隙。相关技术中,一般采用直接时隙交叉的方式进行时隙交叉,但直接时隙交叉的方式无法满足超大规模的SDH信号的时隙交叉的需求,导致SDH信号的输出效率较低。
发明内容
本发明的一个目的在于提供一种基于包交换的信号时隙交叉方法,能够满足超大规模的SDH信号的时隙交叉的需求,提高SDH信号的输出效率。本发明的另一个目的在于提供一种基于包交换的信号时隙交叉装置。本发明的再一个目的在于提供一种基于包交换的信号时隙交叉装置。本发明的还一个目的在于提供一种计算机可读介质。本发明的还一个目的在于提供一种计算机设备。
为了达到以上目的,本发明一方面公开了一种基于包交换的信号时隙交叉方法,包括:
对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;
对目标同步数字体系帧信号进行解析,并生成时隙数据包;
根据设置的包交换对应表,对时隙数据包进行包交换;
对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号。
优选的,原始同步数字体系帧信号包括定帧字节;
对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号,包括:
按照预设的定帧字节开销值,对原始同步数字体系信号进行帧对齐处理,生成对齐的同步数字体系帧信号,对齐的同步数字体系帧信号包括虚容器形式的连续级联;
将连续级联中第一个虚容器对应的第一级同步传输模块的指针复制到除第一个虚容器之外的虚容器对应的第一级同步传输模块的指针位置,得到目标同步数字体系帧信号。
优选的,时隙数据包为虚容器数据包;
对目标同步数字体系帧信号进行解析,并生成时隙数据包,包括:
通过多通道虚容器解析模块对目标同步数字体系帧信号进行多通道解析,得到多个解析数据和调整标志;
将多个解析数据依次写入缓存块,每个缓存块包括缓存序号;
根据缓存序号,读取对应的解析数据;
根据解析数据和调整标志,生成虚容器数据包。
优选的,目标同步数字体系帧信号包括虚容器形式的连续级联,时隙数据包为同步传输模块数据包;
对目标同步数字体系帧信号进行解析,并生成时隙数据包,包括:
通过多通道虚容器解析模块对所述目标同步数字体系帧信号进行多通道解析,得到多个解析数据;
通过多通道第一级同步传输模块信号装载模块从设置的多通道先进先出存储器中将多个通道的解析数据装载为多个第一级同步传输模块信号数据,依次写入缓存块,得到第一级同步传输模块信号;
将第一级同步传输模块信号封装成同步传输模块数据包。
优选的,包交换对应表包括时隙数据包的当前通道号与目的通道号的对应关系;
根据设置的包交换对应表,对时隙数据包进行包交换,包括:
从包交换对应表中查询出时隙数据包的当前通道号对应的目的通道号;
将目的通道号确定为时隙数据包的当前通道号;
将时隙数据包发送至当前通道号所在的通道。
优选的,对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号,包括:
根据时隙数据包的当前通道号,将时隙数据包写入数据存储器;
根据获取的系统时钟信号,将数据存储器输出的时隙数据依次装载至第一级同步传输模块的载荷,并生成第一级同步传输模块信号;
按照指定顺序对多个第一级同步传输模块信号进行排列,生成时隙交叉后的更新同步数字体系帧信号。
优选的,在对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号之后,还包括:
根据预设的配置信息,对更新同步数字体系帧信号进行开销调整,以将开销调整后的更新同步数字体系帧信号输出至预设的发送端口。
本发明还公开了一种基于包交换的信号时隙交叉系统,系统包括同步数字体系接收通道、包交换系统和同步数字体系发送通道;
同步数字体系接收通道用于对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;对目标同步数字体系帧信号进行解析,并生成时隙数据包;
包交换系统用于根据设置的包交换对应表,对时隙数据包进行包交换;
同步数字体系发送通道用于对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号。
本发明还公开了一种基于包交换的信号时隙交叉装置,包括:
预处理单元,用于对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;
解析单元,用于对目标同步数字体系帧信号进行解析,并生成时隙数据包;
包交换单元,用于根据设置的包交换对应表,对时隙数据包进行包交换;
装载单元,用于对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号。
本发明还公开了一种计算机可读介质,其上存储有计算机程序,该程序被处理器执行时实现如上所述方法。
本发明还公开了一种计算机设备,包括存储器和处理器,所述存储器用于存储包括程序指令的信息,所述处理器用于控制程序指令的执行,所述处理器执行所述程序时实现如上所述方法。
本发明对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;对目标同步数字体系帧信号进行解析,并生成时隙数据包;根据设置的包交换对应表,对时隙数据包进行包交换;对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号,能够满足超大规模的SDH信号的时隙交叉的需求,提高SDH信号的输出效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种SDH帧结构的结构示意图;
图2为本发明实施例提供的一种基于包交换的信号时隙交叉系统的结构示意图;
图3为本发明实施例提供的一种基于包交换的信号时隙交叉方法的流程图;
图4为本发明实施例提供的又一种基于包交换的信号时隙交叉方法的流程图;
图5为本发明实施例提供的一种以STM-64为例的帧结构排列的结构示意图;
图6为本发明实施例提供的一种双口RAM的结构示意图;
图7为本发明实施例提供的一种SDH接收通道的逻辑示意图;
图8为本发明实施例提供的一种SDH发送通道的逻辑示意图;
图9为本发明实施例提供的又一种基于包交换的信号时隙交叉方法的流程图;
图10为本发明实施例提供的一种字节间插RAM的结构示意图;
图11为本发明实施例提供的一种STM-1在BANK中存放位置的结构示意图;
图12为本发明实施例提供的一种基于包交换的信号时隙交叉装置的结构示意图;
图13为本发明实施例提供的一种计算机设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为了便于理解本申请提供的技术方案,下面先对本申请技术方案的相关内容进行说明。同步数字体系(Synchronous Digital Hierarchy,简称:SDH)信号采用的信息结构等级称为第N级同步传送模块(STM-N,N=1,4,16,64,256,…)。图1为本发明实施例提供的一种SDH帧结构的结构示意图,如图1所示,SDH帧结构包括再生段开销(Regenerator SOH,简称:RSOH)、复用段开销(Multiplexor SOH,简称:MSOH)、指针、负调整位置、正调整位置和载荷。其中,RSOH位于SDH帧结构的第1至3行第1至9列;MSOH位于SDH帧结构的第5至9行第1至9列;指针由H1YYH2FF六个字节组成,在STM-N帧中,包括第4级虚容器VC4-nC(n=4,16,64,…N)形式的连续级联,这种SDH帧结构只有在时隙0上存在指针,其他时隙没有指针,指针位于SDH帧结构的第4行第1至9列;负调整位置可供指针进行负调整;正调整位置可供指针进行正调整;载荷用于承载数据,位于SDH帧结构的第10至270行。
图2为本发明实施例提供的一种基于包交换的信号时隙交叉系统的结构示意图,如图2所示,该系统包括SDH接收通道100、包交换系统200和SDH发送通道300。其中,SDH接收通道100与包交换系统200连接,包交换系统200与SDH发送通道300连接。
SDH接收通道100用于对原始SDH帧信号进行帧对齐处理和指针复制处理,得到目标SDH帧信号;对目标SDH帧信号进行解析,并生成时隙数据包。
包交换系统200用于根据设置的包交换对应表,对时隙数据包进行包交换。
SDH发送通道300用于对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新SDH帧信号。
本发明实施例提供的技术方案中,对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;对目标同步数字体系帧信号进行解析,并生成时隙数据包;根据设置的包交换对应表,对时隙数据包进行包交换;对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号,能够满足超大规模的SDH信号的时隙交叉的需求,提高SDH信号的输出效率。
值得说明的是,图2所示的基于包交换的信号时隙交叉系统还适用于图3、图4或图9的基于包交换的信号时隙交叉方法,在此不再赘述。
下面以基于包交换的信号时隙交叉装置作为执行主体为例,说明本发明实施例提供的基于包交换的信号时隙交叉方法的实现过程。可理解的是,本发明实施例提供的基于包交换的信号时隙交叉方法的执行主体包括但不限于基于包交换的信号时隙交叉装置。
图3为本发明实施例提供的一种基于包交换的信号时隙交叉方法的流程图,如图3所示,该方法包括:
步骤101、对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号。
本发明实施例中,目标SDH帧信号包括VC形式的连续级联。
步骤102、对目标同步数字体系帧信号进行解析,并生成时隙数据包。
本发明实施例中,时隙数据包为VCoP数据包或STMoP数据包。
步骤103、根据设置的包交换对应表,对时隙数据包进行包交换。
步骤104、对包交换后的时隙数据包形成排序,然后进行重新装载,生成时隙交叉后的更新同步数字体系帧信号。
本发明实施例提供的技术方案中,对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;对目标同步数字体系帧信号进行解析,并生成时隙数据包;根据设置的包交换对应表,对时隙数据包进行包交换;对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号,能够满足超大规模的SDH信号的时隙交叉的需求,提高SDH信号的输出效率。
图4为本发明实施例提供的又一种基于包交换的信号时隙交叉方法的流程图,如图4所示,该方法包括:
步骤201、对原始SDH帧信号进行帧对齐处理和指针复制处理,得到目标SDH帧信号。
本发明实施例中,各步骤由基于包交换的信号时隙交叉装置执行。
本发明实施例中,原始SDH帧信号是未对齐的SDH帧信号,是线路时钟域的,位宽为N比特(bit),最高频率为155.52兆赫(MHz)+100ppm。帧对齐处理的工作位宽与原始SDH帧信号相同,均为N bit,工作频率需要高于原始SDH帧信号的最高频率。
本发明实施例中,步骤201具体包括:
步骤2011、按照预设的定帧字节开销值,对原始SDH信号进行帧对齐处理,生成对齐的SDH帧信号,对齐的SDH帧信号包括VC形式的连续级联。
本发明实施例中,原始SDH帧信号包括定帧字节A1和A2。A1开销的值为F6,A2开销的值为28,对原始SDH帧信号进行移位和比较,从而寻找A1A2的变化点,从而完成SDH帧的对齐。具体地,对原始SDH帧信号进行移位和检测,当检测到A1A2的跳变时,进入预对齐的状态,当连续多次在预期位置检测到A1A2变化时,进入对齐状态,表明SDH帧信号已对齐,即:STM-64帧的第一个A1一定对齐在64bit的边界上。当多次在预期位置无法检测到A1A2的变化时,会进入未对齐状态,表明SDH帧信号未对齐。当SDH帧信号已对齐时,输出对齐的SDH帧信号。
进一步地,对SDH帧信号的再生段误码监视(B1)字节和复用段误码监视(B2)字节的开销进行计算,确定段开销和再生段开销的误码情况。
进一步地,对SDH帧信号的STM帧进行编号,并在输出的STM帧的每个通道的特定位置上写上STM帧的编号,这里我们选择在每个通道的对应的第一个A1的位置上写上8bit的编号,这样STM帧的编号从0-255循环变化。图5为本发明实施例提供的一种以STM-64为例的帧结构排列的结构示意图,如图5所示,STM-64数据信号的排列方式是根据G.707协议设置的,STM-64数据信号按照图5所示的列的次序进行输出,即:按照8行8列的排列方式进行输出,STM-64数据信号包括STM1-0至STM1-63,每次输出8个字节,8个字节可能不连续,通过数据有效性(Data Valid,DV)信号来表征数据是否有效,DV信号为1表示数据有效,DV信号为0表示数据无效。
进一步地,帧对齐处理还会生成行(STM_line)信号、字(STM_word)信号和调整计数(std_counter)信号。STM帧的格式为9行270列,STM-N就是一个字由N个字符构成。其中,STM_line信号与输出的STM信号的帧头第一个A1开销同步,帧头输出时,STM_line信号清零,每输出270*N/8拍的有效数据(DV=1),增加1。STM_word与输出的STM信号的帧头同步,帧头输出时,STM_word信号清零,每输出N/8拍的有效数据,增加1。std_counter信号为调整计数信号,表明在每经过输出8拍有效数据的时间,标准系统时钟对应的有效数据量,调整计数与STM_word同步输出。调整计数可以按照如下方法产生:设置一个先进先出存储器(First Input First Output,简称:FIFO),宽度为1bit,每16个311.04M系统钟周期作为一个写入周期,每30个写入周期向FIFO内写入29个bit,在工作周期内每个周期都向外读取数据,如果能够读取到数据则调整计数加1,调整计数在STM_word信号发生变化时写入std_counter信号,并自身清零。此外,std_counter也可以按照接到到数据每bit表征系统钟的时间下VC数据的bit数值来进行计算。
步骤2012、将连续级联中第一个VC对应的STM-1的指针复制到除第一个VC之外的VC对应的STM-1的指针位置,得到目标SDH帧信号。
本发明实施例中,在STM-N中的虚容器VC包括但不限于VC3和VC4,以下以STM帧中虚容器是VC4为例进行说明,VC3及其他类型的虚容器也可以采用本发明实施例提供的处理方式进行处理。为了描述方便,以下描述不加区分VC4和VC。值得说明的是,本发明实施例可以满足各个等级的VC时隙的交叉要求,包括但不限于VC4-64C、VC4-16C、VC4-4C和VC4。
本发明实施例中,将STM-N帧转换为N个STM-1帧进行处理。在STM-N帧中包括VC-nC(n=4,16,64,…N)形式的连续级联,连续级联的指针指仅仅存在于这个连续级联第一个VC对应的STM-1帧的指针位置,除第一个VC之外的VC对应的指针位置为级联指示。为了保证连续级联分解为对应的单个容器后仍然能够正确处理以及数据同步,本发明实施例将连续级联中第一个VC对应的STM-1的指针H1H2复制到除第一个VC之外的所有VC对应的STM-1的指针位置。
本发明实施例中,目标SDH帧信号为已经对齐的SDH信号,且其中的64个时隙都有自己的指针。
步骤202、通过多通道VC解析模块对目标SDH帧信号进行多通道解析,得到多个解析数据和调整标志。
本发明实施例中,根据多通道VC解析模块的处理能力来确定需要多少个多通道VC解析模块。多通道VC解析模块工作频率应该选取比155.52MHz+100ppm的高,例如:选用155.52M,每次可以解析1个字节,就意味着1个多通道VC解析模块可以解析8个通道的信号;再例如:选用311.04M,每次可以解析1个字节,就意味着1个多通道VC4解析模块可以解析16个通道的信号。也可以选择其他的频率,例如400M,每次处理一个字节可解析20个通道的信号等,本发明实施例对此不作限定。
本发明实施例中,多通道VC解析模块采用时分复用的方式解析各个通道的信号,按照当前通道预先从内部随机存取存储器(Random Access Memory,简称:RAM)中读出当前通道中历史状态内容,根据当前通道的STM数据、STM_line信号、STM_word信号,更新历史状态内容;将更新后的状态内容写回内部RAM。每个通道的状态内容大小相同,在RAM内部占不同的地址。其中,状态内容包括时钟信息和工作状态,时钟信息用于记录该通道的数据速率与标准系统钟速率的差异以及调整标志;工作状态用于记录指针值和指针同步状态。
具体地,时钟信息包括数据时钟计数(data_counter)和调整标志adj。通过SDH协议,按照指针状态,确定了1字节的有效数据时,data_counter进行加1处理,同时减去std_counter的数值。当某一个通道完成VC同步时,data_counter复位为0。当data_counter大于预先设置的上限值,则产生负调整标志adj=1,此时data_counter-3;当data_counter低于预先设置的下限值,则产生正调整标志adj=2,此时data_counter+3。在调整标志adj写入缓存块后,状态信息中的adj会清除为0。
具体地,在通过多通道VC解析模块对目标SDH帧信号进行多通道解析的过程中,会进行指针工作状态的同步。初始状态为指针不同步,当STM_line信号和STM_word信号指示为指针位置时,获取指针值,如果指针值有效,就将同步计数器增加1,每次获得指针值相同时,指针同步计数增加1,同步计数值上限可根据实际情况进行设置,作为一种可选方案,同步计数值上限设置为5。当出现指针调整时,需要判断调整标志5I(Increase)/5D(Decrease),为了避免误码的影响,这里进行了增强判断,如果5I或者5D的情况下,需要另外5bit不发生变化,否则指针不予调整。作为一种可选方案,记录最后3次调整之间的间隔,如果新一次的调整明显小于其他调整的间隔,则不调整,其中,记录的次数可以根据实际情况进行设置,本发明实施例对此不做限定。当出现新数据标志(NDF)时,判断指针同步计数是否小于设置的计数阈值,若是,则指针同步计数值为0;若否设置为设置的计数阈值。作为一种可选方案,计数阈值设置为0或1。若指针值不相等,指针同步计数减1;当指针同步计数为0时,进入指针失步状态,需要重新进行指针同步;当同步计数器大于设定值时,进入同步状态。
本发明实施例中,解析数据包括数据头部信息和根据指针等解析步骤201得到的STM-1数据得到的VC数据。数据头部信息包括通道号、数据块序号、调整标志、上一帧的调整标志、新数据标志。通道号是一个全局编号,包括STM-N线路的编号以及本VC属于STM-N内的特定通道的编号;数据块序号,用一个字节表示,范围为0-255;新数据标志,表示指针失同步后重新同步。若出现新数据标志的VCoP,包内部的数据是从VC的头部开始。
步骤203、将多个解析数据依次写入缓存块,每个缓存块包括缓存序号。
具体地,将多个解析数据依次写入一块双口RAM,内部的组织为乒乓缓存(buffer)的形式,每块buffer大小应满足存储一个VC数据包(VC over Packet,简称:VCoP)的需要,即:需要大于数据头部大小与m行数据之和的大小,其中,m可以设定为1-9。
进一步地,当完成一块乒乓buffer的写入后,生成一个写入完成信号,写入完成信号包括buffer序号,以供后续可以根据buffer序号读取数据。
图6为本发明实施例提供的一种双口RAM的结构示意图,如图6所示,该双口RAM包括数据头部信息和VC数据,数据头部信息包括通道号、数据块序号、调整标志、上一帧的调整标志、新数据标志。VC数据的大小为m行与261字节的乘积,其中,m可以设定为1-9。
步骤204、根据buffer序号,读取对应的解析数据。
本发明实施例中,根据写入完成信号中的buffer序号,读取对应的多个多通道VC4解析模块的双口RAM中的解析数据。
步骤205、根据解析数据和调整标志,生成VCoP。
本发明实施例中,每个VCoP都是固定长度的。
具体地,通过VCoP输出模块,根据解析数据和调整标志生成VCoP,并输出VCoP。
图7为本发明实施例提供的一种SDH接收通道的逻辑示意图,如图7所示,以SDH帧结构为STM-64为例,设置工作位宽为64bit,工作位宽也可以选取其他数值。首先,通过SDH帧对齐模块对STM-64进行帧对齐处理,以及通过指针复制模块对对齐的SDH帧信号指针复制处理,得到目标帧信号、STM_line信号、STM_word信号和调整计数(std_counter)信号;根据STM_line信号、STM_word信号和调整计数(std_counter)信号,通过多通道VC4解析模块对目标帧信号进行解析,得到解析数据;通过VCoP输出模块,根据解析数据和调整标志生成VCoP,并输出VCoP。
VCoP数据包中带有VC虚容器的一行或者多行数据,而且带有相对于系统钟的调整标志。虚容器数据包中包含的数据实现了交叉中将输入数据传递到输出的目标,而且由于传输的数据是对齐到VC虚容器的一行或者多行的,而且在传输的数据内指示了行号,使得在输出环节可以非常方便的确定VC数据的头部。
由于输入信号之间,输入信号与系统钟之间的差异,VCoP的包发送不是等间隔的,而传递的调整标志,体现了输入的信号速率与系统钟速率的差异,以供输出环节正确的装载信号。采用这个方式传递输入信号的速率信息,不受到包交换网络的延时的影响。
此外,为了避免网络数据报文的丢失对影响传递的输入信号时钟信息的影响,数据报文中进一步包含了前一个或多个数据报文中的调整标志。这样在数据包丢失时可以利用后面数据包中的前一个或者多个数据报文中的调整标志回复调整信息,从而保证时间信息完整。
为了避免包网络的引起的包乱序,这里在VCoP使用序号,通过对序号进行排序处理解决乱序引入的问题。由于每个包发送的间隔可能不一致,因此在输出阶段需要采用专门的排序。
步骤206、根据设置的包交换对应表,对时隙数据包进行包交换。
本发明实施例中,时隙数据包为VCoP。
本发明实施例中,步骤206具体包括:
步骤2061、从包交换对应表中查询出时隙数据包的当前通道号对应的目的通道号。
本发明实施例中,包交换对应表包括时隙数据包(VCoP)的当前通道号与目的通道号的对应关系。
步骤2062、将目的通道号确定为时隙数据包的当前通道号。
本发明实施例中,包交换系统主动修改VCoP的当前通道号,即:将目的通道号确定为时隙数据包的当前通道号。
步骤2063、将时隙数据包发送至当前通道号所在的通道。
本发明实施例中,按照修改后的当前通道号,将VCoP发送至当前通道号所指示的通道。
本发明实施中,通过包交换网络,解决大容量交叉处理的问题。所有以包形式交换的网络均可以使用本发明实施例中提供的方案,例如:无限带宽(Infiniband)等,这里不再赘述,可以实现超大规模的SDH信号的时隙交叉的需求,提高SDH信号的输出效率。
步骤207、对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新SDH帧信号。
本发明实施例中,步骤207具体包括:
步骤2071、根据时隙数据包的当前通道号,将时隙数据包写入数据存储器。
本发明实施例中,时隙数据包为VCoP,获取VCoP后,根据VCoP的当前通道号,将VCoP写入数据存储器,该数据存储器为指定的输出STM-N的通道FIFO。
进一步地,获取VCoP后,先对VCoP进行连续性检测,若每个时隙接收到的VCoP的序号连续,表示没有出现丢包;若出现每个时隙接收到的VCoP的序号不连续,表示发生丢包,则构造一份固定长度的假数据写入FIFO,其中数据头部信息中的调整标志会使用后一个包的中的上一桢调整标志。
步骤2072、根据获取的系统时钟信号,将数据存储器输出的时隙数据依次装载至STM-1的载荷,并生成STM-1信号。
本发明实施例中,系统时钟信号包括STM_line信号和STM_word信号,STM_line信号与8K同步,8K上升沿信号清零,每个155.52的系统时钟周期增加1,表示当前是STM帧的第几行;STM_word与8K同步,8K上升沿信号清零,每个155.52的系统时钟周期增加1,表示当前是STM帧的第几个字。装载状态和指针值按照通道记录在内部RAM中。当FIFO中数据达到指定水位后开始从第一个可以装载的位置开始装载,若从FIFO中的数据中得到了调整标志,则按照调整标志进行指针调整;若从FIFO中的数据得到了新数据标志,则进行数据的重新装载,重新设定指针。
本发明实施例中,属于一个连续级联的STM-1的载荷同时进行装载。
步骤2073、按照指定顺序对多个STM-1信号进行排列,生成时隙交叉后的更新SDH帧信号。
本发明实施例中,指定顺序可以按照实际需求进行设置。由于STM-1信号是按照STM_line、STM_word对齐的,按照指定顺序进行排列,生成时隙交叉后的更新SDH帧信号。
图8为本发明实施例提供的一种SDH发送通道的逻辑示意图,如图8所示,通过VCoP接收模块接收VCoP;通过多通道STM-1生成模块,根据系统时钟信号和VCoP生成多个STM-1信号;通过STM-N合成模块,根据系统时钟信号对多个STM-1信号进行合成,生成STM-64。
步骤208、根据预设的配置信息,对更新SDH帧信号进行开销调整,以将开销调整后的更新SDH帧信号输出至预设的发送端口。
本发明实施例中,配置信息可以根据实际需求进行设置。根据配置信息,对形成的STM-N帧进行开销调整,填写A1字节、A2字节和再生段踪迹(J0)等开销,按照连续级联通道的配置将指针修改为连续级联指针的形式,计算B1字节、B2字节等,进行SDH帧信号加扰之后输出到发送端口,从而实现对于任意输入的SDH帧信号中的时隙可以从任意端口交叉输出的目标。
本发明实施例提供的基于包交换的信号时隙交叉方法的技术方案中,对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;对目标同步数字体系帧信号进行解析,并生成时隙数据包;根据设置的包交换对应表,对时隙数据包进行包交换;对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号,能够满足超大规模的SDH信号的时隙交叉的需求,提高SDH信号的输出效率。
图9为本发明实施例提供的又一种基于包交换的信号时隙交叉方法的流程图,如图9所示,该方法包括:
步骤301、对原始SDH帧信号进行帧对齐处理和指针复制处理,得到目标SDH帧信号。
本发明实施例中,步骤301与步骤201相同,在此不再赘述。
步骤302、通过多通道VC解析模块对目标SDH帧信号进行多通道解析,得到多个解析数据。
与步骤202类似,多通道VC解析模块采用时分复用的方式解析各个通道的信号,按照当前通道预先从内部随机存取存储器(Random Access Memory,简称:RAM)中读出当前通道中历史状态内容,根据当前通道的STM数据、STM_line信号、STM_word信号,更新历史状态内容;将更新后的状态内容写回内部RAM。每个通道的状态内容大小相同,在RAM内部占不同的地址。其中,状态内容包括工作状态,用于记录指针值和指针同步状态。
解析301得到的多通道STM-1数据得到的多通道VC数据被不断的写入到多通道FIFO中,得到的通道同步状态也传递给后续模块供后续模块使用。
步骤303、通过多通道STM1装载模块从多通道FIFO中将多个通道的解析数据装载为多个STM1数据,依次写入缓存块,得到STM-1信号。
多通道STM1装载模块采用时分复用的方式装载各个通道的信号,按照当前通道预先从内部随机存取存储器(Random Access Memory,简称:RAM)中读出当前通道中历史状态内容,根据当前通道FIFO的水位情况、STM_line信号、STM_word信号,更新历史状态内容;将更新后的状态内容写回内部RAM。每个通道的状态内容大小相同,在RAM内部占不同的地址。其中,状态内容包括指针值和装载状态。
STM_line信号和STM_word信号同前。当多通道FIFO中数据达到指定水位后,开始从第一个可以装载的位置开始装载,并将当前位置作为指针值,并且设置装载状态为装载中。如果未能开始状态,装载状态为未装载。
若从FIFO中的数据低于指定水位或者高于指定水位,则按照SDH协议进行指针的正负调整;若从步骤302中得到新数据标志,则进行数据的重新装载,并且重新设定指针。
产生的STM信号写入缓存块中,每一个通道在缓存块中有一个独立的区域,按照当前的STM_line信号确定在这个区域中的地址。
在装载过程中直接完成输入数据时钟相对系统钟的调整,这样输入信号的数据和时钟直接通过STM帧内部的数据来表达,不需要在输出阶段进行额外的时钟调整。
步骤304、将STM-1信号封装成同步传送模块(STM over Packet,简称:STMoP)数据包。
本发明实施例中,根据设置的输出使能配置,读取对应的STM-1信号,封装成STMoP数据包,以供后续将STMoP数据包发送到外部以太交换。为了降低系统缓存的开销,将STM-1拆分成m行单独发送,其中,m可以设定为1-9。其中,使能配置为用户做出的交叉选择,不需要交叉的数据不需要输出。STMoP的报文大小相同,发送的时钟间隔相同。
进一步地,STMoP数据包的报文可以在STM数据的基础上,附加发送方的媒体存取控制位址(MAC)信息,接收方的MAC信息,接收方的时隙信息,数据在STM-1中的行号,数据的帧编号等信息。值得说明的是,还可以附加发送其他信息,本发明实施例在此不做限定。
与此同时,STMoP数据包每隔固定时间输出一个,例如,当m=1时,每个STM帧会转化为9个STMoP数据包输出。这使得在输出阶段处理时隙输出包的顺序变得非常简单,只需要根据数据包上的行号将数据包填入对应的位置即完成了排序。
步骤305、根据设置的包交换对应表,对时隙数据包进行包交换。
本发明实施例中,步骤305与步骤206仅在时隙数据包上存在差异,本步骤中的时隙数据包为STMoP数据包,其他均与步骤206相同,在此不再赘述。
步骤306、对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新SDH帧信号。
本发明实施例中,时隙数据包为STMoP数据包,获取STMoP数据包后,根据STMoP数据包的当前通道号,将STMoP数据包写入字节间插RAM的目标时隙的位置上。
进一步地,在接收到STMoP数据包之前,先对STMoP数据包进行连续性检测,若每个时隙接收到的STMoP数据包的序号连续,表示没有出现持续性丢包;若出现每个时隙接收到的STMoP数据包的序号不连续,表示发生丢包,给出告警提示。
进一步的,每隔固定的系统钟时间就会发送一个STMoP数据包,使得在输出阶段处理时隙输出包的顺序变得非常简单,只需要根据数据包上的序号将数据包填入对应的地址即完成了排序。解决了网络数据包可能乱序的问题。
图10为本发明实施例提供的一种字节间插RAM的结构示意图,如图10所示,字节间插RAM由8个RAM(RAM-0至RAM-7)组成,每个RAM划分为8个BANK(BANK-0至BANK-7),分别用来存储一个STM1数据(stm1-00至stm1-63)。每个RAM写接口位宽为64比特,总深度1K,每个BANK总深度128;RAM读接口位宽8比特,总深度16K,每个BANK总深度1K。图11为本发明实施例提供的一种STM-1在BANK中存放位置的结构示意图,如图11所示,STM-1在写入BANK时,0~33固定存放STM-1的第0、3和6行的数据(line[0、3、6]),共270B,40~73固定存放STM-1的第1、4和7行数据(line[1、4、7]),共270B,80~113固定存放STM-1的第2、5、8行数据(line[2、5、8]),共270B,34~39剩余6*8B,74~79剩余6*8B,114~127剩余14*8B。
本发明实施例中,按照从line 0~8的顺序读取字节间插RAM的数据,每一行总共270字节。每次从8个RAM的相同地址上分别读出1字节,读出的8字节数据就已经完成了字节间插。字节间插完成的STM-64数据即为时隙交叉后的更新SDH帧信号。
步骤307、根据预设的配置信息,对更新SDH帧信号进行开销调整,以将开销调整后的更新SDH帧信号输出至预设的发送端口。
本发明实施例中,步骤307与步骤208相同,在此不再赘述。
本发明实施例提供的基于包交换的信号时隙交叉方法的技术方案中,对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;对目标同步数字体系帧信号进行解析,并生成时隙数据包;根据设置的包交换对应表,对时隙数据包进行包交换;对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号,能够满足超大规模的SDH信号的时隙交叉的需求,提高SDH信号的输出效率。
图12为本发明实施例提供的一种基于包交换的信号时隙交叉装置的结构示意图,该装置用于执行上述基于包交换的信号时隙交叉方法,如图12所示,该装置包括:
预处理单元11用于对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号。
解析单元12用于对目标同步数字体系帧信号进行解析,并生成时隙数据包。
包交换单元13用于根据设置的包交换对应表,对时隙数据包进行包交换。
装载单元14用于对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号。
本发明实施例中,预处理单元11具体用于按照预设的定帧字节开销值,对原始同步数字体系信号进行帧对齐处理,生成对齐的同步数字体系帧信号,对齐的同步数字体系帧信号包括虚容器形式的连续级联;将连续级联中第一个虚容器对应的第一级同步传输模块的指针复制到除第一个虚容器之外的虚容器对应的第一级同步传输模块的指针位置,得到目标同步数字体系帧信号。
本发明实施例中,解析单元12具体用于通过多通道虚容器解析模块对目标同步数字体系帧信号进行多通道解析,得到多个解析数据和调整标志;将多个解析数据依次写入缓存块,每个缓存块包括缓存序号;根据缓存序号,读取对应的解析数据;根据解析数据和调整标志,生成虚容器数据包。
本发明实施例中,解析单元12还具体用于通过多通道虚容器解析模块对所述目标同步数字体系帧信号进行多通道解析,得到多个解析数据;通过多通道第一级同步传输模块信号装载模块从设置的多通道先进先出存储器中将多个通道的解析数据装载为多个第一级同步传输模块信号数据,依次写入缓存块,得到第一级同步传输模块信号;将第一级同步传输模块信号封装成同步传输模块数据包。
本发明实施例中,包交换单元13具体用于从包交换对应表中查询出时隙数据包的当前通道号对应的目的通道号;将目的通道号确定为时隙数据包的当前通道号;将时隙数据包发送至当前通道号所在的通道。
本发明实施例中,装载单元14具体用于根据时隙数据包的当前通道号,将时隙数据包写入数据存储器;根据获取的系统时钟信号,将数据存储器输出的时隙数据依次装载至第一级同步传输模块的载荷,并生成第一级同步传输模块信号;按照指定顺序对多个第一级同步传输模块信号进行排列,生成时隙交叉后的更新同步数字体系帧信号。
本发明实施例中,装置还包括:开销调整单元15。
开销调整单元15用于根据预设的配置信息,对更新同步数字体系帧信号进行开销调整,以将开销调整后的更新同步数字体系帧信号输出至预设的发送端口。
本发明实施例的方案中,对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;对目标同步数字体系帧信号进行解析,并生成时隙数据包;根据设置的包交换对应表,对时隙数据包进行包交换;对包交换后的时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号,能够满足超大规模的SDH信号的时隙交叉的需求,提高SDH信号的输出效率。
上述实施例阐明的系统、装置、模块或单元,具体可以由计算机芯片或实体实现,或者由具有某种功能的产品来实现。一种典型的实现设备为计算机设备,具体的,计算机设备例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
本发明实施例提供了一种计算机设备,包括存储器和处理器,存储器用于存储包括程序指令的信息,处理器用于控制程序指令的执行,程序指令被处理器加载并执行时实现上述基于包交换的信号时隙交叉方法的实施例的各步骤,具体描述可参见上述基于包交换的信号时隙交叉方法的实施例。
下面参考图13,其示出了适于用来实现本申请实施例的计算机设备600的结构示意图。
如图13所示,计算机设备600包括中央处理单元(CPU)601,其可以根据存储在只读存储器(ROM)602中的程序或者从存储部分608加载到随机访问存储器(RAM))603中的程序而执行各种适当的工作和处理。在RAM603中,还存储有计算机设备600操作所需的各种程序和数据。CPU601、ROM602、以及RAM603通过总线604彼此相连。输入/输出(I/O)接口605也连接至总线604。
以下部件连接至I/O接口605:包括键盘、鼠标等的输入部分606;包括诸如阴极射线管(CRT)、液晶反馈器(LCD)等以及扬声器等的输出部分607;包括硬盘等的存储部分608;以及包括诸如LAN卡,调制解调器等的网络接口卡的通信部分609。通信部分609经由诸如因特网的网络执行通信处理。驱动器610也根据需要连接至I/O接口606。可拆卸介质611,诸如磁盘、光盘、磁光盘、半导体存储器等等,根据需要安装在驱动器610上,以便于从其上读出的计算机程序根据需要被安装如存储部分608。
特别地,根据本发明的实施例,上文参考流程图描述的过程可以被实现为计算机软件程序。例如,本发明的实施例包括一种计算机程序产品,其包括有形地包含在机器可读介质上的计算机程序,所述计算机程序包括用于执行流程图所示的方法的程序代码。在这样的实施例中,该计算机程序可以通过通信部分609从网络上被下载和安装,和/或从可拆卸介质611被安装。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
为了描述的方便,描述以上装置时以功能分为各种单元分别描述。当然,在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白,本申请的实施例可提供为方法、系统或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述,例如程序模块。一般地,程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请,在这些分布式计算环境中,由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中,程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于系统实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。

Claims (8)

1.一种基于包交换的信号时隙交叉方法,其特征在于,所述方法包括:
对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;
对所述目标同步数字体系帧信号进行解析,并生成时隙数据包;
根据设置的包交换对应表,对所述时隙数据包进行包交换;
对包交换后的所述时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号;
所述时隙数据包为虚容器数据包;
所述对所述目标同步数字体系帧信号进行解析,并生成时隙数据包,包括:
通过多通道虚容器解析模块对所述目标同步数字体系帧信号进行多通道解析,得到多个解析数据和调整标志;
将多个解析数据依次写入缓存块,每个缓存块包括缓存序号;
根据所述缓存序号,读取对应的解析数据;
根据所述解析数据和调整标志,生成虚容器数据包;
所述目标同步数字体系帧信号包括虚容器形式的连续级联,所述时隙数据包为同步传输模块数据包;
所述对所述目标同步数字体系帧信号进行解析,并生成时隙数据包,包括:
通过多通道虚容器解析模块对所述目标同步数字体系帧信号进行多通道解析,得到多个解析数据;
通过多通道第一级同步传输模块信号装载模块从设置的多通道先进先出存储器中将多个通道的解析数据装载为多个第一级同步传输模块信号数据,依次写入缓存块,得到第一级同步传输模块信号;
将第一级同步传输模块信号封装成同步传输模块数据包;
所述包交换对应表包括所述时隙数据包的当前通道号与目的通道号的对应关系;
所述根据设置的包交换对应表,对所述时隙数据包进行包交换,包括:
从所述包交换对应表中查询出所述时隙数据包的当前通道号对应的目的通道号;
将所述目的通道号确定为所述时隙数据包的当前通道号,包交换系统主动修改时隙数据包的当前通道号,将目的通道号确定为时隙数据包的当前通道号;
将所述时隙数据包发送至所述当前通道号所在的通道,按照修改后的当前通道号,将时隙数据包发送至当前通道号所指示的通道。
2.根据权利要求1所述的基于包交换的信号时隙交叉方法,其特征在于,所述原始同步数字体系帧信号包括定帧字节;
所述对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号,包括:
按照预设的定帧字节开销值,对所述原始同步数字体系信号进行帧对齐处理,生成对齐的同步数字体系帧信号,所述对齐的同步数字体系帧信号包括虚容器形式的连续级联;
将所述连续级联中第一个虚容器对应的第一级同步传输模块的指针复制到除所述第一个虚容器之外的虚容器对应的第一级同步传输模块的指针位置,得到目标同步数字体系帧信号。
3.根据权利要求1所述的基于包交换的信号时隙交叉方法,其特征在于,所述对包交换后的所述时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号,包括:
根据所述时隙数据包的当前通道号,将所述时隙数据包写入数据存储器;
根据获取的系统时钟信号,将所述数据存储器输出的时隙数据依次装载至第一级同步传输模块的载荷,并生成第一级同步传输模块信号;
按照指定顺序对多个第一级同步传输模块信号进行排列,生成时隙交叉后的更新同步数字体系帧信号。
4.根据权利要求1所述的基于包交换的信号时隙交叉方法,其特征在于,在所述对包交换后的所述时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号之后,还包括:
根据预设的配置信息,对所述更新同步数字体系帧信号进行开销调整,以将开销调整后的更新同步数字体系帧信号输出至预设的发送端口。
5.一种基于包交换的信号时隙交叉系统,其特征在于,所述系统包括同步数字体系接收通道、包交换系统和同步数字体系发送通道;
所述同步数字体系接收通道用于对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;对所述目标同步数字体系帧信号进行解析,并生成时隙数据包;
所述包交换系统用于根据设置的包交换对应表,对所述时隙数据包进行包交换;
所述同步数字体系发送通道用于对包交换后的所述时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号;
所述时隙数据包为虚容器数据包;
所述同步数字体系接收通道用于通过多通道虚容器解析模块对所述目标同步数字体系帧信号进行多通道解析,得到多个解析数据和调整标志;将多个解析数据依次写入缓存块,每个缓存块包括缓存序号;根据所述缓存序号,读取对应的解析数据;根据所述解析数据和调整标志,生成虚容器数据包;
所述目标同步数字体系帧信号包括虚容器形式的连续级联,所述时隙数据包为同步传输模块数据包;
所述同步数字体系接收通道用于通过多通道虚容器解析模块对所述目标同步数字体系帧信号进行多通道解析,得到多个解析数据;通过多通道第一级同步传输模块信号装载模块从设置的多通道先进先出存储器中将多个通道的解析数据装载为多个第一级同步传输模块信号数据,依次写入缓存块,得到第一级同步传输模块信号;将第一级同步传输模块信号封装成同步传输模块数据包;
所述包交换对应表包括所述时隙数据包的当前通道号与目的通道号的对应关系;
所述包交换系统用于从所述包交换对应表中查询出所述时隙数据包的当前通道号对应的目的通道号;将所述目的通道号确定为所述时隙数据包的当前通道号,包交换系统主动修改时隙数据包的当前通道号,将目的通道号确定为时隙数据包的当前通道号;将所述时隙数据包发送至所述当前通道号所在的通道,按照修改后的当前通道号,将时隙数据包发送至当前通道号所指示的通道。
6.一种基于包交换的信号时隙交叉装置,其特征在于,所述装置包括:
预处理单元,用于对原始同步数字体系帧信号进行帧对齐处理和指针复制处理,得到目标同步数字体系帧信号;
解析单元,用于对所述目标同步数字体系帧信号进行解析,并生成时隙数据包;
包交换单元,用于根据设置的包交换对应表,对所述时隙数据包进行包交换;
装载单元,用于对包交换后的所述时隙数据包进行重新装载,生成时隙交叉后的更新同步数字体系帧信号;
所述时隙数据包为虚容器数据包;
所述解析单元具体用于通过多通道虚容器解析模块对所述目标同步数字体系帧信号进行多通道解析,得到多个解析数据和调整标志;将多个解析数据依次写入缓存块,每个缓存块包括缓存序号;根据所述缓存序号,读取对应的解析数据;根据所述解析数据和调整标志,生成虚容器数据包;
所述目标同步数字体系帧信号包括虚容器形式的连续级联,所述时隙数据包为同步传输模块数据包;
所述解析单元具体用于通过多通道虚容器解析模块对所述目标同步数字体系帧信号进行多通道解析,得到多个解析数据;通过多通道第一级同步传输模块信号装载模块从设置的多通道先进先出存储器中将多个通道的解析数据装载为多个第一级同步传输模块信号数据,依次写入缓存块,得到第一级同步传输模块信号;将第一级同步传输模块信号封装成同步传输模块数据包;
所述包交换对应表包括所述时隙数据包的当前通道号与目的通道号的对应关系;
所述包交换单元具体用于从所述包交换对应表中查询出所述时隙数据包的当前通道号对应的目的通道号;将所述目的通道号确定为所述时隙数据包的当前通道号,包交换系统主动修改时隙数据包的当前通道号,将目的通道号确定为时隙数据包的当前通道号;将所述时隙数据包发送至所述当前通道号所在的通道,按照修改后的当前通道号,将时隙数据包发送至当前通道号所指示的通道。
7.一种计算机可读介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现如权利要求1至4任一项所述的基于包交换的信号时隙交叉方法。
8.一种计算机设备,包括存储器和处理器,所述存储器用于存储包括程序指令的信息,所述处理器用于控制程序指令的执行,其特征在于,所述程序指令被处理器加载并执行时实现权利要求1至4任意一项所述的基于包交换的信号时隙交叉方法。
CN202111449407.9A 2021-11-30 2021-11-30 一种基于包交换的信号时隙交叉方法、装置和系统 Active CN114337899B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111449407.9A CN114337899B (zh) 2021-11-30 2021-11-30 一种基于包交换的信号时隙交叉方法、装置和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111449407.9A CN114337899B (zh) 2021-11-30 2021-11-30 一种基于包交换的信号时隙交叉方法、装置和系统

Publications (2)

Publication Number Publication Date
CN114337899A CN114337899A (zh) 2022-04-12
CN114337899B true CN114337899B (zh) 2023-12-19

Family

ID=81047717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111449407.9A Active CN114337899B (zh) 2021-11-30 2021-11-30 一种基于包交换的信号时隙交叉方法、装置和系统

Country Status (1)

Country Link
CN (1) CN114337899B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570344A (en) * 1994-03-01 1996-10-29 Fujitsu Limited Synchronous digital hierarchy transmission device and method for exchanging synchronous digital hierarchy transmission device units
CN101137246A (zh) * 2006-10-12 2008-03-05 中兴通讯股份有限公司 用于同步数字传输系统中的超大规模数据交叉连接的方法
WO2010142169A1 (zh) * 2009-06-09 2010-12-16 中兴通讯股份有限公司 一种sdh设备快速穿通业务的方法及装置
CN106487471A (zh) * 2016-10-17 2017-03-08 天津光电通信技术有限公司 一种采用fpga对大容量数据进行低阶交叉的方法
CN107800503A (zh) * 2017-11-28 2018-03-13 天津光电通信技术有限公司 一种基于fpga实现sdh高低阶混合交叉方法及系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301941B2 (en) * 2000-04-11 2007-11-27 Lsi Corporation Multistage digital cross connect with synchronized configuration switching
US7260092B2 (en) * 2000-04-11 2007-08-21 Lsi Corporation Time slot interchanger
US7558260B2 (en) * 2003-03-07 2009-07-07 Optimum Communication Services, Inc. Byte-timeslot-synchronous, dynamically switched multi-source-node data transport bus system
US7177328B2 (en) * 2002-11-27 2007-02-13 Transwitch Corporation Cross-connect switch for synchronous network

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570344A (en) * 1994-03-01 1996-10-29 Fujitsu Limited Synchronous digital hierarchy transmission device and method for exchanging synchronous digital hierarchy transmission device units
CN101137246A (zh) * 2006-10-12 2008-03-05 中兴通讯股份有限公司 用于同步数字传输系统中的超大规模数据交叉连接的方法
WO2010142169A1 (zh) * 2009-06-09 2010-12-16 中兴通讯股份有限公司 一种sdh设备快速穿通业务的方法及装置
CN106487471A (zh) * 2016-10-17 2017-03-08 天津光电通信技术有限公司 一种采用fpga对大容量数据进行低阶交叉的方法
CN107800503A (zh) * 2017-11-28 2018-03-13 天津光电通信技术有限公司 一种基于fpga实现sdh高低阶混合交叉方法及系统

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Efficient parallel time-slot interchanger for high-performance SDH/SONET digital crossconnect systems;Obara, H.;Geophysical Journal International;第37卷(第2期);全文 *
SDH数字交叉连接系统的设计与ASIC实现;常立立;李惠军;孔庆涛;邓晓飞;;光通信技术(第03期);全文 *
Spatio-temporal analysis of seismic anisotropy associated with the Cook Strait and Kaikōura earthquake sequences in New Zealand;Electronics Letters;第223卷(第3期);全文 *
基于FPGA技术的SDH交换芯片设计与实现;李宥谋;;光通信技术(第02期);全文 *
采用时隙交换技术的SDH/PDH多路复用线卡的设计与实现;杨思陶;林水生;电光与控制(第006期);全文 *

Also Published As

Publication number Publication date
CN114337899A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
US7277447B2 (en) Onboard RAM based FIFO with pointers to buffer overhead bytes of synchronous payload envelopes in synchronous optical networks
US8660146B2 (en) Telecom multiplexer for variable rate composite bit stream
US7639673B2 (en) Method and apparatus for SDH/SONET frame alignment
CN106921641A (zh) 传输报文的方法和装置
US7940806B1 (en) Synchronous payload envelope mapping without pointer adjustments
US7558287B2 (en) Combined hardware and software implementation of link capacity adjustment scheme (LCAS) in SONET (synchronous optical network) virtual concatenation (VCAT)
US6526069B1 (en) Synchronization device for a synchronous digital message transmission system and process for producing a synchronous output signal
US8243727B2 (en) Methods for synchronizing applicative clock signals in a synchronous communications network, corresponding emitter and receiver devices, computer-readable storage means
US5331630A (en) Renewal method and apparatus for AU-4 and TU-3 pointers of synchronous digital hierarchy
CN114337899B (zh) 一种基于包交换的信号时隙交叉方法、装置和系统
EP1357688A2 (en) Handling traffic in a synchronous communication network
US7068679B1 (en) Asynchronous payload mapping using direct phase transfer
US6891863B1 (en) Device and methods for processing channels in a data stream
US6577651B2 (en) Methods and apparatus for retiming and realigning sonet signals
US7031351B2 (en) Serial data mapping apparatus for synchronous digital hierarchy
US6377586B1 (en) Time switching circuit of synchronous super high speed transmission apparatus and controlling method thereof
US7542484B2 (en) Managing payload specific latencies in a cross-connect system
CA2090270A1 (en) Circuit arrangement for equalizing frequency and/or phase variations between an incoming and an outgoing signal
US7349444B2 (en) SONET/SDH SPE/virtual container retiming with adaptive dual pointer leak rate computation
KR100280203B1 (ko) 비트 리킹 장치
CN100558031C (zh) 比特泄漏控制方法及系统
JP2005512457A (ja) Sonet/sdhエミュレーションプロトコルにおいて、ロストデータまたは遅延データを交換する方法及びシステム
KR100237456B1 (ko) 다중화를 위한 프레임 구조
EP1091302B1 (en) Device for processing SONET or SDH frames on a PCI bus
JPH09200172A (ja) Sdh伝送システムの遅延変動吸収方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant