CN114337621A - 具有电压保护的后置驱动器 - Google Patents
具有电压保护的后置驱动器 Download PDFInfo
- Publication number
- CN114337621A CN114337621A CN202111639944.XA CN202111639944A CN114337621A CN 114337621 A CN114337621 A CN 114337621A CN 202111639944 A CN202111639944 A CN 202111639944A CN 114337621 A CN114337621 A CN 114337621A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- transistor
- node
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45663—Measuring at the active amplifying circuit of the differential amplifier
- H03F3/45677—Controlling the active amplifying circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
Abstract
本申请实施例公开了一种具有电压保护的后置驱动器,该后置驱动器包括输入对电路、保护电路、共模感测电路以及放大器。输入对电路根据第一输入信号与第二输入信号自第一节点输出第一信号并自第二节点输出第二信号。保护电路根据多个第一偏压电压以及第二偏压电压对输入对电路提供电压保护,并传输第一信号至第一负载以产生第一输出信号,及传输第二信号至第二负载以产生第二输出信号。共模感测电路感测第一节点的位准以及第二节点的位准以产生回授信号。放大器根据一参考电压与回授信号产生第二偏压电压。
Description
技术领域
本申请涉及后置驱动器技术领域,具体涉及一种具有电压保护的后置驱动器。
背景技术
后置驱动器常见于发射器中,其可用来输出具有较大摆幅的差动信号。在实际应用中,受限于制程可提供的晶体管种类,可能需要使用具有较低耐压的晶体管来实施后置驱动器。然而,这些晶体管可能会因为较大的电压差而造到损坏,使得后置驱动器的操作出现错误。
发明内容
本申请实施例提供一种具有电压保护的后置驱动器。
于一些实施例中,后置驱动器包括输入对电路、保护电路、共模感测电路以及放大器。输入对电路根据一第一输入信号与一第二输入信号自一第一节点输出一第一信号并自一第二节点输出一第二信号。保护电路根据多个第一偏压电压以及一第二偏压电压对该输入对电路提供电压保护,并传输该第一信号至一第一负载以产生一第一输出信号,并传输该第二信号至一第二负载以产生一第二输出信号。共模感测电路感测该第一节点的位准以及该第二节点的位准以产生一回授信号。放大器根据一参考电压与该回授信号产生该第二偏压电压。
于一些实施例中,后置驱动器包括多个驱动电路、共模感测电路以及放大器。多个驱动电路根据多组输入信号经由一第一负载产生一第一输出信号,并经由一第二负载产生一第二输出信号,其中该多个驱动电路中每一者包括输入对电路与保护电路。输入对电路根据该多组输入信号中的一对应者的一第一输入信号与一第二输入信号经由一第一节点输出一第一信号,并经由一第二节点输出一第二信号。保护电根据多个第一偏压电压以及一第二偏压电压导通以对该输入对电路提供一电压保护,并传输该第一信号至该第一负载,并传输该第二信号至该第二负载。共模感测电路根据该多个驱动电路中的一对应驱动电路的该第一节点的位准与该对应驱动电路的该第二节点的位准产生一回授信号。放大器根据一参考电压与该回授信号产生该第二偏压电压。
本申请一些实施例中的后置驱动器可利用回授控制的方式来产生合适的偏压,以确保后置驱动器中的晶体管不会损坏。如此,可使用低电压制程的晶体管实施后置驱动器。
有关本申请的特征、实作与功效,兹配合图式作较佳实施例详细说明如下。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为根据本申请一些实施例绘制的一种后置驱动器的示意图;
图2为根据本申请一些实施例绘制的一种后置驱动器的示意图;以及
图3为根据本申请一些实施例绘制的一种后置驱动器的示意图。
具体实施方式
本文所使用的所有词汇具有其通常的意涵。上述词汇在普遍常用的字典中对的定义,在本申请的内容中包括任一于此讨论的词汇的使用例子仅为示例,不应限制到本申请的范围与意涵。同样地,本申请亦不仅以于此说明书所示出的各种实施例为限。
关于本文中所使用的“耦接”或“连接”,均可指二或多个组件相互直接作实体或电性接触,或是相互间接作实体或电性接触,亦可指二或多个组件相互操作或动作。如本文所用,用语“电路”可为由至少一个晶体管与/或至少一个主被动组件按一定方式连接以处理信号的装置。
图1为根据本申请一些实施例绘制的一种后置驱动器(post driver)100的示意图。于一些实施例中,后置驱动器100可应用于(但不限于)发射器。
后置驱动器100包括输入对电路110、保护电路120、共模感测电路130以及放大器140。输入对电路110经由电流源电路105偏压,并根据输入信号VIP与输入信号VIN自节点N1输出信号S1并自节点N2输出信号S2。于一些实施例中,输入对电路110可包括晶体管M1与晶体管M2。晶体管M1的第一端(例如为源极)耦接至节点N1并输出信号S1,晶体管M1的第二端(例如为汲极)经由电流源电路105耦接至地,且晶体管M1的控制端(例如为闸极)接收输入信号VIP。晶体管M2的第一端耦接至节点N2并输出信号S2,晶体管M2的第二端耦接至晶体管M1的第二端,且晶体管M2的控制端接收输入信号VIN。于一些实施例中,输入信号VIP与输入信号VIN可为(但不限于)来自发射器中的前置驱动器(pre-driver)所输出的一组信号。于一些实施例中,该组信号可为(但不限于)差动信号。
保护电路120耦接至输入对电路110,并根据多个偏压电压VB1P、VB1N以及VB进行操作,以对输入对电路110提供电压保护。保护电路120更传输信号S1到负载RL1以产生输出信号VOP,并传输信号S2到负载RL2以产生输出信号VON。于一些实施例中,偏压电压VB1P与偏压电压VB1N可为具有同一位准的电压。
于一些实施例中,保护电路120包括多个晶体管M3~M6。晶体管M3的第一端耦接至负载RL1以产生输出信号VOP,晶体管M3的第二端耦接至晶体管M5的第一端,且晶体管M3的控制端接收偏压电压VB1P。晶体管M3可经由偏压电压VB1P偏压并产生输出信号VOP。晶体管M5的第二端耦接至晶体管M1的第一端以接收信号S1,且晶体管M5的控制端接收偏压电压VB。晶体管M5可经由偏压电压VB偏压并自输入对电路110接收信号S1。晶体管M4的第一端耦接至负载RL2以产生输出信号VON,晶体管M4的第二端耦接至晶体管M6的第一端,且晶体管M4的控制端接收偏压电压VB1N。晶体管M4可经由偏压电压VB1N偏压并产生输出信号VON。晶体管M6的第二端耦接至晶体管M2的第一端以接收信号S2,且晶体管M6的控制端接收偏压电压VB。晶体管M6可经由偏压电压VB偏压并自输入对电路110接收信号S2。
如图1所示,输入对电路110经由保护电路120、负载RL1与负载RL2接收供应电压VDD。输入对电路110与保护电路120可经由供应电压VDD供电。藉由上述设置方式,于一些实施例中,输入对电路110与保护电路120中每一者所包括的晶体管(例如为前述的多个晶体管M1~M6)的耐压低于供应电压VDD。例如,供应电压VDD约为3.3伏特,多个晶体管M3~M6中每一者可为耐压为1.8伏特的输入输出(I/O)晶体管,而多个晶体管M1与M2可为耐压为1.8伏特的核心(core)晶体管。一般而言,耐压为1.8伏特的输入输出晶体管的耐压约低于1.8伏特(或是低于1.98伏特),且核心晶体管的耐压低于输入输出晶体管的耐压。因此,为避免晶体管M1与晶体管M2受到损坏,可利用多个晶体管M3~M6形成的堆栈结构来承受供应电压VDD。
共模感测电路130感测节点N1的位准(后称电压VN1)与节点N2的位准(后称电压VN2)以产生回授信号VFB。于一些实施例中,共模感测电路130用以撷取出电压VN1以及电压VN2之间的共模位准。例如,回授信号VFB可为电压VN1与电压VN2的总和的一半。于一些实施例中,共模感测电路130可包括电阻性组件131与电阻性组件132,其可对电压VN2与电压VN2分压以产生回授信号VFB。电阻性组件131的第一端耦接至节点N2以接收电压VN2。电阻性组件132的第一端耦接至电阻性组件131的第二端,并产生回授信号VFB。电阻性组件132的第二端耦接至节点N1以接收电压VN1。于一些实施例中,电阻性组件131与电阻性组件132中每一者可由被动组件实施。例如,该被动组件可为(但不限于)多晶硅电阻。于一些实施例中,电阻性组件131与电阻性组件132中每一者可由主动组件实施。例如,该主动组件可为(但不限于)晶体管。
在一些选择性的实施例中,共模感测电路130更包括电容性组件C(以虚线绘制,表示其为可选择性地设置),其耦接于电阻性组件132的第一端与地之间。电容性组件C可操作为滤波电容,以使回授信号VFB更加稳定。
放大器140的负输入端耦接至共模感测电路130以接收回授信号VFB。放大器140的正输入端接收参考电压VREF。放大器140根据参考电压VREF与回授信号VFB产生偏压电压VB。理想上,参考电压VREF相同于回授电压VFB(例如,VREF=VFB=(VN1+VN2)/2)。若电压VN1与/或电压VN2出现变化,回授信号VFB也会跟着变动。放大器140可响应回授信号VFB的变动调整偏压电压VB,以使电压VN1与/或电压VN2回复到预设位准。如此,可确保电压VN1与/或电压VN2不会过高而造成晶体管M1与晶体管M2的损坏。
于一些实施例中,参考电压VREF设置为略高于或相同于核心晶体管(即晶体管M1与/或晶体管M2)的耐压值的一半。在一个极端情形中,若晶体管M1根据输入信号VIP导通且晶体管M2根据输入信号VIN关断,电压VN1经由电流源电路105拉到低位准,且电压VN2会具有最高位准。藉由设置保护电路120、共模感测电路130以及放大器140,电压VN2的位准可被箝位至一特定位准,其中该特定位准可由参考电压VREF以及电压VN1决定。例如,该特定位准可表示为2×VREF-VN1。因为电流源电路105通常操作于饱和区,使得电压VN1在各种变异(例如为制程变异、电压变异、温度变异等等)的影响下仍可高于0伏特。如此一来,该特定位准将会低于该耐压值,以确保晶体管M2不会受到损坏。
于一些相关技术中,具有类似于后置驱动器的设置方式的电流镜电路被用来产生多个偏压电压,以期望在各个变异下可以正确地偏压后置驱动器。然而,在该些相关技术中,电流镜电路中多个晶体管的连接关系并非完全相同于后置驱动器中多个晶体管的连接关系,故所产生的偏压电压与后置驱动器所受到的变异影响并无法达到完全线性的变动。再者,电流镜电路中存在连接为二极管型式(diode-connected)的晶体管与电阻,其耦接于提供供应电压的节点与地之间,故会固定地产生一定的电流而造成额外的功率消耗。若要降低该功率消耗,需要增加电阻的阻值。如此,将导致电路面积明显增加。
相较于上述技术,于本申请的一些实施例中,输入对电路110的内部节点的位准(例如为电压VN1与电压VN2)可用来执行回授控制,以确保后置驱动器100在各种变异的影响下可以更准确地被偏压,并确保各个晶体管M1~M6所承受的电压不超过其耐压值。此外,共模感测电路130以及放大器140所产生的固定电流(若有)可以低于这些技术使用电流镜电路的所产生的固定电流,故可具有较低的功率消耗。
图2为根据本申请一些实施例绘制的一种后置驱动器200的示意图。相较于图1,于此例中,后置驱动器200更包括切换电路250。切换电路250选择性地输出偏压电压VB或固定电压(例如为偏压电压VB2P与偏压电压VB2N)给保护电路120。
详细而言,切换电路250包括多个开关SW1~SW4。开关SW1耦接于放大器140以及晶体管M5的控制端之间,并根据控制信号S[1]选择性地导通,以传输偏压电压VB给晶体管M5。开关SW2耦接于放大器140以及晶体管M6的控制端之间,并根据控制信号S[1]选择性地导通,以传输偏压电压VB给晶体管M6。开关SW3的第一端接收偏压电压VB2P,且开关SW3的第二端耦接至晶体管M5的控制端。开关SW3根据控制信号S[2]选择性地导通,以传输偏压电压VB2P给晶体管M5。开关SW4的第一端接收偏压电压VB2N,且开关SW4的第二端耦接至晶体管M6的控制端。开关SW4根据控制信号S[2]选择性地导通,以传输偏压电压VB2N给晶体管M6。于一些实施例中,偏压电压VB2N与偏压电压VB2P可为具有相同位准的电压。于一些实施例中,多个偏压电压VB1N、VB1P、VB2N以及VB2P可藉由对供应电压VDD进行分压产生。
于一些实施例中,控制信号S[1]与控制信号S[2]具有相反逻辑值,以使多个开关SW1~SW2与多个开关SW3~SW4具有相反的导通状态。例如,当多个开关SW1~SW2导通时,多个开关SW3~SW4不导通,反之亦然。藉由切换电路250,可以增加后置驱动器200的可调性。例如,在进行测试或调整时,可以利用切换电路250来输入不同偏压电压到保护电路120。于一些实施例中,当后置驱动器200进入省电模式时,电流源电路105会关闭以节省功率消耗。如此,电压VN1与电压VN2会升高。于此条件下,切换电路250可输出固定电压(例如为偏压电压VB2P与偏压电压VB2N)给保护电路120,以确保晶体管M1与晶体管M2不会损坏。也就是说,在操作模式下,切换电路250会导通开关SW1~SW2并使开关SW3~SW4不导通,以提供偏压电压VB给保护电路120,而在省电模式或测试模式下,切换电路250会导通开关SW3~SW4并使开关SW1~SW2不导通,以输出固定电压给保护电路120。
图3为根据本申请一些实施例绘制的一种后置驱动器300的示意图。相较于图1或图2的例子,后置驱动器300可执行预加重(pre-emphasis)或是去加重(de-emphasis)的功能,以适用高速数据传输应用的需求。
后置驱动器300包括多级驱动电路310、320与330。于一些实施例中,多级驱动电路310、320与330分别对应于多个抽头(tap),其中驱动电路310对应于这些抽头中的主要抽头(main tap)。驱动电路310、320与330所接收的多组输入信号依序为输入信号VIP[1]与输入信号VIN[1]、输入信号VIP[2]与输入信号VIN[2]以及输入信号VIP[3]与输入信号VIN[3]。于一些实施例中,输入信号VIP[1]、输入信号VIP[2]与输入信号VIP[3]中的两者之间具有一预定时间差。例如,输入信号VIP[1]可表示为VIP[t](即为在时刻t的输入信号VIP),输入信号VIP[2]可表示为VIP[t-1](即为在时刻t-1的输入信号VIP),且输入信号VIP[3]可表示为VIP[t+1](即为在时刻t+1的输入信号VIP)。或者,在另一例子中,输入信号VIP[1]可表示为VIP[t],输入信号VIP[2]可表示为VIP[t-1],且输入信号VIP[3]可表示为VIP[t-2](即为在时刻t-2的输入信号VIP)。输入信号VIN[1]、输入信号VIN[2]与输入信号VIN[3]之间的关系可参考输入信号VIP[1]、输入信号VIP[2]与输入信号VIP[3]的关系,故不再重复赘述。
驱动电路310、320与330根据上述多组输入信号经由负载RL1产生输出信号VOP,并经由负载RL2产生输出信号VON。驱动电路310、320与330中每一者的电路结构可参考图1的后置驱动器100,故于此不再重复赘述。驱动电路310、320与330中每一者的晶体管尺寸与/或电流源电路的电流并不相同。例如,由于驱动电路310对应于主要抽头,相较于其他的驱动电路320或330,在驱动电路310中的多个晶体管M1~M6具有最大的尺寸(或是最多的并联个数),且驱动电路310中的电流源电路105具有最高的电流。
在此例中,共模感测电路130根据对应于主要抽头的驱动电路310中的节点N1的位准与节点N2的位准产生回授信号VFB,以提供回授信号VFB给放大器140产生偏压电压VB。换言之,在此例中,对应于多个抽头的多个驱动电路310、320与330可共享共模感测电路130与放大器140。此外,对应于主要抽头的驱动电路310的输出为反相于对应于其它抽头的多个驱动电路320与330的输出。例如,如图3所示,驱动电路310的正输出端(相当于晶体管M3的第一端)是耦接至多个驱动电路320与330的负输出端以经由负载RL1产生输出讯号VOP,且驱动电路310的负输出端(相当于晶体管M4的第一端)是耦接至多个驱动电路320与330的正输出端以经由负载RL2产生输出讯号VON。换言之,在多个驱动电路320以及330中的节点N1与节点N2(未标示)的设置位置与在驱动电路310中的节点N1与节点N2的设置位置为互相相反。
上述关于驱动电路的数量用于示例,且本申请并不以此为限。依据实际应用需求,所需要的抽头数量不同,故后置驱动器300中的驱动电路的数量可相应地调整。于另一些实施例中,多个驱动电路310、320与330中每一者可更包括图2中的切换电路250,以增加后置驱动器300的可调性。
综上所述,本申请一些实施例中的后置驱动器可利用回授控制的方式来产生合适的偏压,以确保后置驱动器中的晶体管不会损坏。如此,可使用低电压制程的晶体管实施后置驱动器。此外,若实际应用上需要预加重或去加重的功能,本申请一些实施例中的后置驱动器可利用多级电路来实施均衡器中的多个抽头来实现上述功能,且这些级电路可共享部分电路来节省电路面积。
虽然本申请实施例如上所述,然而这些实施例并非用来限定本申请,本技术领域具有通常知识者可依据本申请的明示或隐含之内容对本申请的技术特征施以变化,凡此种种变化均可能属于本申请所寻求的专利保护范畴,换言之,本申请之专利保护范围须视本说明书的申请专利范围所界定者为准。
符号说明:
100,200,300:后置驱动器;
105:电流源电路;
110:输入对电路;
120:保护电路;
130:共模感测电路;
131,132:电阻性组件;
140:放大器;
250:切换电路;
310,320,330:驱动电路;
C:电容性组件;
M1~M6:晶体管;
N1,N2:节点;
RL1,RL2:负载;
S[1],S[2]:控制信号;
S1,S2:信号;
SW1~SW4:开关;
VB,VB1N,VB1P,VB2N,VB2P:偏压电压;
VDD:供应电压;
VFB:回授信号;
VIN,VIP:输入信号;
VN1,VN2:电压;
VON,VOP:输出信号;
VREF:参考电压。
Claims (11)
1.一种后置驱动器,其特征在于,包括:
一输入对电路,根据一第一输入信号与一第二输入信号自一第一节点输出一第一信号并自一第二节点输出一第二信号;
一保护电路,根据多个第一偏压电压以及一第二偏压电压对所述输入对电路提供电压保护,并传输所述第一信号至一第一负载以产生一第一输出信号,及传输所述第二信号至一第二负载以产生一第二输出信号;
一共模感测电路,感测所述第一节点的位准以及所述第二节点的位准以产生一回授信号;以及
一放大器,根据一参考电压与所述回授信号产生所述第二偏压电压。
2.如权利要求1所述的后置驱动器,其特征在于,还包括:
一切换电路,用以选择性地输出所述第二偏压电压或一固定电压给所述保护电路。
3.如权利要求2所述的后置驱动器,其特征在于,所述切换电路在一省电模式下输出所述固定电压给所述保护电路,及在一操作模式下输出所述第二偏压电压给所述保护电路。
4.如权利要求1所述的后置驱动器,其特征在于,所述共模感测电路包括:
一第一电阻性组件,其中所述第一电阻性组件的第一端耦接至所述第二节点;以及
一第二电阻性组件,其中所述第二电阻性组件的第一端耦接至所述第一电阻性组件的第二端并产生所述回授信号,且所述第二电阻性组件的第二端耦接至所述第一节点。
5.如权利要求1所述的后置驱动器,其特征在于,所述输入对电路经由所述保护电路、所述第一负载与所述第二负载接收一供应电压,且所述保护电路与所述输入对电路中每一者所包括的晶体管的耐压低于所述供应电压。
6.如权利要求1所述的后置驱动器,其特征在于,所述输入对电路包括:
一第一晶体管,其中所述第一晶体管的第一端耦接至所述第一节点并输出所述第一信号,所述第一晶体管的第二端经由一电流源电路耦接至地,且所述第一晶体管的控制端接收所述第一输入信号;以及
一第二晶体管,其中所述第二晶体管的第一端耦接至所述第二节点并输出所述第二信号,所述第二晶体管的第二端耦接至所述第一晶体管的第二端,且所述第二晶体管的控制端接收所述第二输入信号。
7.如权利要求6所述的后置驱动器,其特征在于,当所述第二晶体管响应所述第二输入信号关断时,所述第二节点的位准经由所述保护电路、所述共模感测电路以及所述放大器箝位至一特定位准,且所述特定位准经由所述参考电压与所述第一节点的位准决定。
8.如权利要求1所述的后置驱动器,其特征在于,所述保护电路包括:
一第一晶体管,经由所述多个第一偏压电压中的一第一者偏压,并产生所述第一输出信号;
一第二晶体管,经由所述第二偏压电压偏压,并自所述输入对电路接收所述第一信号;
一第三晶体管,经由所述多个第一偏压电压中的一第二者偏压,并产生所述第二输出信号;以及
一第四晶体管,经由所述第二偏压电压偏压,并自所述输入对电路接收所述第二信号。
9.一种后置驱动器,其特征在于,包括:
多个驱动电路,根据多组输入信号经由一第一负载产生一第一输出信号,并经由一第二负载产生一第二输出信号,其中所述多个驱动电路中每一者包括:
一输入对电路,根据所述多组输入信号中的一对应者的一第一输入信号与一第二输入信号经由一第一节点输出一第一信号,并经由一第二节点输出一第二信号;以及
一保护电路,根据多个第一偏压电压以及一第二偏压电压导通以对所述输入对电路提供一电压保护,并传输所述第一信号至所述第一负载,并传输所述第二信号至所述第二负载;
一共模感测电路,根据所述多个驱动电路中的一对应驱动电路的所述第一节点的位准与所述对应驱动电路的所述第二节点的位准产生一回授信号;以及
一放大器,根据一参考电压与所述回授信号产生所述第二偏压电压。
10.如权利要求9所述的后置驱动器,其特征在于,所述多个驱动电路分别对应于多个抽头,所述对应驱动电路为所述多个驱动电路中对应于所述多个抽头中的一主要抽头的电路。
11.如权利要求9所述的置驱动器,其特征在于,所述多个驱动电路中每一者包括多个晶体管,所述对应驱动电路所包含的所述多个晶体管的尺寸大于所述多个驱动电路中其它者所包括的晶体管的尺寸。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111639944.XA CN114337621A (zh) | 2021-12-29 | 2021-12-29 | 具有电压保护的后置驱动器 |
US17/899,020 US20230208371A1 (en) | 2021-12-29 | 2022-08-30 | Post driver having voltage protection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111639944.XA CN114337621A (zh) | 2021-12-29 | 2021-12-29 | 具有电压保护的后置驱动器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114337621A true CN114337621A (zh) | 2022-04-12 |
Family
ID=81017349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111639944.XA Pending CN114337621A (zh) | 2021-12-29 | 2021-12-29 | 具有电压保护的后置驱动器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230208371A1 (zh) |
CN (1) | CN114337621A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114884530A (zh) * | 2022-04-20 | 2022-08-09 | 星宸科技股份有限公司 | 一种有线收发器 |
-
2021
- 2021-12-29 CN CN202111639944.XA patent/CN114337621A/zh active Pending
-
2022
- 2022-08-30 US US17/899,020 patent/US20230208371A1/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114884530A (zh) * | 2022-04-20 | 2022-08-09 | 星宸科技股份有限公司 | 一种有线收发器 |
CN114884530B (zh) * | 2022-04-20 | 2024-04-19 | 星宸科技股份有限公司 | 一种有线收发器 |
Also Published As
Publication number | Publication date |
---|---|
US20230208371A1 (en) | 2023-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1318601B1 (en) | Voltage mode differential driver and method | |
US20030085763A1 (en) | Electronic output stage | |
US6847249B1 (en) | Highest available voltage selector circuit | |
US7265622B1 (en) | Differential difference amplifier | |
US8963638B2 (en) | Operational amplifier circuit | |
US20180287615A1 (en) | Level shifter and level shifting method | |
CN114337621A (zh) | 具有电压保护的后置驱动器 | |
US8988106B2 (en) | Voltage mode driver with current booster (VMDCB) | |
US9608633B1 (en) | Interface circuit with configurable variable supply voltage for transmitting signals | |
US6784651B2 (en) | Current source assembly controllable in response to a control voltage | |
US7336780B2 (en) | Differential signaling transmission circuit | |
US20050134249A1 (en) | Circuit arrangement for regulating the duty cycle of electrical signal | |
US20220382306A1 (en) | Low dropout linear regulator with high power supply rejection ratio | |
TWI781869B (zh) | 具有電壓保護的後置驅動器 | |
US6975168B2 (en) | Drive circuit | |
CN112346505B (zh) | 增益调变电路 | |
US11899485B2 (en) | Line driver having adjustable current mirror array | |
TWI683539B (zh) | 具有可切換電流偏壓電路的放大器 | |
US10903797B2 (en) | Bias circuit based on BiFET technology for supplying a bias current to an RF power amplifier | |
US11626864B1 (en) | Level shift circuit | |
CN107707271B (zh) | 线路接收器以及线路接收器的驱动方法 | |
CN111367341B (zh) | 一种参考电压产生电路和nand芯片 | |
US20230231551A1 (en) | High bandwidth and low power transmitter | |
US11558049B2 (en) | Bias circuit and electronic circuit | |
TW202327260A (zh) | 具有可調電流鏡陣列的線路驅動器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |