CN114337614B - 基于比较器的高精度边沿检测方法及系统 - Google Patents

Abstract

本发明提出了一种基于比较器的高精度边沿检测方法及系统。方法包括：获取被测器件输出的待测波形，预估低电平值和高电平值，设置初始电平，将初始电平作为阈值电平；将待测波形和阈值电平输入到比较器，比较阈值电平与待测波形，输出比较信号；判断比较信号是否符合预设条件，若否，则以预设步长迭代调整阈值电平重新进行比较，直至比较信号符合预设条件，将符合预设条件的阈值电平作为输出电平；获取待测波形的实际低电平值和实际高电平值，计算并设置判决电平进行边沿检测。本发明能够在不借助其它测量设备的情况下，消除电阻误差和电平误差对边沿检测精度的影响，有效提高了边沿检测精度。

Description

基于比较器的高精度边沿检测方法及系统

技术领域

本发明涉及边沿检测领域，特别涉及一种基于比较器的高精度边沿检测方法及系统。

背景技术

边沿测试是通过测量信号的上升沿、下降沿，进而获取测试信号电平转换的上升、下降时间，是ATE设备的一种标准测试。

边沿检测是以特定信号上升/下降的相对幅度为基准进行测试的，如说明书附图1所示，当信号从低电平上升到高电平，高低电平的幅度差为H，一般以信号上升0.2H和0.8H两点的时间差作为上升时间Tr(20-80)；同理，可以定义下降时间Tf；也可以采取0.1H和0.9H定义Tr(10-90)/Tf(10-90)，不同的情境下可采取不同的比例。

大型仪表一般使用高精度高速ADC进行边沿检测。对于低成本、高密度场景，待测器件基数大，一般采用比较器+逻辑器件(比如MCU，FPGA，TDC芯片等)进行边沿检测。后者在检测精度上，受电平精度影响极大，特别是在高速链路测试时，源端阻抗，末端阻抗，链路串接电阻都会对信号电平产生影响。比如在边沿检测时，设置的判决电平为10％和90％，一般源端，末端电阻匹配精度误差达到10％，即使忽略链路串接电阻，累计的误差也可能使得接收电平(相对理论值)偏差达到10％，严重降低检测精度。

在说明书附图2中，设置判决电平(高)和判决电平(低)，以信号上升沿为例，当信号上升到判决电平(低)的时候，比较器(低)输出电压由高变为低；当信号上升到判决电平(高)的时候，比较器(高)输出电压由高变为低；逻辑器件检测比较器(低)和比较器(高)的跳变时间差，即为Tr时间；同理，也可以测试下降沿时间Tf。

进入比较器的电平为:

其中：Rs为源端阻抗；Rw为链路直流阻抗；Rt为接收的端接阻抗；Vs为源端电压(源端匹配电阻之前)；Vt为端接电压；

理想情况下，Rs＝Rt，Rw＝0；进入比较器的电平为：

如说明书附图3所示，比较器在理想情况下设置比较器进行边沿检测的判决电平，理想波形的上的上升时间为T1，实际波形幅度相对理想波形幅度不同，按照理论判决电平测试的时间为T2。假设上升沿为直线，Vt＝0,电阻的偏差改变电平幅度，但是上升时间没有改变，导致T2＝A*T1；误差达到(A-1)％。

因此，传统的边沿检测存在电平误差和电阻误差两种主要的影响因素。在实际的ATE设备中，现有技术只能针对电平误差进行校准，但是难以对电阻误差进行校准(考虑到实际场景，链路、待测器件无法预计，可以认为Rs、Rw无法校准)，所以误差无法通过校准排除。

由此，急需一种边沿检测方案能够解决现有技术中电平误差和电阻误差对边沿检测的影响。

发明内容

有鉴于此，本发明提出了一种基于比较器的高精度边沿检测方法及系统，具体方案如下：

一种基于比较器的高精度边沿检测方法，方法包括：

获取被测器件输出的待测波形，预估所述待测波形得到低电平值和高电平值；

根据所述低电平值和所述高电平值设置初始电平，将所述初始电平作为阈值电平；

将所述待测波形和所述阈值电平输入到预设的比较器，通过所述比较器比较所述阈值电平与所述待测波形，并输出比较信号；

判断所述比较信号是否符合预设条件，若否，则以预设步长迭代调整阈值电平重新进行比较，直至比较信号符合预设条件，将符合所述预设条件的阈值电平作为输出电平；

根据所述输出电平获取所述待测波形的实际低电平值和实际高电平值，计算并设置判决电平进行边沿检测。

在一个具体实施例中，“通过所述比较器比较所述阈值电平与所述待测波形，并输出比较信号”包括：

若所述阈值电平低于所述实际低电平值，则所述比较器输出低信号；

若所述阈值电平不低于所述实际低电平值且不高于所述实际高电平值，则所述比较器输出跳变信号；

若所述阈值电平高于所述实际高电平值，则所述比较器输出高信号。

在一个具体实施例中，所述预设条件包括当前的比较信号与上一次的比较信号不一致，具体包括：

当前的比较信号为所述跳变信号、上一次的比较信号为所述低信号；

当前的比较信号为所述低信号、上一次的比较信号为所述跳变信号；

当前的比较信号为所述高信号、上一次的比较信号为所述跳变信号；

当前的比较信号为所述跳变信号、上一次的比较信号为所述高信号。

在一个具体实施例中，获取所述实际低电平值包括：

当所述初始电平高于所述实际低电平值时，以预设步长迭代减小所述阈值电平，若当前的比较信号为所述低信号、上一次的比较信号为所述跳变信号，则停止迭代，所述实际低电平值等于当前的阈值电平；

当所述初始电平低于所述实际低电平值时，以预设步长迭代增加所述阈值电平，若当前的比较信号为所述跳变信号、上一次的比较信号为所述低信号，则停止迭代，所述实际低电平值等于当前的阈值电平减去所述预设步长。

在一个具体实施例中，获取所述实际高电平值包括：

当所述初始电平高于所述实际高电平值时，以预设步长迭代减小所述阈值电平，若当前的比较信号为所述跳变信号、上一次的比较信号为所述高信号，则停止迭代，所述实际高电平值等于当前的阈值电平；

当所述初始电平低于所述实际高电平值时，以预设步长迭代增加所述阈值电平，若当前的比较信号为所述高信号、上一次的比较信号为所述跳变信号，则停止迭代，所述实际高电平值等于当前的阈值电平减去所述预设步长。

在一个具体实施例中，所述比较器包括用于获取所述实际低电平值的第一比较器和用于获取所述实际高电平值的第二比较器。

在一个具体实施例中，所述边沿检测包括时序检测、上升沿检测或下降沿检测。

一种基于比较器的高精度边沿检测系统，适用于上述任一项所述的高精度边沿检测系统，包括ATE测试设备、被测器件和传输线路；

所述被测器件输出待测波形，通过所述传输线路将所述待测波形传递至所述ATE测试设备；

所述ATE测试设备中设置有FPGA和测试模组，所述FPGA连接所述测试模组，所述测试模组设置有比较器；

所述测试模组具体包括，

电平预估单元：用于获取所述被测器件输出的待测波形，预估所述待测波形得到低电平值和高电平值；

初始化单元：用于根据所述低电平值和所述高电平值设置初始电平，将所述初始电平作为阈值电平；

比较迭代单元：用于将所述待测波形和所述阈值电平输入到所述比较器，通过所述比较器比较所述阈值电平与所述待测波形，并输出比较信号；

判断所述比较信号是否符合预设条件，若否，则以预设步长迭代调整阈值电平重新进行比较，直至比较信号符合预设条件，将符合所述预设条件的阈值电平作为输出电平；

边沿检测单元：用于根据所述输出电平获取所述待测波形的实际低电平值和实际高电平值，计算并设置判决电平进行边沿检测。

在一个具体实施例中，所述比较迭代单元输出所述比较信号具体包括：

若所述阈值电平低于所述实际低电平值，则所述比较器输出低信号；

若所述阈值电平不低于所述实际低电平值且不高于所述实际高电平值，则所述比较器输出跳变信号；

若所述阈值电平高于所述实际高电平值，则所述比较器输出高信号。

在一个具体实施例中，所述比较迭代单元还包括，

获取所述实际低电平值包括：

当所述初始电平高于所述实际低电平值时，以预设步长迭代减小所述阈值电平，若当前的比较信号为所述低信号、上一次的比较信号为所述跳变信号，则停止迭代，所述实际低电平值等于当前的阈值电平；

当所述初始电平低于所述实际低电平值时，以预设步长迭代增加所述阈值电平，若当前的比较信号为所述跳变信号、上一次的比较信号为所述低信号，则停止迭代，所述实际低电平值等于当前的阈值电平减去所述预设步长；

获取所述实际高电平值包括：

当所述初始电平高于所述实际高电平值时，以预设步长迭代减小所述阈值电平，若当前的比较信号为所述跳变信号、上一次的比较信号为所述高信号，则停止迭代，所述实际高电平值等于当前的阈值电平；

当所述初始电平低于所述实际高电平值时，以预设步长迭代增加所述阈值电平，若当前的比较信号为所述高信号、上一次的比较信号为所述跳变信号，则停止迭代，所述实际高电平值等于当前的阈值电平减去所述预设步长。

有益效果：

本发明针对现有技术中电平误差和电阻误差对边沿检测的不利影响，提出了一种基于比较器的高精度边沿检测方法及系统。基于比较器获取待测波形的实际电平值，根据实际电平值设置判决电平，避免了理论波形与实际波形不一致而导致的精度误差，减少了电阻对测试精度的影响，提高了边沿检测精度。在不借助其它测量设备的情况下，既能够消除电阻误差对边沿检测精度的影响，同时在一定程度上能够减少电平误差对边沿检测精度的影响。

附图说明

图1为本发明的边沿检测原理图；

图2为本发明的比较器电平变化示意图；

图3为本发明的边沿检测误差示意图；

图4为本发明实施例的高精度边沿检测方法流程图；

图5为本发明实施例的比较器输出波形原理示意图；

图6为本发明实施例的调整阈值电平的原理图；

图7为本发明实施例的高精度边沿检测系统示意图；

图8为本发明实施例的高精度边沿检测系统的测试模块示意图。

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

附图标记：1-被测器件；2-传输线路；3-ATE测试设备；31-测试模组；32-FPGA；311-电平预估单元；312-初始化单元；313-比较迭代单元；314-边沿检测单元。

具体实施方式

在下文中，将更全面地描述本发明公开的各种实施例。本发明公开可具有各种实施例，并且可在其中做出调整和改变。然而，应理解：不存在将本发明公开的各种实施例限于在此公开的特定实施例的意图，而是应将本发明公开理解为涵盖落入本发明公开的各种实施例的精神和范围内的所有调整、等同物和/或可选方案。

本发明提供了一种基于比较器的高精度边沿检测方法及系统，能够降低电阻导致的误差，提高边沿检查的精度。通过设置比较器的值，测试出信号(进入到测试设备)的高低电平精确值，根据实际测试的到的高低电平值来设置边沿测试的判决电平。

需要说明的是，本发明提及的实际电平值包括实际低电平值和实际高电平值。

在本发明公开的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意在限制本发明公开的各种实施例。如在此所使用，单数形式意在也包括复数形式，除非上下文清楚地另有指示。除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明公开的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明公开的各种实施例中被清楚地限定。

实施例1

本发明实施例1公开了一种基于比较器的高精度边沿检测方法，通过获取实际的电平值进行边沿检测，降低电阻带来的精度影响。方法流程图说明书附图4所示，具体方案如下：

一种基于比较器的高精度边沿检测方法，适用于包括ATE测试设备、被测器件和传输线路的系统中，ATE测试设备与被测器件之间通过传输线路连接，ATE测试设备中设置有FPGA和测试模组，FPGA连接测试模组，测试模组设置有比较器。

方法具体包括：

101、电平预估：获取被测器件输出的待测波形，预估待测波形得到低电平值和高电平值；

102、电平初始化：根据低电平值和高电平值设置初始电平，将初始电平作为阈值电平；

103、将待测波形和阈值电平输入到比较器，比较阈值电平与待测波形，比较器输出比较信号；

判断比较信号是否符合预设条件，若否，则以预设步长迭代调整阈值电平重新进行比较，直至比较信号符合预设条件，将符合预设条件的阈值电平作为输出电平；

104、边沿检测：根据输出电平获取待测波形的实际低电平值和实际高电平值，计算并设置判决电平进行边沿检测。

在实际应用场景中，由于无法实现对电阻逐个校准，本实施例基于逐渐逼近的原理获取测试信号的实际电平值，获取实际的测试信号，根据实际电平值来设置边沿测试的判决电平，能够避免电阻带来的误差，提高检测精度。其中，实际电平值包括实际低电平值和实际高电平值。

具体地，101、获取被测器件输出的待测波形，预估待测波形得到低电平值和高电平值。被测器件通过传输线路连接ATE测试设备，对被测器件产生的待测波形进行边沿检测。在批量的设备边沿检测中，被测器件输出的待测波形的电平值都会在在标准值上下浮动，不同的器件，输出的待测波形的实际电平值可能不同。可通过预估的方式，获取待测波形粗略的低电平值和高电平值，也可通过检测的方式获取。预估得到电平值与实际电平值之间误差较小。

在本实施例中，低电平值和高电平值都不是精确的数值，不符合精度要求。而最终获取的实际低电平值和实际高电平值才是精确的数值，符合精度要求。

具体地，102、根据低电平值和高电平值设置初始电平，将初始电平作为阈值电平。初始电平根据低电平值和高电平值进行设置，不同的情况下可设置不同的初始电平。

获取实际低电平值时，由于低电平值与实际低电平值之间误差较小，设置的初始电平可明显小于低电平值，只需逐渐增加阈值电平即可得到实际低电平值；设置的初始电平也可明显大于低电平值，只需逐渐减小阈值电平即可得到实际低电平值。

同理，获取实际高电平值时，由于高电平值与实际高电平值之间误差较小，设置的初始电平可明显小于高电平值，只需逐渐增加阈值电平即可得到实际高电平值；设置的初始电平也可明显大于高电平值，只需逐渐减小阈值电平即可得到实际高电平值。

具体地，将待测波形和阈值电平输入到比较器，比较阈值电平与待测波形，比较器输出比较信号。比较器是本实施例的核心器件，可设置一个或多个比较器，实现实际电平值的获取。

例如，将待测器件的待测波形输入到比较器的负极，将阈值电平输入到比较器的正极，比较器可对比待测波形和阈值电平。待测波形是实际的波形，存在实际低电平值和实际高电平值，比较器本质上是在对比阈值电平与实际低电平值、实际高电平值之间的大小关系，不同的比较结果输出不同的波形信号。不同的波形信号如说明书附图5所示，具体包括：

若阈值电平低于实际低电平值，则比较器输出低信号；

若阈值电平不低于实际低电平值且不高于实际高电平值，则比较器输出跳变信号；

若阈值电平高于实际高电平值，则比较器输出高信号。

具体地，判断比较信号是否符合预设条件，若否，则以预设步长迭代调整阈值电平重新进行比较，直至比较信号符合预设条件，将符合预设条件的阈值电平作为输出电平。通过比较当前的比较信号和上一次的比较信号，判断阈值电平是否等于实际电平值。

其中，预设条件包括当前的比较信号与上一次的比较信号不一致，具体包括：

当前的比较信号为跳变信号、上一次的比较信号为低信号；

当前的比较信号为低信号、上一次的比较信号为跳变信号；

当前的比较信号为高信号、上一次的比较信号为跳变信号；

当前的比较信号为跳变信号、上一次的比较信号为高信号。

获取实际低电平值具体包括两种情形，即初始电平高于实际低点平值和初始电平低于实际低电平值，原理如说明书附图6所示。

当初始电平高于实际低电平值时，阈值电平高于实际低电平值，以预设步长迭代减小阈值电平。若当前的比较信号为低信号、上一次的比较信号为跳变信号，即当前的阈值电平低于实际低电平值，上一次的阈值电平不低于实际低电平值，则停止迭代，输出阈值电平，实际低电平值等于当前的阈值电平。若不满足该预设条件，则继续进行迭代。

当初始电平低于实际低电平值时，阈值电平低于实际低电平值，以预设步长迭代增加阈值电平，若当前的比较信号为跳变信号、上一次的比较信号为低信号，即当前的阈值电平不低于实际低电平值，上一次的阈值电平低于实际低电平值，则停止迭代，输出阈值电平，实际低电平值等于当前的阈值电平减去预设步长。若不满足该预设条件，则继续进行迭代。

获取所述实际高电平值包括两种情形，即初始电平高于实际低点平值和初始电平低于实际低电平值。

当初始电平高于实际高电平值时，阈值电平高于实际高电平值，以预设步长迭代减小阈值电平，若当前的比较信号为跳变信号、上一次的比较信号为高信号，即当前的阈值电平不高于实际高电平值，上一次的阈值电平高于实际高电平值，则停止迭代，输出阈值电平，实际高电平值等于当前的阈值电平。若不满足该预设条件，则继续进行迭代。

当初始电平低于实际高电平值时，阈值电平低于实际高电平值，以预设步长迭代增加阈值电平，若当前的比较信号为高信号、上一次的比较信号为跳变信号，即当前的阈值电平高于实际高电平值，上一次的阈值电平不高于实际高电平值，则停止迭代，输出阈值电平，实际高电平值等于当前的阈值电平减去预设步长。若不满足该预设条件，则继续进行迭代。

具体地，104、根据输出电平获取待测波形的实际低电平值和实际高电平值，计算并设置判决电平进行边沿检测。本实施例提供的方法，可适用于测量信号的上升沿检测、下降沿检测以及时序检测。判决电平的设置，包括但不限于任何一种已知的情况，包括10％和90％、20％和80％或者其它比例。

需要说明的是，获取实际电平值的比较器并不局限数量。例如，测试模组包括用于获取实际低电平值的第一比较器和用于获取实际高电平值的第二比较器，第一比较器和第二比较器可以分别进行测量，获取实际低点平值和实际高电平值。此外，测试模组也可采用一个比较器进行实际电平值的获取。

此外，本实施例提供的方法，不仅适用于低成本、器件高密度场景，也适用于大型仪表的高速ADC检测方法。采取高速ADC的方式进行测量，实现1ns精度，需要1G采样率的高速ADC；实现0.1ns精度，需要10G采样率的高速ADC。

本实施例提供了一种基于比较器的高精度边沿检测方法，基于比较器获取待测波形的实际电平值，根据实际电平值设置判决电平，避免了理论波形与实际波形不一致的问题，减少了电阻对测试精度的影响，提高了边沿检测精度。在不借助其它测量设备的情况下，不仅既能够消除电阻误差对边沿检测精度的影响，同时在一定程度上能够减少电平误差对边沿检测精度的影响。

实施例2

本发明实施例2公开了一种基于比较器的高精度边沿检测系统。在实施例1的基础上，将实施例1的方法系统化，具体结构如说明书附图7和说明书附图8所示，具体方案如下：

一种基于比较器的高精度边沿检测系统，包括被测器件1、传输线路2和ATE测试设备3，传输线路2分别连接ATE测试设备3和被测器件1，具体结构如说明书附图7所示。

被测器件1输出待测波形，通过传输线路2将待测波形传递至ATE测试设备3。

ATE测试设备3中设置有FPGA32和测试模组31，FPGA32连接测试模组31，测试模组31设置有比较器。测试模组31的结构如说明书附图8所示。

测试模组31具体包括，

电平预估单元311：用于获取被测器件输出的待测波形，预估待测波形得到低电平值和高电平值；

初始化单元312：用于根据低电平值和高电平值设置初始电平，将初始电平作为阈值电平；

比较迭代单元313：用于将待测波形和阈值电平输入到比较器，比较阈值电平与待测波形，比较器输出比较信号；

判断比较信号是否符合预设条件，若否，则以预设步长迭代调整阈值电平重新进行比较，直至比较信号符合预设条件，将符合预设条件的阈值电平作为输出电平；

边沿检测单元314：用于根据输出电平获取待测波形的实际低电平值和实际高电平值，计算并设置判决电平进行边沿检测。

其中，比较迭代单元313输出比较信号的原理具体包括：

若阈值电平低于实际低电平值，则比较器输出低信号；

若阈值电平不低于实际低电平值且不高于实际高电平值，则比较器输出跳变信号；

若阈值电平高于实际高电平值，则比较器输出高信号。

获取实际低电平值包括：

当初始电平高于实际低电平值时，以预设步长迭代减小阈值电平，若当前的比较信号为低信号、上一次的比较信号为跳变信号，则停止迭代，实际低电平值等于当前的阈值电平；

当初始电平低于实际低电平值时，以预设步长迭代增加阈值电平，若当前的比较信号为跳变信号、上一次的比较信号为低信号，则停止迭代，实际低电平值等于当前的阈值电平减去预设步长；

获取实际高电平值包括：

当初始电平高于实际高电平值时，以预设步长迭代减小阈值电平，若当前的比较信号为跳变信号、上一次的比较信号为高信号，则停止迭代，实际高电平值等于当前的阈值电平；

当初始电平低于实际高电平值时，以预设步长迭代增加阈值电平，若当前的比较信号为高信号、上一次的比较信号为跳变信号，则停止迭代，实际高电平值等于当前的阈值电平减去预设步长。

本实施例提供了一种基于比较器的高精度边沿检测系统，在实施例1的基础上，将实施例1的方法系统化，使其更具实际应用性。

本发明提供了一种基于比较器的高精度边沿检测方法及系统，解决了现有技术中电平误差和电阻误差对边沿检测的影响。基于比较器获取待测波形的实际电平值，根据实际电平值设置判决电平，避免了理论波形与实际波形不一致的问题，减少了电阻对测试精度的影响，提高了边沿检测精度。在不借助其它测量设备的情况下，既能够消除电阻误差对边沿检测精度的影响，同时在一定程度上能够减少电平误差对边沿检测精度的影响。

本领域技术人员可以理解附图只是一个优选实施场景的示意图，附图中的模块或流程并不一定是实施本发明所必须的。本领域技术人员可以理解实施场景中的装置中的模块可以按照实施场景描述进行分布于实施场景的装置中，也可以进行相应变化位于不同于本实施场景的一个或多个装置中。上述实施场景的模块可以合并为一个模块，也可以进一步拆分成多个子模块。上述本发明序号仅仅为了描述，不代表实施场景的优劣。以上公开的仅为本发明的几个具体实施场景，但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (8)

1.一种基于比较器的高精度边沿检测方法，其特征在于，方法包括：

获取被测器件输出的待测波形，预估所述待测波形得到低电平值和高电平值；

根据所述低电平值和所述高电平值设置初始电平，将所述初始电平作为阈值电平；

将所述待测波形和所述阈值电平输入到预设的比较器，通过所述比较器比较所述阈值电平与所述待测波形，并输出比较信号；

判断所述比较信号是否符合预设条件，所述预设条件为当前的比较信号与上一次的比较信号不一致；若否，则以预设步长迭代调整阈值电平重新进行比较，直至比较信号符合所述预设条件，基于预设步长将符合所述预设条件的阈值电平进行删减或不增不删，得到输出电平；

根据所述输出电平获取所述待测波形的实际低电平值和实际高电平值，计算并设置判决电平进行边沿检测；

其中，获取所述比较信号具体包括：若所述阈值电平低于所述待测波形的实际低电平值，则所述比较器输出低信号；若所述阈值电平不低于所述待测波形的实际低电平值且不高于所述实际高电平值，则所述比较器输出跳变信号；若所述阈值电平高于所述待测波形的实际高电平值，则所述比较器输出高信号。

2.根据权利要求1所述的高精度边沿检测方法，其特征在于，所述预设条件包括当前的比较信号与上一次的比较信号不一致，具体包括：

当前的比较信号为所述跳变信号、上一次的比较信号为所述低信号；

当前的比较信号为所述低信号、上一次的比较信号为所述跳变信号；

当前的比较信号为所述高信号、上一次的比较信号为所述跳变信号；

当前的比较信号为所述跳变信号、上一次的比较信号为所述高信号。

3.根据权利要求2所述的高精度边沿检测方法，其特征在于，获取所述实际低电平值包括：

当所述初始电平高于所述实际低电平值时，以预设步长迭代减小所述阈值电平，若当前的比较信号为所述低信号、上一次的比较信号为所述跳变信号，则停止迭代，所述实际低电平值等于当前的阈值电平；

当所述初始电平低于所述实际低电平值时，以预设步长迭代增加所述阈值电平，若当前的比较信号为所述跳变信号、上一次的比较信号为所述低信号，则停止迭代，所述实际低电平值等于当前的阈值电平减去所述预设步长。

4.根据权利要求2所述的高精度边沿检测方法，其特征在于，获取所述实际高电平值包括：

当所述初始电平高于所述实际高电平值时，以预设步长迭代减小所述阈值电平，若当前的比较信号为所述跳变信号、上一次的比较信号为所述高信号，则停止迭代，所述实际高电平值等于当前的阈值电平；

当所述初始电平低于所述实际高电平值时，以预设步长迭代增加所述阈值电平，若当前的比较信号为所述高信号、上一次的比较信号为所述跳变信号，则停止迭代，所述实际高电平值等于当前的阈值电平减去所述预设步长。

5.根据权利要求1所述的高精度边沿检测方法，其特征在于，所述比较器包括用于获取所述实际低电平值的第一比较器和用于获取所述实际高电平值的第二比较器。

6.根据权利要求1所述的高精度边沿检测方法，其特征在于，所述边沿检测包括时序检测、上升沿检测或下降沿检测。

7.一种基于比较器的高精度边沿检测系统，其特征在于，适用于权利要求1-6任一项所述的高精度边沿检测方法，包括ATE测试设备、被测器件和传输线路；

所述被测器件输出待测波形，通过所述传输线路将所述待测波形传递至所述ATE测试设备；

所述ATE测试设备中设置有FPGA和测试模组，所述FPGA连接所述测试模组，所述测试模组设置有比较器；

所述测试模组具体包括，

电平预估单元：用于获取所述被测器件输出的待测波形，预估所述待测波形得到低电平值和高电平值；

初始化单元：用于根据所述低电平值和所述高电平值设置初始电平，将所述初始电平作为阈值电平；

比较迭代单元：用于将所述待测波形和所述阈值电平输入到所述比较器，通过所述比较器比较所述阈值电平与所述待测波形，并输出比较信号；

判断所述比较信号是否符合预设条件，若否，则以预设步长迭代调整阈值电平重新进行比较，直至比较信号符合预设条件，基于预设步长将符合所述预设条件的阈值电平进行删减或不增不删，得到输出电平；

边沿检测单元：用于根据所述输出电平获取所述待测波形的实际低电平值和实际高电平值，计算并设置判决电平进行边沿检测；

所述比较迭代单元输出所述比较信号具体包括：

若所述阈值电平低于所述实际低电平值，则所述比较器输出低信号；

若所述阈值电平不低于所述实际低电平值且不高于所述实际高电平值，则所述比较器输出跳变信号；

若所述阈值电平高于所述实际高电平值，则所述比较器输出高信号。

8.根据权利要求7所述的高精度边沿检测系统，其特征在于，所述比较迭代单元还包括，

获取所述实际低电平值包括：

当所述初始电平高于所述实际低电平值时，以预设步长迭代减小所述阈值电平，若当前的比较信号为所述低信号、上一次的比较信号为所述跳变信号，则停止迭代，所述实际低电平值等于当前的阈值电平；

当所述初始电平低于所述实际低电平值时，以预设步长迭代增加所述阈值电平，若当前的比较信号为所述跳变信号、上一次的比较信号为所述低信号，则停止迭代，所述实际低电平值等于当前的阈值电平减去所述预设步长；

获取所述实际高电平值包括：

当所述初始电平高于所述实际高电平值时，以预设步长迭代减小所述阈值电平，若当前的比较信号为所述跳变信号、上一次的比较信号为所述高信号，则停止迭代，所述实际高电平值等于当前的阈值电平；

当所述初始电平低于所述实际高电平值时，以预设步长迭代增加所述阈值电平，若当前的比较信号为所述高信号、上一次的比较信号为所述跳变信号，则停止迭代，所述实际高电平值等于当前的阈值电平减去所述预设步长。

Images