CN114330229A - 一种存储器的延时建模的方法、装置、设备及介质 - Google Patents
一种存储器的延时建模的方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN114330229A CN114330229A CN202210234719.6A CN202210234719A CN114330229A CN 114330229 A CN114330229 A CN 114330229A CN 202210234719 A CN202210234719 A CN 202210234719A CN 114330229 A CN114330229 A CN 114330229A
- Authority
- CN
- China
- Prior art keywords
- queue
- data
- request
- response
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 151
- 230000004044 response Effects 0.000 claims abstract description 138
- 230000008569 process Effects 0.000 claims abstract description 86
- 238000012545 processing Methods 0.000 claims abstract description 84
- 230000006870 function Effects 0.000 claims description 16
- 238000004590 computer program Methods 0.000 claims description 11
- 238000004088 simulation Methods 0.000 abstract description 17
- 238000013461 design Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/02—System on chip [SoC] design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明提供了一种存储器的延时建模的方法、装置、设备及可读介质，该方法包括：响应于接收端口接收到总线发送的请求，将接收到的请求存储到第一队列中；响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中；响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件；响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上。通过使用本发明的方案，能够将一个点的延时模拟优化为两个阶段的模拟，利于独立分析模块内部的处理性能和总线上的处理性能等特性，能够模拟出请求乱序执行的特性，能够按照场景对执行时间进行灵活的修改。
Description
技术领域
本发明涉及计算机领域，并且更具体地涉及一种存储器的延时建模的方法、装置、设备及可读介质。
背景技术
SoC（片上系统）的设计之难源于其复杂性，复杂性催生SystemC和电子系统级设计（ESL）方法学，事务处理级建模是电子系统级设计的关键。对于复杂的SoC，在进行RTL（寄存器转换级电路）设计前需要进行深入的系统级仿真，以确认设计的体系架构是否恰当、总线是否能够满足吞吐量和实时性要求以及存储器是否被浪费。为了缩短SoC关键IP的设计周期并辅助设计过程，同时为了缩短从系统架构设计到硬件RTL电路实现之间的鸿沟，因此需采用一种建模方法学对整个电路系统的功能、架构进行描述，同时又不陷入硬件电路繁杂的信号时序、门电路之中，可以采用一种事务级建模(Transaction Level Modeling，TLM)方法进行辅助设计。TLM比RTL的抽象级别更高，可以根据系统的初始功能规范快速建立硬件的可执行规范、快速创建系统模型。通过在其中加入时序细节，可以评估系统的性能、探索系统的结构。
随着未来通信终端和设备的计算复杂度的增大，实时复杂系统芯片的集成规模需求将迅速增长，一块芯片上可能会集成数十个或成百上千的处理单元，基于多核的信号处理平台成为软件无线电的发展趋势。在这样的综合化系统中，设计可靠、高速、低功耗的高性能芯片内通信体系成为片上系统（System on Chip, SoC）发展的挑战与机遇。
以web服务器的SoC为例，关键的性能指标包括响应延迟、吞吐量、最大并发连接数、系统可靠性等等，其中存储器的延时的评估是系统响应延迟的一个重要因素，因此对存储器的延时的建模是系统建模中十分关键的一个部分。如何通过模型快速构建存储器中与延时相关的特性，从存储器收到一个请求到将这个请求发送到总线上由总线取走，其中的每一步过程的模拟的方法，都对性能评估产生不同的影响。
现有的开源模型及公开资料能够实现的关于存储器的特性模拟的模型，存在以下问题：（1）存储器对收到的读请求/写请求进行处理，按照先进先出的顺序，每个请求固定延时进行处理，没有考虑到有请求执行时间长短不一、请求的响应乱序输出的问题；（2）存储器在模拟延时的时候，内部模拟了一个“点”的延时，没有细化延时的各个阶段。例如，应该细分为存储器内部处理的延时和发回总线上到总线取走中间的延时，不利于分析模块内部的处理性能和总线上的拥塞情况等。
发明内容
有鉴于此，本发明实施例的目的在于提出一种存储器的延时建模的方法、装置、设备及可读介质，通过使用本发明的技术方案，能够将一个点的延时模拟优化为两个阶段的模拟，利于独立分析模块内部的处理性能和总线上的处理性能等特性，能够模拟出请求乱序执行的特性，能够按照场景对执行时间进行灵活的修改。
基于上述目的，本发明的实施例的一个方面提供了一种存储器的延时建模的方法，包括以下步骤：
响应于接收端口接收到总线发送的请求，将接收到的请求存储到第一队列中；
响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中；
响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件；
响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上。
根据本发明的一个实施例，响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中包括：
响应于第一队列不为空，请求处理进程将第一队列中的请求依次取出队列；
请求处理进程根据每个请求中要求的功能对每个请求进行处理以得到相应的响应数据；
调用随机延时的生成接口方法生成每个请求模拟的处理延时数据；
将响应数据和处理延时数据存储到第二队列中。
根据本发明的一个实施例，响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件包括：
获取第二队列中各个数据的时间戳，并分别将时间戳与当前的时刻进行比较；
响应于时间戳大于或等于当前的时刻，确定数据满足输出条件。
根据本发明的一个实施例，响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上包括：
响应于第二队列中的数据满足输出的条件，将第二队列中满足输出的条件的响应数据取出；
通过接收端口与总线进行通信；
响应于接收到总线的反馈信号，将取出的响应数据发送到总线上。
根据本发明的一个实施例，还包括：
响应于未接收到总线的反馈信号，将请求响应进程暂停。
根据本发明的一个实施例，还包括：
响应于接收到总线的反馈信号，启动请求响应进程并将取出的响应数据发送到总线上。
根据本发明的一个实施例，还包括：
在存储器中创建第一队列和第二队列，并通过存储器中定义的接收端口接收总线发送的请求以及通过接收端口向总线发送返回数据。
本发明的实施例的另一个方面，还提供了一种存储器的延时建模的装置，装置包括：
存储模块，存储模块配置为响应于接收端口接收到总线发送的请求，将接收到的请求存储到第一队列中；
处理模块，处理模块配置为响应于第一队列不为空，处理第一队列中的请求并将处理请求得到的数据存储到第二队列中；
判断模块，判断模块配置为响应于第二队列不为空，判断第二队列中的数据是否满足输出的条件；
发送模块，发送模块配置为响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上。
本发明的实施例的另一个方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行时实现上述任意一项方法的步骤。
本发明的实施例的另一个方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述任意一项方法的步骤。
本发明具有以下有益技术效果：本发明实施例提供的存储器的延时建模的方法，通过响应于接收端口接收到总线发送的请求，将接收到的请求存储到第一队列中；响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中；响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件；响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上的技术方案，能够将一个点的延时模拟优化为两个阶段的模拟，利于独立分析模块内部的处理性能和总线上的处理性能等特性，能够模拟出请求乱序执行的特性，能够按照场景对执行时间进行灵活的修改。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的存储器的延时建模的方法的示意性流程图；
图2为根据本发明一个实施例的存储器内部及和总线连接的示意图；
图3为根据本发明一个实施例的存储器的延时建模的装置的示意图；
图4为根据本发明一个实施例的计算机设备的示意图；
图5为根据本发明一个实施例的计算机可读存储介质的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
基于上述目的，本发明的实施例的第一个方面，提出了一种存储器的延时建模的方法的一个实施例。图1示出的是该方法的示意性流程图。
如图1中所示，该方法可以包括以下步骤：
S1响应于接收端口接收到总线发送的请求，将接收到的请求存储到第一队列中。
如图2所示，在总线上定义1个发送端口：init_sock，在存储器上定义1个接收端口：target_sock，存储器内部定义了第一队列（req_fifo队列）和第二队列（resp_peq队列），req_fifo队列用来保存端口target_sock接收进来的请求数据，不带延时，resp_peq队列用来保存请求的响应数据和该请求的执行延时，是一个带延时的队列，请求处理进程对req_fifo队列中的请求进行处理，内部会调用生成延时的接口方法，用来对请求生成执行的延时时间模拟，接口独立，具体算法根据场景的不同可选择不同的算法，请求响应进程对resp_peq队列中的数据进行处理。存储器通过接收端口target_sock接收到请求后，将请求按顺序压入req_fifo队列中。
S2响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中。
当req_fifo队列中有数据时，事件被触发，请求处理进程开始执行，对req_fifo队列中的请求依次出队进行处理，例如当前处理请求为req_i，经过具体的功能处理（请求中要求的功能）后得到相应的响应数据response_data_i，然后调用随机延时的生成接口方法生成该请求（req_i）模拟的处理延时req_response_delay[i]。然后将当前的请求响应数据response_data_i和对应的响应延时req_response_delay[i]压入内部定义带延时的队列resp_peq中，请求处理进程当前请求数据执行完毕，继续处理其他请求。
S3响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件。
当resp_peq队列中有数据时，事件被触发，请求响应进程开始执行，对resp_peq队列中的请求依次出队进行处理，进程每周期查询当前resp_peq队列提供的get_next_transaction()方法，来判断resp_peq队列的各个元素的时间戳是否满足可输出的条件，当队列中的元素的时间戳等于或者大于当前的时刻时，确定数据满足输出条件。
S4响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上。
当resp_peq队列中有数据满足输出条件时，获取对应的响应数据，然后调用target_sock端口的反向接口与总线进行通信，最后等待上游模块的反馈信号以结束一次完整的传输过程。总线返回的反馈信号通过事件来通知存储器，在中间的这段等待时间中，存储器的请求响应进程即阻塞在这里。通过这种方式，实现了数据发回总线上传输的延时的模拟。
本发明设计一种存储器内部多个请求的乱序处理的延时建模方法。假设存储器收到n个读请求req_0,req_1,req_2,…req_n-1，且每个请求的处理时间长短不一，记为req_response_delay[n]，将当前的请求响应数据response_data_i和对应的响应延时 req_response_delay[i]压入内部定义的peq类提供的pipeline中，即支持带延时的pipeline模拟器，则存储器会按照 req_response_delay[n]内延时时间从小到大的顺序，当请求req_i延时到达当前时刻时，即将请求req_i的响应数据发送到总线上，实现多请求的乱序处理的特性模拟，其中req_response_delay[n]的值由专门的逻辑来实现，根据不同场景构造不同的延时时间的值，修改灵活。
本发明设计一种存储器将响应发回总线到总线读走的延时建模方法，硬件系统中存储器挂载在总线上，当存储器收到来自总线的读数据请求时，在等待req_response_delay响应延时之后，数据会出现在总线上等待被取走，然后存储器开始送出下一个数据（如果有连续的读请求的话）。将存储器送到总线上的数据会被取走的延时定义为end_response_delay。如果end_response_delay为零，存储器会在当前数据被送到总线之后的下一个周期将下一个数据送到总线，如果end_response_delay非零，当前数据会在总线上多停留end_response_delay，即下一个数据等待end_response_delay后在发送到总线上。
通过本发明的技术方案，能够将一个点的延时模拟优化为两个阶段的模拟，利于独立分析模块内部的处理性能和总线上的处理性能等特性，能够模拟出请求乱序执行的特性，能够按照场景对执行时间进行灵活的修改。
在本发明的一个优选实施例中，响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中包括：
响应于第一队列不为空，请求处理进程将第一队列中的请求依次取出队列；
请求处理进程根据每个请求中要求的功能对每个请求进行处理以得到相应的响应数据；
调用随机延时的生成接口方法生成每个请求模拟的处理延时数据；
将响应数据和处理延时数据存储到第二队列中。当req_fifo队列中有数据时，事件被触发，请求处理进程开始执行，对req_fifo队列中的请求依次出队进行处理，例如当前处理请求为req_i，经过具体的功能处理（请求中要求的功能）后得到相应的响应数据response_data_i，然后调用随机延时的生成接口方法生成该请求（req_i）模拟的处理延时req_response_delay[i]。然后将当前的请求响应数据response_data_i和对应的响应延时req_response_delay[i]压入内部定义带延时的队列resp_peq中，请求处理进程当前请求数据执行完毕，继续处理其他请求。
在本发明的一个优选实施例中，响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件包括：
获取第二队列中各个数据的时间戳，并分别将时间戳与当前的时刻进行比较；
响应于时间戳大于或等于当前的时刻，确定数据满足输出条件。当resp_peq队列中有数据时，事件被触发，请求响应进程开始执行，对resp_peq队列中的请求依次出队进行处理，进程每周期查询当前resp_peq队列提供的get_next_transaction()方法，来判断resp_peq队列的各个元素的时间戳是否满足可输出的条件，当队列中的元素的时间戳等于或者大于当前的时刻时，确定数据满足输出条件。
在本发明的一个优选实施例中，响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上包括：
响应于第二队列中的数据满足输出的条件，将第二队列中满足输出的条件的响应数据取出；
通过接收端口与总线进行通信；
响应于接收到总线的反馈信号，将取出的响应数据发送到总线上。当resp_peq队列中有数据满足输出条件时，获取对应的响应数据，然后调用target_sock端口的反向接口与总线进行通信，最后等待上游模块的反馈信号以结束一次完整的传输过程。总线返回的反馈信号通过事件来通知存储器，在中间的这段等待时间中，存储器的请求响应进程即阻塞在这里。通过这种方式，实现了数据发回总线上传输的延时的模拟。
在本发明的一个优选实施例中，还包括：
响应于未接收到总线的反馈信号，将请求响应进程暂停。
在本发明的一个优选实施例中，还包括：
响应于接收到总线的反馈信号，启动请求响应进程并将取出的响应数据发送到总线上。
在本发明的一个优选实施例中，还包括：
在存储器中创建第一队列和第二队列，并通过存储器中定义的接收端口接收总线发送的请求以及通过接收端口向总线发送返回数据。
本发明的技术方案相比于现有的方案，具有以下优点：
1、存储器将模拟的延时时间细分为存储器内部处理的延时和发回总线上到总线取走中间的延时这两个阶段，将一个“点”的延时模拟优化为两个阶段的模拟，利于独立分析模块内部的处理性能和总线上的处理性能等特性。
2、存储器对收到的读请求/写请求进行处理，支持每个请求有各自独立的执行时间，并按照先执行完的请求先响应的顺序输出，模拟了请求乱序执行的特性；
3、存储器内部各延时的执行时间的构造，算法接口独立，可以按照场景对执行时间进行灵活的修改。
需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，上述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中存储介质可为磁碟、光盘、只读存储器（Read-Only Memory，ROM）或随机存取存储器（Random AccessMemory，RAM）等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，根据本发明实施例公开的方法还可以被实现为由CPU 执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU 执行时，执行本发明实施例公开的方法中限定的上述功能。
基于上述目的，本发明的实施例的第二个方面，提出了一种存储器的延时建模的装置，如图3所示，装置200包括：
存储模块，存储模块配置为响应于接收端口接收到总线发送的请求，将接收到的请求存储到第一队列中；
处理模块，处理模块配置为响应于第一队列不为空，处理第一队列中的请求并将处理请求得到的数据存储到第二队列中；
判断模块，判断模块配置为响应于第二队列不为空，判断第二队列中的数据是否满足输出的条件；
发送模块，发送模块配置为响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上。
基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备。图4示出的是本发明提供的计算机设备的实施例的示意图。如图4所示，本发明实施例包括如下装置：至少一个处理器21；以及存储器22，存储器22存储有可在处理器上运行的计算机指令23，指令由处理器执行时实现以下方法：
响应于接收端口接收到总线发送的请求，将接收到的请求存储到第一队列中；
响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中；
响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件；
响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上。
在本发明的一个优选实施例中，响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中包括：
响应于第一队列不为空，请求处理进程将第一队列中的请求依次取出队列；
请求处理进程根据每个请求中要求的功能对每个请求进行处理以得到相应的响应数据；
调用随机延时的生成接口方法生成每个请求模拟的处理延时数据；
将响应数据和处理延时数据存储到第二队列中。
在本发明的一个优选实施例中，响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件包括：
获取第二队列中各个数据的时间戳，并分别将时间戳与当前的时刻进行比较；
响应于时间戳大于或等于当前的时刻，确定数据满足输出条件。
在本发明的一个优选实施例中，响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上包括：
响应于第二队列中的数据满足输出的条件，将第二队列中满足输出的条件的响应数据取出；
通过接收端口与总线进行通信；
响应于接收到总线的反馈信号，将取出的响应数据发送到总线上。
在本发明的一个优选实施例中，还包括：
响应于未接收到总线的反馈信号，将请求响应进程暂停。
在本发明的一个优选实施例中，还包括：
响应于接收到总线的反馈信号，启动请求响应进程并将取出的响应数据发送到总线上。
在本发明的一个优选实施例中，还包括：
在存储器中创建第一队列和第二队列，并通过存储器中定义的接收端口接收总线发送的请求以及通过接收端口向总线发送返回数据。
基于上述目的，本发明实施例的第四个方面，提出了一种计算机可读存储介质。图5示出的是本发明提供的计算机可读存储介质的实施例的示意图。如图5所示，计算机可读存储介质31存储有被处理器执行时执行如下方法的计算机程序32：
响应于接收端口接收到总线发送的请求，将接收到的请求存储到第一队列中；
响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中；
响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件；
响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上。
在本发明的一个优选实施例中，响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中包括：
响应于第一队列不为空，请求处理进程将第一队列中的请求依次取出队列；
请求处理进程根据每个请求中要求的功能对每个请求进行处理以得到相应的响应数据；
调用随机延时的生成接口方法生成每个请求模拟的处理延时数据；
将响应数据和处理延时数据存储到第二队列中。
在本发明的一个优选实施例中，响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件包括：
获取第二队列中各个数据的时间戳，并分别将时间戳与当前的时刻进行比较；
响应于时间戳大于或等于当前的时刻，确定数据满足输出条件。
在本发明的一个优选实施例中，响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上包括：
响应于第二队列中的数据满足输出的条件，将第二队列中满足输出的条件的响应数据取出；
通过接收端口与总线进行通信；
响应于接收到总线的反馈信号，将取出的响应数据发送到总线上。
在本发明的一个优选实施例中，还包括：
响应于未接收到总线的反馈信号，将请求响应进程暂停。
在本发明的一个优选实施例中，还包括：
响应于接收到总线的反馈信号，启动请求响应进程并将取出的响应数据发送到总线上。
在本发明的一个优选实施例中，还包括：
在存储器中创建第一队列和第二队列，并通过存储器中定义的接收端口接收总线发送的请求以及通过接收端口向总线发送返回数据。
此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路（DSL）或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘（CD）、激光盘、光盘、数字多功能盘（DVD）、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围（包括权利要求）被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种存储器的延时建模的方法，其特征在于，包括以下步骤：
响应于接收端口接收到总线发送的请求，将接收到的请求存储到第一队列中；
响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中；
响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件；
响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上。
2.根据权利要求1所述的方法，其特征在于，响应于第一队列不为空，请求处理进程处理第一队列中的请求并将处理请求得到的数据存储到第二队列中包括：
响应于第一队列不为空，请求处理进程将第一队列中的请求依次取出队列；
请求处理进程根据每个请求中要求的功能对每个请求进行处理以得到相应的响应数据；
调用随机延时的生成接口方法生成每个请求模拟的处理延时数据；
将响应数据和处理延时数据存储到第二队列中。
3.根据权利要求1所述的方法，其特征在于，响应于第二队列不为空，请求响应进程判断第二队列中的数据是否满足输出的条件包括：
获取第二队列中各个数据的时间戳，并分别将时间戳与当前的时刻进行比较；
响应于时间戳大于或等于当前的时刻，确定数据满足输出条件。
4.根据权利要求1所述的方法，其特征在于，响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上包括：
响应于第二队列中的数据满足输出的条件，将第二队列中满足输出的条件的响应数据取出；
通过接收端口与总线进行通信；
响应于接收到总线的反馈信号，将取出的响应数据发送到总线上。
5.根据权利要求4所述的方法，其特征在于，还包括：
响应于未接收到总线的反馈信号，将请求响应进程暂停。
6.根据权利要求5所述的方法，其特征在于，还包括：
响应于接收到总线的反馈信号，启动请求响应进程并将取出的响应数据发送到总线上。
7.根据权利要求1所述的方法，其特征在于，还包括：
在存储器中创建第一队列和第二队列，并通过存储器中定义的接收端口接收总线发送的请求以及通过接收端口向总线发送返回数据。
8.一种存储器的延时建模的装置，其特征在于，所述装置包括：
存储模块，所述存储模块配置为响应于接收端口接收到总线发送的请求，将接收到的请求存储到第一队列中；
处理模块，所述处理模块配置为响应于第一队列不为空，处理第一队列中的请求并将处理请求得到的数据存储到第二队列中；
判断模块，所述判断模块配置为响应于第二队列不为空，判断第二队列中的数据是否满足输出的条件；
发送模块，所述发送模块配置为响应于第二队列中的数据满足输出的条件，将第二队列中相应的数据通过接收端口发送到总线上。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1-7任意一项所述方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-7任意一项所述方法的步骤。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210234719.6A CN114330229B (zh) | 2022-03-11 | 2022-03-11 | 一种存储器的延时建模的方法、装置、设备及介质 |
| PCT/CN2022/138703 WO2023169032A1 (zh) | 2022-03-11 | 2022-12-13 | 存储器的延时建模的方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210234719.6A CN114330229B (zh) | 2022-03-11 | 2022-03-11 | 一种存储器的延时建模的方法、装置、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114330229A true CN114330229A (zh) | 2022-04-12 |
| CN114330229B CN114330229B (zh) | 2022-06-03 |
Family
ID=81033846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210234719.6A Active CN114330229B (zh) | 2022-03-11 | 2022-03-11 | 一种存储器的延时建模的方法、装置、设备及介质 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114330229B (zh) |
| WO (1) | WO2023169032A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023169032A1 (zh) * | 2022-03-11 | 2023-09-14 | 苏州浪潮智能科技有限公司 | 存储器的延时建模的方法、装置、设备及介质 |
| CN116881065A (zh) * | 2023-09-07 | 2023-10-13 | 湖北芯擎科技有限公司 | 总线传输延时检测模块、电路及方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066997A (zh) * | 2012-11-29 | 2013-04-24 | 电子科技大学 | 一种基于fpga的双通道无缝数字延迟实现方法 |
| CN107301270A (zh) * | 2017-05-23 | 2017-10-27 | 东南大学 | Ddr存储系统访存延时的解析建模方法 |
| CN111753065A (zh) * | 2020-03-27 | 2020-10-09 | 北京沃东天骏信息技术有限公司 | 请求响应方法、系统、计算机系统和可读存储介质 |
| CN114064562A (zh) * | 2022-01-17 | 2022-02-18 | 苏州浪潮智能科技有限公司 | 一种片上网络的esl建模的方法、装置、设备及介质 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11614893B2 (en) * | 2010-09-15 | 2023-03-28 | Pure Storage, Inc. | Optimizing storage device access based on latency |
| CN114330229B (zh) * | 2022-03-11 | 2022-06-03 | 苏州浪潮智能科技有限公司 | 一种存储器的延时建模的方法、装置、设备及介质 |
-
2022
- 2022-03-11 CN CN202210234719.6A patent/CN114330229B/zh active Active
- 2022-12-13 WO PCT/CN2022/138703 patent/WO2023169032A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066997A (zh) * | 2012-11-29 | 2013-04-24 | 电子科技大学 | 一种基于fpga的双通道无缝数字延迟实现方法 |
| CN107301270A (zh) * | 2017-05-23 | 2017-10-27 | 东南大学 | Ddr存储系统访存延时的解析建模方法 |
| CN111753065A (zh) * | 2020-03-27 | 2020-10-09 | 北京沃东天骏信息技术有限公司 | 请求响应方法、系统、计算机系统和可读存储介质 |
| CN114064562A (zh) * | 2022-01-17 | 2022-02-18 | 苏州浪潮智能科技有限公司 | 一种片上网络的esl建模的方法、装置、设备及介质 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023169032A1 (zh) * | 2022-03-11 | 2023-09-14 | 苏州浪潮智能科技有限公司 | 存储器的延时建模的方法、装置、设备及介质 |
| CN116881065A (zh) * | 2023-09-07 | 2023-10-13 | 湖北芯擎科技有限公司 | 总线传输延时检测模块、电路及方法 |
| CN116881065B (zh) * | 2023-09-07 | 2023-12-15 | 湖北芯擎科技有限公司 | 总线传输延时检测模块、电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023169032A1 (zh) | 2023-09-14 |
| CN114330229B (zh) | 2022-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114330229B (zh) | 一种存储器的延时建模的方法、装置、设备及介质 | |
| RU2430409C2 (ru) | Методология измерения покрытия в структурном состоянии взаимного соединения | |
| US8719742B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
| US8793630B2 (en) | Clock tree planning for an ASIC | |
| CN107346351A (zh) | 用于基于源代码中定义的硬件要求来设计fpga的方法和系统 | |
| CN111159897B (zh) | 基于系统建模应用的目标优化方法和装置 | |
| CN114238177B (zh) | Axi总线通信方法、装置、设备和介质 | |
| CN114064562A (zh) | 一种片上网络的esl建模的方法、装置、设备及介质 | |
| WO2023124304A1 (zh) | 芯片的缓存系统、数据处理方法、设备、存储介质及芯片 | |
| CN114841103B (zh) | 门级电路的并行仿真方法、系统、存储介质及设备 | |
| CN117907812B (zh) | 电路检测方法及装置、电子设备、存储介质、程序产品 | |
| CN112100950A (zh) | 用于芯片设计的方法、系统、设备以及存储介质 | |
| US7376544B1 (en) | Vector transfer during co-simulation | |
| US9679092B1 (en) | Constraint handling for parameterizable hardware description language | |
| CN115348181B (zh) | 一种数据传输建模方法、系统、设备及存储介质 | |
| US20140325468A1 (en) | Storage medium, and generation apparatus for generating transactions for performance evaluation | |
| US20230114858A1 (en) | Circuit design simulation and clock event reduction | |
| CN109583051B (zh) | 一种基于SystemC的面向GPU硬件的glCallList TLM模型 | |
| Arlagadda Narasimharaju | SystemC TLM2. 0 modeling of network-on-chip architecture | |
| CN115250251A (zh) | 片上网络仿真中的传输路径规划方法、装置、电子设备及计算机可读存储介质 | |
| Sohofi et al. | System‐level assertions: approach for electronic system‐level verification | |
| CN118821686A (zh) | 一种性能仿真系统、方法、装置、电子设备及存储介质 | |
| CN117034841B (zh) | 一种用于数模混合仿真验证的方法、计算设备及介质 | |
| US20230214563A1 (en) | Dynamic abstract generation and synthesis flow with area prediction | |
| CN114330185B (zh) | 时序修复方法、装置、存储介质及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |