CN109583051B - 一种基于SystemC的面向GPU硬件的glCallList TLM模型 - Google Patents

一种基于SystemC的面向GPU硬件的glCallList TLM模型 Download PDF

Info

Publication number
CN109583051B
CN109583051B CN201811355755.8A CN201811355755A CN109583051B CN 109583051 B CN109583051 B CN 109583051B CN 201811355755 A CN201811355755 A CN 201811355755A CN 109583051 B CN109583051 B CN 109583051B
Authority
CN
China
Prior art keywords
tlm
display list
information
control unit
glcalllist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811355755.8A
Other languages
English (en)
Other versions
CN109583051A (zh
Inventor
张佩
陈伟
潘彬
索高华
刘莎
陈鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Xiangteng Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Xiangteng Microelectronics Technology Co Ltd filed Critical Xian Xiangteng Microelectronics Technology Co Ltd
Priority to CN201811355755.8A priority Critical patent/CN109583051B/zh
Publication of CN109583051A publication Critical patent/CN109583051A/zh
Application granted granted Critical
Publication of CN109583051B publication Critical patent/CN109583051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/08—HW-SW co-design, e.g. HW-SW partitioning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种基于SystemC的面向GPU硬件的glCallList TLM模型，包括：显示列表存储单元、DMA控制单元、CallListFIFO缓冲单元、调用控制单元和嵌套表单元；其中，显示列表存储单元用于存储显示列表信息；调用控制单元用于对输入命令或嵌套表信息进行处理，获取描述符指令；DMA控制单元用于根据描述符指令提取预定显示列表信息，并进行搬运；CallListFIFO缓冲单元用于对搬运的预定显示列表信息进行缓存；调用控制单元还用于对缓存的预定显示列表信息进行处理，获得处理信息；嵌套表单元用于根据处理信息得到嵌套表信息。本发明提供的基于SystemC的面向GPU硬件的glCallList TLM模型采用SystemC建模语言，可以摆脱传统信号级别的硬件描述，使用丰富的数据结构进行硬件的高层次行为、时序的抽象。

Description

一种基于SystemC的面向GPU硬件的glCallList TLM模型
技术领域
本发明属于计算机硬件建模技术领域，具体涉及一种基于SystemC的面向GPU硬件的glCallList TLM模型。
背景技术
随着半导体技术的迅猛发展，Soc已经成为当今集成电路设计的发展方向。在系统芯片的各个设计中，像系统定义、软硬件划分、设计实现等，集成电路设计界一直在考虑如何满足Soc的设计要求，一直在寻找一种能同时实现较高层次的软件和硬件描述的系统级设计语言。System C正是在这种情况下，由Synopsys公司和CoWare公司积极响应目前各方对系统级设计语言的需求而合作开发的。1999年9月27日，40多家世界著名的EDA公司、IP公司、半导体公司和嵌入式软件公司宣布成立“System C联盟”。System C从1999年9月联盟建立初期的0.9版本开始更新，从1.0到1.1版本，2001年10月推出了2.0版本。
对于系统的软/硬件协调设计和协同验证(Co-verification)，模拟速度非常重要。以寄存器传输级(RTL)建模为基础的传统方法速度慢，并且只有在设计过程的后期阶段才能获得所需的系统模型。为了提高效率，必须在设计过程的早期阶段启用有效的硬件/软件系统模拟。为了克服在RTL级建模的局限性，可以采用两个方法：(1)在比RTL级高的抽象级别建模。(2)使用一个通用的语言SystemC建模不同抽象级别，包括寄存器传输级。
然而，采用这两种方法不能实现使用数据进行硬件的高层次行为、时序的抽象，还需要硬件电路模块之间繁琐的信号连接描述，不能快速的开发反映硬件架构、时序信息的模型，从而不能达到用于系统架构阶段的性能评估和结构探索。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于SystemC的面向GPU硬件的glCallList TLM模型。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于SystemC的面向GPU硬件的glCallList TLM模型，包括：显示列表存储单元、DMA控制单元、CallListFIFO缓冲单元、调用控制单元和嵌套表单元；其中，
所述显示列表存储单元用于存储显示列表信息；
所述调用控制单元用于对输入命令或嵌套表信息进行处理，获取所述描述符指令；
所述DMA控制单元用于根据所述描述符指令提取预定显示列表信息，并进行搬运；
所述CallListFIFO缓冲单元用于对搬运的所述预定显示列表信息进行缓存；
所述调用控制单元还用于对缓存的所述预定显示列表信息进行处理，获得处理信息；
所述嵌套表单元用于根据所述处理信息得到所述嵌套表信息。
在本发明的一个实施例中，所述DMA控制单元通过TLM端口连接所述显示列表存储单元、所述CallListFIFO缓冲单元、所述调用控制单元和所述嵌套表单元；
所述调用控制单元通过TLM端口连接所述嵌套表单元。
在本发明的一个实施例中，所述显示列表存储单元包括n个TLM端口，n为大于等于1的自然数，所述DMA控制单元包括n+2个TLM端口，所述CallListFIFO缓冲单元包括2个TLM端口，所述调用控制单元包括6个TLM端口，所述嵌套表单元包括2个TLM端口；其中，
所述显示列表存储单元的n个所述TLM端口与所述DMA控制单元的n个所述TLM端口一一对应连接；
所述DMA控制单元通过1个所述TLM端口与所述CallListFIFO缓冲单元的1个所述TLM端口连接，所述DMA控制单元通过1个所述TLM端口与所述调用控制单元的1个所述TLM端口连接；
所述CallListFIFO缓冲单元通过1个所述TLM端口与所述调用控制单元的1个所述TLM端口连接；
所述调用控制单元通过2个所述TLM端口与所述嵌套表单元的2个所述TLM端口连接。
在本发明的一个实施例中，所述显示列表信息包括：地址源信息和字节信息。
在本发明的一个实施例中，所述显示列表信息为多个，且所述显示列表信息之间相互独立或相互关联。
在本发明的一个实施例中，所述处理信息包括：非glCallList函数、下一条显示列表的指令。
在本发明的一个实施例中，所述调用控制单元包括：显示列表处理模块、输入命令处理模块、嵌套表处理模块、第一输出信息模块和第二输出信息模块；其中，
所述输入命令处理模块用于对所述输入命令进行分析；
所述显示列表处理模块用于对缓存的所述预定显示列表信息进行组装并分析，得到glCallList函数或非glCallList函数；
嵌套表处理输入模块用于将所述glCallList函数信息发送至所述嵌套表单元；
所述第一输出信息模块用于输出非glCallList函数；
所述第二输出信息模块用于根据所述输入命令或所述嵌套表信息获得所述描述符指令。
与现有技术相比，本发明的有益效果：
1.采用SystemC建模语言，可以摆脱传统信号级别的硬件描述，使用丰富的数据结构进行硬件的高层次行为、时序的抽象；
2.采用TLM的基于面向对象的接口多态性机制，避免了硬件电路模块之间繁琐的信号连接描述，可以快速对模型进行适应性修改；
3.通过本发明所述的模型，可以快速的开发反映硬件架构、时序信息的模型，用于系统架构阶段的性能评估和结构探索；
4.通过本发明所述的模型，可以为项目后期的RTL设计提供验证模型。
附图说明
图1为本发明提供的一种基于SystemC的面向GPU硬件的glCallList TLM模型的结构示意图；
图2为本发明提供的调用控制单元的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明提供的一种基于SystemC的面向GPU硬件的glCallListTLM模型的结构示意图；图2为本发明提供的调用控制单元的结构示意图。
SystemC2.0的事务级模型(Transaction Level Models，TLM)是比RTL级更高的抽象级别，在此级别可以根据系统的初始功能规范快速建立硬件的可执行规范、快速创建系统模型。通过在其中加入时序细节，可以评估系统的性能、探索系统的结构。SystemC的模块本质也促进了所开发构件在系统间的复用。
SystemC是OSCI(Open SystemC Initiative)组织制定和维护的一种基于C++的建模平台，它完全是用C++语言编写的，由经过精心设计的C++类库和仿真内核构成，支持门级、RTL级、系统级等各个抽象层次上硬件的建模和仿真，而且是开放源代码的。SystemC支持硬件/软件协同设计，能够描述由硬件和软件组成的复杂系统的结构，支持在C++环境下对硬件、软件和接口的描述。用SystemC可以实现功能模块、通信模块、软件模块和硬件模块在各种系统级层次上的抽象，其引进的端口和信号的数据类型描述、时钟和延时的概念，正是基于要把软硬件的描述统一到一种建模语言的思想。用SystemC可以快速有效地建立软件算法的精确模型、硬件的体系结构、SoC的接口和系统级的设计，并对设计进行仿真、验证和优化(用SystemC建模，其仿真速度一般是用VHDL或Verilog建模的10～100倍)。SystemC最基本的结构单元是模块(module)，模块可以包含其他模块或过程(process)和方法(method)，过程如同C语言中的函数用以实现某一行为。模块通过接口(port)与其他模块通信，接口之间用信号(Signal)相连。一个完整的系统由多个模块组成，每个模块包含一个或多个过程和方法，过程是平行工作的，它们之间通过信号来通信。时钟Clock是一种特殊的信号在仿真时用以控制时序及使过程同步。基于SystemC的设计方法支持设计者在不同层次上建模，减小了代码量和工作量，提供了更高的工作效率，SystemC与传统的方法相比可以更为高效快速地进行仿真。
如图1所示，一种基于SystemC的面向GPU硬件的glCallList TLM模型，包括：显示列表存储单元、DMA控制单元、CallListFIFO缓冲单元、调用控制单元和嵌套表单元；其中，
所述显示列表存储单元用于存储显示列表信息；
所述调用控制单元用于对输入命令或嵌套表信息进行处理，获取所述描述符指令；
所述DMA控制单元用于根据所述描述符指令提取预定显示列表信息，并进行搬运；
所述CallListFIFO缓冲单元用于对搬运的所述预定显示列表信息进行缓存；
所述调用控制单元还用于对缓存的所述预定显示列表信息进行处理，获得处理信息；
所述嵌套表单元用于根据所述处理信息得到所述嵌套表信息。
具体地，嵌套表信息为预定显示列表信息的下一条显示列表信息的信息。
进一步地，所述调用控制单元包括：显示列表处理模块、输入命令处理模块、嵌套表处理模块、第一输出信息模块和第二输出信息模块；其中，
所述输入命令处理模块用于对所述输入命令进行分析；
所述显示列表处理模块用于对缓存的所述预定显示列表信息进行组装并分析，得到glCallList函数或非glCallList函数；
嵌套表处理输入模块用于将所述glCallList函数信息发送至所述嵌套表单元；
第一输出信息模块用于输出非glCallList函数；
所述第二输出信息模块用于根据所述输入命令或所述嵌套表信息获得所述描述符指令。
进一步地，
所述DMA控制单元通过TLM端口连接所述显示列表存储单元、所述CallListFIFO缓冲单元、所述调用控制单元和所述嵌套表单元；
所述调用控制单元通过TLM端口连接所述嵌套表单元。
具体地，显示列表存储单元用于存储用户定义的显示列表信息，优选的，显示列表信息可以按照地址进行划分，存储多个显示列表信息。
具体地，DMA控制单元接收调用控制单元的描述符指令，并根据描述符指令负责将预定显示列表信息从显示列表存储单元中向CallListFIFO缓冲模块的搬运。
具体地，CallListFIFO缓冲单元将DMA控制单元搬运的预定显示列表信息进行缓存，供调用控制模块读取。
具体地，嵌套表单元通过TLM端口接收调用控制单元获取的处理信息；并根据处理信息实现对glCallList嵌套时原显示列表暂停信息的管理，管理的地址为嵌套glCallList在原显示列表中所对应的下一条显示列表信息的地址源信息和字节信息以及嵌套时显示列表存储单元中未调用的显示列表信息数据的总大小，优选的，地址源信息为存储地址，字节信息为管理的字节大小。
具体地，调用控制单元对输入命令的处理，优选的，输入命令为glCallList函数，其通过上位机由TLM端口输入输入命令处理模块后并进行分析，获取描述符指令，优选的，描述符指令为glCallList函数携带的索引及大小信息。当调用控制单元接收到输入的glCallList函数时，输入命令处理模块将glCallList函数携带的索引及大小信息发送至第二输出信息模块，第二输出信息模块根据索引及大小信息对DMA控制单元进行配置，并调用DMA控制单元将预定显示列表信息的数据进行搬运至CallListFIFO缓冲单元进行缓存，预定显示列表信息即为glCallList函数索引的显示列表信息。当CallListFIFO缓冲单元将预定显示列表信息缓存后，则调用控制单元通过显示列表处理模块调用预定显示列表信息，对预定显示列表信息中的离散数据进行组装并分析，得到glCallList函数或非glCallList函数，当显示列表处理模块得到非glCallList函数时，显示列表处理模块将非glCallList函数发送至第一输出信息模块输出。当显示列表处理模块得到glCallList函数时，其将glCallList函数信息发送至嵌套表处理模块，嵌套表处理模块将glCallList函数信息发送至嵌套表单元，嵌套表单元根据glCallList函数获取嵌套表信息并将嵌套表信息通过嵌套表处理模块发送至第二输出信息模块，同时，显示列表处理模块通过glCallList函数获取描述符指令并将其发送至第二输出信息模块，之后处理方式与输入命名为glCallList函数时处理方式相同，直至完成所有显示列表信息的调用，即根据嵌套表信息对之前所有未完成的显示列表信息调用进行重新启动调用，按照重数由大到小的对应关系逐一调运直至结束。
进一步地，显示列表存储单元包括n个TLM端口，n为大于等于1的自然数，DMA控制单元包括n+2个TLM端口，CallListFIFO缓冲单元包括2个TLM端口，调用控制单元包括6个TLM端口，嵌套表单元包括2个TLM端口；其中，
显示列表存储单元的n个TLM端口与DMA控制单元的n个TLM端口一一对应连接；
DMA控制单元通过1个TLM端口与CallListFIFO缓冲单元的1个TLM端口连接，DMA控制单元通过1个TLM端口与调用控制单元的1个TLM端口连接；
CallListFIFO缓冲单元通过1个TLM端口与调用控制单元的1个TLM端口连接；
调用控制单元通过2个TLM端口与嵌套表单元的2个TLM端口连接。
进一步地，所述显示列表信息包括：地址源信息和字节信息。
具体地，显示列表信息为一组OpenGL函数。
进一步地，所述多个显示列表信息之间相互独立或相互关联。
进一步地，所述处理信息包括：非glCallList函数、下一条显示列表的指令。
本发明提供的基于SystemC的面向GPU硬件的glCallList TLM模型采用SystemC建模语言，可以摆脱传统信号级别的硬件描述，使用丰富的数据结构进行硬件的高层次行为、时序的抽象；采用TLM的基于面向对象的接口多态性机制，避免了硬件电路模块之间繁琐的信号连接描述，可以快速对模型进行适应性修改；可以快速的开发反映硬件架构、时序信息的模型，用于系统架构阶段的性能评估和结构探索；并可以为项目后期的RTL设计提供验证模型。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种基于SystemC的面向GPU硬件的glCallList TLM装置，其特征在于，包括：显示列表存储单元、DMA控制单元、CallListFIFO缓冲单元、调用控制单元和嵌套表单元；其中，
所述显示列表存储单元用于存储显示列表信息；
所述调用控制单元用于对输入命令或嵌套表信息进行处理，获取描述符指令；
所述DMA控制单元用于根据所述描述符指令提取预定显示列表信息，并进行搬运；
所述CallListFIFO缓冲单元用于对搬运的所述预定显示列表信息进行缓存；
所述调用控制单元还用于对缓存的所述预定显示列表信息进行处理，获得处理信息；
所述嵌套表单元用于根据所述处理信息得到所述嵌套表信息。
2.根据权利要求1所述的glCallList TLM装置，其特征在于，所述DMA控制单元通过TLM端口连接所述显示列表存储单元、所述CallListFIFO缓冲单元、所述调用控制单元和所述嵌套表单元；
所述调用控制单元通过TLM端口连接所述嵌套表单元。
3.根据权利要求2所述的glCallList TLM装置，其特征在于，所述显示列表存储单元包括n个TLM端口，n为大于等于1的自然数，所述DMA控制单元包括n+2个TLM端口，所述CallListFIFO缓冲单元包括2个TLM端口，所述调用控制单元包括6个TLM端口，所述嵌套表单元包括2个TLM端口；其中，
所述显示列表存储单元的n个所述TLM端口与所述DMA控制单元的n个所述TLM端口一一对应连接；
所述DMA控制单元通过1个所述TLM端口与所述CallListFIFO缓冲单元的1个所述TLM端口连接，所述DMA控制单元通过1个所述TLM端口与所述调用控制单元的1个所述TLM端口连接；
所述CallListFIFO缓冲单元通过1个所述TLM端口与所述调用控制单元的1个所述TLM端口连接；
所述调用控制单元通过2个所述TLM端口与所述嵌套表单元的2个所述TLM端口连接。
4.根据权利要求1所述的glCallList TLM装置，其特征在于，所述显示列表信息包括：地址源信息和字节信息。
5.根据权利要求1所述的glCallList TLM装置，其特征在于，所述显示列表信息为多个，且所述显示列表信息之间相互独立或相互关联。
6.根据权利要求1所述的glCallList TLM装置，其特征在于，所述处理信息包括：非glCallList函数、下一条显示列表的指令。
7.根据权利要求6所述的glCallList TLM装置，其特征在于，所述调用控制单元包括：显示列表处理模块、输入命令处理模块、嵌套表处理模块、第一输出信息模块和第二输出信息模块；其中，
所述输入命令处理模块用于对所述输入命令进行分析；
所述显示列表处理模块用于对缓存的所述预定显示列表信息进行组装并分析，得到glCallList函数或非glCallList函数；
嵌套表处理输入模块用于将所述glCallList函数信息发送至所述嵌套表单元；
所述第一输出信息模块用于输出非glCallList函数；
所述第二输出信息模块用于根据所述输入命令或所述嵌套表信息获得所述描述符指令。
CN201811355755.8A 2018-11-14 2018-11-14 一种基于SystemC的面向GPU硬件的glCallList TLM模型 Active CN109583051B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811355755.8A CN109583051B (zh) 2018-11-14 2018-11-14 一种基于SystemC的面向GPU硬件的glCallList TLM模型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811355755.8A CN109583051B (zh) 2018-11-14 2018-11-14 一种基于SystemC的面向GPU硬件的glCallList TLM模型

Publications (2)

Publication Number Publication Date
CN109583051A CN109583051A (zh) 2019-04-05
CN109583051B true CN109583051B (zh) 2023-04-07

Family

ID=65922501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811355755.8A Active CN109583051B (zh) 2018-11-14 2018-11-14 一种基于SystemC的面向GPU硬件的glCallList TLM模型

Country Status (1)

Country Link
CN (1) CN109583051B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112581580B (zh) * 2020-12-24 2024-08-13 西安翔腾微电子科技有限公司 一种基于sysML视图的GPU投影变换模块的TLM装置及操作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103793263A (zh) * 2014-01-24 2014-05-14 天津大学 一种基于PowerPC处理器的DMA事务级建模方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2282264A1 (en) * 2009-07-24 2011-02-09 ProximusDA GmbH Scheduling and communication in computing systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103793263A (zh) * 2014-01-24 2014-05-14 天津大学 一种基于PowerPC处理器的DMA事务级建模方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于SystemC的系统验证研究和应用;李振等;《微计算机信息》;20080815(第23期);全文 *

Also Published As

Publication number Publication date
CN109583051A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
Pimentel et al. Calibration of abstract performance models for system-level design space exploration
US8532975B2 (en) System and method implementing a simulation acceleration capture buffer
CN109669832A (zh) 一种面向gpu芯片图形管线单元性能验证方法及平台
CN105550443B (zh) 一种基于SystemC周期精确的统一染色器阵列TLM模型
US7437282B2 (en) Method and apparatus to provide alternative stimulus to signals internal to a model actively running on a logic simulation hardware emulator
CN109711003A (zh) 一种面向gpu芯片图形管线单元功能仿真方法及平台
CN112560374B (zh) 集成的仿真器与分析和优化引擎
US20040260528A1 (en) Co-simulation via boundary scan interface
US11934825B2 (en) Event-driven design simulation
US11275582B2 (en) Event-driven design simulation
US11023642B2 (en) Event-driven design simulation
US7478027B2 (en) Systems, methods, and media for simulation of integrated hardware and software designs
CN109583051B (zh) 一种基于SystemC的面向GPU硬件的glCallList TLM模型
US10430215B1 (en) Method and system to transfer data between hardware emulator and host workstation
CN100530103C (zh) 一种模拟器及方法
US8145466B1 (en) Clustering of electronic circuit design modules for hardware-based and software-based co-simulation platforms
US10409624B1 (en) Data array compaction in an emulation system
US9898563B2 (en) Modeling memory in emulation based on cache
CN116451625B (zh) 用于rtl和带sdf网表的联合仿真的装置和方法
KR20200126888A (ko) 시뮬레이터를 구현하는 방법, 장치, 기기 및 매체
US20190286775A1 (en) Event-driven design simulation
US7437280B1 (en) Hardware-based co-simulation on a PLD having an embedded processor
Moiseev et al. Single Source Library for High-Level Modelling and Hardware Synthesis
Salimi Khaligh et al. Adaptive interconnect models for transaction-level simulation
Alquier et al. Co-Simulation Between SystemC and a New Generation Emulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant