CN114328308B - 一种硬盘背板及服务器 - Google Patents
一种硬盘背板及服务器 Download PDFInfo
- Publication number
- CN114328308B CN114328308B CN202111450029.6A CN202111450029A CN114328308B CN 114328308 B CN114328308 B CN 114328308B CN 202111450029 A CN202111450029 A CN 202111450029A CN 114328308 B CN114328308 B CN 114328308B
- Authority
- CN
- China
- Prior art keywords
- hard disk
- connectors
- cables
- main board
- x1clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000872 buffer Substances 0.000 claims abstract description 58
- 239000002699 waste material Substances 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000003032 molecular docking Methods 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开了一种硬盘背板及服务器，该硬盘背板包括：4n个硬盘连接器、2n个主板连接器和n个时钟缓冲器；其中，4n个硬盘连接器的第一端通过x1 CLK线缆与n各时钟缓冲器的第一端四对一连接，每个时钟缓冲器的第二端通过x1 CLK线缆与对应的2个主板连接器中的任一主板连接器的第二端连接一对一连接，或通过两个x1 CLK线缆与对应的2个主板连接器的第二端连接一对二连接；本发明利用硬盘背板中的时钟缓冲器直接提供硬盘参考时钟，减少了所需与主板连接的CLK线缆数量，降低了硬盘背板的设计复杂度和设计成本；能够通过线缆的配置实现x4与x2 NVMe硬盘的配置转换，不需使用额外的转卡且避免了PCIe讯号的浪费。
Description
技术领域
本发明涉及服务器架构设计领域，特别涉及一种硬盘背板及服务器。
背景技术
目前，常规服务器经常需要硬盘来支持整体系统的数据存取，系统主板设计对于数据硬盘的需求，往往需要透过外设计硬盘背板来支持硬盘扩充，因此整个系统架构设计会由主板+对接线缆+硬盘背板+其余部件组成一套完整服务器系统。其中，目前的硬盘背板设计常规设计支持都是SATA(Serial Advanced Technology Attachment，串行高级技术附件)、SAS(Serial Attached SCSI，串行连接SCSI接口)和NVMe(Non-Volatile Memoryexpress，一种闪存类存储协议)等硬盘规格，而针对CPU直连PCIe(peripheral componentinterconnect express，一种高速串行计算机扩展总线标准)的NVMe硬盘背板设计，是需要同时支持PCIe x4或PCIe x2的带宽选择，而这样的设计来自于产品配置应用需求。
目前常见服务器上在直连CPU的硬盘背板都是以支持PCIe x4 NVMe硬盘为主，所以在8盘的硬盘背板设计就需要从主板端引入x32 PCIe以及8组CLK来支持这类设计，如图1架构拓扑图，由CPU引出四个x8 PCIe先连，并透过CLK BUF(Clock buffer,时钟缓冲器)引出8组CLK(clock，参考时钟)；透过线缆配置讯号到硬盘背板上，再由背板透过布线将x4PCIe线缆+x1 CLK线缆拉到每一个NVMe硬盘上，实现全带宽NVMe硬盘设计(使用x4NVMe硬盘背板)。
现有上述这类的系统架构设计时，对于当系统不需要应用到大带宽硬盘时，就会造成整个设计，有过多冗余的PCIe存在，浪费了太多可应用的PCIe bus(PCIe总线)，如图2架构拓扑图，虽然硬盘背板上的每一个NVMe硬盘使用了x2 PCIe线缆+x1 CLK线缆，但主板端线缆出线还是以完整的讯号x8 PCIe+x2 CLK对接到硬盘背板连接器上，这样每一个连接器就会浪费了x4 PCIe，造成当使用x2 NVMe硬盘时，还是需要使用与x4 NVMe硬盘的PCIe数量一致，而限制了系统整体的灵活配置性。
因此，如何能够提供一种支持x4与x2 NVMe硬盘弹性配置的服务器架构，减少硬盘背板设计数量，降低硬盘背板的设计复杂度。
发明内容
本发明的目的是提供一种硬盘背板及服务器，以实现支持x4与x2 NVMe硬盘弹性配置的服务器架构，减少硬盘背板设计数量，降低硬盘背板的设计复杂度。
为解决上述技术问题，本发明提供一种硬盘背板，包括：4n个硬盘连接器、2n个主板连接器和n个时钟缓冲器；其中，n为大于或等于1的正整数；
2n个所述主板连接器的第一端用于通过x8 PCIe线缆和x1 CLK线缆与主板中的2n个背板连接器一对一连接，或通过x4 PCIe线缆和x1 CLK线缆与n个所述背板连接器二对一连接；4n个所述硬盘连接器的第一端通过x4 PCIe线缆或x2 PCIe线缆与2n个所述主板连接器的第二端二对一连接；4n个所述硬盘连接器的第一端通过x1 CLK线缆与n各所述时钟缓冲器的第一端四对一连接，每个所述时钟缓冲器的第二端通过x1 CLK线缆与对应的2个主板连接器中的任一主板连接器的第二端连接一对一连接，或通过两个x1 CLK线缆与对应的2个主板连接器的第二端连接一对二连接，每个所述时钟缓冲器对应的2个主板连接器为所述时钟缓冲器连接的4个硬盘连接器通过x4 PCIe线缆或x2 PCIe线缆所连接的2个主板连接器；每个硬盘连接器的第二端用于连接各自对应的PCIe x4硬盘或PCIe x2硬盘。
可选的，n为2。
可选的，每个硬盘连接器的第二端连接各自对应的PCIe x4硬盘时，2n个所述主板连接器的第一端用于通过x8 PCIe线缆和x1 CLK线缆与2n个所述背板连接器一对一连接，4n个所述硬盘连接器的第一端通过x4 PCIe线缆与2n个所述主板连接器的第二端二对一连接，4n个所述硬盘连接器的第一端通过x1 CLK线缆与n各所述时钟缓冲器的第一端四对一连接，每个所述时钟缓冲器的第二端通过x1 CLK线缆与对应的2个主板连接器中的任一主板连接器的第二端连接一对一连接。
可选的，每个硬盘连接器的第二端连接各自对应的PCIe x2硬盘时，2n个所述主板连接器的第一端用于通过x4 PCIe线缆和x1 CLK线缆与n个所述背板连接器二对一连接；4n个所述硬盘连接器的第一端通过x2 PCIe线缆与2n个所述主板连接器的第二端二对一连接；4n个所述硬盘连接器的第一端通过x1 CLK线缆与n各所述时钟缓冲器的第一端四对一连接，每个所述时钟缓冲器的第二端通过x1 CLK线缆与对应的2个主板连接器中的任一主板连接器的第二端连接一对一连接。
此外，本发明还提供了一种服务器，包括：主板和如上述所述的硬盘背板；其中，所述主板包括2n个背板连接器、处理器和主板时钟缓冲器，n为大于或等于1的正整数。
可选的，所述处理器通过2n个x8 PCIe线缆分别与2n个所述背板连接器连接，所述主板时钟缓冲器通过2n个x2 CLK线缆分别与2n个所述背板连接器连接。
本发明所提供的一种硬盘背板，包括：4n个硬盘连接器、2n个主板连接器和n个时钟缓冲器；其中，n为大于或等于1的正整数；2n个主板连接器的第一端用于通过x8 PCIe线缆和x1 CLK线缆与主板中的2n个背板连接器一对一连接，或通过x4 PCIe线缆和x1 CLK线缆与n个背板连接器二对一连接；4n个硬盘连接器的第一端通过x4 PCIe线缆或x2 PCIe线缆与2n个主板连接器的第二端二对一连接；4n个硬盘连接器的第一端通过x1 CLK线缆与n各时钟缓冲器的第一端四对一连接，每个时钟缓冲器的第二端通过x1 CLK线缆与对应的2个主板连接器中的任一主板连接器的第二端连接一对一连接，或通过两个x1 CLK线缆与对应的2个主板连接器的第二端连接一对二连接，每个时钟缓冲器对应的2个主板连接器为时钟缓冲器连接的4个硬盘连接器通过x4 PCIe线缆或x2 PCIe线缆所连接的2个主板连接器；每个硬盘连接器的第二端用于连接各自对应的PCIe x4硬盘或PCIe x2硬盘；
可见，本发明利用硬盘背板中的时钟缓冲器直接提供硬盘参考时钟，减少了所需与主板连接的CLK线缆数量，且降低了硬盘背板的设计复杂度和设计成本；并且能够通过线缆的配置实现x4与x2 NVMe硬盘的配置转换，不需要使用额外的转卡(Tri-mode)且避免了PCIe讯号的浪费。此外，本发明还提供了一种服务器，同样具有上述有益效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中的采用x4 NVMe硬盘背板的服务器架构示意图；
图2为现有技术中的采用x2 NVMe硬盘背板的服务器架构示意图；
图3为本发明实施例所提供的一种硬盘背板的结构示意图；
图4为本发明实施例所提供的硬盘背板与主板连接的一种对接线缆的示意图；
图5为本发明实施例所提供的一种服务器的架构示意图；
图6为本发明实施例所提供的硬盘背板与主板连接的另一种对接线缆的示意图；
图7为本发明实施例所提供的另一种服务器的架构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图3，图3为本发明实施例所提供的一种硬盘背板的结构示意图。该可以包括：4n个硬盘连接器10、2n个主板连接器20和n个时钟缓冲器30；其中，n为大于或等于1的正整数；
2n个主板连接器20的第一端用于通过x8 PCIe线缆和x1 CLK线缆与主板中的2n个背板连接器一对一连接，或通过x4 PCIe线缆和x1 CLK线缆与n个背板连接器二对一连接；4n个硬盘连接器10的第一端通过x4 PCIe线缆或x2 PCIe线缆与2n个主板连接器20的第二端二对一连接；4n个硬盘连接器10的第一端通过x1 CLK线缆与n各时钟缓冲器30的第一端四对一连接，每个时钟缓冲器30的第二端通过x1 CLK线缆与对应的2个主板连接器20中的任一主板连接器20的第二端连接一对一连接，或通过两个x1 CLK线缆与对应的2个主板连接器20的第二端连接一对二连接，每个时钟缓冲器30对应的2个主板连接器20为时钟缓冲器30连接的4个硬盘连接器10通过x4PCIe线缆或x2 PCIe线缆所连接的2个主板连接器20；每个硬盘连接器10的第二端用于连接各自对应的PCIe x4硬盘或PCIe x2硬盘。
可以理解的是，本实施例中的硬盘连接器10可以为用于连接硬盘的连接器。本实施例中的主板连接器20可以为用于与主板中相应连接器(如背板连接器)连接的连接器。本实施例中主要基于硬盘背板的设计灵活性，实现x4与x2 NVMe硬盘弹性配置的服务器架构；由于一般硬盘背板的连接的每颗硬盘(如NVMe硬盘)除了有PCIe讯号之外也会自带一组CLK讯号，而这些讯号都会通过相应的连接器由主板提供，如图1所示，8个NVMe硬盘需要通过8个硬盘连接器10、4个主板连接器20和4个背板连接器连接到主板的主板时钟缓冲器(8xCLK BUF)。本实施例中通过硬盘背板中n个时钟缓冲器30的设置，可以经过每个时钟缓冲器30将主板的一组CLK讯号转出四组CLK讯号给四个硬盘连接器10所连接的硬盘，以作为参考时钟解决硬盘时钟设计配置问题，从而实现x4与x2硬盘在同一块硬盘背板上的共用设计，使得本实施例中硬盘背板的架构可以做成一种CBB(Common Building Block,共同性构建模块)架构来适配到各种系统架构中。
对应的，本实施例中硬盘背板中的每个时钟缓冲器30的一端(即CLK讯号转出端)可以与通过4个x1 CLK线缆连接4个硬盘连接器10，且此4个硬盘连接器10通过x4 PCIe线缆或x2 PCIe线缆连接到2个主板连接器20，即每个主板连接器20通过两个x4 PCIe线缆或x2PCIe线缆连接2个硬盘连接器10；每个时钟缓冲器30的另一端(即CLK讯号输入端)可以通过一个x1 CLK线缆连接对应的2个主板连接器20(即其连接的4个硬盘连接器10所连接的2个主板连接器20)中的任一主板连接器20，或通过两个x1 CLK线缆连接对应的2个主板连接器20，使每个时钟缓冲器30可以利用连接主板连接器20传输的一组主板的CLK讯号，转出四组CLK讯号给四个硬盘连接器10。
相应的，本实施例中硬盘背板中的2n个主板连接器20与主板中的背板连接器的线缆设计，可以由设计人员自行设置，如线缆可以分成两种线缆支持设计，在支持PCIe x4硬盘(如x4 NVMe硬盘)时，如图4所示，线缆可使用一般常规x8线缆设计pin to pin连接方式来实现，但线缆上仅需提供1xCLK(旧有设计为两组CLK)；如图5所示，n为2时，硬板背板中的4个主板连接器20可以通过PCIe x8+CLK x1线缆与主板中的4个背板连接器(背板连接器A、B、C和D)一对一连接。在支持PCIe x2硬盘(如x2 NVMe硬盘)时，如图6所示，线缆可设置成1转2线缆，将对接主板端中一个背板连接器的PCIe x8+CLK x1讯号拆分为两组PCIex4+CLKx1讯号对接到硬板背板中的两个主板连接器20提供给两组PCIe x2硬盘(即4个硬盘连接器10所连接的硬盘)使用；如图7所示，n为2时，硬板背板中的4个主板连接器20可以通过PCIe x4+CLK x1线缆与主板中的2个背板连接器(背板连接器A和B)一对一连接，节省可2个主板的背板连接器(框中的背板连接器C和D)的使用，使其能够应用于其他需求。
也就是说，本实施例中2n个主板连接器20的第一端用于通过x8 PCIe线缆和x1CLK线缆与主板中的2n个背板连接器一对一连接，或通过x4 PCIe线缆和x1 CLK线缆与n个背板连接器二对一连接；4n个硬盘连接器10的第一端通过x4 PCIe线缆或x2 PCIe线缆与2n个主板连接器20的第二端二对一连接；4n个硬盘连接器10的第一端通过x1 CLK线缆与n各时钟缓冲器30的第一端四对一连接，每个时钟缓冲器30的第二端通过x1 CLK线缆与对应的2个主板连接器20中的任一主板连接器20的第二端连接一对一连接，或通过两个x1 CLK线缆与对应的2个主板连接器20的第二端连接一对二连接，每个时钟缓冲器30对应的2个主板连接器20为时钟缓冲器30连接的4个硬盘连接器10通过x4 PCIe线缆或x2 PCIe线缆所连接的2个主板连接器20；每个硬盘连接器10的第二端用于连接各自对应的PCIe x4硬盘或PCIex2硬盘。
对应的，每个硬盘连接器10的第二端连接各自对应的PCIe x4硬盘时，2n个主板连接器20的第一端用于通过x8 PCIe线缆和x1 CLK线缆与2n个背板连接器一对一连接，4n个硬盘连接器10的第一端通过x4 PCIe线缆与2n个主板连接器20的第二端二对一连接，4n个硬盘连接器10的第一端通过x1CLK线缆与n各时钟缓冲器30的第一端四对一连接，每个时钟缓冲器30的第二端通过x1 CLK线缆与对应的2个主板连接器20中的任一主板连接器20的第二端连接一对一连接。
相应的，每个硬盘连接器10的第二端连接各自对应的PCIe x2硬盘时，2n个主板连接器20的第一端用于通过x4 PCIe线缆和x1 CLK线缆与n个背板连接器二对一连接；4n个硬盘连接器10的第一端通过x2 PCIe线缆与2n个主板连接器20的第二端二对一连接；4n个硬盘连接器10的第一端通过x1CLK线缆与n各时钟缓冲器30的第一端四对一连接，每个时钟缓冲器30的第二端通过x1 CLK线缆与对应的2个主板连接器20中的任一主板连接器20的第二端连接一对一连接。
具体的，对于本实施例中n的具体数值设置，即硬盘背板中硬盘连接器10、主板连接器20和时钟缓冲器30的具体数量设置，可以由设计人员根据实用场景和用户需求自行设置，如图5和图7所示，n可以为2，即硬盘背板中可以包括8个硬盘连接器10、4个主板连接器20和2个时钟缓冲器30；n也可以为1或大于2的数值，本实施例对此不做任何限制。
相应的，本实施例中与硬盘背板连接的主板可以不做改变，采用与现有技术相同或相似的方式进行设置，如主板中的2n个背板连接器均可以具体为x8 PCIe连接器，支持x2CLK讯号传输。也就是说，本实施例中2n个主板连接器20的第一端可以通过支持传输x1 CLK讯号的x8 PCIe线缆与主板中的2n个背板连接器一对一连接，或通过支持传输x1 CLK讯号的x4 PCIe线缆与主板中的n个背板连接器二对一连接。
本实施例中，本发明实施例利用硬盘背板中的时钟缓冲器30直接提供硬盘参考时钟，减少了所需与主板连接的CLK线缆数量，且降低了硬盘背板的设计复杂度和设计成本；并且能够通过线缆的配置实现x4与x2 NVMe硬盘的配置转换，不需要使用额外的转卡(Tri-mode)且避免了PCIe讯号的浪费。
相应于上面的硬盘背板实施例，本发明实施例还提供了一种服务器，下文描述的一种服务器与上文描述的一种硬盘背板可相互对应参照。
一种服务器，包括：主板和如上述实施例所提供的硬盘背板；其中，主板包括2n个背板连接器、处理器和主板时钟缓冲器，n为大于或等于1的正整数。
具体的，本实施例中的主板中的背板连接器可以为用于连接硬盘背板中相应主板连接器的连接器。
可选的，处理器通过2n个x8 PCIe线缆分别与2n个背板连接器连接，主板时钟缓冲器通过2n个x2 CLK线缆分别与2n个背板连接器连接；如图5所示，n为2时，主板中的处理器(CPU)可以通过4个x8 PCIe线缆分别与4个背板连接器连接，主板中的主板时钟缓冲器(8xCLK BUF)可以通过4个x2 CLK线缆分别与4个背板连接器连接。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的服务器而言，由于其与实施例公开的硬盘背板相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本发明所提供的一种硬盘背板及服务器进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (4)
1.一种硬盘背板，其特征在于，包括：4n个硬盘连接器、2n个主板连接器和n个时钟缓冲器；其中，n为大于或等于1的正整数；
2n个所述主板连接器的第一端用于通过x8 PCIe线缆和x1 CLK线缆与主板中的2n 个背板连接器一对一连接，或通过x4 PCIe线缆和x1 CLK线缆与n 个所述背板连接器二对一连接；4n个所述硬盘连接器的第一端通过x4 PCIe线缆或x2 PCIe线缆与2n个所述主板连接器的第二端二对一连接；4n个所述硬盘连接器的第一端通过x1 CLK线缆与n个所述时钟缓冲器的第一端四对一连接，每个所述时钟缓冲器的第二端通过x1 CLK线缆与对应的2个主板连接器中的任一主板连接器的第二端一对一连接，或通过两个x1 CLK线缆与对应的2个主板连接器的第二端一对二连接，每个所述时钟缓冲器对应的2个主板连接器为所述时钟缓冲器连接的4个硬盘连接器通过x4 PCIe线缆或x2 PCIe线缆所连接的2个主板连接器；每个硬盘连接器的第二端用于连接各自对应的PCIe x4硬盘或PCIe x2硬盘；
其中，每个硬盘连接器的第二端连接各自对应的PCIe x4硬盘时，2n个所述主板连接器的第一端用于通过x8 PCIe线缆和x1 CLK线缆与2n 个所述背板连接器一对一连接，4n个所述硬盘连接器的第一端通过x4 PCIe线缆与2n个所述主板连接器的第二端二对一连接，4n个所述硬盘连接器的第一端通过x1 CLK线缆与n个所述时钟缓冲器的第一端四对一连接，每个所述时钟缓冲器的第二端通过x1 CLK线缆与对应的2个主板连接器中的任一主板连接器的第二端一对一连接；
对应的，每个硬盘连接器的第二端连接各自对应的PCIe x2硬盘时，2n个所述主板连接器的第一端用于通过x4 PCIe线缆和x1 CLK线缆与n 个所述背板连接器二对一连接；4n个所述硬盘连接器的第一端通过x2 PCIe线缆与2n个所述主板连接器的第二端二对一连接；4n个所述硬盘连接器的第一端通过x1 CLK线缆与n个所述时钟缓冲器的第一端四对一连接，每个所述时钟缓冲器的第二端通过x1 CLK线缆与对应的2个主板连接器中的任一主板连接器的第二端一对一连接。
2.根据权利要求1所述的硬盘背板，其特征在于，n为2。
3.一种服务器，其特征在于，包括：主板和如权利要求1或2所述的硬盘背板；其中，所述主板包括2n个背板连接器、处理器和主板时钟缓冲器，n为大于或等于1的正整数。
4.根据权利要求3所述的服务器，其特征在于，所述处理器通过2n个x8 PCIe线缆分别与2n个所述背板连接器连接，所述主板时钟缓冲器通过2n个x2 CLK线缆分别与2n个所述背板连接器连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111450029.6A CN114328308B (zh) | 2021-11-30 | 2021-11-30 | 一种硬盘背板及服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111450029.6A CN114328308B (zh) | 2021-11-30 | 2021-11-30 | 一种硬盘背板及服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114328308A CN114328308A (zh) | 2022-04-12 |
| CN114328308B true CN114328308B (zh) | 2023-06-16 |
Family
ID=81047707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111450029.6A Active CN114328308B (zh) | 2021-11-30 | 2021-11-30 | 一种硬盘背板及服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114328308B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107729270A (zh) * | 2017-10-24 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种基于NVMe协议的NVMe硬盘背板及其设计方法 |
| CN209560436U (zh) * | 2019-04-16 | 2019-10-29 | 苏州浪潮智能科技有限公司 | 一种NVMe硬盘背板 |
| CN113190084A (zh) * | 2021-03-25 | 2021-07-30 | 山东英信计算机技术有限公司 | 一种支持多种位宽硬盘的硬盘背板连接方法及装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9959240B2 (en) * | 2016-04-14 | 2018-05-01 | Dell Products, L.P. | Manually configurable PCIe lane count for PCIe SSD backplane |
-
2021
- 2021-11-30 CN CN202111450029.6A patent/CN114328308B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107729270A (zh) * | 2017-10-24 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种基于NVMe协议的NVMe硬盘背板及其设计方法 |
| CN209560436U (zh) * | 2019-04-16 | 2019-10-29 | 苏州浪潮智能科技有限公司 | 一种NVMe硬盘背板 |
| CN113190084A (zh) * | 2021-03-25 | 2021-07-30 | 山东英信计算机技术有限公司 | 一种支持多种位宽硬盘的硬盘背板连接方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114328308A (zh) | 2022-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7761632B2 (en) | Serialization of data for communication with slave in multi-chip bus implementation | |
| US7743186B2 (en) | Serialization of data for communication with different-protocol slave in multi-chip bus implementation | |
| US7814250B2 (en) | Serialization of data for multi-chip bus implementation | |
| CN211427190U (zh) | 一种基于飞腾处理器2000+的服务器电路和主板 | |
| US7769933B2 (en) | Serialization of data for communication with master in multi-chip bus implementation | |
| CN211427336U (zh) | 一种嵌入式vpx计算模块 | |
| CN210639614U (zh) | 一种支持多种带宽的nvme硬盘背板系统 | |
| CN109213717B (zh) | 国产飞腾处理器的双桥片架构 | |
| CN210776403U (zh) | 一种兼容GPUDirect存储方式的服务器架构 | |
| CN107748726A (zh) | 一种gpu箱 | |
| CN114328308B (zh) | 一种硬盘背板及服务器 | |
| CN107992437A (zh) | 一种支持双控模式的硬盘背板连接方法、系统及连接线缆 | |
| CN209928413U (zh) | 一种COMe模块和计算机 | |
| CN100541387C (zh) | 一种基于Opteron处理器的服务器系统 | |
| CN216817397U (zh) | 一种背板和转换卡 | |
| WO2008133940A2 (en) | Serialization of data in multi-chip bus implementation | |
| CN213276462U (zh) | 双路服务器主板及双路服务器 | |
| CN213581897U (zh) | 一种新型显示控制计算模块 | |
| CN215340919U (zh) | 支持双控模式的硬盘背板结构及存储服务器 | |
| CN110362433A (zh) | 能够进行多接口测试的系统 | |
| CN209928341U (zh) | 一种支持4张显卡的服务器平衡装置 | |
| CN210129223U (zh) | 一种raid转接板和实现raid的系统 | |
| CN209560534U (zh) | 一种支持PCIe M.2 SSD的转接卡 | |
| CN204189089U (zh) | 一种服务器 | |
| US20070226456A1 (en) | System and method for employing multiple processors in a computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |