CN107729270A - 一种基于NVMe协议的NVMe硬盘背板及其设计方法 - Google Patents

一种基于NVMe协议的NVMe硬盘背板及其设计方法 Download PDF

Info

Publication number
CN107729270A
CN107729270A CN201711001855.6A CN201711001855A CN107729270A CN 107729270 A CN107729270 A CN 107729270A CN 201711001855 A CN201711001855 A CN 201711001855A CN 107729270 A CN107729270 A CN 107729270A
Authority
CN
China
Prior art keywords
hard disk
nvme
groups
interface
signal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711001855.6A
Other languages
English (en)
Inventor
王小磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201711001855.6A priority Critical patent/CN107729270A/zh
Publication of CN107729270A publication Critical patent/CN107729270A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本申请是关于一种基于NVMe协议的NVMe硬盘背板及其设计方法，NVMe硬盘背板上设置有两组X2 PCIe信号线接口、两对CLK时钟信号接口和控制信号接口。其中，两组X2 PCIe信号线接口连接有两组X2 PCIe信号线，两组X2 PCIe信号线分别连接服务器的两个Host端；两对CLK时钟信号接口分别与两组X2 PCIe信号线匹配；控制信号接口中至少设置有两组X2 PCIe信号线接口的信息和两对CLK时钟信号接口的信息。针对现有技术中的NVMe硬盘背板，本申请重新定义其PCIe信号线接口，通过将一组X4 PCIe信号线接口定义为两组X2 PCIe信号线接口，并将两组X2 PCIe信号线分别连接服务器的两个Host端，从而实现双控制器对同一个NVMe硬盘进行控制，在保证硬盘高速读写效率的基础上，能够大大提高硬盘背板的可靠性。

Description

一种基于NVMe协议的NVMe硬盘背板及其设计方法
技术领域
本申请涉及计算机存储技术领域，尤其涉及一种基于NVMe(Non-Volatile MemoryExpress，非易失性存储快速)协议的NVMe硬盘背板及其设计方法。
背景技术
随着信息技术的发展，个人数据业务及数据财产的安全性越来越受到人们的重视，存储型服务器中承担数据存储功能的主要部件就是硬盘，而硬盘与服务器主板之间又通过硬盘背板进行连接。因此，硬盘背板的性能对存储型服务器来说非常重要。
传统的硬盘背板在冷存储应用环境中能够很好地满足存储性能要求，但是伴随着用户数据访问量越来越频繁的情况，这种成熟的冷存储架构已经不能满足用户频繁高速访问存储介质的需求，尤其是不能满足用户对关键数据的高速访问需求。
随着信息技术的发展，满足高速访问需求的NVMe(Non-Volatile Memory express非易失性存储器标准)存储阵列应运而生。NVMe存储阵列基于NVMe协议，而NVMe协议是一种基于PCIe的协议，NVMe协议使电脑存储以最优化的方式进行大量的读写操作，NVMe存储阵列通过一个控制器进行高带宽和大量序列、命令的快速处理，使得NVMe高速存储阵列能够满足用户的高速访问需求。
然而，现有的NVMe存储阵列由于只有一个控制器，其可靠性不够高，不能满足关键数据的高可靠性存储。
发明内容
为克服现有技术中硬盘背板的可靠性不够高的问题，本申请提供一种基于NVMe协议的NVMe硬盘背板及其设计方法。
一种基于NVMe协议的NVMe硬盘背板，所述硬盘背板上设置有两组X2 PCIe信号线接口，所述两组X2 PCIe信号线接口连接有两组X2 PCIe信号线，且所述两组X2 PCIe信号线分别连接服务器的两个Host端；
两对CLK时钟信号接口，所述两对CLK时钟信号接口分别与所述两组X2 PCIe信号线匹配；
控制信号接口，所述控制信号接口中至少设置有所述两组X2 PCIe信号线接口的信息和两对CLK时钟信号接口的信息。
可选地，所述NVMe硬盘背板采用支持双控管理的CPLD固件进行控制。
可选地，所述硬盘背板为热插拔硬盘背板。
可选地，所述NVMe协议为U.2协议，所述硬盘背板采用SFF-8639接口。
一种基于NVMe协议的NVMe硬盘背板的设计方法，所述方法包括：在现有NVMe硬盘背板的基础上，将所述硬盘背板的一组X4 PCIe信号线接口定义为两组X2 PCIe信号线接口；所述两组X2 PCIe信号线接口分别连接两组X2 PCIe信号线，将所述两组X2 PCIe信号线分别连接服务器的两个Host端；
将所述硬盘背板的一对CLK时钟信号接口定义为两对CLK时钟信号接口，且所述两对CLK时钟信号接口分别与两组X2 PCIe信号线匹配；
所述硬盘背板的控制信号接口中至少定义有两组X2 PCIe信号线接口的信息和两对CLK时钟信号接口的信息。
可选地，所述NVMe硬盘背板采用支持双控管理的CPLD固件进行控制。
可选地，所述硬盘背板为热插拔硬盘背板。
可选地，所述NVMe协议为U.2协议，所述硬盘背板采用SFF-8639接口。
本申请的实施例提供的技术方案可以包括以下有益效果：
本申请提供一种基于NVMe协议的NVMe硬盘背板，硬盘背板上设置有两组X2 PCIe信号线接口，两组X2 PCIe信号线接口连接有两组X2 PCIe信号线，且两组X2 PCIe信号线分别连接服务器的两个Host端；与两组X2 PCIe信号线接口相对应，NVMe硬盘背板上还设置有两对CLK时钟信号接口，两对CLK时钟信号接口分别与两组X2 PCIe信号线匹配；与两组X2PCIe信号线接口和两对CLK时钟信号接口相对应，NVMe硬盘背板上还设置有控制信号接口，控制信号接口中至少设置有两组X2 PCIe信号线接口的信息和两对CLK时钟信号接口的信息。本申请实施例通过将NVMe硬盘背板的一组X4 PCIe信号线接口重新定义为两组X2 PCIe信号线接口，且两组X2 PCIe信号线分别连接服务器的两个Host端，通过两个Host端实现对两组X2 PCIe信号线的控制，从而实现对NVMe硬盘的双控制，在保证NVMe硬盘高读写速率的前提下，能够大大提高NVMe硬盘的可靠性。本申请实施例中，NVMe硬盘背板采用支持双控管理的CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)固件进行控制，两个Host端通过同一个CPLD固件进行预判断来实现对NVMe硬盘背板的控制权。两个Host端同时工作，当一个Host端出现故障时自动由另一个Host进行控制，从而实现两个Host端的主从转换关系，大大提高NVMe硬盘的可靠性。
本申请还提供一种基于NVMe协议的NVMe硬盘背板的设计方法，该设计方法中，将硬盘背板的一组X4 PCIe信号线接口定义为两组X2 PCIe信号线接口；两组X2 PCIe信号线接口分别连接两组X2 PCIe信号线，将两组X2 PCIe信号线分别连接服务器的两个Host端；将硬盘背板的一对CLK时钟信号接口定义为两对CLK时钟信号接口，且两对CLK时钟信号接口分别与两组X2 PCIe信号线匹配；控制信号接口中至少设置有两组X2 PCIe信号线接口的信息和两对CLK时钟信号接口的信息。由于将一组X4 PCIe信号线接口定义为两组X2 PCIe信号线接口，NVMe硬盘的读写速率不变，而两组X2 PCIe信号线分别连接服务器的两个Host端，能够实现双控制器对硬盘背板的控制，从而大大提高硬盘背板的可靠性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种基于NVMe协议的NVMe硬盘背板结构示意图；
图2为本申请实施例提供的NVMe硬盘背板双控管理的基本原理示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本申请进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。此外，本申请可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本申请省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本申请。
为了更好地理解本申请，下面结合附图来详细解释本申请的实施方式。本申请实施例中以基于U.2协议的SFF-8639接口为例进行描述。
图1是本申请实施例提供的一种基于NVMe协议的NVMe硬盘背板结构示意图。由图1可知，本申请实施例中的NVMe硬盘背板主要包括六种接口：电源接口、两组X2 PCIe信号线接口、两对CLK时钟信号接口、控制信号接口、SATA/SAS第一个端口和SATA/SAS第二个端口。其中，两组X2 PCIe信号线接口连接有两组X2 PCIe信号线，且两组X2 PCIe信号线分别连接服务器的两个Host端；两对CLK时钟信号接口分别与两组X2 PCIe信号线匹配；控制信号接口中至少设置有两组X2 PCIe信号线接口的信息和两对CLK时钟信号接口的信息。
本申请实施例中NVMe硬盘背板的接口硬件实体不变，主要通过对同一接口重新定义的方式，来提高硬盘背板的可靠性。具体地，本申请实施例中将一组X4 PCIe信号线接口重新定义为两组X2 PCIe信号线接口，由于两组X2 PCIe信号线接口连接有两组X2 PCIe信号线，而两组X2 PCIe信号线分别连接服务器的两个Host端，两个Host端即由两个控制器对NVMe硬盘进行双控管理。两个Host同时工作，当一个Host出现故障时，另一个Host端继续对NVMe硬盘背板进行控制，所以两组X2 PCIe信号线接口的设置，能够大大提高NVMe硬盘背板的可靠性。两个Host端对NVMe硬盘背板进行控制的原理可以参见图2，图2为本申请实施例提供的NVMe硬盘背板双控管理的基本原理示意图。
由于本申请实施例中采用双控制器对NVMe硬盘进行控制，为实现两个Host端的有序控制，本实施例的硬盘背板中设置有两对CLK时钟信号接口，两对CLK时钟信号接口分别与所述两组X2 PCIe信号线匹配。本实施例中两对CLK时钟信号接口的硬件实体不变，采用对接口重新定义的方式，将现有的一对CLK时钟信号接口重新定义为两对CLK时钟信号接口，从而实现两个Host端的主从转换关系，确保NVMe硬盘有序地进行数据的读写操作。
相应地，由于本申请实施例中设置有两组X2 PCIe信号线接口和两对CLK时钟信号接口，NVMe硬盘背板中设置有控制信号接口，本申请实施例中控制信号接口中至少定义有两组X2PCIe信号线接口的信息和两对CLK时钟信号接口的信息。
进一步地，本申请实施例中，NVMe硬盘背板采用支持双控管理的CPLD固件进行控制。两个Host端通过同一个CPLD固件进行预判断来实现对NVMe硬盘背板的控制权，从而实现两个Host端的主从转换关系。具体地，CPLD固件通过SGPIO信号线在电压上拉高或拉低来判断高电平和低电平，通常将高电平表示为1低电平表示为0。SGPIO信号线拉高两个Host端中的哪个Host端，被拉高的Host端即为主控端，例如有两个Host端分别为Host A端和HostB端，SGPIO信号线拉高Host A端，那么Host A端即为主控端，当Host A端发生故障时，CPLD识别到该故障并控制Host B端作为主控端，继续执行任务。这种通过CPLD固件实现双Host端控制的方式，能够大大提高硬盘背板的可靠性，从而实现数据的高可靠性存储。
本申请实施例中的NVMe硬盘背板为热插拔硬盘背板，具体热插拔技术为现有技术中已有的热插拔技术。采用热插拔硬盘背板，在硬盘背板损坏的情况下，能够在开机情况下将损坏的硬盘背板移除，还可以在开机状态下对硬盘背板做更新或扩容等操作，能够大大提高硬盘背板的用户体验。
本申请实施例中的NVMe硬盘背板还应用于U.2协议下的NVMe硬盘背板，且U.2协议下的NVMe硬盘背板采用SFF-8639接口。
本申请还提供一种基于NVMe协议的NVMe硬盘背板的设计方法，该设计方法包括：在现有NVMe硬盘背板的基础上，将硬盘背板的一组X4 PCIe信号线接口定义为两组X2 PCIe信号线接口；两组X2 PCIe信号线接口分别连接两组X2 PCIe信号线，将两组X2 PCIe信号线分别连接服务器的两个Host端；将硬盘背板的一对CLK时钟信号接口定义为两对CLK时钟信号接口，且两对CLK时钟信号接口分别与两组X2 PCIe信号线匹配；控制信号接口，所述控制信号接口中至少设置有所述两组X2 PCIe信号线接口的信息和两对CLK时钟信号接口的信息。
进一步地，本实施例中的NVMe硬盘背板采用支持双控管理的CPLD固件进行控制。
本实施例中的NVMe硬盘背板选择热插拔硬盘背板。
进一步地，本实施例中的NVMe协议为U.2协议，相应地，硬盘背板采用SFF-8639接口。
本实施例中基于NVMe协议的NVMe硬盘背板的设计方法的实现方式，已在基于NVMe协议的NVMe硬盘背板的实施例中详细阐述，在此不再赘述。
以上所述只是本申请的可选实施方式，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也被视为本申请的保护范围。

Claims (8)

1.一种基于NVMe协议的NVMe硬盘背板，其特征是，所述硬盘背板上设置有两组X2PCIe信号线接口，所述两组X2PCIe信号线接口连接有两组X2PCIe信号线，且所述两组X2PCIe信号线分别连接服务器的两个Host端；
两对CLK时钟信号接口，所述两对CLK时钟信号接口分别与所述两组X2PCIe信号线匹配；
控制信号接口，所述控制信号接口中至少设置有所述两组X2PCIe信号线接口的信息和两对CLK时钟信号接口的信息。
2.如权利要求1所述的一种基于NVMe协议的NVMe硬盘背板，其特征是，所述NVMe硬盘背板采用支持双控管理的CPLD固件进行控制。
3.如权利要求1所述的一种基于NVMe协议的NVMe硬盘背板，其特征是，所述NVMe硬盘背板为热插拔硬盘背板。
4.如权利要求1-3中任意一项所述的一种基于NVMe协议的NVMe硬盘背板，其特征是，所述NVMe协议为U.2协议，所述硬盘背板采用SFF-8639接口。
5.一种基于NVMe协议的NVMe硬盘背板的设计方法，其特征是，在现有NVMe硬盘背板的基础上，将所述硬盘背板的一组X4PCIe信号线接口定义为两组X2PCIe信号线接口；所述两组X2PCIe信号线接口分别连接两组X2PCIe信号线，将所述两组X2PCIe信号线分别连接服务器的两个Host端；
将所述硬盘背板的一对CLK时钟信号接口定义为两对CLK时钟信号接口，且所述两对CLK时钟信号接口分别与两组X2PCIe信号线匹配；
所述硬盘背板的控制信号接口中至少定义有两组X2PCIe信号线接口的信息和两对CLK时钟信号接口的信息。
6.如权利要求5中所述的一种基于NVMe协议的NVMe硬盘背板的设计方法，其特征是，所述NVMe硬盘背板采用支持双控管理的CPLD固件进行控制。
7.如权利要求6所述的一种基于NVMe协议的NVMe硬盘背板的设计方法，其特征是，所述NVMe硬盘背板为热插拔硬盘背板。
8.如权利要求5-7中任意一项所述的一种基于NVMe协议的NVMe硬盘背板，其特征是，所述NVMe协议为U.2协议，所述硬盘背板采用SFF-8639接口。
CN201711001855.6A 2017-10-24 2017-10-24 一种基于NVMe协议的NVMe硬盘背板及其设计方法 Pending CN107729270A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711001855.6A CN107729270A (zh) 2017-10-24 2017-10-24 一种基于NVMe协议的NVMe硬盘背板及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711001855.6A CN107729270A (zh) 2017-10-24 2017-10-24 一种基于NVMe协议的NVMe硬盘背板及其设计方法

Publications (1)

Publication Number Publication Date
CN107729270A true CN107729270A (zh) 2018-02-23

Family

ID=61212645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711001855.6A Pending CN107729270A (zh) 2017-10-24 2017-10-24 一种基于NVMe协议的NVMe硬盘背板及其设计方法

Country Status (1)

Country Link
CN (1) CN107729270A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111104360A (zh) * 2019-11-30 2020-05-05 北京浪潮数据技术有限公司 一种基于NVMe协议的固态硬盘
CN114328308A (zh) * 2021-11-30 2022-04-12 苏州浪潮智能科技有限公司 一种硬盘背板及服务器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203299814U (zh) * 2013-06-19 2013-11-20 浪潮电子信息产业股份有限公司 一种新型板卡设计
CN204203854U (zh) * 2014-11-24 2015-03-11 浪潮电子信息产业股份有限公司 一种新型nvme sff-8639硬盘转接卡
US20150074337A1 (en) * 2013-09-06 2015-03-12 Samsung Electronics Co., Ltd. Storage device and data processing method thereof
CN105487959A (zh) * 2015-12-09 2016-04-13 浪潮电子信息产业股份有限公司 一种intel NVMe硬盘的管理方法
CN206249150U (zh) * 2016-09-29 2017-06-13 浙江宇视科技有限公司 一种存储服务器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203299814U (zh) * 2013-06-19 2013-11-20 浪潮电子信息产业股份有限公司 一种新型板卡设计
US20150074337A1 (en) * 2013-09-06 2015-03-12 Samsung Electronics Co., Ltd. Storage device and data processing method thereof
CN204203854U (zh) * 2014-11-24 2015-03-11 浪潮电子信息产业股份有限公司 一种新型nvme sff-8639硬盘转接卡
CN105487959A (zh) * 2015-12-09 2016-04-13 浪潮电子信息产业股份有限公司 一种intel NVMe硬盘的管理方法
CN206249150U (zh) * 2016-09-29 2017-06-13 浙江宇视科技有限公司 一种存储服务器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111104360A (zh) * 2019-11-30 2020-05-05 北京浪潮数据技术有限公司 一种基于NVMe协议的固态硬盘
CN111104360B (zh) * 2019-11-30 2021-08-10 北京浪潮数据技术有限公司 一种基于NVMe协议的固态硬盘
CN114328308A (zh) * 2021-11-30 2022-04-12 苏州浪潮智能科技有限公司 一种硬盘背板及服务器
CN114328308B (zh) * 2021-11-30 2023-06-16 苏州浪潮智能科技有限公司 一种硬盘背板及服务器

Similar Documents

Publication Publication Date Title
CN108292196B (zh) 数据写入方法、装置和计算机可读存储介质
US10452576B2 (en) NVMe drive detection from a SAS/SATA connector
US9256384B2 (en) Method and system for reducing write latency in a data storage system by using a command-push model
WO2017190578A1 (zh) 硬盘数据擦除方法、服务器及系统
KR102147629B1 (ko) 플렉시블 서버 시스템
US20190391944A1 (en) Adaptable connector with external i/o port
US8533380B2 (en) Apparatus for peer-to-peer communication over a universal serial bus link
US8949509B2 (en) Mass storage systems and methods using solid-state storage media and ancillary interfaces for direct communication between memory cards
US10108567B2 (en) Memory channel selection control
TWI754183B (zh) 硬碟背板管理裝置
CN104331133A (zh) 一种硬盘背板和硬盘存储系统
US20160011965A1 (en) Pass through storage devices
TWI512477B (zh) 組配記憶體組件之資料寬度的方法、記憶體組件及相關之非暫時性電腦可讀取儲存媒體
CN110609659A (zh) 用于执行读取命令的NVMeoF RAID实现方法
CN109062829A (zh) 一种硬盘扩展设备
US8140724B1 (en) SATA pass through port
TW201401062A (zh) 主動排線管理
CN108804360A (zh) 一种兼容sas/sata/nvme硬盘的存储卡
CN107729270A (zh) 一种基于NVMe协议的NVMe硬盘背板及其设计方法
US20180089114A1 (en) Cut-through buffer with variable frequencies
CN104035731B (zh) 一种刀片式服务器的存储头结点
TW201305802A (zh) 連接模組用於耦接主端裝置之輸出端至外接式儲存裝置及其耦接方法
CN104615565A (zh) 一种传输速率达到12Gb的SAS卡装置
CN107992437A (zh) 一种支持双控模式的硬盘背板连接方法、系统及连接线缆
CN204203856U (zh) 一种新型内置式sas 12g raid存储卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180223