CN114299878A - 扫描驱动电路及其修复方法、显示装置 - Google Patents

Abstract

本公开的一些实施例提供了一种扫描驱动电路及其修复方法、显示装置，涉及显示技术领域，能够提高移位寄存器的修复效率，提高显示装置的产品良率。该扫描驱动电路包括多个移位寄存器和第一修复引线。移位寄存器包括输入电路、输出电路及电连接所述输入电路和所述输出电路的第一连接引线；第一连接引线被配置为将来自输入电路的第一控制信号传输至输出电路。第一修复引线与多个移位寄存器绝缘，其在参考面上的正投影与至少两个移位寄存器的第一连接引线在参考面上的正投影部分交叠。第一修复引线在移位寄存器的输入电路不良的情况下，电连接移位寄存器的第一连接引线。本公开实施例提供的扫描驱动电路及其修复方法、显示装置用于图像显示。

Description

扫描驱动电路及其修复方法、显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种扫描驱动电路及其修复方法、显示装置。

背景技术

随着显示技术的发展，高分辨率、窄边框的显示装置已成为显示领域的主流发展趋势之一。从而，将显示装置中的扫描驱动电路直接集成在阵列基板的非显示区后所形成的电路，其能代替阵列基板外接的驱动芯片，具有成本低、工序少、产能高等优点。扫描驱动电路包括多个级联的移位寄存器，每个移位寄存器与一行子像素电连接，以在移位寄存器输出的信号的控制下驱动每行子像素进行发光。

由于扫描驱动电路的线路密度较高，结构复杂，在一行子像素呈现发光不良的情况下，难以快速找到导致该行子像素发光不良的移位寄存器中发生故障的具体位置，不利于扫描驱动电路的修复，降低了显示装置的产品良率。

发明内容

本公开一些实施例的目的在于提供一种扫描驱动电路及其修复方法、显示装置，能够提高扫描驱动电路的修复效率，从而，提高显示装置的产品良率。

为达到上述目的，本公开一些实施例提供了如下技术方案：

一方面，提供一种扫描驱动电路。所述扫描驱动电路包括：多个移位寄存器和第一修复引线。所述移位寄存器包括输入电路、输出电路、及电连接所述输入电路和所述输出电路的第一连接引线和第二连接引线；所述第一连接引线被配置为将来自所述输入电路的第一控制信号传输至所述输出电路，以控制所述输出电路输出扫描信号；所述第二连接引线被配置为将来自所述输入电路的第二控制信号传输至所述输出电路，以控制所述输出电路复位。

所述第一修复引线与所述多个移位寄存器绝缘，所述第一修复引线在参考面上的正投影与至少两个移位寄存器的第一连接引线在所述参考面上的正投影部分交叠；所述参考面为设置所述扫描驱动电路的衬底所在的平面。其中，所述第一修复引线被配置为在一移位寄存器的输入电路不良的情况下，电连接所述移位寄存器的第一连接引线，以与所述移位寄存器的输出电路电连接。

通过设置与多个移位寄存器绝缘的第一修复引线，在扫描驱动电路正常工作过程中，第一修复引线不会影响扫描驱动电路的信号传输。并且第一修复引线在参考面上的正投影与至少两个移位寄存器的第一连接引线在参考面上的正投影部分交叠，这样，形成的扫描驱动电路包含了用于修复故障的移位寄存器的电路结构，以便于在检测出故障移位寄存器后，将第一修复引线与故障的移位寄存器交叠部分进行打孔和电连接，从而无需再增设其他修复用的电路结构，通过简单的电路结构实现快速修复，提高了扫描驱动电路的修复效率，且不会增加扫描驱动电路的占用空间，有利于提高显示装置的产品良率的同时实现显示装置的窄边框化。

在一些实施例中，所述第一修复引线还被配置为在一移位寄存器的输入电路不良的情况下，电连接与所述移位寄存器相邻的移位寄存器的第一连接引线，以与所述相邻的移位寄存器的输入电路电连接。

在一些实施例中，所述多个移位寄存器包括至少一个移位寄存器组，每个移位寄存器组包括相邻的两个移位寄存器。所述第一修复引线在所述参考面上的正投影，与一移位寄存器组的两个移位寄存器的第一连接引线在所述参考面上的正投影部分交叠。

所述扫描驱动电路还包括第二修复引线，所述第二修复引线在所述参考面上的正投影，与一移位寄存器组的两个移位寄存器的第二连接引线在所述参考面上的正投影部分交叠。其中，所述第二修复引线被配置为在一移位寄存器的输入电路不良的情况下，电连接所述移位寄存器的第二连接引线，以与所述移位寄存器的输出电路电连接。

在一些实施例中，所述移位寄存器还包括第三连接引线。第三连接引线电连接所述输入电路和所述输出电路；所述第三连接引线被配置为将来自所述输入电路的第三控制信号传输至所述输出电路，以控制所述输出电路复位。

在一些实施例中，所述多个移位寄存器包括至少一个移位寄存器组，每个移位寄存器组包括相邻的两个移位寄存器。所述第一修复引线在所述参考面上的正投影，与一移位寄存器组的两个移位寄存器的第一连接引线在所述参考面上的正投影部分交叠。

所述扫描驱动电路还包括第二修复引线和第三修复引线，所述第二修复引线在所述参考面上的正投影，与一移位寄存器组的两个移位寄存器的第二连接引线在所述参考面上的正投影部分交叠。所述第三修复引线在所述参考面上的正投影，与一移位寄存器组的两个移位寄存器的第三连接引线在所述参考面上的正投影部分交叠。其中，所述第二修复引线被配置为在一移位寄存器的输入电路不良的情况下，电连接所述移位寄存器的第二连接引线，以与所述移位寄存器的输出电路电连接；所述第三修复引线被配置为在一移位寄存器的输入电路不良的情况下，电连接所述移位寄存器的第三连接引线，以与所述移位寄存器的输出电路电连接。

在一些实施例中，所述多个移位寄存器包括至少一个移位寄存器组，每个移位寄存器组包括相邻的第一移位寄存器和第二移位寄存器。

所述第一移位寄存器包括第一反相器，所述第一反相器的一端与所述第一移位寄存器的第一连接引线电连接，所述第一反相器的另一端与所述第一移位寄存器的第二连接引线电连接。所述第二移位寄存器包括第二反相器，所述第二反相器的一端与所述第二移位寄存器的第一连接引线电连接，所述第二反相器的另一端与所述第二移位寄存器的第三连接引线电连接。

所述第一移位寄存器的第二连接引线与所述第二移位寄存器的第二连接引线电连接；所述第一移位寄存器的第三连接引线与所述第二移位寄存器的第三连接引线电连接。

所述第一修复引线与所述第一移位寄存器的第一连接引线的交叠位置，位于所述第一移位寄存器的输入电路，与所述第一移位寄存器的第一连接引线和第一反相器的连接位置之间；所述第一修复引线与所述第二移位寄存器的第一连接引线的交叠位置，位于所述第二移位寄存器的输入电路，与所述第二移位寄存器的第一连接引线和第二反相器的连接位置之间。

在一些实施例中，所述扫描驱动电路还包括至少一个修复用移位寄存器。所述修复用移位寄存器与所述第一修复引线电连接，被配置为向所述第一修复引线传输用于控制所述输出电路输出扫描信号的第四控制信号。

在一些实施例中，所述多个移位寄存器包括至少一个移位寄存器组，每个移位寄存器组包括相邻的至少两个移位寄存器，且每个移位寄存器组对应设置有一个修复用移位寄存器。

所述第一修复引线在所述参考面上的正投影，与一移位寄存器组的至少两个移位寄存器的第一连接引线在所述参考面上的正投影部分交叠。

所述扫描驱动电路还包括第二修复引线，所述第二修复引线在所述参考面上的正投影，与一移位寄存器组的至少两个移位寄存器的第二连接引线在所述参考面上的正投影部分交叠。所述修复用移位寄存器还与所述第二修复引线电连接，被配置为向所述第二修复引线传输用于控制所述输出电路复位的第五控制信号。

在一些实施例中，所述移位寄存器还包括第三连接引线。第三连接引线电连接所述输入电路和所述输出电路。

所述扫描驱动电路还包括第三修复引线，所述第三修复引线在所述参考面上的正投影，与一移位寄存器组的至少两个移位寄存器的第三连接引线在所述参考面上的正投影部分交叠。所述修复用移位寄存器还与所述第三修复引线电连接，被配置为向所述第三修复引线传输用于控制所述输出电路复位的第六控制信号。

在一些实施例中，所述修复用移位寄存器包括：第一输出引线、第二输出引线、修复用显示输入电路和第一修复用控制电路。所述修复用显示输入电路与第二输入信号端电连接，且通过所述第一输出引线与所述第一修复引线电连接；所述修复用显示输入电路被配置为在来自所述第二输入信号端的第二输入信号的控制下，将所述第二输入信号作为第四控制信号传输至所述第一输出引线。

所述第一修复用控制电路与第一电压端和第二电压端电连接，且通过所述第一输出引线与所述第一修复引线电连接，通过所述第二输出引线与所述第二修复引线电连接；所述第一修复用控制电路被配置为在来自所述第一电压端的第一电压信号的控制下，将所述第一电压信号传输至所述第二输出引线；及，在所述第一输出引线的电压控制下，将来自所述第二电压端的第二电压信号传输至所述第二输出引线。

在一些实施例中，所述修复用移位寄存器还包括：第三输出引线和第二修复用控制电路。第二修复用控制电路与第四电压端和第二电压端电连接，且通过所述第一输出引线与所述第一修复引线电连接，通过所述第三输出引线与所述第三修复引线电连接；所述第二修复用控制电路被配置为在来自所述第四电压端的第四电压信号的控制下，将所述第四电压信号传输至所述第一输出引线；及，在所述第一输出引线的电压控制下，将来自所述第二电压端的第二电压信号传输至所述第三输出引线。

在一些实施例中，所述移位寄存器的输入电路与第一输入信号端电连接；所述输入电路被配置为在来自所述第一输入信号端的第一输入信号的控制下，将所述第一输入信号作为第一控制信号传输至所述第一连接引线。所述修复用显示输入电路电连接的第二输入信号端与一移位寄存器组中的一个移位寄存器电连接的第一输入信号端相同。

在一些实施例中，所述移位寄存器组包括两个移位寄存器，所述两个移位寄存器之间设置有一个修复用移位寄存器；或者，所述移位寄存器组包括四个移位寄存器，所述四个移位寄存器中任意相邻两个移位寄存器之间设置有一个修复用移位寄存器。

在一些实施例中，所述输出电路包括至少一个扫描输出子电路，所述扫描输出子电路与所述第一连接引线、时钟信号端和信号输出端电连接；所述扫描输出子电路被配置为在所述第一连接引线的电压的控制下，将来自所述时钟信号端的时钟信号传输至所述信号输出端。

另一方面，提供一种扫描驱动电路的修复方法。所述扫描驱动电路的修复方法应用上述任一实施例所述的扫描驱动电路。所述修复方法包括：确定发生故障的移位寄存器；将故障移位寄存器的第一连接引线断开，所述第一连接引线的断开处位于，所述第一连接引线与第一修复引线的交叠位置处靠近所述故障移位寄存器的输入电路的一侧；将所述第一连接引线与所述第一修复引线在所述交叠位置处电连接。

在一些实施例中，所述修复方法还包括：将与所述故障移位寄存器相邻的移位寄存器的第一连接引线，与所述第一修复引线在交叠位置处电连接。

本公开实施例提供的扫描驱动电路的修复方法所能达到的有益效果，与上述技术方案提供的扫描驱动电路所能达到的有益效果相同，在此不做赘述。

又一方面，提供一种显示装置。所述显示装置包括如上述实施例所述的扫描驱动电路，以及，多个子像素。多个子像素排列成多行。扫描驱动电路中一个移位寄存器和一行子像素电连接。

本公开实施例提供的显示装置所能达到的有益效果，与上述技术方案提供的扫描驱动电路所能达到的有益效果相同，在此不做赘述。

附图说明

此处所说明的附图用来提供对本公开实施例的进一步理解，构成本公开实施例的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：

图1为本公开实施例提供的一种显示装置的结构图；

图2为本公开实施例提供的一种显示面板的结构图；

图3A为本公开实施例提供的一种扫描驱动电路的电路结构图；

图3B为本公开实施例提供的另一种扫描驱动电路的电路结构图；

图4为本公开实施例提供的一种像素驱动电路的电路结构图；

图5为本公开实施例提供的一种移位寄存器的电路结构图；

图6为本公开实施例提供的另一种移位寄存器的电路结构图；

图7为图6提供的移位寄存器的等效电路图；

图8为本公开实施例提供的又一种移位寄存器的电路结构图；

图9为图8提供的移位寄存器的等效电路图；

图10为本公开实施例提供的一种扫描驱动电路的电路结构图；

图11为本公开实施例提供的另一种扫描驱动电路的等效电路图；

图12为本公开实施例提供的另一种扫描驱动电路的电路结构图；

图13为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图14为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图15为图14提供的移位寄存器的等效电路图；

图16为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图17为图16提供的移位寄存器的等效电路图；

图18为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图19为图18提供的移位寄存器的等效电路图；

图20为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图21为图20提供的移位寄存器的等效电路图；

图22为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图23为图22提供的移位寄存器的等效电路图；

图24为本公开又一些实施例提供的又一种扫描驱动电路的电路结构图；

图25为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图26为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图27为本公开实施例提供的一种修复用移位寄存器的等效电路图；

图28为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图29为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图30为本公开实施例提供的另一种修复用移位寄存器的等效电路图；

图31为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图32为本公开实施例提供的又一种扫描驱动电路的电路结构图；

图33为本公开实施例提供的又一种修复用移位寄存器的等效电路图；

图34为图28提供的扫描驱动电路的等效电路图；

图35为本公开实施例提供的扫描驱动电路的时序控制图；

图36为本公开实施例提供的修复后的扫描驱动电路的时序控制图；

图37为本公开实施例提供的一种扫描驱动电路的修复方法步骤图；

图38为本公开实施例提供的另一种扫描驱动电路的修复方法步骤图。

具体实施方式

为便于理解，下面结合说明书附图，对本公开一些实施例提供的技术方案进行详细的描述。显然，所描述的实施例仅仅是所提出的技术方案的一部分实施例，而不是全部的实施例。基于本公开的一些实施例，本领域技术人员所能获得的所有其他实施例，均属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。

本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的电连接方式可以互换，因此，本公开实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除控制极(即栅极)之外的两极，而将其中一极称为漏极，另一极称为源极。本公开实施例中采用的薄膜晶体管可以为N型晶体管，也可以为P型晶体管。

在本公开实施例中，当采用N型薄膜晶体管时，其第一极可以是源极，第二极可以是漏极。

在以下实施例中，以薄膜晶体管为N型晶体管为例进行的说明，即控制极的信号是高电平时，薄膜晶体管导通。可以想到，当采用P型晶体管时，需要相应调整驱动信号的时序变化。具体细节不在此赘述，但也应该在本发明的保护范围内。

如图1所示，本公开的一些实施例提供一种显示装置1000。示例性地，该显示装置1000可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。

在一些实施例中，上述显示装置1000可以为液晶显示装置(Liquid CrystalDisplay，简称LCD)、发光二极管(Light Emitting Diode，简称LED)显示装置、有机发光二极管(Organic Light-Emitting Diode，简称OLED)显示装置、Micro LED显示装置或者MiniLED显示装置中的任意一种，本公开实施例对上述显示装置的具体形式不做限制。其中，柔性OLED显示装置具有轻薄、可弯折等特点，广泛应用在多种场合。

以下实施例以显示装置1000为柔性OLED显示装置为例进行说明。

在一些实施例中，如图1所示，柔性OLED显示装置1000包括柔性OLED显示面板1001。

如图2所示，显示面板1001具有显示区AA和围绕该显示区AA的周边区BB。显示区AA包括多个子像素P，每个子像素P内设置有发光器件L和像素驱动电路1120。其中，发光器件L可以为OLED。

可以理解的是，像素驱动电路1120的结构包括多种，可以根据实际需要选择设置。例如，像素驱动电路的结构可以包括“2T1C”、“3T1C”、“6T1C”、“7T1C”、“6T2C”或“7T2C”等结构。其中，“T”表示为晶体管，位于“T”前面的数字表示为晶体管的数量，“C”表示为存储电容器，位于“C”前面的数字表示为存储电容器的数量。如图2所示，本公开实施例以采用“3T1C”结构的像素驱动电路1120为例。该像素驱动电路1120接收源极驱动器(Source DriverIntegrated Circuit，简称SDIC)传输的数据信号，像素驱动电路1120被配置为根据接收的数据信号控制发光器件L发光。

此处，在显示面板1001使用的过程中，像素驱动电路1120中的晶体管及发光器件L的稳定性可能会下降(例如驱动晶体管的阈值电压漂移)，影响显示面板1001的显示效果，这样便需要对子像素P进行补偿。

为了方便说明，本公开中的多个子像素P是以矩阵形式排列为例进行的说明。这种情况下，沿第一方向X排列成一排的子像素P称为一行子像素，沿第二方向Y排列成一排的子像素P称为一列子像素P，一行子像素P可以与一根或多根扫描信号线GL连接，一列子像素P可以与一根数据线DL连接。

对子像素P进行补偿的方式可以包括多种，可以根据实际需要选择设置。例如，可以采用内部补偿方法，在子像素P中设置像素补偿电路，以利用该像素补偿电路对子像素P进行内部补偿。又如，可以采用外部补偿方法，通过在子像素P内部设置感测晶体管，以对驱动晶体管或发光器件进行感测，并将感测到的数据传输到外部感应电路，以利用该外部感应电路计算需要补偿的驱动电压值并进行反馈，从而实现对子像素P的外部补偿。

在一些实施例中，如图4所示，像素驱动电路1120可以包括：扫描晶体管T1、驱动晶体管T2、感测晶体管T3和存储电容器Cst。

上述扫描晶体管T1的控制极与第一扫描信号端G1电连接，扫描晶体管T1的第一极与数据信号端Data电连接，扫描晶体管T1的第二极与第一节点G电连接。其中，扫描晶体管T1被配置为，响应于在第一扫描信号端G1处接收的第一扫描信号，将在数据信号端Data处接收的数据信号传输至第一节点G。

此处，数据信号例如包括检测数据信号和显示数据信号。其中，检测数据信号用在消隐时段，显示数据信号用在显示时段。关于显示时段和消隐时段，可以参照下面一些实施例中的说明，此处不再赘述。

上述驱动晶体管T2的控制极与第一节点G电连接，驱动晶体管T2的第一极与第四电压信号端ELVDD电连接，驱动晶体管T2的第二极与第二节点S电连接。其中，驱动晶体管T2被配置为，在第一节点G的电压的控制下，将在第一电源电压信号端ELVDD处接收的第一电源电压信号传输至第二节点S。

上述存储电容器Cst的第一端与第一节点G电连接，存储电容器Cst的第二端与第二节点S电连接。其中，扫描晶体管T1在对第一节点G进行充电的过程中，同时对存储电容器Cst进行充电。

上述发光器件L的阳极与第二节点S电连接，发光器件L的阴极与第二电源电压信号端ELVSS电连接。发光器件L被配置为，在来自第二节点S处的第一电源电压信号和第二电源电压信号端ELVSS所传输的第二电源电压信号的相互配合下，进行发光。

上述感测晶体管T3的控制极与第二扫描信号端G2电连接，感测晶体管T3的第一极与第二节点S电连接，感测晶体管T3的第二极与感测信号端Sense电连接。其中，感测晶体管T3被配置为，响应于在第二扫描信号端G2处接收的第二扫描信号，检测驱动晶体管T2的电特性以实现外部补偿。该电特性例如包括驱动晶体管T2的阈值电压和/或载流子迁移率。

此处，感测信号端Sense可以提供复位信号或获取感测信号，其中，复位信号用于在显示时段对第二节点S进行复位，获取感测信号用于在消隐时段获取驱动晶体管T2的阈值电压。

示例性地，如图2和图4所示，在进行所述外部补偿时，扫描驱动电路1100需要向显示面板1001中的子像素P分别提供用于扫描晶体管T1和感测晶体管T3的驱动信号，即，在一帧的显示时段提供用于扫描晶体管T1的扫描驱动信号，在一帧的消隐时段提供用于感测晶体管T3的感测驱动信号。并且，感测驱动信号是逐行顺序扫描的，例如，在第一帧的消隐时段输出用于显示面板1001中第一行的子像素单元的感测驱动信号，在第二帧的消隐时段输出用于显示面板1001中第二行的子像素单元的感测驱动信号，依次类推，以每帧输出对应一行子像素单元的感测驱动信号的频率逐行顺序输出，即完成对显示面板1001的逐行顺序补偿。

基于上述像素驱动电路1120的结构，如图2所示，同一行子像素P中的多个像素驱动电路1120可以与两条栅线GL(也即第一栅线和第二栅线)电连接。例如，各第一扫描信号端G1可以与第一栅线电连接并接收第一栅线传输的第一扫描信号；各第二扫描信号端G2可以与第二栅线电连接，并接收第二栅线传输的第二扫描信号。

请继续参阅图2，显示面板1001还包括衬底1200，设置于周边区BB内的扫描驱动电路1100和驱动电路板(Source Printed Circuit Board，简称SPCB)。

上述衬底1200用于承载扫描驱动电路1100。示例性地，衬底1200可以为刚性衬底，例如，可以为玻璃衬底或PMMA(Polymethyl methacrylate，聚甲基丙烯酸甲酯)衬底等；或者，衬底1200可以为柔性衬底，例如，可以为PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)衬底、PEN(Polyethylene naphthalate two formic acid glycol ester，聚萘二甲酸乙二醇酯)衬底或PI(Polyimide，聚酰亚胺)衬底等。此时，显示面板1001可以为柔性显示面板。

此处，扫描驱动电路1100(Gate Driver Integrated Circuit，简称GDIC)包括发光控制电路(EM Gate on Array，简称EM GOA)和栅极驱动电路(Gate Driver on Array，简称GOA)，本公开实施例以扫描驱动电路1100为栅极驱动电路为例进行示意性说明。

上述驱动电路板SPCB包括时序控制器(Timing Controller，简称TCON)，电源管理芯片DC/DC和可调电阻分压电路(生成Vcom)等驱动电路。驱动电路板SPCB通过至少一条信号线与像素驱动电路1120和扫描驱动电路1100电连接，以将驱动电路板SPCB的控制信号分别传输至像素驱动电路1120和扫描驱动电路1100。

如图3A和图3B所示，上述扫描驱动电路1100包括多个级联的移位寄存器1110。移位寄存器1110主要由晶体管、电容器等器件组成，在移位寄存器1110的工作过程中，通过晶体管、电容器对内部的控制节点的电位进行控制，进而实现扫描信号的输出。

这样，显示面板1001在驱动电路板SPCB、扫描驱动电路1100、像素驱动电路1120以及发光器件L等电子元件和电路的共同作用下实现图像显示。

在一些实施例中，如图2所示，扫描驱动电路1100中的每个移位寄存器1110包括两条栅线GL。如图4所示，每个移位寄存器1110中的第一栅线与第一扫描信号端G1电连接，通过该第一栅线向第一扫描信号端G1传输第一扫描信号，以及，每个移位寄存器110中的第二栅线与第二扫描信号端G2电连接，通过该第二栅线向第二扫描信号端G2传输第二扫描信号。

目前，在扫描驱动电路1100制作完成后，需要对扫描驱动电路1100进行性能检测，通过驱动扫描驱动电路1100对多个子像素P进行逐行扫描，以检测扫描驱动电路1100是否能够正常驱动显示面板1001进行图像显示。其中，由于扫描驱动电路1100结构复杂，尤其在扫描驱动电路1100包括补偿子电路，反相器和多个复位子电路的情况下，扫描驱动电路1100的电路排布密集，这样，在检测到扫描驱动电路1100发生故障后(即一行子像素P发光亮度不良或不发光)，无法确定扫描驱动电路1100中哪个移位寄存器1110发生故障，以及，无法确定故障移位寄存器1110中哪部分电路结构发生故障。

并且，由于实际电路结构中的信号线具有复用的部分，即驱动每行子像素P的移位寄存器1110存在电路结构交叠的部分，因此，若要修复扫描驱动电路1100，需要将扫描驱动电路重新制备；或者，将确定发生故障的移位寄存器进行整体电路结构的重新制备。这样的修复过程耗时较长，且修复的电路结构复杂，增加了工艺难度。以及，由于已形成的扫描驱动电路1100作为完整的电路器件，没有足够的空间设置额外的修复电路，需要增加显示面板1001的非显示区BB面积，不利于实现显示装置1000的窄边框化。

为此，如图3A～图36所示，本公开提供一种扫描驱动电路1100。如图3A和图3B所示，扫描驱动电路1100包括多个级联的移位寄存器1110。一级移位寄存器1110例如可以与至少一行子像素P(也即子像素P中的多个像素驱动电路1120)电连接。示例性地，请继续参阅图3A和图4，一级移位寄存器1110的第一信号输出端OUT1<N>输出的第一扫描信号经第一栅线输出至像素驱动电路1120中的第一扫描信号端G1；其第二信号输出端OUT2<N>输出的第二扫描信号经第二栅线输出至像素驱动电路1120中的第二扫描信号端G2。

在一些实施例中，如图5～图9所示，该移位寄存器1110包括输入电路100、输出电路200、及电连接输入电路100和输出电路200的第一连接引线301和第二连接引线302。

在一些示例中，如图7和图9所示，输入电路100包括显示输入子电路101。该显示输入子电路101与第一输入信号端CR<N-4>和第一连接引线301电连接，被配置为在来自第一输入信号端CR<N-4>的第一输入信号的控制下，将第一输入信号作为第一控制信号传输至第一连接引线301。

第一连接引线301被配置为将来自输入电路100的第一控制信号传输至输出电路200，以控制输出电路200输出扫描信号。

示例性地，请继续参阅图7和图9，显示输入子电路101包括第一晶体管M1，第一晶体管M1的控制极和第一极均与第一输入信号端CR<N-4>电连接，第一晶体管M1的第二极与第一连接引线301电连接。

在一些示例中，如图7和图9所示，输出电路200包括至少一个扫描输出子电路，扫描输出子电路与第一连接引线301、时钟信号端和信号输出端电连接；扫描输出子电路被配置为在第一连接引线301的电压的控制下，将来自时钟信号端的时钟信号作为扫描信号传输至信号输出端，以驱动与该信号输出端电连接的像素驱动电路1120进行工作。

示例性地，如图7和图9所示，输出电路200包括第一扫描输出子电路201和第二扫描输出子电路202。第一扫描输出子电路201与第一连接引线301、第三时钟信号端CLKC_M和第一信号输出端OUT1<N1>电连接，被配置为在第一连接引线301上的电压的控制下，将来自第三时钟信号端CLKC_M的第三时钟信号clkc传输至第一信号输出端OUT1<N>。

示例的，请继续参阅图7和图9，第一扫描输出子电路201包括第五晶体管M5和第三电容器C3。第五晶体管M5的控制极与第一连接引线301电连接，第五晶体管M5的第一极与第三时钟信号端CLKC_M电连接，第五晶体管M5的第二极与第一信号输出端OUT1<N>电连接。第三电容器C3的第一极板与与第一连接引线301电连接，第三电容器C3的第二极板与第一信号输出端OUT1<N>电连接。

示例性地，如图7和图9所示，第二扫描输出子电路202与第一连接引线301、第四时钟信号端CLKD_M和第二信号输出端OUT2<N>电连接，被配置为在第一连接引线301的电压的控制下，将来自第四时钟信号端CLKD_M的第四时钟信号clkd传输至第二信号输出端OUT<2>。

示例的，请继续参阅图7和图9，第二扫描输出子电路202包括第六晶体管M6和第四电容器C4。第六晶体管M6的控制极与第一连接引线301电连接，第六晶体管M6的第一极与第四时钟信号端CLKD_M电连接，第六晶体管M6的第二极与第二信号输出端OUT2<N>电连接。第四电容器C4的第一极板与与第一连接引线301电连接，第四电容器C4的第二极板与第二信号输出端OUT<2>电连接。

在此情况下，如图2所示，同一行子像素P中的多个像素驱动电路1120与两条栅线GL电连接。如图2和图4所示，一个移位寄存器1110的第一信号输出端OUT1<N>可以通过其中一条栅线GL与相应行子像素P中多个像素驱动电路1120的第一扫描信号端G1电连接，第一信号输出端OUT1<N>所输出的第三时钟信号clkc可以作为第一扫描信号经该栅线GL传输至该多个像素驱动电路1120的第一扫描信号端G1。该移位寄存器1110的第二信号输出端OUT2<N>可以通过另一条栅线GL与相应行子像素P中多个像素驱动电路1120的第二扫描信号端G2电连接，第二信号输出端OU2T<N>所输出的第四时钟信号clkd可以作为第二扫描信号经该栅线GL传输至该多个像素驱动电路1120的第二扫描信号端G2。

在一些实施例中，如图7和图9所示，输出电路200还包括级联输出子电路203。级联输出子电路203与第一连接引线301、第二时钟信号端CLKB_M和级联信号输出端CR<N>电连。级联输出子电路203被配置为将来自第二时钟信号端CLKB_M的第二时钟信号clkb传输至级联信号输出端CR<N>。

示例性地，在N为13的情况下，第13行移位寄存器1120将第二时钟信号clkb传输至级联信号输出端CR<13>，该级联信号输出端CR<13>所输出的第二时钟信号clkb可以作为，与该第13行移位寄存器1120级联的第17行移位寄存器的第一输入信号端CR<17>的输入信号。

在一些示例中，请继续参阅图7和图9，级联输出子电路203包括第四晶体管M4和第二电容器C2。第四晶体管M4的控制极与第一连接引线301电连接，第四晶体管M4的第一极与第二时钟信号端CLKB_M电连接，第四晶体管M4的第二极与级联信号输出端CR<N>电连接。第二电容器C2的第一极板与与第一连接引线301电连接，第二电容器C2的第二极板与级联信号输出端CR<N>电连接。

在一些实施例中，如图6所示，移位寄存器1110包括第一控制子电路401，第一控制子电路401与第一电压端VDD_A，第二电压端VGL1、第一连接引线301和第二连接引线302电连接，被配置为在来自第一电压端VDD_A的第一电压信号vdda的控制下，将第一电压信号vdda作为第二控制信号传输至第二连接引线302。

第二连接引线302被配置为将第二控制信号传输至输出电路200，以控制输出电路200复位。此处，第二控制信号是由第一控制子电路401控制输出的信号，以控制输出电路200复位。

示例性地，如图7和图9所示，第一控制子电路401包括第二晶体管M2和第三晶体管M3。第二晶体管M2的控制极和第一极均与第一电压端VDD_A电连接，第二晶体管M2的第二极与第二连接引线302电连接。第三晶体管M3的控制极与第一连接引线301电连接，第三晶体管M3的第一极与第二连接引线302电连接，第三晶体管M3的第二极与第二电压端VGL1电连接。

在一些实施例中，如图7和图9所示，输出电路200包括多个复位子电路。至少一个复位子电路与第三电压端VGL2、第二连接引线302和扫描输出子电路电连接，被配置为在来自第二连接引线302的电压的控制下，将第三电压端VGL2的第三电压信号vgl2传输至扫描输出子电路，以对扫描输出子电路进行复位。

在一些示例中，如图7和图9所示，输出电路200包括第一复位子电路501和第二复位子电路502。第一复位子电路501与第二连接引线302、第三电压端VGL2和第一信号输出端OUT1<N>电连接。第一复位子电路501被配置为在第二连接引线302上的电压的控制下，将来自第三电压端VGL2的第三电压信号vgl2传输至第一信号输出端OUT1<N>，对第一信号输出端OUT1<N>进行复位。

示例性地，请继续参阅图7和图9，第一复位子电路501包括第十四晶体管M14。第十四晶体管M14的控制极与第二连接引线302电连接，第十四晶体管M14的第一极第三电压端VGL2电连接，第十四晶体管M14的第二极与第一信号输出端OUT1<N>电连接。

在一些示例中，如图7和图9所示，第二复位子电路502与第二连接引线302、第三电压端VGL2和第二信号输出端OUT2<N>电连接。第二复位子电路502被配置为在第二连接引线302上的电压的控制下，将来自第三电压端VGL2的第三电压信号vgl2传输至第二信号输出端OUT2<N>，对第二信号输出端OUT2<N>进行复位。

示例性地，请继续参阅图7和图9，第二复位子电路502包括第十五晶体管M15。第十五晶体管M15的控制极与第二连接引线302电连接，第十五晶体管M15的第一极第三电压端VGL2电连接，第十五晶体管M15的第二极与第二信号输出端OUT2<N>电连接。

在一些实施例中，如图7和图9所示，在输出电路200包括级联输出子电路203的情况下，还包括第一级联复位子电路503。

第一级联复位子电路503与第二连接引线302、第二电压端VGL1和级联信号输出端CR<N>电连接。第一级联复位子电路503被配置为在第二连接引线203上的电压的控制下，将来自第二电压端VGL1的第二电压信号vgl1传输至级联信号输出端CR<N>，对级联信号输出端CR<N>进行复位。

示例性地，请继续参阅图7和图9，第一级联复位子电路503包括第十三晶体管M13。第十三晶体管M13的控制极与第二连接引线302电连接，第十三晶体管M13的第一极第二电压端VGL1电连接，第十三晶体管M13的第二极与级联信号输出端CR<N>电连接。

在一些实施例中，如图7和图9所示，输入电路100包括第三复位子电路102。第三复位子电路102与第一连接引线301、第二连接引线302和第二电压端VGL1电连接，第三复位子电路102被配置为在来自第二连接引线302的电压的控制下，将第二电压端VGL1的电压传输至第一连接引线301，以对第一连接引线301的电压进行复位。

示例性地，请继续参阅图7和图9，第三复位子电路102包括第十二晶体管M12。第十二晶体管M12的控制极与第二连接引线302电连接，第十二晶体管M12的第一极第二电压端VGL1电连接，第十二晶体管M12的第二极与第一连接引线301电连接。

在一些实施例中，如图7和图9所示，输入电路100包括补偿子电路103。补偿子电路103与补偿控制信号端OE、第一输入信号端CR<N-4>、第二电压端VGL1和消隐子电路104电连接，被配置为在来自补偿控制信号端OE的补偿控制信号的控制下，将来自第一输入信号端CR<N-4>的第一输入信号传输至消隐子电路104。

示例性地，请继续参阅图7和图9，补偿子电路103包括第七晶体管M7和第一电容器C1。第七晶体管M7的控制极与补偿控制信号端OE电连接，第七晶体管M7的第一极与第一输入信号端CR<N-4>电连接，第七晶体管M7的第二极与消隐输入电路100的消隐控制节点H<N>电连接。第一电容器C1的第一极板与消隐控制节点H<N>电连接，第一电容器C1的第二极板与第二电压端VGL1电连接。在一帧的显示时段，补偿子电路1030响应于补偿控制信号，可以对消隐控制节点H<N>进行充电。

在一些实施例中，如图7和图9所示，输入电路100包括消隐子电路104。消隐子电路104与补偿子电路103、第一时钟信号端CLKA和第一连接引线301电连接；消隐子电路104被配置为在消隐控制节点H<N>的电压及来自第一时钟信号端CLKA的第一时钟信号的控制下，将来自第一时钟信号端CLKA的第一时钟信号传输至第一连接引线301。

示例性地，请继续参阅图7和图9，消隐子电路104包括第八晶体管M8和第九晶体管M9。第八晶体管M8的控制极与消隐控制节点H<N>电连接，第八晶体管M8的第一极与第一时钟信号端CLKA电连接，第八晶体管M8的第二极与第九晶体管M9的第一极电连接。第九晶体管M9的控制极与第一时钟信号端CLKA电连接，第九晶体管M9的第二极与第一连接引线301电连接。

在一些实施例中，如图7和图9所示，输入电路100包括第四复位子电路105。第四复位子电路105与第一复位信号端TRST、第二电压端VGL1和第一连接引线301电连接，第四复位子电路105被配置为在来自第一复位信号端TRST的第一复位信号的控制下，将第二电压端VGL1的电压传输至第一连接引线301，对第一连接引线301上的电压进行复位。

示例性地，请继续参阅图7和图9，第四复位子电路105包括第十晶体管M10。第十晶体管M10的控制极与第一复位信号端TRST电连接，第十晶体管M10的第一极与第二电压端VGL1电连接，第十晶体管M10的第二极与第一连接引线301电连接。

在一些实施例中，如图7和图9所示，输入电路100包括第五复位子电路106。第五复位子电路106与第二复位信号端STD、第二电压端VGL1和第一连接引线301电连接，被配置为在第二复位信号端STD的第二复位信号的控制下，将第二电压端VGL1的电压传输至第一连接引线301，对第一连接引线301上的电压进行复位。

需要说明的是，在将多个移位寄存器1110级联构成扫描驱动电路1100后，除了前几个移位寄存器1110(例如第一个移位寄存器1110至第四个移位寄存器1110)外，各移位寄存器1110的第一复位信号端STD可以与其后某个移位寄存器1110的级联信号输出端CR<N>电连接，进而该移位寄存器1110输出的移位信号，作为相应移位寄存器1110的第一复位信号。

示例性地，请继续参阅图7和图9，第五复位子电路106包括第十一晶体管M11。第十一晶体管M11的控制极与第二复位信号端STD电连接，第十一晶体管M11的第一极与与第二电压端VGL1电连接，第十一晶体管M11的第二极与第一连接引线301电连接。

在另一些实施例中，如图8所示，移位寄存器1110还包括第三连接引线303。第三连接引线303电连接输入电路100和输出电路200。

上述移位寄存器1110包括第二控制子电路402。第二控制子电路402与第四电压端VDD_B、第二电压端VGL1、第一连接引线301和第三连接引线303电连接。第二控制子电路402被配置为在来自第四电压端VDD_B的第四电压信号vddb的控制下，将第四电压信号vddb作为第三控制信号传输至第三连接引线303。

第三连接引线303被配置为将来自输入电路100的第三控制信号传输至输出电路200，以控制输出电路200复位。此处，第三控制信号是由第二控制子电路402控制输出的信号。

需要解释的是，第一电压端VDD_A和第四电压端VDD_B在同一时段输出电位相反的电压信号，以交替控制多个复位子电路进行复位。这样，该第二控制子电路402与上述第一控制子电路401在同一时序内，不同时工作，即在扫描驱动电路1100工作过程中，第二控制子电路402与第一控制子电路401交替输出相应的第三控制信号和第二控制信号，能够避免多个复位子电路长时间处于开启状态，降低了移位寄存器1110产生漏电流的几率。

此外，第一控制子电路401和第二控制子电路402也可以电连接同一电压端，例如，第一控制子电路401和第二控制子电路402均电连接第一电压端VDD_A；或者，第一控制子电路401和第二控制子电路402均电连接第四电压端VDD_B。

示例性地，如图9所示，第二控制子电路402包括第十六晶体管M16和第十七晶体管M17。第十六晶体管M16的控制极和第一极均与第四电压端VDD_B电连接，第十六晶体管M16的第二极与第三连接引线303电连接。第十七晶体管M17的控制极与第一连接引线301电连接，第十七晶体管M17的第一极与第二电压端VGL1电连接，第十七晶体管M17的第二极与第三连接引线303电连接。

在一些示例中，如图9所示，移位寄存器1110包括第三连接引线303的情况下，输入电路100包括第六复位子电路107。第六复位子电路107与第一连接引线301、第二连接引线302和第二电压端VGL1电连接，第六复位子电路107被配置为在来自第三连接引线303的电压的控制下，将第二电压端VGL1的电压传输至第一连接引线301，以对第一连接引线301的电压进行复位。

示例性地，请继续参阅图9，第六复位子电路107包括第十八晶体管M18。第十八晶体管M18的控制极与第三连接引线303电连接，第十八晶体管M18的第一极第二电压端VGL1电连接，第十八晶体管M18的第二极与第一连接引线301电连接。

在一些示例中，如图9所示，移位寄存器1110包括第三连接引线303的情况下，输入电路100包括第七复位子电路504和第八复位子电路505。第七复位子电路504与第三连接引线303、第三电压端VGL2和第一信号输出端OUT1<N>电连接。第七复位子电路504被配置为在第三连接引线303上的电压的控制下，将来自第三电压端VGL2的第三电压信号vgl2传输至第一信号输出端OUT1<N>，对第一信号输出端OUT1<N>进行复位。

示例性地，请继续参阅图9，第七复位子电路504包括第二十晶体管M20。第二十晶体管M20的控制极与第三连接引线303电连接，第二十晶体管M20的第一极第三电压端VGL2电连接，第二十晶体管M20的第二极与第一信号输出端OUT1<N>电连接。

上述第八复位子电路505与第三连接引线303、第三电压端VGL2和第二信号输出端OUT2<N>电连接。第八复位子电路505被配置为在第三连接引线303上的电压的控制下，将来自第三电压端VGL2的第三电压信号vgl2传输至第二信号输出端OUT2<N>，对第二信号输出端OUT2<N>进行复位。

示例性地，请继续参阅图9，第八复位子电路505包括第二十一晶体管M21。第二十一晶体管M21的控制极与第三连接引线303电连接，第二十一晶体管M21的第一极与第三电压端VGL2电连接，第二十一晶体管M21的第二极与第二信号输出端OUT2<N>电连接。

在一些示例中，如图9所示，移位寄存器1110包括第三连接引线303的情况下，输出电路200包括第二级联复位子电路506。第二级联复位子电路506与第三连接引线303、第二电压端VGL1和级联信号输出端CR<N>电连接。第二级联复位子电路506被配置为在第三连接引线303上的电压的控制下，将来自第二电压端VGL1的第二电压信号vgl1传输至级联信号输出端CR<N>，对级联信号输出端CR<N>进行复位。

示例性地，请继续参阅图9，第二级联复位子电路506包括第十九晶体管M19。第十九晶体管M19的控制极与第三连接引线303电连接，第十九晶体管M19的第一极第二电压端VGL1电连接，第十九晶体管M19的第二极与级联信号输出端CR<N>电连接。

基于上述移位寄存器1110的电路结构，如图10所示，扫描驱动电路1100包括多个级联的移位寄存器1110(图中仅示出级联的4个移位寄存器，N＞4，且N为正整数)，和第一修复引线601。该第一修复引线601与多个移位寄存器1110绝缘，第一修复引线601在参考面上的正投影与至少两个移位寄存器1110的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>；参考面为设置扫描驱动电路1100的衬底所在的平面。

可以理解的是，第一修复引线601与多个移位寄存器1110绝缘是指，第一修复引线601与多个移位寄存器1110位于不同层，且由于第一修复引线601在参考面上的正投影与至少两个移位寄存器1110的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>，可根据需求将第一修复引线601与任一个移位寄存器1110在交叠处S1<N>通过过孔电连接。在扫描驱动电路1100制作过程中，包括制作至少一条第一修复引线601。示例的，如图10所示，多个移位寄存器1110包括至少一个移位寄存器组1130(图10仅示出一个移位寄存器组1130)，每条第一修复引线601与一个移位寄存器组1130中的每个移位寄存器1110的第一连接引线301在参考面的正投影部分重叠。

这样，在多个移位寄存器1110未发生故障的情况下，第一修复引线601对多个移位寄存器1110的工作是没有影响的。在一移位寄存器1110的输入电路100不良的情况下，第一修复引线601被配置为电连接该移位寄存器1110的第一连接引线301，以与该移位寄存器1110的输出电路200电连接，实现通过该第一修复引线601向故障的移位寄存器的输出电路200传输控制信号，使故障的移位寄存器1110的输出电路200正常输出扫描信号。从而，无需制作额外的电路结构，降低了修复扫描驱动电路1100的工艺复杂度和难度，提高了修复效率。

在一些实施例中，如图10和图11所示，第一修复引线601还被配置为在一移位寄存器1110的输入电路100不良的情况下，电连接与该移位寄存器1110相邻的移位寄存器1110的第一连接引线301，以与相邻的移位寄存器1110的输入电路100电连接。

以下介绍一种扫描驱动电路1100，如图10、图11、图16和图17所示，扫描驱动电路1100包括一条修复引线的结构。

在一些示例中，如图10和图11所示，每个移位寄存器1110包括输入电路100、第一控制子电路401、第一连接引线301、第二连接引线302和输出电路200。第一连接引线301和第二连接引线302电连接输入电路100和输出电路200。

如图10所示，扫描驱动电路1100包括多个移位寄存器1110。多个移位寄存器1110包括至少一个移位寄存器组1130。每个移位寄存器组1130包括相邻的四个移位寄存器1110。

扫描驱动电路1100包括第一修复引线601，第一修复引线601在参考面上的正投影，与一移位寄存器组1130的四个移位寄存器1110的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>。其中，第一控制子电路401与第一连接引线301电连接的位置为第一控制节点Q<N>。第一修复引线601在参考面上的正投影与第一连接引线301在参考面上的正投影交叠的部分(即S1<N>)，位于第一控制节点Q<N>靠近输入电路100的一侧。此处，“靠近”是指包括第一连接引线301上的第一控制节点Q<N>以及第一控制节点Q<N>与输出电路200之间的部分第一连接引线301。

示例的，如图11所示，每个移位寄存器组1130包括相邻的两个移位寄存器1110。在第二个移位寄存器1110发生故障的情况下，将第二个移位寄存器1110的第一连接引线301断开，该第一连接引线301的断开处位于，第一连接引线301与第一修复引线601的交叠位置处S1<N>靠近输入电路100的一侧。然后，将第一修复引线601的一端与第一个移位寄存器1110的第一连接引线301正投影交叠处S1<N>电连接，另一端与第二个移位寄存器1110的第一连接引线301正投影交叠处S1<N+1>电连接。

这样，第一个移位寄存器1110的显示输入子电路101将来自第一输入信号端CR<N-4>的第一输入信号作为第一控制信号传输至第一个移位寄存器1110的第一连接引线301。该第一个移位寄存器1110的第一连接引线301，与第一修复引线601电连接，将第一控制信号传输至第二个移位寄存器1110的第一连接引线301，使得第二个移位寄存器1110的输出电路200正常工作，并输出驱动像素驱动电路1120正常工作的电压信号。

在另一些示例中，如图8所示，每个移位寄存器1110包括第一控制子电路401、第二控制子电路401、第一连接引线301、第二连接引线302和第三连接引线403；第一连接引线301、第二连接引线302和第三连接引线403电连接输入电路100和输出电路200。

如图16和图17所示，扫描驱动电路1100包括多个移位寄存器1110。多个移位寄存器1110包括至少一个移位寄存器组1130。如图16所示，每个移位寄存器组1130包括相邻的四个移位寄存器1110。

扫描驱动电路1100包括第一修复用引线601。第一修复引线601在参考面上的正投影，与一移位寄存器组1130的四个移位寄存器1110的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>。其中，每个移位寄存器1110中，第一控制子电路401和第二控制子电路402分别与第一连接引线301电连接的位置中，靠近输出电路100的电连接节点为第一控制节点Q<N>。第一修复引线601在参考面上的正投影与第一连接引线301在参考面上的正投影交叠的部分(即S1<N>)，位于第一控制节点Q<N>靠近输入电路100的一侧。此处，“靠近”是指包括第一连接引线301上的第一控制节点Q<N>以及第一控制节点Q<N>与输出电路200之间的部分第一连接引线301。

示例的，如图17所示，每个移位寄存器组1130包括相邻的两个移位寄存器1110。在第二个移位寄存器1110发生故障的情况下，将第二个移位寄存器1110的第一连接引线301断开，该第一连接引线301的断开处位于，第一连接引线301与第一修复引线601的交叠位置处S1<N+1>靠近输入电路100的一侧。然后，将第一修复引线601的一端与第一个移位寄存器1110的第一连接引线301正投影交叠处S1<N>电连接，另一端与第二个移位寄存器1110的第一连接引线301正投影交叠处S1<N+1>电连接。

这样，第一个移位寄存器1110的显示输入子电路101将来自第一输入信号端CR<N-4>的第一输入信号作为第一控制信号传输至第一个移位寄存器1110的第一连接引线301。该第一个移位寄存器1110的第一连接引线301，与第一修复引线601电连接，将第一控制信号传输至第二个移位寄存器1110的第一连接引线301，使得第二个移位寄存器1110的输出电路200正常工作，并输出驱动像素驱动电路1120正常工作的电压信号。

以下介绍一种扫描驱动电路1100，如图12～图15所示，扫描驱动电路1100包括两条修复引线的结构。

在一些实施例中，如图12～图15所示，扫描驱动电路1100包括多个移位寄存器1110。多个移位寄存器1110包括至少一个移位寄存器组1130。

如图12所示，每个移位寄存器1110包括输入电路100、第一控制子电路401、第一连接引线301、第二连接引线302和输出电路200。第一连接引线301和第二连接引线302电连接输入电路100和输出电路200。其中，每个移位寄存器1110中，第一控制子电路401与第一连接引线301电连接的位置为第一控制节点Q<N>；第一控制子电路401与第二连接引线302电连接的位置为第二控制节点QB<N>。

在一些示例中，如图12所示，每个移位寄存器组1130包括相邻的四个移位寄存器1110。

扫描驱动电路1100包括第一修复用引线601和第二修复引线602。第一修复引线601在参考面上的正投影，与一移位寄存器组1130的四个移位寄存器1110的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>。其中，第一修复引线601在参考面上的正投影与第一连接引线301在参考面上的正投影交叠的部分(即S1<N>)，位于第一控制节点Q<N>靠近输出电路200的一侧。此处，“靠近”是指包括第一连接引线301上的第一控制节点Q<N>以及第一控制节点Q<N>与输出电路200之间的部分第一连接引线301。

第二修复引线602在参考面上的正投影，与一移位寄存器组1130的四个移位寄存器1110的第二连接引线302在参考面上的正投影部分交叠，该交叠处为S2<N>。其中，第二修复引线602在参考面上的正投影与第二连接引线302在参考面上的正投影交叠的部分(即S2<N>)，位于第二控制节点QB<N>靠近输出电路200的一侧。此处，“靠近”是指包括第二连接引线302上的第二控制节点QB<N>以及第二控制节点QB<N>与输出电路200之间的部分第二连接引线302。

在另一些示例中，如图13所示，每个移位寄存器组1130包括相邻的两个移位寄存器1110。

扫描驱动电路1100包括第一修复引线601和第二修复引线602。第一修复引线601在参考面上的正投影，与一移位寄存器组1130的两个移位寄存器1110的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>。第二修复引线602在参考面上的正投影，与一移位寄存器组1130的两个移位寄存器1110的第二连接引线302在参考面上的正投影部分交叠，该交叠处为S2<N>。其中，各修复引线与各连接引线的交叠位置的含义与在上述实施例中的含义相同，在此不再赘述。

在又一些示例中，如图14所示，每个移位寄存器组包括相邻的两个移位寄存器1110，且该移位寄存器组包括奇偶共用的两个移位寄存器1110，作为奇偶移位寄存器组1150。

该奇偶移位寄存器组1150中，第一个移位寄存器1110中的第一控制子电路401可以电连接第一电压端VDD_A，第二个移位寄存器1110中的第一控制子电路401可以电连接第二电压端VDD_B。

以及，第一个移位寄存器1110和第二个移位寄存器1110接收同一个级联信号端CR<N>输出的级联信号(例如，第一个移位寄存器1110和第二个移位寄存器1110均与第一输入信号端CR<N-4>电连接)，且，第一个移位寄存器1110包括第一级联输出子电路203，该奇偶移位寄存器组1150中仅第一个移位寄存器1110输出级联信号。这样，采用奇偶共用方式的扫描驱动电路1100减少了部分输出级联信号的信号线，简化电路。

扫描驱动电路1100包括第一修复引线601和第二修复引线602。第一修复引线601在参考面上的正投影，与一移位寄存器组1130的两个移位寄存器1110的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>。第二修复引线602在参考面上的正投影，与一移位寄存器组1130的两个移位寄存器1110的第二连接引线302在参考面上的正投影部分交叠，该交叠处为S2<N>。其中，各修复引线与各连接引线的交叠位置的含义与在上述实施例中的含义相同，在此不再赘述。

可以理解的是，如图14所示，在奇偶移位寄存器组1150中，第二个移位寄存器1110发生故障的情况下，第二个移位寄存器1110可以通过第一修复引线601和第二修复引线602电连接到第一个移位寄存器1110的第一连接引线301和第二连接引线302上。若在奇偶移位寄存器组1150中，第一个移位寄存器1110发生故障的情况下，该奇偶移位寄存器组1150整组作为故障移位寄存器组，可以通过第一修复引线601和第二修复引线602分别电连接到相邻的奇偶移位寄存器组1150中的第一个移位寄存器1110的第一连接引线301和第二连接引线302上。

以下介绍一种扫描驱动电路1100，如图18和图19所示，扫描驱动电路1100包括三条修复引线的结构。

在一些实施例中，如图8所示，每个移位寄存器1110包括输入电路100、第一控制子电路401、第二控制子电路401、第一连接引线301、第二连接引线302、第三连接引线403和输出电路200，第一连接引线301、第二连接引线302和第三连接引线403电连接输入电路100和输出电路200。

如图18和图19所示，多个移位寄存器1110包括至少一个移位寄存器组1130，每个移位寄存器组1130包括相邻的至少两个移位寄存器1110。每个移位寄存器1110中，第一控制子电路401和第二控制子电路402与第一连接引线301电连接的位置中靠近输入电路100一侧的节点为第一控制节点Q<N>；第一控制子电路401与第二连接引线302电连接的位置为第二控制节点QB<N>；第二控制子电路402与第三连接引线303电连接的位置为第三控制节点QBB<N>。

扫描驱动电路1100包括第一修复引线601、第二修复引线602和第三修复引线603。第一修复引线601在参考面上的正投影，与一移位寄存器组1130的两个移位寄存器1110的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>。第二修复引线602在参考面上的正投影，与一移位寄存器组1130的两个移位寄存器1110的第二连接引线302在参考面上的正投影部分交叠，该交叠处为S2<N>。第三修复引线603在参考面上的正投影，与一移位寄存器组1130的两个移位寄存器1110的第三连接引线303在参考面上的正投影部分交叠，该交叠处为S3<N>。其中，第三修复引线603在参考面上的正投影与第三连接引线303在参考面上的正投影交叠的部分(即S3<N>)，位于第三控制节点QBB<N>靠近输出电路200的一侧。此处，“靠近”是指包括第三连接引线303上的第三控制节点QBB<N>以及第三控制节点QBB<N>与输出电路200之间的部分第三连接引线303。

如图19所示，每个移位寄存器组1130包括相邻的两个移位寄存器1110。在第二个移位寄存器1110发生故障的情况下，将第二个移位寄存器1110的第一连接引线301断开，该第一连接引线301的断开处位于，第一连接引线301与第一修复引线601的交叠位置处S1<N+1>靠近输入电路100的一侧。然后，将第一修复引线601的一端与第一个移位寄存器1110的第一连接引线301正投影交叠处S1<N>电连接，另一端与第二个移位寄存器1110的第一连接引线301正投影交叠处S1<N+1>电连接。

类似的，将第二个移位寄存器1110的第二连接引线302断开，该第二连接引线302的断开处位于，第二连接引线302与第二修复引线602的交叠位置处S2<N+1>靠近输入电路100的一侧。然后，将第二修复引线602的一端与第一个移位寄存器1110的第二连接引线302正投影交叠处S2<N>电连接，另一端与第二个移位寄存器1110的第二连接引线302正投影交叠处S2<N+1>电连接。

将第二个移位寄存器1110的第三连接引线303断开，该第三连接引线303的断开处位于，第三连接引线303与第三修复引线603的交叠位置处S3<N+1>靠近输入电路100的一侧。然后，将第三修复引线603的一端与第一个移位寄存器1110的第三连接引线303正投影交叠处S3<N>电连接，另一端与第二个移位寄存器1110的第三连接引线303正投影交叠处S3<N+1>电连接。

这样，第一个移位寄存器1110的显示输入子电路101将来自第一输入信号端CR<N-4>的第一输入信号作为第一控制信号传输至第一个移位寄存器1110的第一连接引线301。该第一个移位寄存器1110的第一连接引线301，与第一修复引线601电连接，将第一控制信号传输至第二个移位寄存器1110的第一连接引线301，使得第二个移位寄存器1110的输出电路200正常工作，并输出驱动像素驱动电路1120正常工作的电压信号。

以及，第一个移位寄存器1110中的第一控制子电路401将第二电压信号vgl1传输至第二连接引线302，并经第二修复引线602传输至第二个移位寄存器1110的多个复位子电路，第二个移位寄存器1110中的多个复位子电路在第二电压信号vgl1的控制下，对输出信号端和级联信号输出端进行复位；或者，第一个移位寄存器1110中的第二控制子电路402将第二电压信号vgl1传输至第三连接引线303，并经第三修复引线603传输至第二个移位寄存器1110的多个复位子电路，第二个移位寄存器1110中的多个复位子电路在第二电压信号vgl1的控制下，对输出信号端和级联信号输出端进行复位。

以下介绍一种扫描驱动电路1100，如图20～图23所示，扫描驱动电路1100包括多个级联的移位寄存器1110，每两个移位寄存器1110中的两个反相器共用的电路结构。

在一些实施例中，如图20～图23所示，多个移位寄存器1110包括至少一个移位寄存器组1130，每个移位寄存器组1130包括相邻的第一移位寄存器1131和第二移位寄存器1132。

第一移位寄存器1131包括第一反相器701，第一反相器701的一端与第一移位寄存器1131的第一连接引线301电连接，第一反相器701的另一端与第一移位寄存器1131的第二连接引线302电连接。第二移位寄存器1132包括第二反相器702，第二反相器702的一端与第二移位寄存器1132的第一连接引线301电连接，第二反相器702的另一端与第二移位寄存器1132的第三连接引线303电连接。

此处，第一移位寄存器1131的第二连接引线302与第二移位寄存器1132的第二连接引线302电连接。第一移位寄存器1131的第三连接引线303与第二移位寄存器1132的第三连接引线303电连接。这样，第一移位寄存器1131中第二连接引线302上的电压能够传输至第二移位寄存器1132的第二连接引线302，以控制第二移位寄存器1132中的第二连接引线302所电连接的各复位子电路和级联复位子电路进行复位。相应的，第二移位寄存器1132中的第三连接引线303上的电压能够传输至第一移位寄存器1131的第三连接引线303，以控制第一移位寄存器1131中的第三连接引线303所电连接的各复位子电路和级联复位子电路进行复位。

需要解释的是，上述第一反相器701的内部电路结构和其电连接的各信号端，与第一控制子电路401的内部电路结构和其电连接的各信号端相同，在此为了体现第一控制子电路401的工作效果，将第一控制子电路401作为第一反相器701进行解释说明，第一控制子电路401和第一反相器701并不限制该部分电路的结构。类似的，第二反相器702的内部电路结构和电连接的各信号端与第二控制子电路402的内部电路结构和电连接的各信号端相同，在此不再赘述。

第一修复引线601与第一移位寄存器1131的第一连接引线301的交叠位置S1<N>，位于第一移位寄存器1131的输入电路100，与第一移位寄存器1131的第一连接引线301和第一反相器701的连接位置(即Q<N>)之间；所述第一修复引线601与第二移位寄存器1132的第一连接引线301的交叠位置S1<N+1>，位于第二移位寄存器1132的输入电路100，与第二移位寄存器1132的第一连接引线301和第二反相器702的连接位置(即Q<N+1>)之间。

在一些示例中，如图20和图21所示，采用一条修复引线修复具有反相器共用的扫描驱动电路1100结构。

示例性地，如图20所示，每个移位寄存器组1130中，第一反相器701与第一移位寄存器1131的第一连接引线301电连接的位置为第一控制节点Q<N>；第一反相器701与第一移位寄存器1131的第二连接引线302电连接的位置为第二控制节点QB<N>，且与第二移位寄存器1132的第二连接引线302电连接的位置为第二控制节点QB<N+1>。

第二反相器702与第二移位寄存器1132的第一连接引线301电连接的位置为第一控制节点Q<N+1>；第二反相器702与第二移位寄存器1132的第三连接引线303电连接的位置为第三控制节点QBB<N+1>，且与第一移位寄存器1131的第三连接引线303电连接的位置为第三控制节点QBB<N>。

第一修复引线601在参考面上的正投影，与第一移位寄存器1131的第一连接引线301在参考面上的正投影交叠的部分(即S1<N>)，位于第一控制节点Q<N>靠近第一移位寄存器1131的输入电路100的一侧；且第一修复引线601在参考面上的正投影，与第二移位寄存器1132的第一连接引线301在参考面上的正投影交叠的部分(即S1<N+1>)，位于第二移位寄存器1132中第一控制节点Q<N+1>靠近其输入电路100的一侧。此处，“靠近”是指包括第一连接引线301上的第一控制节点Q<N>以及第一控制节点Q<N>与输入电路100之间的部分第一连接引线301。

示例的，如图21所示，在具有反相器共用的移位寄存器1110的扫描驱动电路1100中，扫描驱动电路1100包括至少一个移位寄存器组1130，一个移位寄存器组1130包括第一移位寄存器1131和第二移位寄存器1132。在第二移位寄存器1132发生故障的情况下，将第二移位寄存器1132的第一连接引线301断开，该第一连接引线301的断开处位于，第一连接引线301与第一修复引线601的交叠位置处S1<N+1>靠近输入电路100的一侧。然后，将第一修复引线601的一端与第一移位寄存器1131的第一连接引线301正投影交叠处S1<N>电连接，另一端与第二移位寄存器1132的第一连接引线301正投影交叠处S1<N+1>电连接。

这样，第一移位寄存器1131的显示输入子电路101将来自第一输入信号端CR<N-4>的第一输入信号作为第一控制信号传输至第一个移位寄存器1110的第一连接引线301。该第一移位寄存器1131的第一连接引线301，与第一修复引线601电连接，将第一控制信号传输至第二个移位寄存器1110的第一连接引线301，使得第二移位寄存器1132的输出电路200正常工作，并输出驱动像素驱动电路1120正常工作的电压信号。

在另一些示例中，如图22和图23所示，采用两条修复引线修复具有反相器共用的扫描驱动电路1100结构。

如图22所示，扫描驱动电路1100包括第一修复引线601和第四修复引线604。

第一移位寄存器1131包括第一反相器701，第一反相器701的一端与第一移位寄存器1131的第一连接引线301电连接，第一反相器701的另一端与第一移位寄存器1131的第二连接引线302电连接，还与第二移位寄存器1132的第二连接引线302电连接。第二移位寄存器1132包括第二反相器702，第二反相器702的一端与第二移位寄存器1132的第一连接引线301电连接，第二反相器702的另一端与第二移位寄存器1132的第三连接引线303电连接，还与第一移位寄存器1131的第三连接引线303电连接。

第一修复引线601在参考面上的正投影与第一移位寄存器1131和第二移位寄存器1132的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>。

第四修复引线604的一端在参考面上的正投影与第一移位寄存器1131的第二连接引线302在参考面上的正投影部分交叠，该交叠处为S2<N>；另一端在参考面上的正投影与第二移位寄存器1132的第三连接引线303在参考面上的正投影部分交叠，该交叠处为S3<N+1>。

其中，请继续参阅图22，一个移位寄存器组1130包括第一移位寄存器1131和第二移位寄存器1132的情况下，第一移位寄存器1131的第一反相器701与第一连接引线301电连接的位置为第一控制节点Q<N>；第一反相器701与第二连接引线302电连接的位置为第二控制节点QB<N>；且与第二移位寄存器1132的第二连接引线302电连接的位置为第二控制节点QB<N+1>。第二移位寄存器1132的第二反相器702与第一连接引线301电连接的位置为第一控制节点Q<N+1>；第二反相器702与第三连接引线303电连接的位置为第三控制节点QBB<N+1>；且与第一移位寄存器1131的第三连接引线303电连接的位置为第三控制节点QBB<N>。

这样，第一修复引线601在参考面上的正投影，与第一移位寄存器1131的第一连接引线301在参考面上的正投影交叠的部分(即S1<N>)，位于第一控制节点Q<N>靠近第一移位寄存器1131的输入电路100的一侧；且第一修复引线601在参考面上的正投影，与第二移位寄存器1132的第一连接引线301在参考面上的正投影交叠的部分(即S1<N+1>)，位于第二移位寄存器1132中第一控制节点Q<N+1>靠近其输入电路100的一侧。此处，“靠近”是指包括第一连接引线301上的第一控制节点Q<N>以及第一控制节点Q<N>与输入电路100之间的部分第一连接引线301。

相应的，第四修复引线604在参考面上的正投影，与第一移位寄存器1131的第二连接引线302在参考面上的正投影交叠的部分(即S2<N>)，位于第二控制节点QB<N>靠近第一移位寄存器1131的输出电路200的一侧；且其与第二移位寄存器1132的第三连接引线303在参考面上的正投影交叠的部分(即S3<N+1>)，位于第三控制节点QBB<N>靠近第二移位寄存器1132的输出电路200的一侧。

如图23所示，在具有反相器共用的移位寄存器1110的扫描驱动电路1100中，扫描驱动电路1100包括至少一个移位寄存器组1130，一个移位寄存器组1130包括第一移位寄存器1131和第二移位寄存器1132。扫描驱动电路1100包括第一修复引线601和第四修复引线604。

在第二移位寄存器1132发生故障的情况下，将第二移位寄存器1132的第一连接引线301断开，该第一连接引线301的断开处位于，第一连接引线301与第一修复引线601的交叠位置处S1<N+1>靠近输入电路100的一侧。然后，将第一修复引线601的一端与第一移位寄存器1131的第一连接引线301正投影交叠处S1<N>电连接，另一端与第二移位寄存器1132的第一连接引线301正投影交叠处S1<N+1>电连接。

以及，将第二移位寄存器1132的第三连接引线303断开，该第三连接引线303的断开处位于，第三连接引线303与第四修复引线604的交叠位置处S3<N+1>靠近输入电路100的一侧。然后，将第四修复引线604的一端与第一移位寄存器1131的第二连接引线302正投影交叠处S2<N>电连接，另一端与第二移位寄存器1132的第三连接引线303正投影交叠处S3<N+1>电连接。

这样，第一移位寄存器1131的显示输入子电路101将来自第一输入信号端CR<N-4>的第一输入信号作为第一控制信号传输至第一移位寄存器1131的第一连接引线301。该第一移位寄存器1131的第一连接引线301，与第一修复引线601电连接，将第一控制信号传输至第二移位寄存器1132的第一连接引线301，使得第二移位寄存器1132的输出电路200正常工作，并输出驱动像素驱动电路1120正常工作的电压信号。

以及，第一移位寄存器1131的第一反相器701将第二电压信号vgl1传输至第二连接引线302，并经第四修复引线604传输至第二移位寄存器1132的第三连接引线303，第二移位寄存器1132中的多个复位子电路在第三连接引线303的第二电压信号vgl1的控制下，对输出信号端和级联信号输出端进行复位。此时，第二移位寄存器1132中的第二连接引线302和第三连接引线303上的电压电位相同且时序相同。

此外，具有反相器共用的扫描驱动电路1100结构，也可以采用三条修复引线进行修复。示例的，扫描驱动电路1100包括相邻的两个移位寄存器组1130，每个移位寄存器组1130包括第一移位寄存器1131和第二移位寄存器1132。

扫描驱动电路1100包括第一修复引线601、第二修复引线602和第三修复引线603的情况下，若第一个移位寄存器组1130中的第一移位寄存器1131发生故障，则将第一个移位寄存器组1130中的第一移位寄存器1131与第二个移位寄存器组1130中的第一移位寄存器1131通过第一修复引线601、第二修复引线602和第三修复引线603电连接。

以下介绍一种扫描驱动电路1100，如图24～图36所示，扫描驱动电路1100包括多个级联的移位寄存器1110和至少一个修复用移位寄存器1140。

在一些实施例中，如图24～图26所示，扫描驱动电路1100包括第一修复引线601。

修复用移位寄存器1140与第一修复引线601电连接，被配置为向第一修复引线601传输用于控制输出电路200输出扫描信号的第四控制信号。此处，第四控制信号与上述第一控制信号类似，以保证能够驱动故障移位寄存器1110的输出电路200输出扫描信号。

在一些示例中，如图24和图27所示，上述修复用移位寄存器1140包括第一输出引线801和修复用显示输入电路101′。如图24～图26所示，修复用显示输入电路101′与第二输入信号端CR<N-4>′电连接，且通过第一输出引线801与第一修复引线601电连接。修复用输入电路101′被配置为在来自第二输入信号端CR<N-4>′的第二输入信号的控制下，将第二输入信号作为第四控制信号传输至第一输出引线801。

示例性地，如图6所示，移位寄存器1110的输入电路100与第一输入信号端CR<N-4>电连接。输入电路100被配置为在来自第一输入信号端CR<N-4>的第一输入信号的控制下，将第一输入信号作为第一控制信号传输至第一连接引线301。基于此，如图27所示，修复用移位寄存器1140将来自第二输入信号端CR<N-4>′的第二输入信号输出至第一输出引线801。其中，修复用显示输入电路101′电连接的第二输入信号端CR<N-4>′与一移位寄存器组中的一个移位寄存器1110电连接的第一输入信号端CR<N-4>相同。

基于上述扫描驱动电路1100包括至少一个修复用移位寄存器1140的结构，如图24～图26所示，多个移位寄存器1110包括至少一个移位寄存器组1130。每个移位寄存器组1130包括相邻的至少两个移位寄存器1110，且每个移位寄存器组1130对应设置有一个修复用移位寄存器1140。修复用移位寄存器1140包括第一输出引线801。第一输出引线801与第一修复引线601电连接。第一修复引线601在参考面上的正投影，与一移位寄存器组1130的至少两个移位寄存器1110的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>。

在一些示例中，如图24所示，每个移位寄存器组1130包括相邻的四个移位寄存器1110，且四个移位寄存器1110之间设置一个修复用移位寄存器1140。示例性地，在该移位寄存器组1130中的第二个移位寄存器发生故障的情况下，将第二个移位寄存器的第一连接引线301与第一修复引线601电连接，修复用移位寄存器1140向第一修复引线601传输用于控制第二个移位寄存器1110的输出电路200输出扫描信号的第四控制信号。

在另一些示例中，如图25和图26所示，每个移位寄存器组1130包括相邻的两个移位寄存器1110，且两个移位寄存器1110之间设置一个修复用移位寄存器1140。示例性地，在该移位寄存器组1130中的第二个移位寄存器发生故障的情况下，将第二个移位寄存器的第一连接引线301与第一修复引线601电连接，修复用移位寄存器1140向第一修复引线601传输用于控制第二个移位寄存器1110的输出电路200输出扫描信号的第四控制信号。

在另一些实施例中，如图28和图29所示，扫描驱动电路1100包括两条修复引线。

如图28所示，扫描驱动电路1100包括第一修复引线601和第二修复引线602。第一修复引线601在参考面上的正投影，与一移位寄存器组1130的至少两个移位寄存器1110的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>。第二修复引线602在参考面上的正投影，与一移位寄存器组1130的至少两个移位寄存器1110的第二连接引线302在参考面上的正投影部分交叠，该交叠处为S2<N>。

修复用移位寄存器1140与第一修复引线601电连接，被配置为向第一修复引线601传输用于控制输出电路200输出扫描信号的第四控制信号。修复用移位寄存器1130与第二修复引线602电连接，被配置为向第二修复引线602传输用于控制输出电路200复位的第五控制信号。

示例性地，如图29所示，修复用移位寄存器1140包括第一输出引线801和第二输出引线802，以及，修复用显示输入电路101′和第一修复用控制电路401′。

如图30所示，修复用显示输入电路101′与第二输入信号端电CR<N-4>′连接，且通过第一输出引线801与第一修复引线601电连接。修复用输入电路101′被配置为在来自第二输入信号端CR<N-4>′的第二输入信号的控制下，将第二输入信号作为第四控制信号传输至第一输出引线801。

如图29和图30所示，上述第一修复用控制电路401′与第一电压端VDD_A和第二电压端VGL1电连接，且通过第一输出引线801与第一修复引线601电连接，通过第二输出引线802与第二修复引线602电连接。第一修复用控制电路401′被配置为在来自第一电压端VDD_A的第一电压信号vdda的控制下，将第一电压信号vdda传输至第二输出引线802；及，在第一输出引线801的电压控制下，将来自第二电压端VGL1的第二电压信号vgl1传输至第二输出引线802。

基于上述扫描驱动电路1100包括至少一个修复用移位寄存器1140的结构，多个移位寄存器1110包括至少一个移位寄存器组1130。每个移位寄存器组1130包括相邻的至少两个移位寄存器1110，且每个移位寄存器组1130对应设置有一个修复用移位寄存器1140。

如图28所示，每个移位寄存器组1130包括相邻的两个移位寄存器1110，且两个移位寄存器1110之间设置一个修复用移位寄存器1140。在该移位寄存器组1130中的第二个移位寄存器发生故障的情况下，将第二个移位寄存器的第一连接引线301与第一修复引线601电连接，修复用移位寄存器1140向第一修复引线601传输用于控制第二个移位寄存器1110的输出电路200输出扫描信号的第四控制信号。将第二个移位寄存器的第二连接引线302与第二修复引线602电连接，修复用移位寄存器1140向第二修复引线602传输用于控制第二个移位寄存器1110的输出电路200输出扫描信号的第五控制信号。

在又一些实施例中，如图31和图32所示，在移位寄存器1110还包括电连接输入电路100和输出电路200的第三连接引线303的情况下，扫描驱动电路1100包括与三条连接引线一一对应的三条修复引线。如图31和图32所示，扫描驱动电路1100包括第一修复引线601、第二修复引线602和第三修复引线603。

第一修复引线601在参考面上的正投影，与一移位寄存器组1130的至少两个移位寄存器1110的第一连接引线301在参考面上的正投影部分交叠，该交叠处为S1<N>。第二修复引线602在参考面上的正投影，与一移位寄存器组1130的至少两个移位寄存器1110的第二连接引线302在参考面上的正投影部分交叠，该交叠处为S2<N>。第三修复引线603在参考面上的正投影，与一移位寄存器组1130的至少两个移位寄存器1110的第三连接引线303在参考面上的正投影部分交叠，该交叠处为S3<N>。

修复用移位寄存器1140与第一修复引线601电连接，被配置为向第一修复引线601传输用于控制输出电路200输出扫描信号的第四控制信号。修复用移位寄存器1130与第二修复引线602电连接，被配置为向第二修复引线602传输用于控制输出电路200复位的第五控制信号。修复用移位寄存器1140与第三修复引线603电连接，被配置为向第三修复引线603传输用于控制输出电路200复位的第六控制信号。其中，第五控制信号和第六控制信号交替输出至输出电路200。

如图32所示，修复用移位寄存器1130包括：第一输出引线801、第二输出引线802和第三输出引线803，以及，修复用显示输入电路101′、第一修复用控制电路401′和第二修复用控制电路402′。

修复用显示输入电路101′与第二输入信号端电CR<N-4>′连接，且通过第一输出引线801与第一修复引线601电连接。修复用输入电路101′被配置为在来自第二输入信号端CR<N-4>′的第二输入信号的控制下，将第二输入信号作为第四控制信号传输至第一输出引线801。第一输出引线801将第四控制信号传输至第一修复引线601。

如图32和图33所示，第一修复用控制电路401′与第一电压端VDD_A和第二电压端VGL1电连接，且通过第一输出引线801与第一修复引线601电连接，通过第二输出引线802与第二修复引线602电连接。第一修复用控制电路401′被配置为在来自第一电压端VDD_A的第一电压信号vdda的控制下，将第一电压信号vdda传输至第二输出引线802，第二输出引线802将第一电压信号vdda传输至第二修复引线602；及，在第一输出引线801的电压控制下，将来自第二电压端VGL1的第二电压信号vgl1传输至第二输出引线802，第二输出引线802将第二电压信号vgl1传输至第二修复引线602。

以及，第二修复用控制电路402′与第四电压端VDD_B和第二电压端VGL1电连接，且通过第一输出引线801与第一修复引线601电连接，通过第三输出引线803与第三修复引线603电连接。第二修复用控制电路402′被配置为在来自第四电压端VDD_B的第四电压信号vddb的控制下，将第四电压信号vddb传输至第三输出引线803，第三输出引线803将第四电压信号vddb传输至第三修复引线603；及，在第一输出引线801的电压控制下，将来自第二电压端VGL1的第二电压信号vgl1传输至第三输出引线803，第三输出引线803将第二电压信号vgl1传输至第三修复引线603。

需要解释的是，如图34所示，修复用移位寄存器1140还包括：第三复位子电路102、补偿子电路103、消隐子电路104、第四复位子电路105和第五复位子电路106。或者，如图8所示，在移位寄存器1110包括第三连接引线303的情况下，修复用移位寄存器1140还包括第六复位子电路107。该各个子电路的电路结构及其电连接的信号端与上述任一实施例提供的相同，在此不再赘述。该各个子电路被配置为控制修复用移位寄存器1140输出的第四控制信号和第五控制信号的电位稳定，以保证所修复的故障移位寄存器1110的输出电路200能够输出有效的扫描信号。

需要说明的是，上述一些实施例对扫描驱动电路1100中各电路的结构进行了示例说明。然而上述示例并不能限制本公开的保护范围。在实际应用中，本领域技术人员可以根据情况选择使用或不使用上述各电路中的一个或多个，基于前述各电路的各种组合变型均不脱离本公开的发明原理，对此不再赘述。

本公开实施例提供一种扫描驱动电路1100的修复方法，如图37所示，应用于如上述任一项实施例提供的扫描驱动电路1100。修复方法包括S1～S3。

S1、确定发生故障的移位寄存器。

在扫描驱动电路1100制作完成后，采用扫描检测装置，对应用该扫描驱动电路1100的显示面板1001进行逐行扫描。在扫描到某一行子像素P出现显示亮度较弱或不发光的情况下，确定该行子像素P电连接的移位寄存器1110发生故障。

S2、将故障移位寄存器1110的第一连接引线301断开，该第一连接引线301的断开处位于，第一连接引线301与第一修复引线601的交叠位置处S1<N>靠近故障移位寄存器1110的输入电路100的一侧。

示例性地，如图11和图25所示，在一组移位寄存器1110中，第二个移位寄存器1110发生故障，其中，第二个移位寄存器1110的第一连接引线301与第一修复引线601在参考面上的正投影的交叠处为S1<N+1>点，采用激光刻蚀技术，将第一连接引线301上的S1<N+1>点靠近输入电路100的一侧断开。可以理解的是，在实际布线(layout)图中，该S1<N+1>点所在位置，可以为图11中第一控制节点Q<N+1>所在位置，即S1<N+1>点与第一控制节点Q<N+1>指代第一连接引线301上同样的位置。

S3、将第一连接引线301与第一修复引线601在交叠位置处S1<N+1>电连接。

如图25所示，扫描驱动电路1100包括至少一个修复用移位寄存器1140的情况下，如图25所示，扫描驱动电路1100包括至少一个移位寄存器组1130，每个移位寄存器组1130包括相邻的两个移位寄存器1110和一个修复用移位寄存器1140，其中，修复用移位寄存器1140的第一输出引线801与第一修复引线601电连接。

由此，通过在故障移位寄存器1110的第一连接引线301与第一修复引线601之间的绝缘层中打过孔，再将第一连接引线301与第一修复引线601的S1<N+1>点焊接在一起，使得第一连接引线301与第一修复引线601电连接。修复用移位寄存器1140被配置为向故障移位寄存器1110中的输出电路200输出第一控制信号，以控制故障移位寄存器1110输出扫描信号，进而，驱动与该故障移位寄存器1110电连接的像素驱动电路1120进行正常工作。

这样，通过激光焊接工艺，在扫描驱动电路1100包括修复引线的结构基础上，工艺操作简便，能够快速修复故障移位寄存器1110，提高修复扫描驱动电路1100的效率。

本公开实施例提供另一种扫描驱动电路1100的修复方法，如图38所示，应用于如上述任一项实施例提供的扫描驱动电路1100。修复方法包括S1～S2、S3′和S4′。其中，S1～S2和上述实施例中的步骤相同，在此不再赘述。

S3′、将第一连接引线301与第一修复引线601在交叠位置处电连接。

如图11所示，扫描驱动电路1100包括至少一个移位寄存器组1130，每个移位寄存器组1130包括相邻的至少两个移位寄存器1110。每个移位寄存器组1130包括相邻的两个移位寄存器1110。

通过在第一连接引线301与第一修复引线601之间的绝缘层中打过孔，再将第一修复引线601与第一连接引线301的S1<N>点焊接在一起，使得第一连接引线301与第一修复引线601电连接。

S4′、将与故障移位寄存器1110相邻的移位寄存器1110的第一连接引线301，与第一修复引线601在交叠位置处S1<N+1>电连接。

将第一修复引线601的一端与故障移位寄存器1110的输出电路200电连接。然后，将第一修复引线601的另一端与该移位寄存器组1130中正常工作的移位寄存器1110电连接，这样，正常工作的移位寄存器1110的输入电路100与故障移位寄存器1110的输出电路200电连接，使得正常工作的移位寄存器1110的输入电路100所输出的第一控制信号传输至故障移位寄存器1110的输出电路200，以控制故障移位寄存器1110输出扫描信号，进而，驱动与该故障移位寄存器1110电连接的像素驱动电路1120进行正常工作。

示例性地，如图11所示，在一组移位寄存器1110中，第二个移位寄存器1110发生故障，相邻的第一个移位寄存器1110正常工作，将第一个移位寄存器1110的第一连接引线301与第一修复引线601在参考面上的正投影的交叠处S1<N>点电连接。

可以理解的是，在移位寄存器1110包括第一控制子电路401(即第一反相器701)和第二控制子电路402(即第二反相器702)的情况下，扫描驱动电路1100还包括第二修复引线602和第三修复引线603，第二修复引线602和和第三修复引线603修复故障移位寄存器1110的方式与第一修复引线601类似，在此不再赘述。

上述一些实施例中，发生故障的移位寄存器1110与相邻的移位寄存器1110电连接的情况下，所定义的移位寄存器组1130包括至少相邻的两个移位寄存器1110。例如，每个移位寄存器组1130包括相邻的两个移位寄存器1110，或，每个移位寄存器组1130包括相邻的三个移位寄存器1110，或，每个移位寄存器组1130包括相邻的两个移位寄存器1110。

或者，在发生故障的移位寄存器1110与修复用移位寄存器1140电连接的情况下，所定义的移位寄存器组1130包括至少相邻的两个移位寄存器1110和一个修复用移位寄存器1140，其中，相邻的两个移位寄存器1110的个数，与修复用移位寄存器1140电连接的第一输入信号端CR<N-4>和第一复位信号端STD输出信号的时序间隔有关。例如，移位寄存器组1130包括八个移位寄存器1110和一个修复用移位寄存器1140，修复用移位寄存器1140电连接第一输入信号端CR<N-4>和第一复位信号端STD(为第N+4级移位寄存器电连接的级联信号输出端CR<N+4>)。这样，在修复用移位寄存器1140响应于第一复位信号端STD的第一复位信号进行复位之前，修复用移位寄存器1140持续输出四个脉宽的高电平电压信号，在第一连接引线301上的电压(第一输入信号端CR<N-4>输出的信号)与第三时钟信号CLKC_M输出的电压均为高电平的情况下，像素驱动电路1120响应于该修复用移位寄存器1140输出的第一信号，以驱动发光器件发光。

基于上述一些实施例提供的扫描驱动电路1100，如图3A所示，扫描驱动电路1100包括多个级联的如上述一些实施例提供的移位寄存器1110。

在一些实施例中，如图3A所示，扫描驱动电路1100包括N个级联的移位寄存器1110，N＞4，且N为正整数。以前六个级联的移位寄存器1110为例，第1级移位寄存器A1为扫描驱动电路1100中的第一个移位寄存器1110，第2级移位寄存器A2为扫描驱动电路1100中的第二个移位寄存器1110，第3级移位寄存器A3为扫描驱动电路1100中的第三个移位寄存器1110，第4级移位寄存器A4为扫描驱动电路1100中的第四个移位寄存器1110，第5级移位寄存器A5为扫描驱动电路1100中的第五个移位寄存器1110，第6级移位寄存器A6为扫描驱动电路1100中的第六个移位寄存器1110。

示例性地，如图3A所示，前四个移位寄存器输出Dummy信号，前四个移位寄存器1110不与任一行子像素P电连接，从第五个移位寄存器1110开始，每个移位寄存器1110的第一信号输出端OUT<1>和第二信号输出端OUT<2>电连接同一行子像素P。

示例性地，N个级联的移位寄存器1110的级联方式为：

第1级移位寄存器A1的第一输入信号端CR<N-4>与起始信号端(STV)电连接。

第2级移位寄存器A2的第一输入信号端CR<N-4>与起始信号端(STV)电连接。

第3级移位寄存器A3的第一输入信号端CR<N-4>与起始信号端(STV)电连接。

第4级移位寄存器A4的第一输入信号端CR<N-4>与起始信号端(STV)电连接。

第5级移位寄存器A5的第一输入信号端CR<N-4>与第一个移位寄存器A1的级联信号输出端CR<1>电连接。

第6级移位寄存器A6的第一输入信号端CR<N-4>与第二个移位寄存器A2的级联信号输出端CR<2>电连接。

第i级移位寄存器A(i)的第一输入信号端CR<N-4>与第i-4个移位寄存器A(i-4)的级联信号输出端CR<i-4>电连接。

第N级移位寄存器1110的全局复位信号端TRST与起始信号端STV电连接。第N级移位寄存器1110的第一时钟信号端CLKA与其相应的第一时钟信号线耦接。第N级移位寄存器1110的补偿信号端OE与其相应的补偿信号线电连接。其中，3≤4≤N；i为正整数的变量。

在一些实施例中，显示面板包括多个时钟信号线组，每个时钟信号线组包括m条时钟信号线，该m条时钟信号线所传输的时钟信号的波形相同，且依次后错半个波形宽度，例如，m为8。示例性地，显示面板包括第二时钟信号线组CLKB_1～CLKB_m、第三时钟信号线组CLKC_1～CLKC_m和第四时钟信号线组CLKD_1～CLKD_m，在m为8的情况下，第二时钟信号线组包括8条第二时钟信号线，分别为CLKB_1～CLKB_8，第三时钟信号线组包括8条第三时钟信号线，分别为CLKC_1～CLKC_8，第四时钟信号线组包括8条第四时钟信号线，分别为CLKD_1～CLKD_8。

基于上述时钟信号线组的设置，在一些实施例中，如图3A和图35所示，在上述扫描驱动电路1100中：以相邻的前八个移位寄存器为一组(例如A1、A2……A8)，该八个移位寄存器与时钟信号线的连接关系如下：

第t级移位寄存器(例如A1、A2、A5、A8)的第二时钟信号端CLKB_M与第二时钟信号线CLKB_m电连接，其中，1≤t≤8，1≤m≤8。例如，第1级移位寄存器A1的第二时钟信号端CLKB_M与第二时钟信号线CLKB_1电连接，第2级移位寄存器A2的第二时钟信号端CLKB_M与第二时钟信号线CLKB_2电连接，第5级移位寄存器A5的第二时钟信号端CLKB_M与第二时钟信号线CLKB_5电连接，依次类推，第8级移位寄存器A8的第二时钟信号端CLKB_M与第二时钟信号线CLKB_8电连接。

第t级移位寄存器(例如A1、A2、A5、A8)的第三时钟信号端CLKC_M与第三时钟信号线CLKC_m电连接，其中，1≤t≤8，1≤m≤8。例如，第1级移位寄存器A1的第三时钟信号端CLKC_M与第三时钟信号线CLKC_1电连接，移位寄存器A2的第三时钟信号端CLKC_M与第三时钟信号线CLKC_2电连接，移位寄存器A5的第三时钟信号端CLKC_M与第三时钟信号线CLKC_5电连接，依次类推，第8级移位寄存器A8的第三时钟信号端CLKC_M与第三时钟信号线CLKC_8电连接。

第t级移位寄存器(例如A1、A2、A5、A8)的第四时钟信号端CLKD_M与第四时钟信号线CLKD_m电连接，其中，1≤t≤8，1≤m≤8。例如，第1级移位寄存器A1的第四时钟信号端CLKD_M与第四时钟信号线CLKD_1电连接，第2级移位寄存器A2的第四时钟信号端CLKD_M与第四时钟信号线CLKD_2电连接，第5级移位寄存器A5的第四时钟信号端CLKD_M与第四时钟信号线CLKD_5电连接，依次类推，第8级移位寄存器A8的第四时钟信号端CLKD_M与第四时钟信号线CLKD_8电连接。

在另一些实施例中，如图3B所示，扫描驱动电路1100包括N个级联的移位寄存器1110，N＞4，且N为正整数。以前6个级联的移位寄存器为例，第1级移位寄存器A1和第2级移位寄存器A2为第一个奇偶移位寄存器组1150，第3级移位寄存器A3和第4级移位寄存器A4为第二个奇偶移位寄存器组1150，第5级移位寄存器A5和第6级移位寄存器A6为第三个奇偶移位寄存器组1150。

基于上述时钟信号线组的设置，如图3B所示，在上述扫描驱动电路1100中：以相邻的前八个移位寄存器1110为一组(例如A1、A2……A8)，即前4个奇偶移位寄存器组1150，该八个移位寄存器与时钟信号线的连接关系如下：

第2t+1级移位寄存器(例如A1、A3、A5、A7)的第二时钟信号端CLKB_M与第二时钟信号线CLKB_2t+1电连接，其中，0≤t≤3，1≤2t+1≤8。例如，第1级移位寄存器A1的第二时钟信号端CLKB_M与第二时钟信号线CLKB_1电连接，第3级移位寄存器A3的第二时钟信号端CLKB_M与第二时钟信号线CLKB_3电连接，第5级移位寄存器A5的第二时钟信号端CLKB_M与第二时钟信号线CLKB_5电连接，依次类推，第7级移位寄存器A7的第二时钟信号端CLKB_M与第二时钟信号线CLKB_7电连接。

第2t+1级移位寄存器(例如A1、A3、A5、A7)的第三时钟信号端CLKC_M与第三时钟信号线CLKC_2t+1电连接，其中，0≤t≤3，1≤2t+1≤8。例如，第1级移位寄存器A1的第三时钟信号端CLKC_M与第三时钟信号线CLKC_1电连接，第3级移位寄存器A3的第三时钟信号端CLKC_M与第三时钟信号线CLKC_3电连接，第5级移位寄存器A5的第三时钟信号端CLKC_M与第三时钟信号线CLKC_5电连接，依次类推，第7级移位寄存器A7的第三时钟信号端CLKC_M与第三时钟信号线CLKC_7电连接。

第2t+1级移位寄存器(例如A1、A3、A5、A7)的第四时钟信号端CLKD_M与第四时钟信号线CLKD_2t+1电连接，其中，0≤t≤3，1≤2t+1≤8。例如，第1级移位寄存器A1的第四时钟信号端CLKD_M与第四时钟信号线CLKD_1电连接，第3级移位寄存器A3的第四时钟信号端CLKD_M与第四时钟信号线CLKD_3电连接，第5级移位寄存器A5的第四时钟信号端CLKD_M与第四时钟信号线CLKD_5电连接，依次类推，第7级移位寄存器A7的第四时钟信号端CLKD_M与第四时钟信号线CLKD_7电连接。

第2t级移位寄存器(例如A2、A4、A6、A8)的第五时钟信号端CLKC_M+1与第三时钟信号线CLKC_2t电连接，其中，1≤t≤4。例如，第2级移位寄存器A2的第五时钟信号端CLKC_M+1与第三时钟信号线CLKC_2电连接，第4级移位寄存器A4的第五时钟信号端CLKC_M+1与第三时钟信号线CLKC_4电连接，第6级移位寄存器A6的第五时钟信号端CLKC_M+1与第三时钟信号线CLKC_6电连接，依次类推，第8级移位寄存器A8的第五时钟信号端CLKC_M+1与第三时钟信号线CLKC_8电连接。

第2t级移位寄存器(例如A2、A4、A6、A8)的第六时钟信号端CLKD_M+1与第四时钟信号线CLKD_2t电连接，其中，1≤t≤4。例如，第2级移位寄存器A2的第六时钟信号端CLKC_M+1与第四时钟信号线CLKC_2电连接，第4级移位寄存器A4的第六时钟信号端CLKC_M+1与第四时钟信号线CLKC_4电连接，第6级移位寄存器A6的第六时钟信号端CLKC_M+1与第四时钟信号线CLKC_6电连接，依次类推，第8级移位寄存器A8的第六时钟信号端CLKC_M+1与第四时钟信号线CLKC_8电连接。

需要说明的是，图3A和图3B中所示的移位寄存器1110的级联关系仅是一种示例。根据本公开实施例的描述，还可以根据实际情况采用其它级联方式。不同级联关系的移位寄存器1110发生故障的情况下，将故障移位寄存器1110与相邻移位寄存器1110或任一正常工作状态下的移位寄存器1110连接，保证故障移位寄存器1110在整个扫描驱动电路1100的驱动过程中，最终呈现正常画面即可，本公开实施例对此不做限制。例如，如图3B所示，采用移位寄存器奇偶共用方法的扫描驱动电路1100中，以一组奇偶移位寄存器组1150作为整体，在该奇偶移位寄存器1150中的任一移位寄存器1110发生故障的情况下，可以与该奇偶移位寄存器组1150相邻的奇偶移位寄存器组1150电连接；也可以设置一修复用移位寄存器组。具体结构与上述实施例中移位寄存器1110结构相同，根据需求适应性设置，在此不再赘述。

为了清楚说明上述扫描驱动电路1100的修复原理，需先说明移位寄存器1110的驱动方法，以下结合图35对图7所示的移位寄存器为例进行详述。可以理解的是，扫描驱动电路1100中的其他移位寄存器1110的驱动方法与上述移位寄存器1110的驱动方法相同，在此不再赘述。

示例的，该移位寄存器1110用于驱动显示装置1000中第十三行的子像素P，也即图7中所示的各脚标N为13，其对应的驱动时序图如图35所示。

一帧时间1F包括显示时段TIME1和消隐时段TIME2。

显示时段TIME1：

第一阶段P1，补偿控制信号端OE输出低电平，补偿子电路103中的第七晶体管M7关断，此时，消隐控制节点H<13>的电位仅受第二电压端VGL1影响，消隐控制节点H<13>的电位处于浮空(floating)状态，消隐子电路104中的第八晶体管M8关断，并且，第一时钟信号端CLKA输出低电平，第九晶体管M9关断。

第一输入信号端CR<9>输出低电平，显示输入子电路101中的第一晶体管M1关断。第二复位信号端STD′输出低电平，第五复位子电路106中的第十一晶体管M11关断。

第一复位信号端TRST输入高电平，第四复位子电路105在来自第一复位信号端TRST的第一复位信号的控制下，将第二电压端VGL1的电压传输至第一连接引线301。其中，第二电压端VGL1输出恒定低电平的电压。

这样，在第一阶段P1中，第一连接引线301上的电压为低电压，第四复位子电路105对第一连接引线301上的电压进行复位。

第二阶段P2，第一输入信号端CR<9>输出高电平，控制显示输入子电路101中的第一晶体管M1导通，并将第一输入信号端CR<9>的第一输出信号传输至第一连接引线301。此处，由于输出电路200中的第二电容器C2、第三电容器C3和第四电容器C4的自举作用，第一连接引线301上的电压保持在高电位。

同时，第一控制子电路401中的第三晶体管M3在来自第一连接引线301的电压的控制下导通，以将第二电压端VGL1的第二电压信号vgl1传输至第二连接引线302。此处，第二电压信端VGL1输出恒定低电平电压信号，则级联复位子电路503、第一复位子电路501和第二复位子电路501在来自第二连接引线302的第二电压信号vgl1的控制下关断。

这样，在第二阶段P2中，第一连接引线301的电压为高电平，控制级联输出子电路203中第四晶体管M4导通，级联输出子电路203将第二时钟信号端CLKB_5输出的低电平传输至级联输出端CR<13>。

第一扫描输出子电路201中的第五晶体管M5，在来自第一连接引线301的电压的控制下导通，将第三时钟信号端CLKC_5输出的低电平传输至第一信号输出端OUT1<13>。如图2和图4所示，第一信号输出端OUT1<13>输出的第一扫描信号传输至第一栅线，第一栅线将第一扫描信号传输至像素驱动电路1120的第一扫描信号端G1，像素驱动电路1120中的扫描晶体管T1在来自第一扫描信号的控制下关断。

第二扫描输出子电路202中的第六晶体管M6，在来自第一连接引线301的电压的控制下导通，将第四时钟信号端CLKD_5输出的低电平传输至第二信号输出端OUT2<13>。如图2和图4所示，第二信号输出端OUT2<13>输出的第二扫描信号传输至第二栅线，第二栅线将第二扫描信号传输至像素驱动电路1120的第二扫描信号端G2，像素驱动电路1120中的感测晶体管T2在来自第二扫描信号的控制下关断。

第三阶段P3，第二时钟信号端CLKB_5、第三时钟信号端CLKC_5和第四时钟信号端CLKD_5输出高电平，第一输入信号端CR<9>、第二复位信号端STD′(例如，第二复位信号端STD′与第17移位寄存器的第一输入信号端CR<17>电连接，第二复位信号端STD′输出的时序信号与第一输入信号端CR<17>相同)、第一时钟信号端CLKA、补偿控制信号端OE和第一复位信号端TRST输出低电平，第一电压端VDD_A始终保持在工作状态(高电平电压)。这样，补偿子电路103、显示输入子电路101、消隐子电路104、第五复位子电路106和第四复位子电路105均处于关断状态，此时，由于输出电路200中的第二电容器C2、第三电容器C3和第四电容器C4的自举作用，第一连接引线301上的电压仍保持在高电位。

这样，在第三阶段P3中，第一连接引线301的电压为高电平。第一扫描输出子电路201中的第五晶体管M5，在来自第一连接引线301的电压的控制下导通，将第三时钟信号端CLKC_5输出的高电平传输至第一信号输出端OUT1<13>。此时，如图2和图4所示，第一信号输出端OUT1<13>输出的第一扫描信号传输至第一栅线，第一栅线将第一扫描信号传输至像素驱动电路1120的第一扫描信号端G1，像素驱动电路1120中的扫描晶体管T1在来自第一扫描信号的控制下导通。

第二扫描输出子电路202中的第六晶体管M6，在来自第一连接引线301的电压的控制下导通，将第四时钟信号端CLKD_5输出的高电平传输至第二信号输出端OUT2<13>。此时，如图2和图4所示，第二信号输出端OUT2<13>输出的第二扫描信号传输至第二栅线，第二栅线将第二扫描信号传输至像素驱动电路1120的第二扫描信号端G2，像素驱动电路1120中的感测晶体管T2在来自第二扫描信号的控制下导通。

在发光器件的阳极和阴极之间存在压差的情况下，像素驱动电路1120驱动发光器件发光。

同时，第三时钟信号端CLKC_5和第四时钟信号端CLKD_5输入的高电平还可以使得第一连接引线301的电压，基于第三电容器C3和第四电容器C4的自举作用进一步提高电位。

然后，第二时钟信号端CLKB_5、第三时钟信号端CLKC_5和第四时钟信号端CLKD_5输出低电平，第一扫描输出子电路201和第二扫描输出子电路202的工作状态与上述第二阶段P2相同，在此不再赘述。

第四阶段P4，如图34所示，第二复位信号端STD′输出高电平，第五复位子电路106中的第十一晶体管M11导通，将来自第二电压端VGL1的低电平传输至第一连接引线301，以对第一连接引线301的电压进行复位。

上述移位寄存器1110在一帧1F的显示时段TIME1，提供用于像素驱动电路1120中的扫描晶体管T1的扫描驱动信号，以驱动一行子像素P进行发光。这样，在显示时段T1内，若一行子像素P均不发光，则表征为与该行子像素P电连接的移位寄存器1110发生故障。

消隐时段TIME2：

基于显示阶段TIME1的驱动过程，消隐控制节点H<N>在第一电容器C1的自举作用下保持高电平，且，消隐控制节点H<N>的高电平电压保持至消隐时段TIME2。这样，消隐子电路104中的第八晶体管M8导通。

以及，第一时钟信号端CLKA输出高电平，消隐子电路104中的第九晶体管M9导通，消隐子电路104将第一时钟信号端CLKA的第一时钟信号(高电平电压信号)传输至第一连接引线301。

这样，在消隐时段TIME2中，第一连接引线301的电压为高电平。第一扫描输出子电路201中的第五晶体管M5，在来自第一连接引线301的电压的控制下导通，将第三时钟信号端CLKC_5输出的高电平传输至第一信号输出端OUT1<13>。第二扫描输出子电路202中的第六晶体管M6，在来自第一连接引线301的电压的控制下导通，将第四时钟信号端CLKD_5输出的高电平传输至第二信号输出端OUT2<13>。

同时，第三时钟信号端CLKC_5和第四时钟信号端CLKD_5输入的高电平还可以使得第一连接引线301的电压，基于第三电容器C3和第四电容器C4的自举作用进一步提高电位，以对像素驱动电路1120中的驱动晶体管T2和发光器件进行感测，通过外部补偿方法，输出像素驱动电路1120正常工作所需的控制电压。

基于上述移位寄存器1110的驱动方法，在扫描驱动电路1100中出现故障的移位寄存器1110的情况下，对故障移位寄存器1110进行修复，可以将故障移位寄存器1110的输出电路200，通过修复引线与其相邻的移位寄存器1110的连接引线电连接；也可以将故障移位寄存器1110的输出电路200，通过修复引线与扫描驱动电路1110中的修复用移位寄存器1140电连接。

在一些实施例中，如图15所示，扫描驱动电路1110包括多个移位寄存器组1130，每个移位寄存器组1130包括相邻的两个移位寄存器1110。

示例的，图15中的各脚标N为13，M为5，则该移位寄存器组1130中的第一个移位寄存器1110电连接第13行子像素P，作为第13级移位寄存器；该移位寄存器组1130中的第二个移位寄存器1110电连接第14行子像素P，作为第14级移位寄存器。

在第14行子像素均不发光的情况下，则第14级移位寄存器发生故障。将第13级移位寄存器的第一连接引线301与第一修复引线601电连接；以及，将第14级移位寄存器的输出电路200与第一连接引线301断开，该断开处位于，第一连接引线301与第一修复引线601的交叠位置处S1<14>靠近第14级移位寄存器的输入电路100的一侧；且，将第14级移位寄存器的第一连接引线301与第一修复引线601电连接。

将第13级移位寄存器的第二连接引线302与第二修复引线602电连接；以及，将第14级移位寄存器的输出电路200与第二连接引线302断开，该断开处位于，第二连接引线302与第二修复引线602的交叠位置处S2<14>靠近第14级移位寄存器的输入电路100的一侧；且，将第14级移位寄存器的第二连接引线302与第二修复引线602电连接。

如图35所示，一帧时间1F内，第13级移位寄存器正常工作，其驱动过程与上述实施例提供的相同，在此不再赘述。

如图15和图35所示，第14级移位寄存器的输出电路200与第13级移位寄存器的输入电路100和第一控制子电路401电连接，则，在第14级移位寄存器的一帧时间1F内，第14级移位寄存器与第13级移位寄存器驱动过程的不同之处在于，第14级移位寄存器电连接的第二时钟信号端CLKB_6、第三时钟信号端CLKC_6和第四时钟信号端CLKD_6的驱动时序。

由此，在一帧时间1F的显示时段TIME1：

第14级移位寄存器在第一阶段P1和第二阶段P2的驱动过程，与第13级移位寄存器的第一阶段P1和第二阶段P2相同，在此不再赘述。

在第三阶段P3，如图36所示，基于前述第一阶段P1和第二阶段P2，第13级移位寄存器的第一连接引线301上的电压仍保持在高电位。此时，第13级移位寄存器的第一连接引线301的电压(等效为第一控制节点Q<13>电压)，与第14级移位寄存器的第一连接引线301的电压(等效为第一控制节点Q<14>电压)相同；第13级移位寄存器的第二连接引线302的电压(等效为第二控制节点QB<13>电压)，与第14级移位寄存器的第二连接引线302的电压(等效为第二控制节点QB<14>电压)相同。

第13级移位寄存器电连接的第二时钟信号端CLKB_5、第三时钟信号端CLKC_5和第四时钟信号端CLKD_5输出高电平，其第一扫描输出子电路201响应于第一连接引线301的电压，将第三时钟信号端CLKC_5输出的高电平传输至第一信号输出端OUT1<13>。此时，如图2和图4所示，第一信号输出端OUT1<13>输出的第一扫描信号传输至第一栅线，第一栅线将第一扫描信号传输至像素驱动电路1120的第一扫描信号端G1，像素驱动电路1120中的扫描晶体管T1在来自第一扫描信号的控制下导通。在发光器件的阳极和阴极之间存在压差的情况下，像素驱动电路1120驱动发光器件发光。

然后，在经过半个波形宽度的时间后，第14级移位寄存器电连接的第二时钟信号端CLKB_6、第三时钟信号端CLKC_6和第四时钟信号端CLKD_6输出高电平，其第一扫描输出子电路201响应于第一连接引线301的电压，将第三时钟信号端CLKC_6输出的高电平传输至第一信号输出端OUT1<14>。此时，如图2和图4所示，第一信号输出端OUT1<14>输出的第一扫描信号传输至第一栅线，第一栅线将第一扫描信号传输至像素驱动电路1120的第一扫描信号端G1，像素驱动电路1120中的扫描晶体管T1在来自第一扫描信号的控制下导通。在发光器件的阳极和阴极之间存在压差的情况下，像素驱动电路1120驱动发光器件发光。

这样，在第13级移位寄存器电连接的一行子像素P发光后，经过半个波形宽度的时间，第14级移位寄存器电连接的一行子像素P正常发光。将发生故障的原第14级移位寄存器的输出电路200与第13级移位寄存器的输入电路100和第一控制子电路401电连接，使得修复后的第14级移位寄存器在整个扫描驱动电路1100的驱动过程中在正常发光。

上述一帧时间1F内，一个移位寄存器1110中的第一连接引线301上的电压，与其第一扫描输出子电路201电连接的第三时钟信号CLKC_M输出的电压均为高电平的情况下，像素驱动电路1120响应于该移位寄存器1110输出的第一信号，驱动发光器件发光。示例的，如图35所示，在第14级移位寄存器发生故障的情况下，基于第14级移位寄存器电连接的各时钟信号端的时序，第14级移位寄存器的输出电路200可以与第12级移位寄存器、第13级移位寄存器、第15级移位寄存器和第16级移位寄存器的第一连接引线301和第二连接引线302电连接。

在另一些实施例中，如图28所示，多个移位寄存器1110包括至少一个移位寄存器组1130，且每个移位寄存器组1130对应设置有一个修复用移位寄存器1140。

如图34所示，修复用移位寄存器1140包含的各子电路的电路结构及其电连接的信号端，与移位寄存器1110包含的各子电路的电路结构及其电连接的信号端相同。修复用移位寄存器1140的驱动过程与移位寄存器1110的驱动过程相同。其中，修复用移位寄存器1140与第二输入信号端CR<N-4>′电连接，该第二输入信号端CR<N-4>′与一移位寄存器组1130中的一个移位寄存器1110电连接的第一输入信号端CR<N-4>相同。

上述修复用移位寄存器1140的第一输出引线801与第一修复引线601电连接，该修复用移位寄存器1140的第二输出引线802与第二修复引线602电连接。

在一些示例中，如图28所示，每个移位寄存器组1130包括相邻的两个移位寄存器1110和一个修复用移位寄存器1140。图28中的各脚标N为13，M为5，则该移位寄存器组1130中的第一个移位寄存器1110电连接第13行子像素P，作为第13级移位寄存器；该移位寄存器组1130中的第二个移位寄存器1110电连接第14行子像素P，作为第14级移位寄存器。示例的，修复用移位寄存器1140电连接的第二输入信号端CR<N-4>′，与第13级移位寄存器电连接的第一输入信号端CR<9>接收的信号相同。

在第14行子像素P均不发光的情况下，则第14级移位寄存器发生故障。将第14级移位寄存器的输出电路200与第一连接引线301断开，该断开处位于，第一连接引线301与第一修复引线601的交叠位置处S1<14>靠近第14级移位寄存器的输入电路100的一侧，即该断开处位于第一控制节点Q<14>与，第一连接引线301与第一修复引线601的交叠位置S1<14>之间；且，将第14级移位寄存器的第一连接引线301与第一修复引线601电连接。类似的，将第14级移位寄存器的输出电路200与第二连接引线302断开，该断开处位于，第二连接引线302与第一修复引线601的交叠位置处S2<14>靠近第14级移位寄存器的输入电路100的一侧，即该断开处位于第二控制节点QB<14>与，第二连接引线302与第二修复引线602的交叠位置S2<14>之间；且，将第14级移位寄存器的第二连接引线302与第二修复引线602电连接。

如图35所示，一帧时间1F内，第13级移位寄存器正常工作，其驱动过程与上述实施例提供的相同，在此不再赘述。由于修复用移位寄存器1140电连接的第二输入信号端CR<N-4>′，与第13级移位寄存器电连接的第一输入信号端CR<9>接收的信号相同。在一帧时间1F的显示时段TIME1，修复用移位寄存器1140的驱动过程与第13级移位寄存器驱动过程相同。

这样，第14级移位寄存器的输出电路200与修复用移位寄存器1140电连接的电路结构和驱动过程，等效于，第14级移位寄存器的输出电路200与第13级移位寄存器的输入电路100和第一控制子电路401电连接，则，修复故障的第14级移位寄存器的驱动过程与上一实施例相同，在此不再赘述。

可以理解的是，在一帧时间1F内，一个移位寄存器1110中的第一连接引线301上的电压，与其第一扫描输出子电路201电连接的第三时钟信号CLKC_M输出的电压均为高电平的情况下，像素驱动电路1120响应于该移位寄存器1110输出的第一信号，驱动发光器件发光。示例的，如图35所示，在第14级移位寄存器发生故障的情况下，基于第14级移位寄存器电连接的各时钟信号端的时序，第14级移位寄存器的输出电路200可以与第12级移位寄存器、第13级移位寄存器、第15级移位寄存器和第16级移位寄存器的第一连接引线301和第二连接引线302电连接。

也即，修复用移位寄存器1140电连接的第二输入信号端CR<N-4>′，可以与第12级移位寄存器电连接的第一输入信号端CR<8>、第13级移位寄存器电连接的第一输入信号端CR<9>、第15级移位寄存器电连接的第一输入信号端CR<11>和第16级移位寄存器电连接的第一输入信号端CR<12>接收的信号相同。这样，修复用移位寄存器1140的第一输出引线801的电压(等效于第一连接引线301的电压)，与第14级移位寄存器的第三时钟信号CLKC_6同时处于高电平，与驱动发光器件发光。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种扫描驱动电路，其特征在于，所述扫描驱动电路包括：

多个移位寄存器，所述移位寄存器包括输入电路、输出电路、及电连接所述输入电路和所述输出电路的第一连接引线和第二连接引线；所述第一连接引线被配置为将来自所述输入电路的第一控制信号传输至所述输出电路，以控制所述输出电路输出扫描信号；所述第二连接引线被配置为将来自所述输入电路的第二控制信号传输至所述输出电路，以控制所述输出电路复位；

第一修复引线，与所述多个移位寄存器绝缘，所述第一修复引线在参考面上的正投影与至少两个移位寄存器的第一连接引线在所述参考面上的正投影部分交叠；所述参考面为设置所述扫描驱动电路的衬底所在的平面；

其中，所述第一修复引线被配置为在一移位寄存器的输入电路不良的情况下，电连接所述移位寄存器的第一连接引线，以与所述移位寄存器的输出电路电连接。

2.根据权利要求1所述的扫描驱动电路，其特征在于，所述第一修复引线还被配置为在一移位寄存器的输入电路不良的情况下，电连接与所述移位寄存器相邻的移位寄存器的第一连接引线，以与所述相邻的移位寄存器的输入电路电连接。

3.根据权利要求1或2所述的扫描驱动电路，其特征在于，所述多个移位寄存器包括至少一个移位寄存器组，每个移位寄存器组包括相邻的两个移位寄存器；

所述第一修复引线在所述参考面上的正投影，与一移位寄存器组的两个移位寄存器的第一连接引线在所述参考面上的正投影部分交叠；

所述扫描驱动电路还包括第二修复引线，所述第二修复引线在所述参考面上的正投影，与一移位寄存器组的两个移位寄存器的第二连接引线在所述参考面上的正投影部分交叠；

其中，所述第二修复引线被配置为在一移位寄存器的输入电路不良的情况下，电连接所述移位寄存器的第二连接引线，以与所述移位寄存器的输出电路电连接。

4.根据权利要求1或2所述的扫描驱动电路，其特征在于，所述移位寄存器还包括第三连接引线，电连接所述输入电路和所述输出电路；所述第三连接引线被配置为将来自所述输入电路的第三控制信号传输至所述输出电路，以控制所述输出电路复位。

5.根据权利要求4所述的扫描驱动电路，其特征在于，所述多个移位寄存器包括至少一个移位寄存器组，每个移位寄存器组包括相邻的两个移位寄存器；

所述第一修复引线在所述参考面上的正投影，与一移位寄存器组的两个移位寄存器的第一连接引线在所述参考面上的正投影部分交叠；

所述扫描驱动电路还包括第二修复引线和第三修复引线，所述第二修复引线在所述参考面上的正投影，与一移位寄存器组的两个移位寄存器的第二连接引线在所述参考面上的正投影部分交叠；所述第三修复引线在所述参考面上的正投影，与一移位寄存器组的两个移位寄存器的第三连接引线在所述参考面上的正投影部分交叠；

其中，所述第二修复引线被配置为在一移位寄存器的输入电路不良的情况下，电连接所述移位寄存器的第二连接引线，以与所述移位寄存器的输出电路电连接；所述第三修复引线被配置为在一移位寄存器的输入电路不良的情况下，电连接所述移位寄存器的第三连接引线，以与所述移位寄存器的输出电路电连接。

6.根据权利要求4所述的扫描驱动电路，其特征在于，所述多个移位寄存器包括至少一个移位寄存器组，每个移位寄存器组包括相邻的第一移位寄存器和第二移位寄存器；

所述第一移位寄存器包括第一反相器，所述第一反相器的一端与所述第一移位寄存器的第一连接引线电连接，所述第一反相器的另一端与所述第一移位寄存器的第二连接引线电连接；所述第二移位寄存器包括第二反相器，所述第二反相器的一端与所述第二移位寄存器的第一连接引线电连接，所述第二反相器的另一端与所述第二移位寄存器的第三连接引线电连接；

所述第一移位寄存器的第二连接引线与所述第二移位寄存器的第二连接引线电连接；所述第一移位寄存器的第三连接引线与所述第二移位寄存器的第三连接引线电连接；

所述第一修复引线与所述第一移位寄存器的第一连接引线的交叠位置，位于所述第一移位寄存器的输入电路，与所述第一移位寄存器的第一连接引线和第一反相器的连接位置之间；所述第一修复引线与所述第二移位寄存器的第一连接引线的交叠位置，位于所述第二移位寄存器的输入电路，与所述第二移位寄存器的第一连接引线和第二反相器的连接位置之间。

7.根据权利要求1所述的扫描驱动电路，其特征在于，所述扫描驱动电路还包括至少一个修复用移位寄存器，所述修复用移位寄存器与所述第一修复引线电连接，被配置为向所述第一修复引线传输用于控制所述输出电路输出扫描信号的第四控制信号。

8.根据权利要求7所述的扫描驱动电路，其特征在于，所述多个移位寄存器包括至少一个移位寄存器组，每个移位寄存器组包括相邻的至少两个移位寄存器，且每个移位寄存器组对应设置有一个修复用移位寄存器；

所述第一修复引线在所述参考面上的正投影，与一移位寄存器组的至少两个移位寄存器的第一连接引线在所述参考面上的正投影部分交叠；

所述扫描驱动电路还包括第二修复引线，所述第二修复引线在所述参考面上的正投影，与一移位寄存器组的至少两个移位寄存器的第二连接引线在所述参考面上的正投影部分交叠；

所述修复用移位寄存器还与所述第二修复引线电连接，被配置为向所述第二修复引线传输用于控制所述输出电路复位的第五控制信号。

9.根据权利要求8所述的扫描驱动电路，其特征在于，所述移位寄存器还包括第三连接引线，电连接所述输入电路和所述输出电路；

所述扫描驱动电路还包括第三修复引线，所述第三修复引线在所述参考面上的正投影，与一移位寄存器组的至少两个移位寄存器的第三连接引线在所述参考面上的正投影部分交叠；

所述修复用移位寄存器还与所述第三修复引线电连接，被配置为向所述第三修复引线传输用于控制所述输出电路复位的第六控制信号。

10.根据权利要求8所述的扫描驱动电路，其特征在于，所述修复用移位寄存器包括：

第一输出引线和第二输出引线；

修复用显示输入电路，与第二输入信号端电连接，且通过所述第一输出引线与所述第一修复引线电连接；所述修复用显示输入电路被配置为在来自所述第二输入信号端的第二输入信号的控制下，将所述第二输入信号作为第四控制信号传输至所述第一输出引线；

第一修复用控制电路，与第一电压端和第二电压端电连接，且通过所述第一输出引线与所述第一修复引线电连接，通过所述第二输出引线与所述第二修复引线电连接；所述第一修复用控制电路被配置为在来自所述第一电压端的第一电压信号的控制下，将所述第一电压信号传输至所述第二输出引线；及，在所述第一输出引线的电压控制下，将来自所述第二电压端的第二电压信号传输至所述第二输出引线。

11.根据权利要求10所述的扫描驱动电路，其特征在于，所述修复用移位寄存器还包括：

第三输出引线；

第二修复用控制电路，与第四电压端和第二电压端电连接，且通过所述第一输出引线与所述第一修复引线电连接，通过所述第三输出引线与所述第三修复引线电连接；所述第二修复用控制电路被配置为在来自所述第四电压端的第四电压信号的控制下，将所述第四电压信号传输至所述第一输出引线；及，在所述第一输出引线的电压控制下，将来自所述第二电压端的第二电压信号传输至所述第三输出引线。

12.根据权利要求10所述的扫描驱动电路，其特征在于，所述移位寄存器的输入电路与第一输入信号端电连接；所述输入电路被配置为在来自所述第一输入信号端的第一输入信号的控制下，将所述第一输入信号作为第一控制信号传输至所述第一连接引线；

所述修复用显示输入电路电连接的第二输入信号端与一移位寄存器组中的一个移位寄存器电连接的第一输入信号端相同。

13.根据权利要求7～12中任一项所述的扫描驱动电路，其特征在于，所述移位寄存器组包括两个移位寄存器，所述两个移位寄存器之间设置有一个修复用移位寄存器；或者，

所述移位寄存器组包括四个移位寄存器，所述四个移位寄存器中任意相邻两个移位寄存器之间设置有一个修复用移位寄存器。

14.根据权利要求1所述的扫描驱动电路，其特征在于，所述输出电路包括至少一个扫描输出子电路，所述扫描输出子电路与所述第一连接引线、时钟信号端和信号输出端电连接；所述扫描输出子电路被配置为在所述第一连接引线的电压的控制下，将来自所述时钟信号端的时钟信号传输至所述信号输出端。

15.一种扫描驱动电路的修复方法，其特征在于，应用于如权利要求1～14中任一项所述的扫描驱动电路；

所述修复方法包括：

确定发生故障的移位寄存器；

将故障移位寄存器的第一连接引线断开，所述第一连接引线的断开处位于，所述第一连接引线与第一修复引线的交叠位置处靠近所述故障移位寄存器的输入电路的一侧；

将所述第一连接引线与所述第一修复引线在所述交叠位置处电连接。

16.根据权利要求15所述的扫描驱动电路的修复方法，其特征在于，

所述修复方法还包括：

将与所述故障移位寄存器相邻的移位寄存器的第一连接引线，与所述第一修复引线在交叠位置处电连接。

17.一种显示装置，其特征在于，包括：

多个子像素，排列成多行；

如权利要求1～14中任一项所述的扫描驱动电路，所述扫描驱动电路中一个移位寄存器和一行子像素电连接。

Images