CN114296900A - 一种基于uvm的多进程之间的进程控制方法及装置 - Google Patents

Abstract

本发明揭示了一种基于UVM的多进程之间的进程控制方法及装置，所述方法包括：S1，每一个组件在设置的结束仿真时间内若持续没有采样到对应输出总线的输出信号之后，进入待结束状态；S2，确认其余各个组件是否均已进入了待结束状态，若其余组件未进入，则进入S3，若进入，则进入S4；S3，当前组件继续采样输出信号，若采样到，则进入S1，若未采样到则进入S2；S4，当所有组件均进入了待结束状态后，延迟一段配置的延迟时间，仿真测试结束。本发明增加了多个进程之间的协调控制作用，从而保证仿真平台在合适的时间点停止采样并结束仿真。

Description

一种基于UVM的多进程之间的进程控制方法及装置

技术领域

本发明属于芯片验证技术领域，具体涉及一种基于UVM的多进程之间的进程控制方法及装置。

背景技术

当下在芯片验证领域普遍采用基于UVM(Universal Verification Methodology，通用验证方法学)架构的验证方法。不过UVM所提供的一般意义上的仿真进程的控制机制，尤其是对于多个agent(进程)之间仿真进程控制机制在实际实施时并没有太大的通用性和可控性，往往一个仿真测试过程的结束时间难以控制。且当验证环境从模块级向Block(系统)级，直至芯片级进行迁移的时候，复用性很差。

在实际芯片验证过程之中，由于一款芯片通常在多组输入、输出总线，所以一般在基于UVM的验证架构中往往会有多个agnet的存在。而在实际仿真过程中对应总线之间的输入和输出之间总会存在一定量的延迟，且具体的延迟时间对于不同的设计也是存在一定的差距，并没有明确的上限或者下限的存在。这就造成当仿真激励发送完毕之后，需要等待多久采样输出并且结束仿真的时间是不确定的，如果此处延迟设置的不合理往往会造成长时间仿真无法结束或者仿真结束的过早从而造成输出信号采样缺失的情况的发生。对于以上情况一般验证工程师会根据设计特点设置一个较大仿真结束时间点，但是对于多个agent的仿真环境之中，由于每一组总线延迟不同并且每一组总线对应的激励不一定是连续发送，而可能是间隔性进行发送，从而会造成仿真环境误判仿真已经结束，停止对输出信号的采样。

图1是一个由于仿真结束的过早，从而造成case(用例)测试最终结果为失败的例子，从图1可以看出在整个仿真过程之中，当激励发送完毕之后，延迟了一段时间之后整个仿真结束，但是需要在等待更长的一段时间之后输出总线才可以输出最后一个结果。由于仿真结束过早，最后的一次或者多次输出结果无法采样到，最终造成本次仿真测试失败。

图2是一个由于仿真结束的过迟，从而造成仿真测试时间过于漫长，浪费了过多资源的例子。从图2可以看出在整个仿真过程之中，当激励发送完毕之后，延迟了一段时间之后输出总线输出最后一个结果，但是却延迟了更长的一段时间之后才真正结束了本次仿真测试，从而造成了资源的浪费和仿真测试时间的延长。

图3是一个基于多agent的仿真环境，由于每个agent在仿真中结束的时间不同并且各个agent之间没有合适的协调机制，从而造成在部分agent还没有停止采样前，仿真就已经结束，从而最终造成本次仿真测试失败。

针对上述问题，现有其中一种方案是通过在所有输入激励发送完毕之后，延迟一段时间结束仿真。具体的：对于所有的输入激励发送数量进行计数，当各个输入总线的发送激励数量都达到预期的数量的时候。延迟一段预估输出总线可以输出最终结果的时间之后，结束仿真。但是，由于该种技术方案从激励发送完毕到结束仿真时间之间的延迟，只是一个大概进行预估的时间，验证工程师无法保证其预估时间的准确性。所以在仿真测试过程中往往为了保证所有输出信号能够完整采样，这段延迟时间的设置往往较大，这样就会造成仿真测试时间过长，造成了大量资源的浪费。并且当环境从模块级向芯片级迁移的过程中，浪费的时间和资源也在不断呈现数量级增长。此外由于该种技术方案实际上各个agent之间彼此是相互独立的，并没有过多联系，所以对于多agent之间的协调，复用性也很差。现有另一种方案是在所有输入激励发送完毕之后，所有的输出总线采样达到预期的数量之后结束仿真。但是该种方案将每一个agent之间也是进行独立，各自采样到足够数量的输出之后结束仿真。但是当遇到DUT(Device Under Test，待验证设计)或者TB(TestBench，测试平台)存在缺陷，无法采样到足够数量的输出，这样会造成整个仿真长时间无法结束。而通常一个DUT在开始验证阶段都存在着大量的缺陷，这样会大大延长仿真测试的时间。

因此，针对上述技术问题，有必要提供一种基于UVM的多agent之间进程控制方案。

发明内容

有鉴于此，本发明的目的在于提供一种基于UVM的多进程之间的进程控制方法及装置。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种基于UVM的多进程之间的进程控制方法，包括：

S1，每一个组件在设置的结束仿真时间内若持续没有采样到对应输出总线的输出信号之后，进入待结束状态；

S2，确认其余各个组件是否均已进入了待结束状态，若其余组件未进入，则进入S3，若进入，则进入S4；

S3，当前组件继续采样输出信号，若采样到，则进入S1，若未采样到则进入S2；

S4，当所有组件均进入了待结束状态后，延迟一段配置的延迟时间，仿真测试结束。

一实施例中，所述方法还包括：

S0，设置每个组件的所述结束仿真时间。

一实施例中，每一个所述组件包括本级环境、进程以及子级环境的环境。

一实施例中，所述S4中，若延迟时间到达后，仿真测试未结束，则进行超时报警。

一实施例中，所述方法的仿真环境适用于从模块级到系统级，直至芯片级的复用。

一实施例中，所述模块级的仿真环境还包括为外部验证IP所预留的结束机制。

一实施例中，所述为外部验证IP所预留的结束机制包括：

S10，在设置的结束仿真时间内，外部验证IP处于可结束状态，且在结束仿真时间达到后进入待结束状态；

S20，确认测试平台中其余各个组件是否均已进入了待结束状态，若其余组件未进入，则进入S30，若进入，则进入S40；

S30，判断等待期间外部验证IP是否处于可结束状态，若是，则进入S10，若否则进入S20；

S40，当所有组件均进入了待结束状态后，延迟一段配置的延迟时间，仿真测试结束。

一实施例中，所述系统级的仿真环境中，每个组件确认本级进程和环境进入待结束状态后，还确认子级环境中所有在系统级还在继续使用的组件是否也都进入待结束状态。

本发明还揭示了另外一种技术方案：一种基于UVM的多进程之间的进程控制装置，包括：

看门狗装置，其存在于各个输出总线进程和各层环境之中的环境组件中，每个组件的所述看门狗装置的工作流程包括：每一个组件在设置的结束仿真时间内若持续没有采样到对应输出总线的输出信号之后，进入待结束状态；确认其余各个组件是否均已进入了待结束状态，若其余组件未进入，当前组件继续采样输出信号，若采样到，当前组件会退出待结束状态，重新开始计时直至达到设定的结束仿真时间，再次进入待结束状态；或者当前组件持续未采样到输出信号期间，其余组件都进入了待结束状态，此时仿真结束；

仿真结束控制器，用于在所有组件都进入了待结束状态后，控制仿真进程结束。

一实施例中，所述装置还包括：超时报警装置，用于在所有组件均进入了待结束状态，且配置的延迟时间到达后，仿真测试未结束后，进行超时报警。

本发明具有以下有益效果：

1、本发明对现有的多进程之间的仿真进程控制机制进行了改进，添加了多个进程之间的协调控制作用，从而保证仿真平台在合适的时间点停止采样并结束仿真，从而可以在很小的范围之内精确设置一个可控的仿真结束时间。

2、本发明在基于多进程协调的基础上，增加一个用于进行超时报警的超时报警装置，可以确定是测试平台TB或者待验证设计DUT存在缺陷而报错。

3、本发明可以对环境从模块级到系统、芯片级进行复用，避免重复开发。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有芯片验证过程之中仿真结束过早的原理示意图；

图2为现有芯片验证过程之中仿真结束过迟的原理示意图；

图3为现有基于多agent的仿真环境的原理示意图；

图4为现有看门狗装置的原理示意图；

图5为本发明看门狗装置的原理示意图；

图6为本发明模块级仿真环境中的装置示意图；

图7为本发明外部验证IP组件所预留的结束机制的流程示意图；

图8为本发明系统仿真环境中的装置示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

本发明所揭示的一种基于UVM的多进程之间的进程控制方法及装置，采用基于UVM机制多个进程(agent)之间协调进行进程控制。每一个agent都不是完全独立控制着仿真的进程，只有当所有agent以及子层系统同时达到设置的仿真结束时间时，才可以同时结束仿真，从而保证仿真平台在合适的时间点停止采样并结束仿真。

结合图5所示，本发明所揭示的一种基于UVM的多进程之间的进程控制方法，是通过增加一新型的看门狗装置实现。

现有的看门狗装置如图4所示，在各个agent和环境(env)之间都是互相独立的，其彼此之间并没有相关联性。每个agent在可设置的仿真时间之内持续没有采样到对应输出总线的输出信号就会表示本agent结束，此后等待所有agent进入待结束仿真状态之后，本次仿真测试即结束。

而本发明的看门狗装置主要存在于各个输出总线采样agent和各层环境之中的env组件中。其主要作用用于标示当前该组件已经达到了仿真预结束状态。具体地，本发明看门狗装置添加了多个agent之间的协调控制作用，而不是每个agent独立结束。当每个agent在可设置的仿真时间之内持续没有采样到对应输出总线的输出信号之后，还需要确认其他各个agent以及本级env中的状态。如果其余没有进入待结束状态，此时本agent会继续采样输出信号。并且若在这段等待时间之内再一次采样到输出信号，本agent会退出结束状态，重新开始计时直至达到设定值，才会再次进入待结束状态。或者本agent持续未采样到输出信号期间，其他关联组件都进入了待结束状态，此时系统会判断仿真结束。

如图5所示，本发明的看门狗装置的具体流程包括以下步骤：

S0，设置每个组件的结束仿真时间，跳转到S1。

S1，每一个组件在设置的结束仿真时间内若持续没有采样到对应输出总线的输出信号之后，跳转到S2，进入待结束状态。

S3，确认其余各个组件是否均已进入了待结束状态，若其余组件未进入，则进入S4，若进入，则进入S5。

S4，当前组件继续采样输出信号，若采样到，则进入S1，若未采样到则进入S3。

S5，当所有组件均进入了待结束状态后，延迟一段配置的延迟时间，仿真测试结束。

上述的各个组件包括本级环境env、agent以及子级环境中的env。各组件之间的退出机制彼此之间互相关联。每一个agent在进入待结束状态时，需要观察其余各个组件是否都已经进入了待结束状态，只有所有组件同时都进入了待结束状态，该组件才可以结束，从而最终仿真结束。

优选地，本发明还增加了超时报警装置，用于在所有组件均进入了待结束状态，且配置的延迟时间到达后，仿真测试未结束后，进行超时报警。现有技术中的超时报警装置所用方式都是初始设置一个仿真最大时间上限，当仿真时间达到了此仿真时间上限时，无论仿真中的激励，输出采样等工作是否完成，都强制结束仿真。对于此种方式而言，由于无法合理预估仿真所需要消耗的时间，可能会将该时间上限设置的值较小，从而在实际仿真过程之中往往会提前结束仿真，最终导致仿真失败。并且一般技术方案的超时报警装置无法确认到底是由于仿真时间过长，还是由于测试平台TB或者待验证设计DUT存在缺陷而导致的。

本发明在基于多agent协调的基础上增加了一种新型的超时报警装置。其具体方案流程为：等待所有组件进入待结束状态；等待一段可配置的延迟时间，如果此段时间之内仿真测试结束，即顺利完成本次仿真测试；否则等待延迟时间完成，则进行超时报警，这也就意味着TB或者DUT存在缺陷。通过本发明的超时报警装置可以在所有组件进入待结束状态之后配置一段很短的延迟时间之后进行超时报警，并且本发明的超时报警可以明确指出是由于TB或者DUT存在某中缺陷造成的，而不是由于仿真时间过长导致的。

优选地，本发明方法对于仿真测试来说可以从模块级向系统级，直至芯片级进行TB的完美复用。此外还预留了为各种外接的vip(Verification IP，一种已经被证实可信的用于仿真验证的标准模型)组件使用的仿真进程控制机制，使外部验证IP组件之中即便没有本发明方法中的看门狗装置，也可以嵌入。

如图6所示，在模块级的仿真环境之中与本发明方法有关的装置包括：看门狗装置，超时报警装置以及仿真结束控制器。其中仿真结束控制器除了需要所有agent都进入待结束状态外，还需要模块级的env进入待结束状态。而模块级env的看门狗装置还存在为外部外部验证IP组件所预留的结束机制，结合图7所示，其具体实施流程包括以下步骤：

S10，在设置的结束仿真时间内，外部外部验证IP处于可结束状态，且在结束仿真时间达到后进入待结束状态；

S20，确认测试平台中其余各个组件是否均已进入了待结束状态，若其余组件未进入，则进入S30，若进入，则进入S40；

S30，判断等待期间外部验证IP是否处于可结束状态，若是，则进入S10，若否则进入S20；

S40，当所有组件均进入了待结束状态后，延迟一段配置的延迟时间，仿真测试结束。

由图7可知，本发明模块级的仿真环境下，为外部验证IP所预留的结束机制与上述看门狗装置的具体流程类似，并且其外部验证IP组件是否处于待结束状态完全可控的。

如图8所示，为环境从模块级复用到系统级的过程。从模块级复用到系统级的主要区别在于仿真结束控制器：系统级除了需要等待本层次agent和env进入待结束状态，还需要所有的子层进入待结束状态。且如上文所述，所有子层环境进入待结束状态，需要子层环境中所有在系统级还在继续使用的组件进入待结束状态。

结合图6和图8所示，与上述一种基于UVM的多进程之间的进程控制方法相对应的，本发明所揭示的一种基于UVM的多进程之间的进程控制装置，包括：

看门狗装置，其存在于各个输出总线进程和各层环境之中的环境组件中，每个组件的所述看门狗装置的工作流程包括：每一个组件在设置的结束仿真时间内若持续没有采样到对应输出总线的输出信号之后，进入待结束状态；确认其余各个组件是否均已进入了待结束状态，若其余组件未进入，当前组件继续采样输出信号，若采样到，当前组件会退出待结束状态，重新开始计时直至达到设定的结束仿真时间，再次进入待结束状态；或者当前组件持续未采样到输出信号期间，其余组件都进入了待结束状态，此时仿真结束；

仿真结束控制器，用于在所有组件都进入了待结束状态后，控制仿真进程结束。

超时报警装置，用于在所有组件均进入了待结束状态，且配置的延迟时间到达后，仿真测试未结束后，进行超时报警。

其中，看门狗装置、仿真结束控制器和超时报警装置的具体工作原理可参照上述方法中的对应描述，这里不做赘述。

由以上技术方案可以看出，本发明具有以下优点：本发明对现有的多进程之间的仿真进程控制机制进行了改进，添加了多个进程之间的协调控制作用，从而保证仿真平台在合适的时间点停止采样并结束仿真，从而可以在很小的范围之内精确设置一个可控的仿真结束时间。本发明在基于多进程协调的基础上，增加一个用于进行超时报警的超时报警装置，可以确定是测试平台TB或者待验证设计DUT存在缺陷而报错。本发明可以对环境从模块级到系统、芯片级进行复用，避免重复开发。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片、交换芯片或实体实现，或者由具有某种功能的产品来实现。

为了描述的方便，描述以上装置时以功能分为各种模块分别描述。当然，在实施本说明书一个或多个实施例时可以把各模块的功能在同一个或多个软件和/或硬件中实现。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本说明书一个或多个实施例的实施例可提供为方法、系统或计算机程序产品。因此，本说明书一个或多个实施例可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本说明书一个或多个实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本说明书一个或多个实施例可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本说明书一个或多个实施例，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种基于UVM的多进程之间的进程控制方法，其特征在于，所述方法包括：

S1，每一个组件在设置的结束仿真时间内若持续没有采样到对应输出总线的输出信号之后，进入待结束状态；

S2，确认其余各个组件是否均已进入了待结束状态，若其余组件未进入，则进入S3，若进入，则进入S4；

S3，当前组件继续采样输出信号，若采样到，则进入S1，若未采样到则进入S2；

S4，当所有组件均进入了待结束状态后，延迟一段配置的延迟时间，仿真测试结束。

2.根据权利要求1所述的一种基于UVM的多进程之间的进程控制方法，其特征在于，所述方法还包括：

S0，设置每个组件的所述结束仿真时间。

3.根据权利要求1所述的一种基于UVM的多进程之间的进程控制方法，其特征在于，每一个所述组件包括本级环境、进程以及子级环境的环境。

4.根据权利要求1所述的一种基于UVM的多进程之间的进程控制方法，其特征在于，所述S4中，若延迟时间到达后，仿真测试未结束，则进行超时报警。

5.根据权利要求1所述的一种基于UVM的多进程之间的进程控制方法，其特征在于，所述方法的仿真环境适用于从模块级到系统级，直至芯片级的复用。

6.根据权利要求5所述的一种基于UVM的多进程之间的进程控制方法，其特征在于，所述模块级的仿真环境还包括为外部验证IP所预留的结束机制。

7.根据权利要求6所述的一种基于UVM的多进程之间的进程控制方法，其特征在于，所述为外部验证IP所预留的结束机制包括：

S10，在设置的结束仿真时间内，外部验证IP处于可结束状态，且在结束仿真时间达到后进入待结束状态；

S20，确认测试平台中其余各个组件是否均已进入了待结束状态，若其余组件未进入，则进入S30，若进入，则进入S40；

S30，判断等待期间外部验证IP是否处于可结束状态，若是，则进入S10，若否则进入S20；

S40，当所有组件均进入了待结束状态后，延迟一段配置的延迟时间，仿真测试结束。

8.根据权利要求5所述的一种基于UVM的多进程之间的进程控制方法，其特征在于，所述系统级的仿真环境中，每个组件确认本级进程和环境进入待结束状态后，还确认子级环境中所有在系统级还在继续使用的组件是否也都进入待结束状态。

9.一种基于UVM的多进程之间的进程控制装置，其特征在于，所述装置包括：

看门狗装置，其存在于各个输出总线进程和各层环境之中的环境组件中，每个组件的所述看门狗装置的工作流程包括：每一个组件在设置的结束仿真时间内若持续没有采样到对应输出总线的输出信号之后，进入待结束状态；确认其余各个组件是否均已进入了待结束状态，若其余组件未进入，当前组件继续采样输出信号，若采样到，当前组件会退出待结束状态，重新开始计时直至达到设定的结束仿真时间，再次进入待结束状态；或者当前组件持续未采样到输出信号期间，其余组件都进入了待结束状态，此时仿真结束；

仿真结束控制器，用于在所有组件都进入了待结束状态后，控制仿真进程结束。

10.根据权利要求9所述的一种基于UVM的多进程之间的进程控制装置，其特征在于，所述装置还包括：超时报警装置，用于在所有组件均进入了待结束状态，且配置的延迟时间到达后，仿真测试未结束后，进行超时报警。

Images