CN116882334B - 判断仿真结束的方法及计算设备 - Google Patents
判断仿真结束的方法及计算设备 Download PDFInfo
- Publication number
- CN116882334B CN116882334B CN202311149094.4A CN202311149094A CN116882334B CN 116882334 B CN116882334 B CN 116882334B CN 202311149094 A CN202311149094 A CN 202311149094A CN 116882334 B CN116882334 B CN 116882334B
- Authority
- CN
- China
- Prior art keywords
- simulation
- flow
- event
- finished
- predetermined event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 136
- 238000000034 method Methods 0.000 title claims abstract description 80
- 230000007246 mechanism Effects 0.000 claims abstract description 65
- 238000012795 verification Methods 0.000 claims abstract description 42
- 230000008569 process Effects 0.000 claims description 25
- 238000012544 monitoring process Methods 0.000 claims description 23
- 238000005259 measurement Methods 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 5
- 230000000712 assembly Effects 0.000 claims description 4
- 238000000429 assembly Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims 2
- 239000002699 waste material Substances 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000012360 testing method Methods 0.000 description 31
- 238000009825 accumulation Methods 0.000 description 10
- 230000001186 cumulative effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000005284 excitation Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/86—Event-based monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本申请提供一种判断仿真结束的方法及计算设备。所述方法应用于芯片验证仿真平台，所述芯片验证仿真平台包括验证环境中的组件和待测芯片的寄存器传输级代码，所述方法包括：仿真开始后，各所述组件开始并行工作，同时，并行执行用于判断仿真结束的第一流程、第二流程和第三流程；其中，所述第一流程基于第一机制判断是否仿真结束，判断结束即整体仿真结束，第一机制为超时机制；所述第二流程基于第二机制判断是否仿真结束，判断结束即整体仿真结束；所述第三流程进行事件监控，如果有预定事件发生，则重置所述第一流程的计时。根据本申请的技术方案能够降低仿真时间及存储空间的浪费。
Description
技术领域
本发明涉及芯片验证技术领域，具体涉及一种判断仿真结束的方法及计算设备。
背景技术
现有的芯片验证仿真平台，验证环境复杂，难以用其中一个组件的工作状态去判断整个验证环境的仿真是否完成。如何判断结束仿真的时机，成为了需要面临的一个难题。在当前广泛使用的超时机制验证方法中存在一定的局限性。如果使用这种机制去进行不同测例的仿真，可能会出现一些测例在很短的仿真时间内就陷入死循环或无限等待，却仍然要等待很长时间才会结束的情况。这种情况的发生会造成仿真时间和存储空间的严重浪费。
为此，需要一种技术方案，能够降低仿真时间及存储空间的浪费。
发明内容
本申请旨在提供用于判断仿真结束的方法及计算设备，能够更加完善仿真判断机制，减少仿真时间，降低仿真所需的存储空间。
根据本申请的一方面，提供一种判断仿真结束的方法，应用于芯片验证仿真平台，所述芯片验证仿真平台包括验证环境中的组件，根据一些实施例，所述方法包括：
仿真开始后，各所述组件开始并行工作，同时，并行执行用于判断仿真结束的第一流程、第二流程和第三流程；
其中，
所述第一流程基于第一机制判断是否仿真结束，判断结束即整体仿真结束，所述第一机制为超时机制；
所述第二流程基于第二机制判断是否仿真结束，判断结束即整体仿真结束；
所述第三流程进行事件监控，如果有预定事件发生，则重置所述第一流程的计时，从而把对整个仿真的超时监控转变为对等待预定事件的超时监控。
根据一些实施例，所述第一流程预设仿真超时阈值，当所述第一流程的仿真计时超出所述仿真超时阈值时，确定仿真报错从而结束仿真。
根据一些实施例，各所述组件设置工作完成状态；
所述第二流程基于投票判断机制，其中所述第二流程查询统计各所述组件的工作完成状态，当所有组件处于停止工作状态时，确定仿真结束。
根据一些实施例，各所述组件设置工作完成状态，包括：
各所述组件在开始工作前置起反对票；
各所述组件在停止工作后放下反对票。
根据一些实施例，所述预定事件为至少两个事件的组合，所述第三流程监控到所述组合中任意一个事件发生时均重置所述第一流程的计时。
根据一些实施例，所述至少两个事件彼此独立。
根据一些实施例，所述预定事件包括第一预定事件；
所述第三流程进行事件监控，包括：在监控所述第一预定事件发生时进行延时等待。
根据一些实施例，所述预定事件包括第一预定事件;
所述第三流程进行事件监控，包括：
在所述第一预定事件发生后，设置第一延时并开始持续计时；
如果在所述第一延时期间所述第一预定事件再次发生，则再次自增设置第一延时。如果计时时长大于累积第一延时时长，则重置所述第一流程。
根据一些实施例，所述仿真超时阈值与所述预定事件的发生频率负相关。
根据一些实施例，所述预定事件按照如下条件选择：
选择在相同环境所仿真的不同测例之间发生频率相差小于设定阈值的事件作为预定事件；和/或
选择环境陷入死循环或者无限等待的情形下发生频率低于预定发生频率阈值的事件作为所述预定事件。
根据本申请的另一方面，提供一种计算设备，包括：
处理器；以及
存储器，存储有计算机程序，当所述计算机程序被所述处理器执行时，使得所述处理器执行如上任一项所述的方法。
根据本申请的另一方面，提供一种非瞬时性计算机可读存储介质，其上存储有计算机可读指令，当所述指令被处理器执行时，使得所述处理器执行如上任一项所述的方法。
根据示例实施例，通过三个流程配合，可以大幅减小超时阈值的设置值，使其不必符合等待仿真时间长的测例的标准，大幅缩短了仿真时间短的测例在出错后到仿真停止所需要等待的时间。通过事件监控机制，把相对于整个测例运行时间的超时阈值转变为相对于预定事件的超时阈值，大大缩短了仿真超时阈值的设置值。通过本发明的技术方案，可以在单测例仿真时能够更快得到所需的仿真相关信息。在多测例同时仿真、回归仿真时可大幅减少总仿真运行时间，提高工程效率，减少了测例陷入死循环或无限等待时无用的波形输出，节省了服务器的储存空间。本发明的技术方案灵活性高，可以被应用于各种验证场景中。
根据一些实施例，预定事件的选择和超时阈值的设置较为灵活，预定事件和超时阈值的设置可以视场景灵活选择，可以在各种验证场景下被验证人员进行应用。
本发明方法中的第一流程基于的超时机制与普遍运用的超时机制存在实质意义上的不同。普遍运用的超时是相对于整个测例的运行时间而言的，而本发明方法的超时是相对于第三流程的预定事件而言的。
根据一些实施例，在选择预定事件进行监控时，可以选择不止一个事件（即，辅以额外的事件进行配合，每一个事件是独立进程），或者辅以相应的补充额外机制（例如在等待预定事件时加入延时，或者进行延时累积补偿）。多事件选择可防止单个预定事件频率过低而等不到相应预定事件。延时等待可防止找不到频率合适的喂狗事件，所以选择一个发生频率高的事件再加上延时等待，使之频率合适。延时累积补偿可防止万一仿真卡死的时候预定事件意外地频繁发生使超时机制失效。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
图1示出根据示例实施例的仿真结束判断的方法流程图。
图2示出根据示例实施例的第二流程统计各组件工作状态的方法流程图。
图3示出根据示例实施例的第三流程的事件监控过程的方法流程图。
图4示出根据示例实施例的仿真结束判断的流程示意图。
图5示出根据示例实施例的仿真结束判断的流程示意图。
图6示出根据示例性实施例的计算设备的框图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本申请将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种组件，但这些组件不应受这些术语限制。这些术语乃用以区分一组件与另一组件。因此，下文论述的第一组件可称为第二组件而不偏离本申请概念的教示。如本文中所使用，术语“及/或”包括相关联的列出项目中的任一个及一或多者的所有组合。
本申请所涉及的用户信息（包括但不限于用户设备信息、用户个人信息等）和数据（包括但不限于用于分析的数据、存储的数据、展示的数据等），均为经用户授权或者经过各方充分授权的信息和数据，并且相关数据的收集、使用和处理需要遵守相关国家和地区的相关法律法规和标准，并提供有相应的操作入口，供用户选择授权或者拒绝。
本领域技术人员可以理解，附图只是示例实施例的示意图，附图中的模块或流程并不一定是实施本申请所必须的，因此不能用于限制本申请的保护范围。
UVM（Universal Verification Methodology：通用验证方法学）是当前芯片验证中最流行的验证方法学。UVM是一种使用System Verilog进行功能验证的方法，并提供了使用System Verilog代码实现的支持库。UVM指导验证工程从DUT（design under test：待测设计）的功能规范（Specification）出发，制定验证计划，分解测试点，创建测试用例，定义验收（sign-off）方式和标准，实现流程自动化和报告自动化等。在UVM的框架里面，各类环境组件相互独立、各司其职。
在芯片验证仿真中，由于验证环境的复杂性，验证工程师难以用其中一个组件的工作状态去判断整个验证环境的仿真是否完成。例如，在序列发生器（sequencer）将所有激励数据发送完成而停止工作后，后续的驱动器（driver）、监控器（monitor）等组件仍需要时间去处理数据。后续任何一个组件停止工作的同时，前序组件也有可能仍在处理数据。于是如何判断结束仿真的时机成为验证工作中所面临的一个难题。
在当前广泛使用的验证方法中，通常用投票判断机制与设置的延时结合，并在此基础上加入了超时机制。当仿真长时间未完成（即超时）时，环境也会将结束仿真进程。超时机制主要用于防止环境的运行陷入死循环或无限等待中，永远无法结束直到导致磁盘空间爆满、服务器崩溃。然而，这种仿真结束机制虽然能满足大多数场景下的仿真结束需要，但也存在一定的局限性。
例如，当仿真超时阈值过小时，可能会导致环境中有组件仍在工作时仿真提前结束，所以一般要确保超时阈值大于整个测例的仿真时间。
另外，在验证工作中，不同的测例仿真时间差别可能很大。若要保证仿真不会提前结束，超时（timeout）要设置的比所有测例时间长。例如，A测例中待测芯片需要处理50条输入数据，而B测例中待测芯片只需处理1条输入数据。那么一套验证环境如果要承担仿真A测例和B测例的功能，其环境的超时阈值就要以A测例为参考，至少需要大于常规情况下50条输入数据的处理时间。
这样，如果仅使用这种机制去进行不同测例的仿真，可能会出现一些测例在很短的仿真时间内就陷入死循环或无限等待，却仍然要等待很长时间才会结束的情况。例如，上述举例中的B测例，如果出现待测芯片在处理唯一的1条输入数据过程中卡死的情况，由于超时阈值的设置是以A测例为参考，需要等待50倍的时长，才会触发超时机制停止仿真。这种情况的发生会造成仿真时间和存储空间的严重浪费，在多测例同时运行的情况下更甚。
为此，本申请提出一种判断仿真结束的方法，结合了投票机制、超时机制和事件监控机制，能够解决仿真提前结束、仿真陷入死循环或无限等待时仿真不会自动结束以及仿真超时阈值设置不灵活的问题。通过加入预定事件机制，来达到降低仿真时间及存储空间浪费的目的，灵活性高，可以减小超时阈值的设置值，可大幅缩短了仿真时间短的测例在出错后到仿真停止所需要等待的时间。
下面结合附图对本申请的示例实施例进行说明。
图1示出根据示例实施例的仿真结束判断的方法流程图。
图1所示的方法可应用于芯片验证仿真平台，所述芯片验证仿真平台包括验证环境中的组件和待测芯片的寄存器传输级（RTL）代码。
参见图1，在S101，仿真开始后，各所述组件开始并行工作。
根据一些实施例，芯片验证仿真平台通常可包括验证环境组件和待测芯片的RTL代码。常见的验证环境组件主要可包括序列发生器（sequencer）、驱动器（driver）、监控器（monitor）、参考模型（reference model：RM）和计分器（scoreboard）等。其中，sequencer产生需要发送给待测芯片的激励事务（transaction），并将其发送给driver；driver将sequencer产生的激励发送给待测芯片；monitor采集待测芯片输入接口处收到的激励数据transaction并将其发送至RM，以及采集待测芯片输出接口处发送的输出数据transaction并将其发送至scoreboard；RM从monitor接收在待测芯片输入接口处采集的激励数据transaction，并对激励数据进行符合芯片预期功能的处理，将处理后的预期输出transaction发送至scoreboard；scoreboard将来自monitor的芯片的实际输出和来自RM的预期输出进行比较，以判断芯片的输出数据是否正确。
由于验证环境的复杂性，验证工程师难以用其中一个组件的工作状态去判断整个验证环境的仿真是否完成。
根据示例实施例，开始各组件并行工作的同时，仿真平台执行用于判断仿真结束的第一流程、第二流程和第三流程。
根据一些实施例，各个组件工作于并行线程中，第一流程、第二流程和第三流程工作于并行线程中。
在S103，执行第一流程判断仿真是否结束，判断结束即整体仿真结束。
根据一些实施例，所述第一流程基于第一机制，例如超时机制，在第一流程开始前预设仿真超时阈值，当第一流程的仿真计时超出所述仿真超时阈值时，确定仿真报错并结束仿真。
根据一些实施例，所述仿真超时阈值与第三流程的预定事件的发生频率负相关。当预定事件的频率较高时，超时阈值可以较小。
根据一些实施例，超时机制主要用于防止环境的运行陷入死循环或无限等待中，永远无法结束直到致使磁盘空间爆满、服务器崩溃的情况。如果仿真超时阈值过小时，可能会导致环境中有组件仍在工作时仿真提前结束，所以一般要确保超时阈值大于整个测例的仿真时间。
在S105，执行第二流程判断仿真是否结束，判断结束即整体仿真结束。
根据一些实施例，所述第二流程基于第二机制，第二机制为投票判断机制。
根据一些实施例，各组件在工作前后基于投票机制设置工作完成状态，例如，各所述组件在开始工作前置起反对票，各所述组件在停止工作后放下反对票。第二流程查询统计各所述组件的工作完成状态，当所有组件处于停止工作状态时，确定仿真结束。
在S107，执行第三流程进行预定事件监控。
监控的预定事件通常是验证环境的常规运行中会发生的事件，以此标志着环境中仍有组件尚处于正常运转之中。预定事件的选择可以有很多，包括但不限于本申请中所列举的。例如，常见的预定事件有：接口（interface）上数据的有效标识位为高、monitor采集到transaction、scoreboard收到transaction。由于这些例举的事件有概率不满足上述的事件选择标准，故应视具体情况而决定。在特殊情况下，如环境模拟下游长反压时，scoreboard也有可能长时间接收不到transaction。因此，在选择预定事件时，也可以不止选择一个事件，而是辅以额外的预定事件进行配合（每一个预定事件是独立进程），或相应地补充额外机制（例如加入延时）或进行延时累积补偿。
根据一些实施例，选择在相同环境所仿真的不同测例之间发生频率相差不大（例如，相差小于设定阈值）的事件作为预定事件。否则，假设A测例中预定事件发生的频率高，而B测例中预定事件发生的频率很低，那么超时阈值需要以B测例的预定事件频率为参考，在A测例中没有等到期待的预定事件后，仿真仍需要进行很长时间才能被判定为超时。
根据另一些实施例，选择环境陷入死循环或者无限等待的情形下发生频率低于预定发生频率阈值的事件作为所述预定事件。在环境陷入死循环或者无限等待时，如果预定事件发生的频率高，则会出现仿真需要被判定为超时而结束时，因为预定事件的频繁发生使计时不断重置，而导致仿真迟迟不能结束。这种情况下，虽然事件监控机制仍在工作，但超时机制却失效了。
根据一些实施例，预定事件可为两个或两个以上的预定事件进行组合。根据一些实施例，各个预定事件彼此独立。根据一些实施例，多个事件组合时，任意一个事件发生时均重置第一流程的计时。根据一些实施例，所述预定事件包括第一预定事件，在监控所述第一预定事件发生时进行延时等待，例如延迟预定时间。根据一些实施例，在预定事件频繁发生时，在累计计时满足累计延时条件后进行第一流程的重置。
在S109，判断预定事件是否发生。
根据一些实施例，若预定事件发生，则重置第一流程，从而把对整个仿真的超时监控转变为对等待预定事件的超时监控。否则，继续进行事件监控。
根据一些实施例，第三流程监控到所述预定事件发生后，重置所述第一流程的计时。可以看出，本发明方法中的第一流程基于的超时机制与普遍运用的超时机制存在实质意义上的不同。普遍运用的超时是相对于整个测例的运行时间而言的，而本发明方法的超时是相对于第三流程的预定事件而言的。
第一流程的仿真超时阈值设置与第三流程监控的预定事件发生的频率相关。当预定事件的频率较高时，仿真超时阈值可以较小。例如，可以把仿真超时阈值设置为从driver发送一笔transaction到scoreboard完成该笔transaction相关结果的时间，从而本方案具有一定的场景通用性。
在S111，仿真结束。
根据一些实施例，第一流程判断仿真结束即整体仿真结束，第二流程判断仿真结束即整体仿真结束。
根据一些实施例，通过三个流程配合，可以大幅减小超时阈值的设置值，使其不必符合等待仿真时间长的测例的标准，大幅缩短了仿真时间短的测例在出错后到仿真停止所需要等待的时间。
根据一些实施例，本发明方法的灵活性高，可以被应用于各种验证场景中。预定事件的选择和超时阈值的设置较为灵活，可以在各种验证场景下被验证人员进行应用。
根据一些实施例，通过本发明的技术方案，可以在单测例仿真时能够更快得到所需的仿真相关信息。在多测例同时仿真、回归仿真时可大幅减少总仿真运行时间，提高工程效率，减少了测例陷入死循环或无限等待时无用的波形输出，节省了服务器的储存空间。
图2示出根据示例实施例的第二流程统计各组件工作状态的方法流程图。
参见图2，在S201，查询统计各组件的工作状态。
根据一些实施例，基于投票判断机制（objection），环境中的各组件可以在开始工作前调用raise_objection()（置起反对票），停止工作后调用drop_objection()（放下反对票）。
在S203，判断是否所有组件处于停止工作状态。
根据一些实施例，当环境中的各组件没有objection（反对票）处于置起状态时，即说明所有组件都处于停止工作状态。
由于环境内各组件在不同并行线程下工作，而并行线程的执行顺序是不确定的，可能导致竞争冒险现象的出现。例如，sequencer将激励发送完后drop_objection()，在driver即将raise_objection()之前，验证环境中没有objection处于置起状态，若以此作为仿真的结束条件，必然会导致仿真的提前结束。因此，在应用中，投票判断机制常常与set_drain_time()方法设置的延时结合。当所有组件的objection放下后，验证环境延迟一段时间后再结束仿真。如果延迟期间又有新的objection被置起，则仿真继续。在本文中，所有组件处于停止工作状态均指代加入了延时的投票判断机制角度的仿真完成。
在S205，确定仿真结束。
根据示例实施例，在所有组件都处于停止工作状态时，即可确定仿真结束。
图3示出根据示例实施例的第三流程的事件监控过程的方法流程图。
图3所示方法基于前述延时累积补偿，在预定事件频繁发生时，在累计计时满足累计延时条件后进行第一流程的重置。
参见图3，在S301，初始化第一延时。
根据一些实施例，在仿真开始前设置第三流程中的第一延时，例如第一延时Td=0。
在S303，第三流程进行事件监控。
根据设定的预定事件，第三流程监控相应预定事件的发生。
在S305，判断第一预定事件是否发生。如果
根据一些实施例，第一预定事件可能是高于预定发生频率阈值的事件。如果第一事件未发生，则继续监控该第一事件是否发生。如果第一事件发生，则执行S307。
在S307，自增设置第一延时。
例如，根据一些实施例，第一延时Td+=t0，即对第一延时进行自增累加。
设置第一延时后，开始计时，同时继续监控该第一事件是否发生。
在S309，持续进行计时。
根据一些实施例，即使预定事件再次发生，仍然持续进行累计计时。
在S311，判断累计计时时长是否大于累计延时时长。
根据一些实施例，第一事件发生后产生累计计时，当累计计时的时长未超过累计的第一延时时长时，继续持续计时。若累计计时的时长超过累计的第一延时时长，执行S313。
在S313，重置第一流程。
根据一些实施例，第一事件发生后产生累计计时，当累计计时的时长超过累计的第一延时时长时，重置第一流程，使得第一流程重新开始计时。另外，第一延时也可重置为初始化值。
根据该实施例，通过采用延迟累积补偿机制，在某种意外情况导致预定事件频繁发生时（虽然正常情况下，根据预定事件的选择条件，这种情况不会发生），在累计计时满足累计延时条件后进行第一流程的重置，从而可以避免由于第一流程被频繁重置而导致超时机制失效。
图4示出根据示例实施例的仿真结束判断的流程示意图。
参见图4，仿真开始后，验证环境中各组件在各自的并行线程中开始工作，并启动仿真结束判断机制，进入仿真结束判断流程。
根据一些实施例，第一流程开始工作并计算等待预定事件发生时间，判断等待时间是否超出阈值。若判断仿真超时，此时环境大概率陷入死循环或无限等待，在超时机制的作用下，仿真以报错结束；未超时则继续等待。
根据一些实施例，第二流程开始工作并等待环境中所有组件完成工作，判断各组件工作完成则结束仿真，未工作完成则继续判断。
根据一些实施例，第三流程开始工作并等待预定事件发生，判断有预定事件发生，则重置第一流程的计时；未发生预定事件则继续等待预定事件的发生。
系统结束仿真，验证人员可获得验证环境提供的仿真信息。
根据一些实施例，本发明方法中的第一流程基于的超时机制与普遍运用的超时机制存在意义上的不同。普遍运用的超时是相对于整个测例的运行时间而言的，而本发明方法的超时是相对于第三流程的预定事件而言的。
根据一些实施例，基于现有的较健全的仿真结束机制进行改进，保留了现有机制的优点，也更能与之兼容。投票判断机制的优点在于不仅仅通过单一组件来判断仿真是否仍未结束，而是结合所有组件的工作状态进行全局判断。超时机制解决了测例陷入死循环或无限等待时仿真不会自动结束的问题。本发明在投票判断机制和超时机制的基础上加入了预定事件机制，实质上改变了超时机制的意义，能保证现有机制的优点不被丢失，同时在现有机制被广泛使用的前提下，采用本机制的兼容性好，成本低。
图5示出根据示例实施例的仿真结束判断的流程示意图。
参见图5，该实施例与图4所示实施例基本相同，故相同部分不再赘述。该实施例与图4所示实施例的区别仅在于在第三流程基于事件监控机制判断发生预定事件后，可如第二流程检查各组件是否工作完成，工作完成则仿真结束，若未完成则重置第一流程重新开始判断。该实施例可减少一个循环等待时间，加快仿真结束判断。
图6示出根据示例性实施例的计算设备的框图。
如图6所示，计算设备30包括处理器12和存储器14。计算设备30还可以包括总线22、网络接口16以及I/O接口18。处理器12、存储器14、网络接口16以及I/O接口18可以通过总线22相互通信。
处理器12可以包括一个或多个通用CPU(Central Processing Unit，处理器)、微处理器、或专用集成电路等，用于执行相关程序指令。根据一些实施例，计算设备30还可包括为处理器12进行加速的高性能显示适配器（GPU）20。
存储器14可以包括易失性存储器形式的机器系统可读介质，例如随机存取存储器（RAM）、只读存储器（ROM）和/或高速缓存存储器。存储器14用于存储包含指令的一个或多个程序以及数据。处理器12可读取存储在存储器14中的指令以执行上述根据本申请实施例的方法。
计算设备30也可以通过网络接口16与一个或者多个网络通信。该网络接口16可以是无线网络接口。
总线22可以为包括地址总线、数据总线、控制总线等。总线22提供了各组件之间交换信息的通路。
需要说明的是，在具体实施过程中，计算设备30还可以包括实现正常运行所必需的其他组件。此外，本领域的技术人员可以理解的是，上述设备中也可以仅包含实现本说明书实施例方案所必需的组件，而不必包含图中所示的全部组件。
本申请还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述方法的步骤。计算机可读存储介质可以包括但不限于任何类型的盘，包括软盘、光盘、DVD、CD-ROM、微型驱动器以及磁光盘、ROM、RAM、EPROM、EEPROM、DRAM、VRAM、闪速存储器设备、磁卡或光卡、纳米系统（包括分子存储器IC）、网络存储设备、云存储设备，或适合于存储指令和/或数据的任何类型的媒介或设备。
本申请实施例还提供一种计算机程序产品，该计算机程序产品包括存储计算机程序的非瞬时性计算机可读存储介质，该计算机程序可操作来使计算机执行如上述方法实施例中记载的任何一种方法的部分或全部步骤。
本领域的技术人员可以清楚地了解到本申请的技术方案可借助软件和/或硬件来实现。本说明书中的“单元”和“模块”是指能够独立完成或与其他部件配合完成特定功能的软件和/或硬件，其中硬件例如可以是现场可编程门阵列、集成电路等。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些服务接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备（可为个人计算机、服务器或者网络设备等）执行本申请各个实施例方法的全部或部分步骤。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上具体地展示和描述了本申请的示例性实施例。应可理解的是，本申请不限于这里描述的详细结构、设置方式或实现方法；相反，本申请意图涵盖包含在所附条款的精神和范围内的各种修改和等效设置。
Claims (9)
1.一种判断仿真结束的方法，应用于芯片验证仿真平台，所述芯片验证仿真平台包括验证环境中的组件，其特征在于，所述方法包括：
仿真开始后，各所述组件开始并行工作，同时，并行执行用于判断仿真结束的第一流程、第二流程和第三流程；
其中，
所述第一流程基于第一机制判断是否仿真结束，判断结束即整体仿真结束，所述第一机制为超时机制；
所述第二流程基于第二机制判断是否仿真结束，判断结束即整体仿真结束；
所述第三流程进行事件监控，如果有预定事件发生，则重置所述第一流程的计时，从而把对整个仿真的超时监控转变为对等待预定事件的超时监控，
其中，所述预定事件包括第一预定事件；
所述第三流程进行事件监控，还包括：
在所述第一预定事件发生后，设置第一延时并开始持续计时；
如果在所述第一延时期间所述第一预定事件再次发生，则再次自增设置第一延时；
如果计时时长大于累积第一延时时长，则重置所述第一流程。
2.根据权利要求1所述的方法，其特征在于，
所述第一流程预设仿真超时阈值，当所述第一流程的仿真计时超出所述仿真超时阈值时，确定仿真报错从而结束仿真。
3.根据权利要求1所述的方法，其特征在于，
各所述组件设置工作完成状态；
所述第二流程基于投票判断机制，其中所述第二流程查询统计各所述组件的工作完成状态，当所有组件处于停止工作状态时，确定仿真结束。
4.根据权利要求3所述的方法，其特征在于，各所述组件设置工作完成状态，包括：
各所述组件在开始工作前置起反对票；
各所述组件在停止工作后放下反对票。
5.根据权利要求1所述的方法，其特征在于，所述预定事件为至少两个事件的组合，所述第三流程监控到所述组合中任意一个事件发生时均重置所述第一流程的计时。
6.根据权利要求5所述的方法，其特征在于，所述至少两个事件彼此独立。
7.根据权利要求2所述的方法，其特征在于，所述仿真超时阈值与所述预定事件的发生频率负相关。
8.根据权利要求1所述的方法，其特征在于，所述预定事件按照如下条件选择：
选择在相同环境所仿真的不同测例之间发生频率相差小于设定阈值的事件作为预定事件；且/或
选择环境陷入死循环或者无限等待的情形下发生频率低于预定发生频率阈值的事件作为所述预定事件。
9.一种计算设备，其特征在于，包括：
处理器；以及
存储器，存储有计算机程序，当所述计算机程序被所述处理器执行时，使得所述处理器执行如权利要求1-8中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311149094.4A CN116882334B (zh) | 2023-09-07 | 2023-09-07 | 判断仿真结束的方法及计算设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311149094.4A CN116882334B (zh) | 2023-09-07 | 2023-09-07 | 判断仿真结束的方法及计算设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116882334A CN116882334A (zh) | 2023-10-13 |
| CN116882334B true CN116882334B (zh) | 2023-12-15 |
Family
ID=88264816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311149094.4A Active CN116882334B (zh) | 2023-09-07 | 2023-09-07 | 判断仿真结束的方法及计算设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116882334B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103268251A (zh) * | 2013-05-02 | 2013-08-28 | 中国人民解放军国防科学技术大学 | 一种基于时戳截流的并行离散事件仿真时间同步方法 |
| CN106202638A (zh) * | 2016-06-29 | 2016-12-07 | 醴陵恒茂电子科技有限公司 | 芯片验证平台仿真结束控制方法与系统 |
| CN114296900A (zh) * | 2021-12-29 | 2022-04-08 | 苏州盛科通信股份有限公司 | 一种基于uvm的多进程之间的进程控制方法及装置 |
| CN114444421A (zh) * | 2022-01-25 | 2022-05-06 | 杭州云合智网技术有限公司 | 基于uvm验证平台的仿真结束机制 |
| CN115658446A (zh) * | 2022-09-09 | 2023-01-31 | 山东云海国创云计算装备产业创新中心有限公司 | 一种wdt仿真验证方法、装置、设备及介质 |
| CN116149891A (zh) * | 2022-12-12 | 2023-05-23 | 中科芯集成电路有限公司 | 一种基于uvm事件机制的自适应仿真结束方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7472054B2 (en) * | 2002-06-03 | 2008-12-30 | Broadcom Corporation | Method and system for deterministic control of an emulation |
-
2023
- 2023-09-07 CN CN202311149094.4A patent/CN116882334B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103268251A (zh) * | 2013-05-02 | 2013-08-28 | 中国人民解放军国防科学技术大学 | 一种基于时戳截流的并行离散事件仿真时间同步方法 |
| CN106202638A (zh) * | 2016-06-29 | 2016-12-07 | 醴陵恒茂电子科技有限公司 | 芯片验证平台仿真结束控制方法与系统 |
| CN114296900A (zh) * | 2021-12-29 | 2022-04-08 | 苏州盛科通信股份有限公司 | 一种基于uvm的多进程之间的进程控制方法及装置 |
| CN114444421A (zh) * | 2022-01-25 | 2022-05-06 | 杭州云合智网技术有限公司 | 基于uvm验证平台的仿真结束机制 |
| CN115658446A (zh) * | 2022-09-09 | 2023-01-31 | 山东云海国创云计算装备产业创新中心有限公司 | 一种wdt仿真验证方法、装置、设备及介质 |
| CN116149891A (zh) * | 2022-12-12 | 2023-05-23 | 中科芯集成电路有限公司 | 一种基于uvm事件机制的自适应仿真结束方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116882334A (zh) | 2023-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7493477B2 (en) | Method and apparatus for disabling a processor core based on a number of executions of an application exceeding a threshold | |
| US20110078350A1 (en) | Method for generating multiple serial bus chip selects using single chip select signal and modulation of clock signal frequency | |
| CN101126995A (zh) | 处理严重硬件错误的方法及设备 | |
| CN111752850B (zh) | 区块链系统的测试方法及相关设备 | |
| US20170161402A1 (en) | Systems and methods for dynamic regression test generation using coverage-based clustering | |
| EP2565790A1 (en) | Method and system for injecting simulated errors | |
| US20230115629A1 (en) | SYSTEM AND METHOD FOR VALIDATING A POWER CYCLE FOR AN EMULATED PCIe BASED STORAGE DEVICE | |
| CN109324959B (zh) | 一种自动转移数据的方法、服务器及计算机可读存储介质 | |
| CN111367621A (zh) | 智能合约定时处理方法、区块链节点及存储介质 | |
| CN112286750A (zh) | 一种gpio验证方法、装置、电子设备和介质 | |
| US20080126063A1 (en) | Simulation System with Guided Backtracking | |
| CN117076330B (zh) | 一种访存验证方法、系统、电子设备及可读存储介质 | |
| CN116882334B (zh) | 判断仿真结束的方法及计算设备 | |
| Chen | Concurrent detection of control flow errors by hybrid signature monitoring | |
| CN116361048A (zh) | 一种磁盘管理方法、装置、设备及机器可读存储介质 | |
| CN114003416B (zh) | 内存错误动态处理方法、系统、终端及存储介质 | |
| CN113312246B (zh) | 验证环境的控制方法、装置、平台、设备和存储介质 | |
| CN116401086A (zh) | 内存漏斗错误上报机制的测试方法、装置、设备及介质 | |
| CN112463504B (zh) | 一种双控存储产品测试方法、系统、终端及存储介质 | |
| CN113973068A (zh) | 混沌测试方法、装置、混沌测试平台及存储介质 | |
| CN114138600A (zh) | 一种固件关键信息的存储方法、装置、设备及存储介质 | |
| CN105718375A (zh) | 嵌入式系统的可恢复性度量方法 | |
| Lin et al. | Transaction level error susceptibility model for bus based SoC architectures | |
| CN116594862B (zh) | Dbms的测试方法、装置、电子设备及可读存储介质 | |
| Zhou et al. | A workload model based approach to evaluate the robustness of real-time operating system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |