CN114283869A - 提高晶圆利用率的芯片固化方法、装置、设备及存储介质 - Google Patents
提高晶圆利用率的芯片固化方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN114283869A CN114283869A CN202111628636.7A CN202111628636A CN114283869A CN 114283869 A CN114283869 A CN 114283869A CN 202111628636 A CN202111628636 A CN 202111628636A CN 114283869 A CN114283869 A CN 114283869A
- Authority
- CN
- China
- Prior art keywords
- result information
- bare chip
- storage areas
- die
- curing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 title claims abstract description 163
- 238000001723 curing Methods 0.000 title claims abstract description 71
- 238000012360 testing method Methods 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000004590 computer program Methods 0.000 claims description 8
- 238000007711 solidification Methods 0.000 claims description 6
- 230000008023 solidification Effects 0.000 claims description 6
- 238000005192 partition Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 11
- 230000002950 deficient Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- ALSTYHKOOCGGFT-KTKRTIGZSA-N (9Z)-octadecen-1-ol Chemical compound CCCCCCCC\C=C/CCCCCCCCO ALSTYHKOOCGGFT-KTKRTIGZSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及芯片技术领域，具体公开了一种提高晶圆利用率的芯片固化方法、装置、设备及存储介质，其中，方法包括以下步骤：将完成冗余替换后的所述裸片等分为多个存储区域；对所述裸片进行内建自测试以获取各个所述存储区域的结果信息，所述结果信息用于标记对应的所述存储区域是否可用；根据所述结果信息对所述裸片中可用的所述存储区域进行固化。该方法将裸片区分为多个存储区域，并获取所有存储区域的结果信息，再根据所有结果信息对裸片中可用的存储区域进行固化，使得该裸片的容量规格为根据相应固化的存储区域进行确定，从而使得该裸片即使存在一定数量不可用的存储区域仍能下调容量规格进行使用，以提高晶圆的利用率。
Description
技术领域
本申请涉及芯片技术领域，具体而言，涉及一种提高晶圆利用率的芯片固化方法、装置、设备及存储介质。
背景技术
晶圆的制造过程中，由于工艺等因素而不可避免的会引入各种制造缺陷，使得晶圆（wafer）上的裸片并不是百分之百的可用，而是存在一定残次品。
传统的晶圆测试中，若裸片冗余替换后还是存在错误，则会判定这个裸片是残次品，即使裸片中仅存在小量的错误，也会作为残次品被废弃，制约了晶圆的利用率。
针对上述问题，目前尚未有有效的技术解决方案。
发明内容
本申请的目的在于提供一种提高晶圆利用率的芯片固化方法、装置、设备及存储介质，使得裸片即使存在一定数量不可用的存储区域仍能下调容量规格进行使用，以提高晶圆的利用率。
第一方面，本申请提供了一种提高晶圆利用率的芯片固化方法，用于固化裸片，所述方法包括以下步骤：
将完成冗余替换后的所述裸片等分为多个存储区域；
对所述裸片进行内建自测试以获取各个所述存储区域的结果信息，所述结果信息用于标记对应的所述存储区域是否可用；
根据所述结果信息对所述裸片中可用的所述存储区域进行固化。
本申请的一种提高晶圆利用率的芯片固化方法，将裸片区分为多个存储区域，并获取所有存储区域的结果信息，再根据所有结果信息对裸片中可用的存储区域进行固化，使得该裸片的容量规格为根据相应固化的存储区域进行确定，从而使得该裸片即使存在一定数量不可用的存储区域仍能下调容量规格进行使用，以提高晶圆的利用率。
所述的一种提高晶圆利用率的芯片固化方法，其中，所述将完成冗余替换后的所述裸片等分为多个存储区域的步骤包括：
将完成冗余替换后的所述裸片等分为两个存储区域。
在该示例的提高晶圆利用率的芯片固化方法中，将裸片等分为两个存储区域能匹配芯片的存储容量规格，并能简化固化逻辑。
所述的一种提高晶圆利用率的芯片固化方法，其中，所述将完成冗余替换后的所述裸片等分为多个存储区域的步骤包括：
根据地址连续性将完成冗余替换后的所述裸片等分为多个存储区域。
所述的一种提高晶圆利用率的芯片固化方法，其中，所述对所述裸片进行内建自测试以获取各个所述存储区域的结果信息的步骤包括：
根据地址连续性依次地对所述多个存储区域进行内建自测试以依次获取各个所述存储区域的所述结果信息。
该示例的提高晶圆利用率的芯片固化方法为依次且独立地对存储区域进行测试，即多个存储区域的结果信息相互独立且互不影响，每个结果信息只反映对应存储区域的测试结果。
所述的一种提高晶圆利用率的芯片固化方法，其中，所述根据所述结果信息对所述裸片中可用的所述存储区域进行固化的步骤包括：
根据所有所述结果信息生成容量约束信息；
将所述容量约束信息写入所述裸片的配置位中固化可用的所述存储区域，以实现所述裸片的容量固化。
该示例的提高晶圆利用率的芯片固化方法将容量约束信息作为非易失性数据写入裸片的配置位中作为裸片的配置信息，使得最终基于该裸片制成的芯片能通过读取配置位中的非易失性的容量约束信息以确定该芯片的容量规格以及获取该芯片中能进行擦写读操作的存储单元。
所述的一种提高晶圆利用率的芯片固化方法，其中，所述根据所有所述结果信息生成容量约束信息的步骤包括：
将所有所述结果信息写入所述裸片相应的配置位中，以使所述裸片相应的所述配置位生成非易失性结果信息；
获取所有所述非易失性结果信息，并根据所有所述非易失性结果信息生成容量约束信息。
所述的一种提高晶圆利用率的芯片固化方法，其中，所述容量约束信息为标志位数据，其位数与所述存储区域数量相等。
在该示例的提高晶圆利用率的芯片固化方法中，容量约束信息内每一个标志位的数据能表征对应存储区域是否可用。
第二方面，本申请还提供了一种提高晶圆利用率的芯片固化装置，用于固化裸片，所述装置包括：
分区模块，用于将完成冗余替换后的所述裸片等分为多个存储区域；
测试模块，用于对所述裸片进行内建自测试以获取各个所述存储区域的结果信息，所述结果信息用于标记对应的所述存储区域是否可用；
固化模块，用于根据所述结果信息对所述裸片中可用的所述存储区域进行固化。
本申请的一种提高晶圆利用率的芯片固化装置，利用分区模块将裸片区分为多个存储区域，并通过测试模块获取所有存储区域的结果信息，再采用固化模块根据所有结果信息对裸片中可用的存储区域进行固化，使得该裸片的容量规格为根据相应固化的存储区域进行确定，从而使得该裸片即使存在一定数量不可用的存储区域仍能下调容量规格进行使用，以提高晶圆的利用率。
第三方面，本申请还提供了一种电子设备，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如上述第一方面提供的所述方法中的步骤。
第四方面，本申请还提供了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时运行如上述第一方面提供的所述方法中的步骤。
由上可知，本申请公开了一种提高晶圆利用率的芯片固化方法、装置、设备及存储介质，其中，提高晶圆利用率的芯片固化方法将裸片区分为多个存储区域，并获取所有存储区域的结果信息，再根据所有结果信息对裸片中可用的存储区域进行固化，使得该裸片的容量规格为根据相应固化的存储区域进行确定，从而使得该裸片即使存在一定数量不可用的存储区域仍能下调容量规格进行使用，以提高晶圆的利用率。
附图说明
图1为本申请实施例提供的提高晶圆利用率的芯片固化方法的流程图。
图2为本申请实施例提供的提高晶圆利用率的芯片固化装置的结构示意图。
图3为本申请实施例提供的电子设备的结构示意图。
附图标记：201、分区模块；202、测试模块；203、固化模块；3、电子设备；301、处理器；302、存储器；303、通信总线。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
一个晶圆（wafer）一般包含多个规则排列的裸片（裸DIE）。
裸片是在foundry（加工厂）生产出来的芯片，即是晶圆经过切割测试后没有经过封装的芯片，这种裸片上只有用于封装的压焊点（pad），不能直接应用于实际电路当中。裸片极易受外部环境的温度、杂质和物理作用力的影响而遭到破坏，所以裸片必须封入一个密闭空间内，引出相应的引脚，才能作为一个基本的元器件使用。
晶圆测试（Chip Probing，CP）就是在wafer尚未划片封装之前，利用此时所有裸片的管脚结合精细的测试探针连接到测试机台上进行测试，而CP的目的就是在wafer生产完成后到封装之前筛选出来可用的裸片，提升芯片的良率，减少后续封装和测试的成本。
由于工艺等因素而不可避免的会引入各种制造缺陷，使得部分裸片中会存在一定数量的坏存储单元（主要表现为读取错误）；在晶圆生产过程中，一般利用备用的存储单元对这些坏存储单元进行冗余替换，以挽救这些裸片，使其存储容量能达到预期容量，冗余替换后存储容量仍未达到预期容量（备用存储单元数量不足以完全替换坏存储单元）的裸片被视为残次品。
第一方面，请参照图1，图1是本申请一些实施例中的一种提高晶圆利用率的芯片固化方法，用于固化裸片，方法包括以下步骤：
S1、将完成冗余替换后的裸片等分为多个存储区域；
具体地，由前述内容可知，冗余替换为利用备用的存储单元替换掉裸片中的坏存储单元，冗余替换这一操作仅用于存储单元替换，不包含替换后的结果检测，即冗余替换后的裸片是否还存在坏存储单元的结果为未知的，因此后续需要对冗余替换后的裸片进行可用情况的测试。
更具体地，该步骤将裸片等分为多个存储区域，即每个存储区域的存储单元数量一致，能作为裸片固化处理的操作单位。
S2、对裸片进行内建自测试以获取各个存储区域的结果信息，结果信息用于标记对应的存储区域是否可用；
具体地，传统的内建自测试（built-in self-test，BIST）通过测试整个冗余替换后的裸片中是否还存在坏存储单元获取测试结果以判断该裸片是否为缺陷品，在本申请实施例中，将内建自测试改进为对裸片中多个存储区域进行测试并获取对应的结果信息，如一个裸片等分为两个存储区域时，对该裸片进行内建自测试会产生两个结果信息，分别用于标记两个存储区域是否可用。
更具体地，本申请实施例中，内建自测试可以直接产生结果信息，即内建自测试为对裸片中的存储区域进行专项检测以获取对应的结果信息；内建自测试还可以间接产生结果信息，即内建自测试依然是对整个裸片进行测试获取关于整个裸片的测试结果，然后本申请实施例的方法再对测试结果进行分析以获取对应于多个存储区域的结果信息。
更具体地，内建自测试通过写入和读取的操作以判断对应的存储单元是否可用（是否产生读取错误），从而获取关于对应存储区域是否存在不可用的存储单元的结果信息。
S3、根据结果信息对裸片中可用的存储区域进行固化。
具体地，步骤S2获取的结果信息反映了整个裸片中哪些存储区域可用（存储单元均可正常使用的存储区域）和哪些存储区域不可用（仍存在坏存储单元的存储区域），步骤S3仅对这些可用的存储区域进行固化，使该裸片的容量规格由这些可用的存储区域来设定，使该裸片能适当下降容量规格进行使用，以挽救该裸片，提高晶圆利用率，如4Mb容量的裸片等分两个2Mb的存储区域，其中仅有一个存储区域可用时，对该可用的存储区域进行固化，从而将该裸片视为具有2Mb容量进行使用，以挽救该裸片，提高晶圆利用率；若该4M容量的裸片的存储区域均可用，则正常固化为4M容量进行使用；若该4M容量的裸片的存储区域均不可用，则视为缺陷品而舍弃。
更具体地，固化过程为将关于哪些存储区域可用的信息写入裸片的配置文件（配置信息位，cfg）中，以限定该裸片的操作区域，即使得以该裸片最终制成的芯片中，读写擦等操作限定在可用的存储区域中进行。
本申请实施例的一种提高晶圆利用率的芯片固化方法，将裸片区分为多个存储区域，并获取所有存储区域的结果信息，再根据所有结果信息对裸片中可用的存储区域进行固化，使得该裸片的容量规格为根据相应固化的存储区域进行确定，从而使得该裸片即使存在一定数量不可用的存储区域仍能下调容量规格进行使用，以提高晶圆的利用率。
在一些优选的实施方式中，步骤S1包括：
将完成冗余替换后的裸片等分为2-4个存储区域。
具体地，本申请实施例的方法旨在提高晶圆利用率，但需建立在尽可能不增加晶圆测试负荷的基础上进行，若裸片拆分的存储区域过多时，会产生过多的结果信息，并会增大固化过程的运算复杂度，因此本申请实施例将存储区域的拆分数量设置为2-4个。
在一些优选的实施方式中，步骤S1包括：
将完成冗余替换后的裸片等分为两个存储区域。
具体地，芯片的存储容量规格一般为2的n次方数，如2Mb、4Mb、8Mb和16Mb等，将裸片等分为两个存储区域能匹配芯片的存储容量规格，并能简化固化逻辑。
在一些优选的实施方式中，步骤S1包括：
根据地址连续性将完成冗余替换后的裸片等分为多个存储区域。
具体地，flash芯片的地址一般为连续的，为确保裸片固化后能作为正常的flash芯片使用，裸片为根据地址连续性进行等分。
更具体地，该地址连续性指的是裸片中存储单元的位置分布特点，而不限于表示该存储单元的具体地址，该步骤S1目的是将裸片中拆分为多个连续分布的存储区域；为方便理解上述等分过程，可将裸片的存储单元地址进行假定，如一裸片根据存储单元的阵列位置，定义其包含地址0000-1111的存储单元，本申请实施例的方法对该裸片进行两等分时，其中一个存储区域包含地址0000-0111的存储单元，另一个存储区域包含地址1000-1111的存储单元。
在实际操作中，执行步骤S3的前提为步骤S2获取的结果信息标记了存在可用的存储区域，即步骤S3包括：当存在可用的存储区域时，根据结果信息对裸片中可用的存储区域进行固化。因此，在一些优选的实施方式中，当步骤S2获取的结果信息标记所有存储区域均不可用时，本申请实施例的方法还包括以下步骤：
S4、当存储区域均不可用时，将每个存储区域等分为多个子存储区域，获取对应于子存储区域的子结果信息，子结果信息用于标记对应的子存储区域是否可用，根据子结果信息对裸片中可用的子存储区域进行固化。
具体地，本申请实施例的方法能根据上述步骤对存储区域均不可用的裸片进行进一步的拆分以再次调节该裸片的容量规格而挽救该裸片。
更具体，本申请实施例的方法还能根据步骤S4对裸片进行多次拆分，但裸片本身容量规格有限，对裸片进行多次拆分后每个拆分的区域的容量过小导致挽救该裸片的成本远大于该挽救后的裸片的价值，因此，在本申请实施例中，裸片优选为最多只能进行二次拆分。
在一些优选的实施方式中，步骤S2包括：
根据地址连续性依次地对多个存储区域进行内建自测试以依次获取各个存储区域的结果信息。
具体地，本申请实施例的方法为依次且独立地对存储区域进行测试，即多个存储区域的结果信息相互独立且互不影响，每个结果信息只反映对应存储区域的测试结果。
在一些优选的实施方式中，步骤S2包括：
根据地址连续性递增或递减地对多个存储区域进行内建自测试以依次获取各个存储区域的结果信息。
更具地，步骤S1中将裸片等分为多个存储区域时，对不同存储区域赋予不同的标记，如等分为两个存储区域时根据存储区域的位置特点分别定义为低位区域和高位区域（或按位置特点设定区域编号，如区域1和区域2）；相应地，根据地址连续性递增或递减地对多个存储区域进行内建自测试能依次地获取各个存储区域的结果信息，使得结果信息获取顺序与存储区域的标记排序对应，有利于数据信息的整合，也利于对裸片进行固化处理。
在一些优选的实施方式中，步骤S3包括：
S31、根据所有结果信息生成容量约束信息；
具体地，结果信息能反映对应的存储区域是否可用，能作为固化处理的指导参数，基于所有结果信息生成的容量约束信息则用于直接约束裸片的使用区域。
S32、将容量约束信息写入裸片的配置位中固化可用的存储区域，以实现裸片的容量固化。
具体地，容量约束信息为易失性数据，需写入裸片的配置位中变成非易失性数据，进而限定裸片中可正常使用的存储单元，这些可正常使用的存储单元对应于所有可用的存储区域。
更具体地，容量约束信息可以是具体的约束数据，用于约束裸片中可以进行正常使用的存储单元，容量约束信息还可以是一个标志位数据，用于标志裸片中可以正常使用的存储单元。
本申请实施例的方法将容量约束信息作为非易失性数据写入裸片的配置位中作为裸片的配置信息，使得最终基于该裸片制成的芯片能通过读取配置位中的非易失性的容量约束信息以确定该芯片的容量规格以及获取该芯片中能进行擦写读操作的存储单元。
在一些优选的实施方式中，根据所有结果信息生成容量约束信息的步骤包括：
S311、将所有结果信息写入裸片相应的配置位中，以使裸片相应的配置位生成非易失性结果信息；
具体地，CP测试中产生的数据信息均为易失性数据，即结果信息属于易失性数据，为了避免断电等原因导致数据丢失等问题以及便于后续对裸片进行检测修复，该步骤将易失性数据的结果信息写入裸片相应的配置位中，使得裸片自身携带关于存储区域是否可用的非易失性结果信息。
更具体地，裸片中的配置位内的数据为可更新数据，将结果信息和容量约束信息写入裸片配置位中能使得最终获取的芯片产品能根据配置位内数据查验、更新其可正常使用的存储单元。
S312、获取所有非易失性结果信息，并根据所有非易失性结果信息生成容量约束信息。
更具地，在别的实施例方式中，根据结果信息生成容量约束信息的步骤包括：根据步骤S2获取的结果信息直接生成容量约束信息；该步骤跳过了将结果信息写入裸片配置位的过程，直接根据易失性的结果信息生成容量信息，节省了结果信息的写入和非易失性结果信息的获取过程，能提高整个方法的固化效率；但相对地，裸片中没有存储非易失性结果信息，导致裸片在结束固化后不能根据非易失性结果信息对写入在配置位内的容量约束信息进行查验。
在一些优选的实施方式中，容量约束信息为标志位数据，其位数与存储区域数量相等。
具体地，存储区域的结果信息包括可用和不可用两种状态，因此，一个标志位数据中的0和1分别可以表征该存储区域的测试结果，即在申请实施例中，结果信息为一个0或1的标志位数据；结果信息对应n个存储区域便具有2n种组合方式，相应地，等分为n个存储区域的裸片具有2n-1种（去除了存储区域均不可用的结果）固化形式，因而将容量约束信息设置为位数与存储区域数量相等，使得容量约束信息具有2n组合形式，能对应于表征所有存储区域的结果信息，进而对裸片的容量进行约束，使得容量约束信息内每一个标志位的数据能表征对应存储区域是否可用，如将裸片等分为两个存储区域时，容量约束信息为一个两位的二进制数据，即最多包含了00、01、10和11共4种结果（其中一个结果作为裸片不可用的测试结果而舍弃），其对应位数上的数据1或0能约束对应的存储区域是否可用，利用该裸片制成的芯片使用时通过读取该配置位上的容量约束信息便确定可正常使用的存储单元。
第二方面，请参照图2，图2是本申请一些实施例中提供的一种提高晶圆利用率的芯片固化装置，用于固化裸片，装置包括：
分区模块201，用于将完成冗余替换后的裸片等分为多个存储区域；
测试模块202，用于对裸片进行内建自测试以获取各个存储区域的结果信息，结果信息用于标记对应的存储区域是否可用；
固化模块203，用于根据结果信息对裸片中可用的存储区域进行固化。
本申请实施例的一种提高晶圆利用率的芯片固化装置，利用分区模块201将裸片区分为多个存储区域，并通过测试模块202获取所有存储区域的结果信息，再采用固化模块203根据所有结果信息对裸片中可用的存储区域进行固化，使得该裸片的容量规格为根据相应固化的存储区域进行确定，从而使得该裸片即使存在一定数量不可用的存储区域仍能下调容量规格进行使用，以提高晶圆的利用率。
在实际操作中，固化模块203用于在存在可用的存储区域时，根据结果信息对裸片中可用的存储区域进行固化。因此，在一些优选的实施方式中，本申请实施例的装置还包括：
二次固化模块，用于在存储区域均不可用时，将每个存储区域等分为多个子存储区域，获取对应于子存储区域的子结果信息，并根据子结果信息对裸片中可用的子存储区域进行固化，子结果信息用于标记对应的子存储区域是否可用。
具体地，本申请实施例的装置能通过二次固化模块对存储区域均不可用的裸片进行进一步的拆分以再次调节该裸片的容量规格而挽救该裸片。
在一些优选的实施方式中，采用该提高晶圆利用率的芯片固化装置执行上述第一方面的提高晶圆利用率的芯片固化方法。
第三方面，请参照图3，图3为本申请实施例提供的一种电子设备的结构示意图，本申请提供一种电子设备3，包括：处理器301和存储器302，处理器301和存储器302通过通信总线303和/或其他形式的连接机构（未标出）互连并相互通讯，存储器302存储有处理器301可执行的计算机程序，当计算设备运行时，处理器301执行该计算机程序，以执行时执行上述实施例的任一可选的实现方式中的方法。
第四方面，本申请实施例提供一种存储介质，其上存储有计算机程序，该计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory, 简称SRAM），电可擦除可编程只读存储器（ElectricallyErasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
实施例1
在晶圆制备过程中，利用CP测试设备对裸片（未封装的芯片）进行好坏测试并固化处理，该裸片已完成冗余替换处理，其中，好坏测试过程包括：
A1、上电，发送指令进行好坏测试模式；
A2、发送读指令，对整片地址空间执行读操作；
A3、配置测试模式寄存器tm_novol_rd_sel，利用该寄存器tm_novol_rd_sel结合读操作结果获取多个结果信息，结果信息对应于事先根据地址空间执不同地址段进行等分的存储区域；
A4、利用测试模式寄存器tm_novol_rd_sel一键将所有结果信息写入裸片中，以实现将易失性的结果信息固化为非易失性结果信息，以标记相应的存储区域是否可用；
A5、掉电退出。
其中，固化处理过程包括：
B1、重新上电，发送指令进入固化处理模式；
B2、配置测试模式寄存器tm_only_pass_en和density（容量约束信息）；
B3、读取裸片的非易失性结果信息，利用配置测试模式寄存器tm_only_pass_en发送一键固化指令，在非易失性结果信息与density对应时，将density的值写入裸片中以固化裸片，不对应时返回B2；
B4掉电退出。
具体地，步骤B3返回步骤B2时按顺序配置其他组合形式的density和测试模式寄存器tm_only_pass_en直至步骤B3完成裸片固化或遍历所有可用的density。
综上，本申请实施例公开了一种提高晶圆利用率的芯片固化方法、装置、设备及存储介质，其中，提高晶圆利用率的芯片固化方法将裸片区分为多个存储区域，并获取所有存储区域的结果信息，再根据所有结果信息对裸片中可用的存储区域进行固化，使得该裸片的容量规格为根据相应固化的存储区域进行确定，从而使得该裸片即使存在一定数量不可用的存储区域仍能下调容量规格进行使用，以提高晶圆的利用率。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种提高晶圆利用率的芯片固化方法，用于固化裸片，其特征在于，所述方法包括以下步骤：
将完成冗余替换后的所述裸片等分为多个存储区域；
对所述裸片进行内建自测试以获取各个所述存储区域的结果信息，所述结果信息用于标记对应的所述存储区域是否可用；
根据所述结果信息对所述裸片中可用的所述存储区域进行固化。
2.根据权利要求1所述的一种提高晶圆利用率的芯片固化方法，其特征在于，所述将完成冗余替换后的所述裸片等分为多个存储区域的步骤包括：
将完成冗余替换后的所述裸片等分为两个存储区域。
3.根据权利要求1所述的一种提高晶圆利用率的芯片固化方法，其特征在于，所述将完成冗余替换后的所述裸片等分为多个存储区域的步骤包括：
根据地址连续性将完成冗余替换后的所述裸片等分为多个存储区域。
4.根据权利要求3所述的一种提高晶圆利用率的芯片固化方法，其特征在于，所述对所述裸片进行内建自测试以获取各个所述存储区域的结果信息的步骤包括：
根据地址连续性依次地对所述多个存储区域进行内建自测试以依次获取各个所述存储区域的所述结果信息。
5.根据权利要求1所述的一种提高晶圆利用率的芯片固化方法，其特征在于，所述根据所述结果信息对所述裸片中可用的所述存储区域进行固化的步骤包括：
根据所有所述结果信息生成容量约束信息；
将所述容量约束信息写入所述裸片的配置位中固化可用的所述存储区域，以实现所述裸片的容量固化。
6.根据权利要求5所述的一种提高晶圆利用率的芯片固化方法，其特征在于，所述根据所有所述结果信息生成容量约束信息的步骤包括：
将所有所述结果信息写入所述裸片相应的配置位中，以使所述裸片相应的所述配置位生成非易失性结果信息；
获取所有所述非易失性结果信息，并根据所有所述非易失性结果信息生成容量约束信息。
7.根据权利要求5所述的一种提高晶圆利用率的芯片固化方法，其特征在于，所述容量约束信息为标志位数据，其位数与所述存储区域数量相等。
8.一种提高晶圆利用率的芯片固化装置，用于固化裸片，其特征在于，所述装置包括：
分区模块，用于将完成冗余替换后的所述裸片等分为多个存储区域；
测试模块，用于对所述裸片进行内建自测试以获取各个所述存储区域的结果信息，所述结果信息用于标记对应的所述存储区域是否可用；
固化模块，用于根据所述结果信息对所述裸片中可用的所述存储区域进行固化。
9.一种电子设备，其特征在于，包括处理器以及存储器，所述存储器存储有计算机可读取指令，当所述计算机可读取指令由所述处理器执行时，运行如权利要求1-7任一所述方法中的步骤。
10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时运行如权利要求1-7任一所述方法中的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111628636.7A CN114283869A (zh) | 2021-12-28 | 2021-12-28 | 提高晶圆利用率的芯片固化方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111628636.7A CN114283869A (zh) | 2021-12-28 | 2021-12-28 | 提高晶圆利用率的芯片固化方法、装置、设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114283869A true CN114283869A (zh) | 2022-04-05 |
Family
ID=80877962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111628636.7A Pending CN114283869A (zh) | 2021-12-28 | 2021-12-28 | 提高晶圆利用率的芯片固化方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114283869A (zh) |
-
2021
- 2021-12-28 CN CN202111628636.7A patent/CN114283869A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1377981B1 (en) | Method and system to optimize test cost and disable defects for scan and bist memories | |
| KR100536984B1 (ko) | 시스템 온 칩용 계층적인 내장형 자체 테스트를 제공하는 장치 및 방법과 프로그램 저장 장치 | |
| JP3274332B2 (ja) | コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法 | |
| US7127647B1 (en) | Apparatus, method, and system to allocate redundant components | |
| US20060031726A1 (en) | Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays | |
| JP4308637B2 (ja) | 半導体試験装置 | |
| KR20080110710A (ko) | 고장 셀의 위치를 식별하는 정보를 저장하는 방법 및 메모리 장치 | |
| JP5545718B2 (ja) | 複数のモジュールまたはサブモジュールを有する集積回路をテストして提供するためのシステムおよび方法 | |
| US9455050B2 (en) | Failure diagnosis circuit | |
| JP2002170397A (ja) | 半導体メモリのテスト用ボードおよびテスト方法並びに製造方法 | |
| KR20120055213A (ko) | 고장 정보 저장장치 및 저장방법 | |
| US6993692B2 (en) | Method, system and apparatus for aggregating failures across multiple memories and applying a common defect repair solution to all of the multiple memories | |
| WO2019184612A1 (zh) | 一种终端及电子设备 | |
| US20100211837A1 (en) | Semiconductor test system with self-inspection of memory repair analysis | |
| US8694838B2 (en) | Cache memory, processor, and production methods for cache memory and processor | |
| KR20130104732A (ko) | 테스트 회로, 메모리 시스템 및 메모리 시스템의 테스트 방법 | |
| CN114283869A (zh) | 提高晶圆利用率的芯片固化方法、装置、设备及存储介质 | |
| CN108665941A (zh) | 基于nand闪存的列修复方法、装置和nand存储设备 | |
| KR20120016637A (ko) | 시험 장치 및 구제 해석 방법 | |
| JP2013131273A (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
| US7352638B2 (en) | Method and apparatus for testing a memory device | |
| CN112908401A (zh) | 内存修复电路、内存模块及内存修复方法 | |
| US11334447B2 (en) | Integrated circuit facilitating subsequent failure analysis and methods useful in conjunction therewith | |
| CN114267402B (zh) | 闪存的坏存储单元测试方法、装置、设备及存储介质 | |
| KR20160005988A (ko) | 반도체 장치의 어레이 퓨즈 테스트 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20231024 Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province Applicant after: XTX Technology Inc. Address before: 610096 Chengdu pilot Free Trade Zone, Sichuan Province Applicant before: Chengdu bor microcrystalline Technology Co.,Ltd. Applicant before: XTX Technology Inc. |
|
| TA01 | Transfer of patent application right |