CN114270534A - 具有含隔开的超晶格的超突变结区域的变容二极管及相关方法 - Google Patents

具有含隔开的超晶格的超突变结区域的变容二极管及相关方法 Download PDF

Info

Publication number
CN114270534A
CN114270534A CN202080058848.3A CN202080058848A CN114270534A CN 114270534 A CN114270534 A CN 114270534A CN 202080058848 A CN202080058848 A CN 202080058848A CN 114270534 A CN114270534 A CN 114270534A
Authority
CN
China
Prior art keywords
semiconductor
layer
superlattice
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080058848.3A
Other languages
English (en)
Inventor
R·伯顿
M·海塔
R·J·米尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atomera Inc
Original Assignee
Atomera Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/513,845 external-priority patent/US10825902B1/en
Priority claimed from US16/513,875 external-priority patent/US10937888B2/en
Application filed by Atomera Inc filed Critical Atomera Inc
Publication of CN114270534A publication Critical patent/CN114270534A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

一种半导体器件可以包括基板和由基板承载的超突变结区域。超突变结区域可以包括具有第一导电类型的第一半导体层、在第一半导体层上的第一超晶格层、在第一超晶格层上且具有与第一导电类型不同的第二导电类型的第二半导体层，以及在第二半导体层上的第二超晶格层。该半导体器件还可以包括耦合到超突变结区域的第一接触件和耦合到基板的第二接触件以限定变容二极管。第一超晶格和第二超晶格可以各自包括堆叠的层组，每个层组包括限定基础半导体部分的堆叠的基础半导体单层，以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层。

Description

具有含隔开的超晶格的超突变结区域的变容二极管及相关 方法
技术领域
本公开一般而言涉及半导体器件，并且更具体地，涉及包括超突变结的半导体器件及相关方法。
背景技术
已经提出了增强半导体器件的性能的结构和技术，诸如通过增强电荷载流子的迁移率。例如，授予Currie等人的美国专利申请No.2003/0057416公开了硅、硅锗和松弛硅的应变材料层，并且还包括无杂质的区(否则杂质会造成性能降级)。在上部硅层中产生的双轴应变更改了载流子迁移率，从而实现了更高速度和/或更低功率的器件。授予Fitzgerald等人的已公开美国专利申请No.2003/0034529公开了也基于类似的应变硅技术的CMOS反相器。
授予Takagi的美国专利No.6,472,685B2公开了一种半导体器件，其包括硅和夹在硅层之间的碳层，使得第二硅层的导带和价带接受拉伸应变。有效质量较小并且已经由施加到栅电极的电场感应出的电子被限制在第二硅层中，因此，断言n沟道MOSFET具有更高的迁移率。
授予Ishibashi等人的美国专利No.4,937,204公开了一种超晶格，其中交替地且外延生长其中少于八个单层并且包含分数或二元或二元化合物半导体层的多个层。主电流流动的方向垂直于超晶格的层。
授予Wang等人的美国专利No.5,357,119公开了通过减少超晶格中的合金散射而获得的具有更高迁移率的Si-Ge短周期超晶格。沿着这些思路，授予Candelaria的美国专利No.5,683,934公开了一种增强迁移率的MOSFET，该MOSFET包括沟道层，该沟道层包括以将沟道层置于拉伸应变下的百分比交替存在于硅晶格中的硅合金和第二材料。
授予Tsu的美国专利No.5,216,262公开了一种量子阱结构，其包括两个势垒区域和夹在势垒之间的外延生长的薄半导体层。每个势垒区域由交替的SiO2/Si层组成，其厚度一般在二到六个单层的范围内。在势垒层之间夹有厚得多的硅部分。
同样是Tsu于2000年9月6日在Applied Physics and Materials Science&Processing第391-402页在线发表的标题为“Phenomena in siliconnanostructuredevices”的文章公开了硅和氧的半导体原子超晶格(SAS)。Si/O超晶格被公开为在硅量子和发光器件中有用。特别地，构造并测试了绿色电致发光二极管结构。二极管结构中的电流流动是垂直的，即，垂直于SAS的层。所公开的SAS可以包括被诸如氧原子和CO分子之类的吸附物质隔开的半导体层。超出被吸附的氧单层的硅生长被描述为具有相当低缺陷密度的外延生长。一种SAS结构包括1.1nm厚的硅部分，该部分大约为八个原子硅层，而另一种结构的硅厚度是该硅厚度的两倍。发表在Physical Review Letters第89卷第7期(2002年8月12日)上的Luo等人的标题为“Chemical Design of Direct-Gap Light-Emitting Silicon”的文章进一步讨论了Tsu的发光SAS结构。
授予Wang等人的美国专利No.7,105,895公开了由薄硅和氧、碳、氮、磷、锑、砷或氢形成的势垒层构造块，由此超过四个数量级进一步减少了垂直流过晶格的电流。绝缘层/势垒层允许在绝缘层旁边沉积低缺陷外延硅。
授予Mears等人的公开的英国专利申请2,347,520公开了非周期性光子带隙(APBG)结构的原理可以适用于电子带隙工程。特别地，该申请公开了可以调整材料参数(例如，能带最小值的位置、有效质量等)，以产生具有期望带结构特点的新型非周期性材料。还公开了其它参数(诸如电导率、热导率和介电常数或磁导率)也可能被设计进该材料中。
此外，授予Wang等人的美国专利No.6,376,337公开了用于生产半导体器件的绝缘或势垒层的方法，该方法包括在硅基板上沉积硅层和至少一种附加元素，由此沉积层基本上没有缺陷，使得可以在沉积层上沉积基本上没有缺陷的外延硅。可替代地，一种或多种元素(优选地包括氧)的单层被吸收在硅基板上。夹在外延硅之间的多个绝缘层形成势垒复合物。
尽管存在此类方法，但是可能期望进一步的增强以使用先进的半导体材料和处理技术来提高半导体器件的性能。
发明内容
一种半导体器件可以包括基板和由基板承载的超突变结区域。超突变结区域可以包括具有第一导电类型的第一半导体层、在第一半导体层上的第一超晶格层、在第一超晶格层上且具有与第一导电类型不同的第二导电类型的第二半导体层，以及在第二半导体层上的第二超晶格层。该半导体器件还可以包括耦合到超突变结区域的第一接触件和耦合到基板的第二接触件以限定变容二极管。第一超晶格和第二超晶格各自可以包括多个堆叠的层组，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层，以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层。
更特别地，第一半导体层和第二半导体层以及第一超晶格层和第二超晶格层可以平行于基板的底层部分。作为示例，第一接触层可以包括在第二超晶格层上的外延半导体区域。在示例实施例中，该半导体器件还可以包括在基板和超突变结之间的中间半导体层，并且第二接触件可以包括与超突变结横向隔开并且从中间半导体层的表面延伸到基板的植入物。此外，该半导体器件还可以包括在超突变结下方的中间半导体层中的集电极植入物。
作为示例，第一半导体层和第二半导体层可以各自具有在50nm至300nm范围内的厚度。也作为示例，基础半导体单层可以包含硅、锗等，并且至少一个非半导体单层可以包含氧、氮、氟、碳和碳-氧中的至少一种。
一种用于制造半导体器件的方法可以包括在基板上方形成超突变结区域并且包括具有第一导电类型的第一半导体层、在第一半导体层上的第一超晶格层、在第一超晶格层上且具有与第一导电类型不同的第二导电类型的第二半导体层，以及在第二半导体层上的第二超晶格层。该方法还可以包括形成耦合到超突变结区域的第一接触件和耦合到基板的第二接触件以限定变容二极管。第一超晶格和第二超晶格各自可以包括多个堆叠的层组，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层，以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层。
更特别地，第一半导体层和第二半导体层以及第一超晶格层和第二超晶格层可以平行于基板的底层部分。形成第一接触层可以包括在第二超晶格层上形成外延半导体区域。此外，该方法还可以包括在基板和超突变结之间形成中间半导体层，并且形成第二接触件可以包括形成与超突变结横向间隔开并且从中间半导体的表面延伸到基板的植入物。此外，该方法还可以包括在超突变结下方的中间半导体层中形成集电极植入物。
作为示例，第一半导体层和第二半导体层可以各自具有在50nm至300nm范围内的厚度。也作为示例，基础半导体单层可以包含硅、锗等，并且至少一个非半导体单层可以包含氧、氮、氟、碳和碳-氧中的至少一种。
附图说明
图1是用在根据示例实施例的半导体器件中的超晶格的非常放大的示意性横截面图。
图2是图1中所示的超晶格的一部分的透视原子示意图。
图3是根据示例实施例的超晶格的另一个实施例的非常放大的示意性横截面图。
图4A是对于现有技术中的块状硅以及对于如图1-2中所示的4/1Si/O超晶格，都从伽玛点(G)计算得到的能带结构的曲线图。
图4B是对于现有技术中的块状硅以及对于如图1-2中所示的4/1Si/O超晶格，都从Z点计算得到的能带结构的曲线图。
图4C是对于现有技术中的块状硅以及对于如图3中所示的5/1/3/1Si/O超晶格，都从伽玛和Z点计算得到的能带结构的曲线图。
图5是根据示例实施例的包括并入超晶格的超突变结的JFET的示意性横截面图。
图6是根据示例实施例的包括并入超晶格的超突变结的IGFET的示意性横截面图。
图7是根据示例实施例的包括并入单个超晶格的超突变结的另一个IGFET的示意性横截面图。
图8是根据示例实施例的包括并入超晶格的超突变结的变容二极管的示意性横截面图。
图9A和图9B是根据示例实施例的包括并入单个超晶格的超突变结的其它变容二极管的示意性横截面图。
图10是图示与图5-7的器件的制造相关联的方法方面的流程图。
图11是图示与图8-9的器件的制造相关联的方法方面的流程图。
具体实施方式
现在将在下文中参考附图更全面地描述示例实施例，在附图中示出了示例实施例。但是，实施例可以以许多不同的形式来实现，并且不应该被解释为限于本文阐述的具体示例。而是，提供这些实施例以使得本公开将是透彻和完整的。贯穿全文，相似的数字指示相似的元件，并且在不同的实施例中使用撇号和多个撇号指示相似的元件。
一般而言，本公开涉及其中具有增强的半导体超晶格的器件。在本公开和附图中，增强的半导体超晶格也被称为“MST”层或“MST技术”。
更特别地，MST技术涉及先进的半导体材料，诸如以下进一步描述的超晶格25。申请人理论上不希望受限于此，认为本文所述的某些超晶格降低了电荷载流子的有效质量，并且这导致更高的电荷载流子迁移率。有效质量在文献中有各种定义。作为改善有效质量的措施，申请人使用“电导率倒数有效质量张量”，并且针对电子和空穴的
Figure BDA0003511857010000063
和
Figure BDA0003511857010000064
分别对于电子定义为：
Figure BDA0003511857010000061
并且对于空穴定位为：
Figure BDA0003511857010000062
其中f是费米-狄拉克(Fermi-Dirac)分布，EF是费米能量，T是温度，E(k,n)是处于在与波向量k和第n个能带对应的状态的电子的能量，索引i和j是指笛卡尔坐标x、y和z，积分在布里渊(Brillouin)区(B.Z.)上获取，并且总和在能量分别高于和低于费米能量的电子和空穴的能带上获取。
申请人对电导率倒数有效质量张量的定义使得，对于电导率倒数有效质量张量的对应分量的越大值，材料的电导率的张量分量越大。希望不限于此，申请人再次在理论上认为本文所述的超晶格设置电导率倒数有效质量张量的值，以增强材料的导电特性，诸如典型地对于电荷载流子运输的优选方向。适当张量元素的倒逆被称为电导率有效质量。换句话说，为了表征半导体材料结构，如上所述并在预期的载流子运输方向上计算的电子/空穴的电导率有效质量被用于区分改进的材料。
申请人已经识别出用在半导体器件中的改进的材料或结构。更具体而言，申请人已经识别出具有能带结构的材料或结构，对于这些材料或结构，用于电子和/或空穴的适当电导率有效质量基本上小于针对硅的相应值。除了这些结构的增强的迁移率特点外，它们还可以以提供有利于在各种不同类型的器件中使用的压电、热电和/或铁电特性的方式被形成或使用，如将在下面进一步讨论的。
现在参考图1和2，材料或结构为超晶格25的形式，其结构被控制在原子或分子水平，并且可以使用原子或分子层沉积的已知技术来形成。超晶格25包括以堆叠关系布置的多个层组45a-45n，如通过具体参考图1的示意性横截面图可能最好地理解的。
超晶格25的每个层组45a-45n说明性地包括多个堆叠的基础半导体单层46(其限定相应的基础半导体部分46a-46n)和其上的能带改性层50。为了说明清楚，在图1中用点划线指示能带改性层50。
能带改性层50说明性地包括一个非半导体单层，该非半导体单层被约束在相邻基础半导体部分的晶格内。“约束在相邻基础半导体部分的晶格内”是指来自相对的基础半导体部分46a-46n的至少一些半导体原子通过其间的非半导体单层50化学键合在一起，如图2中所看到的。一般而言，通过控制通过原子层沉积技术沉积在半导体部分46a-46n上的非半导体材料的数量，使得并非所有(即，小于全部或100％覆盖率)可用半导体键合位点上都填充有到非半导体原子的键，使得这种构造成为可能，如下面将进一步讨论的。因此，当半导体材料的另外的单层46沉积在非半导体单层50上或上方时，新沉积的半导体原子将填充在非半导体单层下方的半导体原子的剩余的空键合位点。
在其它实施例中，有可能可以多于一个这样的非半导体单层。应该注意的是，本文中对非半导体或半导体单层的引用是指，如果用于该单层的材料以块状形成，那么它将是非半导体或半导体。即，如本领域技术人员将认识到的，材料(诸如硅)的单个单层不一定表现出与如果以块状或以相对厚的层形成时相同的特性。
希望不限于此，申请人在理论上认为能带改性层50和相邻的基础半导体部分46a-46n使得超晶格25对于在平行层方向上的电荷载流子具有比其它方式将存在的电荷载流子更低的适当电导率有效质量。以另一种方式考虑，这个平行方向与堆叠方向正交。能带改性层50还可以使得超晶格25具有共同的能带结构，同时还有利地用作在超晶格的垂直上方和下方的层或区域之间的绝缘体。
而且，这种超晶格结构还可以有利地充当在超晶格25的垂直上方和下方的层之间的掺杂剂和/或材料扩散的屏障。这些特性因此可以有利地允许超晶格25提供用于高K电介质的界面，该界面不仅减少高K材料向沟道区域中的扩散，而且还可以有利地减少不期望的散射效应并改善器件迁移率，如本领域技术人员将认识到的。
理论上还认为包括超晶格25的半导体器件可以基于比其它情况下将存在的更低的电导率有效质量而享有更高的电荷载流子迁移率。在一些实施例中，并且作为由本发明实现的能带设计的结果，超晶格25还可以具有基本上直接的能带隙，这对于例如光电子器件可以是特别有利的。
超晶格25还说明性地包括在上层组45n上的盖层52。盖层52可以包括多个基础半导体单层46。盖层52可以具有基础半导体的2至100个单层，并且更优选地10至50个单层。
每个基础半导体部分46a-46n可以包括选自IV族半导体、III-V族半导体和II-VI族半导体中的基础半导体。当然，如本领域技术人员将认识到的，术语“IV族半导体”还包括IV-IV族半导体。更特别地，例如，基础半导体可以包括硅和锗中的至少一种。
每个能带改性层50可以包括例如选自氧、氮、氟、碳和碳-氧中的非半导体。还期望通过沉积下一层来使非半导体热稳定，由此促进制造。在其它实施例中，非半导体可以是与给定的半导体处理兼容的另一种无机或有机元素或化合物，如本领域技术人员将认识到的。更特别地，例如，基础半导体可以包括硅和锗中的至少一种。
应该注意的是，术语单层意味着包括单个原子层以及单个分子层。还应该注意的是，由单个单层提供的能带改性层50还意味着包括其中并非所有可能的位点都被占据的单层(即，小于全部或100％的覆盖率)。例如，特别参考图2的原子图，图示了4/1重复结构，其中硅作为基础半导体材料，而氧作为能带改性材料。在所示的示例中，仅一半用于氧的可能位点被占用。
在其它实施例中和/或对于不同的材料，如本领域技术人员将认识到的那样，这种一半的占用将不一定是这种情况。实际上，即使在这个示意图中也可以看出给定单层中氧的各个原子没有沿着平坦的平面精确对准，这也是原子沉积领域的技术人员将认识到的。举例来说，优选的占用范围是可能的氧位点充满的大约八分之一至二分之一，但是在某些实施例中可以使用其它数量。
硅和氧目前广泛用在常规半导体处理中，因此，制造商将能够容易地使用本文中所述的这些材料。原子或单层沉积现在也被广泛使用。因而，如本领域技术人员将认识到的，结合根据本发明的超晶格25的半导体器件可以容易地被采用和实现。
希望不限于此，申请人在理论上认为，例如，对于超晶格(诸如Si/O超晶格)，硅单层的数量应该期望地为七个或更少，以便超晶格的能带始终是共同的或相对均匀的，以实现期望的优点。对于Si/O，图1和2中所示的4/1重复结构已被建模为指示电子和空穴在X方向上增强的迁移率。例如，计算得出的电导率有效质量针对于电子(针对块状硅的各向同性)为0.26，并且对于X方向上的4/1SiO超晶格为0.12，导致比率为0.46。类似地，对于块状硅，对于空穴的计算得出的值为0.36，对于4/1Si/O超晶格得出的值为0.16，导致比率为0.44。
虽然在某些半导体器件中可能期望这种方向上优先的特征，但是其它器件可以从平行于层组的任何方向上的迁移率的更均匀增加中受益。如本领域技术人员将认识到的，对于电子和空穴两者或仅这些类型的电荷载流子之一具有增加的迁移率也可以是有益的。
超晶格25的4/1Si/O实施例的较低电导率有效质量可以小于以其它方式将发生的电导率有效质量的三分之二，并且这适用于电子和空穴两者。当然，也如本领域技术人员将认识到的，超晶格25还可以在其中包括至少一种类型的电导率掺杂剂。
实际上，现在附加地参考图3，现在描述具有不同特性的根据本发明的超晶格25'的另一个实施例。在这个实施例中，示出了3/1/5/1的重复图案。更特别地，最低的基础半导体部分46a'具有三个单层，并且第二最低的基础半导体部分46b'具有五个单层。这种图案在整个超晶格25'上重复。能带改性层50'可以各自包括单个单层。对于包括Si/O的这种超晶格25'，电荷载流子迁移率的增强与层在平面中的取向无关。图3中未具体提及的那些其它元件与以上参考图1讨论的那些元件相似，并且在此无需进一步讨论。
在一些器件实施例中，超晶格的所有基础半导体部分都可以是相同数量的单层那么厚。在其它实施例中，基础半导体部分中的至少一些可以是不同数量的单层那么厚。在其它实施例中，所有的基础半导体部分可以是不同数量的单层那么厚。
在图4A-4C中，呈现了使用密度泛函理论(DFT)计算的能带结构。在本领域中众所周知，DFT低估了带隙的绝对值。因此，可以通过适当的“剪刀校正”来移位间隙上方的所有能带。但是，已经知道能带的形状可靠得多。垂直能量轴应该以这个角度来解释。
图4A示出了对于块状硅(由连续线表示)和对于图1中所示的4/1Si/O超晶格25(由点线表示)两者从伽玛点(G)计算出的能带结构。这些方向涉及4/1Si/O结构的单元晶胞，而不是Si的常规单元晶胞，但是图中的(001)方向确实与Si的常规单元晶胞的(001)方向对应，因此示出了Si导带最小值的预期位置。图中的(100)和(010)方向与常规Si单元晶胞的(110)和(-110)方向对应。本领域技术人员将认识到的是，图上Si的能带被折叠，以针对4/1Si/O结构在适当的倒易晶格方向上表示它们。
可以看出，与块状硅(Si)相比，用于4/1Si/O结构的导带最小值位于伽玛点处，而价带最小值出现在(001)方向上布里渊区的边缘处，我们称之为Z点。还可以注意到的是，由于由附加氧层引入的扰动引起的能带分裂，与针对Si的导带最小值的曲率相比，针对4/1Si/O结构的导带最小值具有更大的曲率。
图4B示出了对于块状硅(连续线)和4/1Si/O超晶格25(点线)两者从Z点计算出的能带结构。这个图图示了价带在(100)方向上的增强曲率。
图4C示出了对于块状硅(连续线)以及对于图3的超晶格25'的5/1/3/1Si/O结构(点线)，都从伽玛和Z点两者计算得到的能带结构。由于5/1/3/1Si/O结构的对称性，在(100)和(010)方向上计算出的能带结构是等效的。因此，电导率有效质量和迁移率预期在平行于层(即，垂直于(001)堆叠方向)的平面上是各向同性的。注意的是，在5/1/3/1Si/O示例中，导带最小值和价带最大值均在Z点处或其附近。
虽然曲率增加指示有效质量减小，但是可以经由电导率倒数有效质量张量计算来进行适当的比较和判别。这导致申请人进一步在理论上认为5/1/3/1超晶格25'应当基本上是直接带隙。如本领域技术人员将理解的，用于光学跃迁的适当矩阵元素是直接带隙行为与间接带隙行为之间的区别的另一个指标。
现在参考图5，上述超晶格结构可以有利地用于在各种不同的半导体器件中提供超突变结。在典型的超突变或超结(super-junction)器件中，薄的(例如，50nm-300nm)P和N层彼此相邻生长以形成超结沟道。但是，这种配置的问题是相邻的薄的P层和N层将倾向于通过扩散相互补偿，并且将限制可以有效地并入到层中而不降级的电荷的迁移率和量。
在本文呈现的示例实施例中，一个或多个扩散阻挡超晶格层，诸如上面讨论的MST超晶格层，被有利地并入到超突变结堆叠中。超晶格层有利地阻挡相互扩散，并且因此由于较少的电离杂质散射而相应增加了具有较高迁移率的可用电荷。根据第一示例，JFET 100说明性地包括其中具有背栅102的半导体基板101。在背栅102上形成具有相应接触件106、107的间隔开的源极和漏极区域104、105，并且在源极和漏极区域之间的背栅上还形成超突变结区域108。此外，具有接触件110的背栅穿通区域109耦合到背栅102，并且隔离区域111(例如，氧化物)将背栅穿通区域与源极漏极区域104、105间隔开。应该注意的是，在一些实施例中，背栅穿通区域109可以替代地从基板101的背侧延伸，而不是从所示的顶侧/前侧延伸，在这种情况下，(一个或多个)接触件110将在基板的背侧上。
更特别地，超突变结区域108说明性地包括具有第一导电类型(N或P)的第一半导体层112、在第一半导体层上的第一超晶格层125a、在第一半导体层上且具有与第一导电类型不同的第二导电类型(P或N)的第二半导体层113，以及在第二半导体层上的第二超晶格层125b。此外，栅极上覆于(overlie)第二超晶格层125b并且说明性地包括栅电极115，其通常将具有与背栅102和第一半导体层112相同的导电类型(即，第一导电类型)，而半导体层113和源极/漏极区域104、105将是相同的导电类型(这里是第二导电类型)。超突变结区域108的第二半导体层113限定了JFET 100的超突变沟道。超晶格层125a、125b有效地阻挡相互扩散，并且因此由于较少的电离杂质散射而增加了沟道内具有较高迁移率的可用电荷。
另外参考图10的流程图120，在方框121处开始，在方框122处，半导体层112、113和超晶格125a、125b可以以交替的方式形成为横跨基板101的毯覆层(blanket layer)，或者选择性地在基板上的期望位置以形成超突变结区域108。在所示示例中，超晶格125a、125b延伸到源极和漏极区域104、105中，并延伸到背栅穿通区域109中，但是如果期望，超晶格可以在一些实施例中仅被约束在沟道区域内。然后在方框123处，可以在超晶格125b上方形成栅电极层115，然后是栅极接触件116。在方框125处，源极区域和漏极区域106、107可以通过用适当的导电类型掺杂剂(P型用于P沟道，反之亦然)掺杂来形成，并且可以类似地形成背栅穿通区域109。还形成隔离区域117以将源极和漏极接触件106、107与栅极接触件隔离开。图10的方法说明性地在方框126处结束。
转到图6，上述技术还可以用于制造其它FET结构，诸如IGFET200。IGFET 200说明性地包括基板201和基板上的半导体层202。超突变结区域208位于半导体层202内并且部分地延伸到基板201中。超突变结区域208说明性地包括具有第一导电类型(N或P)的第一半导体层212、在第一半导体层上的第一超晶格层225a、在第一超晶格层上且具有与第一导电类型不同的导电类型(P或N)的第二半导体层213，以及在第二半导体层上的第二超晶格层225b。此外，超突变结区域208是U形的并且可以通过在延伸穿过半导体层202到基板201中的沟槽内连续沉积上述各层而形成为填充的沟槽结构。
上覆于超突变结区域208的是漏极延伸区域230和介电层228。此外，栅电极层215上覆于介电层228并且被栅极介电层214围绕。体区域233围绕栅极介电层并限定与栅极介电层232相邻的传导沟道240。上覆于体区域233的是源极区域234，并且上覆于源极区域和栅极的是第一和第二介电层235、236。此外，源极接触层237(例如，半导体)可以形成在器件200的顶侧上方(即，上覆于栅极结构和半导体层202)，并且漏极接触层238(例如，金属层)可以形成在基板201的背侧上。
现在转到图7，根据IGFET 200'的另一个示例实施例，超突变结区域208'说明性地包括单个超晶格层225'。更特别地，在这个示例中，超突变结区域208'说明性地包括具有第一导电类型(N或P)的第一半导体层212'、超晶格层225'、具有与第一导电类型相反的第二导电类型(P或N)的第二半导体层213'，以及可选的本征半导体层239'。IGFET 200'的其余组件可以类似于上面关于图6描述的那些组件。
现在转到图8和图11的流程图130，现在描述并入超突变结层308的变容二极管300和相关联的制造方法。变容二极管300说明性地包括具有阴极层302和在阴极层上的集电极层303的基板301。在方框131处开始，可以在基板301的集电极层303上生长超突变结区域308(方框132)。更特别地，超突变结区域308说明性地包括具有第一导电类型(P或N)的第一半导体层312、在第一半导体层上的第一超晶格325a、在第一超晶格层上的具有与第一导电类型不同(即，相反)的第二导电类型(N或P)的第二半导体层313，以及在第二半导体层上的第二超晶格层325b。
此外，在方框133处，在超突变结区域308上形成阳极区域340和相关联的金属层341(即，第一接触件)。此外，(方框134)还形成穿通植入物342和相关联的金属层343(即，第二接触件)以接触基板301的阴极层302(应该注意的是，在一些实施例中如果期望，这可以替代地形成为背侧接触件)。穿通植入物342与超突变结308横向间隔开并且从集电极层303的表面延伸到阴极层302。更特别地，穿通植入物342可以具有与阴极层302和集电极层303相反的导电类型，并且集电极层和第一半导体层312可以具有相同的导电类型。此外，隔离区域311(例如，电介质)可以形成在超突变结区域308和穿通植入物342周围。图11的方法在方框135处结束。
现在参考图9A描述另一个类似的变容二极管330'，其中超突变结308'说明性地包括单个半导体层325'。更特别地，超突变结308'说明性地包括第一半导体层312'、超晶格325'、本征半导体层339'和第二半导体层340'(其也用作阳极区域)。图9B中示出了又一个类似的变容二极管330″，其中所有组件都与变容二极管330'中的相同，只是本征层339″在超晶格层325″下方而不是在其上方。变容二极管330'、330″的其余组件可以类似于上面关于图8所描述的那些组件。
关于JFET、IGFET和变容二极管结构的进一步细节可以分别在授予Eshun等人的美国专利No.7,825,441；授予Tu等人的美国公开No.2007/0278565；以及授予Coolbaugh等人的美国专利No.7,183,628中找到，其在此通过引用整体并入本文。
受益于前述描述和相关附图中呈现的教导，本领域技术人员将想到本发明的许多修改和其它实施例。因此，应该理解的是，本发明不限于所公开的具体实施例，并且修改和实施例旨在被包括在所附权利要求书的范围内。

Claims (20)

1.一种半导体器件，包括：
基板；
由基板承载的超突变结区域，包括：
具有第一导电类型的第一半导体层，
在第一半导体层上的第一超晶格层，
在第一超晶格层上且具有与第一导电类型不同的第二导电类型的第二半导体层，和
在第二半导体层上的第二超晶格层；以及
耦合到超突变结区域的第一接触件和耦合到基板的第二接触件以限定变容二极管；
第一超晶格和第二超晶格各自包括多个堆叠的层组，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层，以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层。
2.如权利要求1所述的半导体器件，其中所述第一半导体层和第二半导体层以及所述第一超晶格层和第二超晶格层平行于所述基板的底层部分。
3.如权利要求1所述的半导体器件，其中第一接触层包括在所述第二超晶格层上的外延半导体区域。
4.如权利要求1所述的半导体器件，还包括在所述基板和所述超突变结之间的中间半导体层；并且其中所述第二接触件包括与所述超突变结横向间隔开并且从所述中间半导体层的表面延伸到所述基板的植入物。
5.如权利要求4所述的半导体器件，还包括在所述超突变结下方的所述中间半导体层中的集电极植入物。
6.如权利要求1所述的半导体器件，其中所述第一半导体层和所述第二半导体层各自具有在50nm到300nm范围内的厚度。
7.如权利要求1所述的半导体器件，其中所述基础半导体单层包含硅单层。
8.如权利要求1所述的半导体器件，其中所述至少一个非半导体单层包含氧。
9.如权利要求1所述的半导体器件，其中所述基础半导体单层包含锗。
10.如权利要求1所述的半导体器件，其中所述至少一个非半导体单层包含氧、氮、氟、碳和碳-氧中的至少一种。
11.一种用于制造半导体器件的方法，包括：
在基板上方形成超突变结区域，且包括
具有第一导电类型的第一半导体层，
在第一半导体层上的第一超晶格层，
在第一超晶格层上且具有与第一导电类型不同的第二导电类型的第二半导体层，和
在第二半导体层上的第二超晶格层；以及
形成耦合到超突变结区域的第一接触件和耦合到基板的第二接触件以限定变容二极管；
第一超晶格和第二超晶格各自包括多个堆叠的层组，每个层组包括限定基础半导体部分的多个堆叠的基础半导体单层，以及被约束在相邻基础半导体部分的晶格内的至少一个非半导体单层部分。
12.如权利要求11所述的方法，其中所述第一半导体层和第二半导体层以及所述第一超晶格层和第二超晶格层平行于所述基板的底层部分。
13.如权利要求11所述的方法，其中形成第一接触层包括：在所述第二超晶格层上形成外延半导体区域。
14.如权利要求11所述的方法，还包括：在所述基板和所述超突变结区域之间形成中间半导体层；并且其中形成所述第二接触件包括：形成与所述超突变结区域横向间隔开并且从所述中间半导体层的表面延伸到所述基板的植入物。
15.如权利要求14所述的方法，还包括：在所述超突变结区域下方的所述中间半导体层中形成集电极植入物。
16.如权利要求11所述的方法，其中所述第一半导体层和所述第二半导体层各自具有在50nm至300nm范围内的厚度。
17.如权利要求11所述的方法，其中所述基础半导体单层包含硅单层。
18.如权利要求11所述的方法，其中所述至少一个非半导体单层包含氧。
19.如权利要求11所述的方法，其中所述基础半导体单层包含锗。
20.如权利要求11所述的方法，其中所述至少一个非半导体单层包含氧、氮、氟、碳和碳-氧中的至少一种。
CN202080058848.3A 2019-07-17 2020-07-15 具有含隔开的超晶格的超突变结区域的变容二极管及相关方法 Pending CN114270534A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/513,845 US10825902B1 (en) 2019-07-17 2019-07-17 Varactor with hyper-abrupt junction region including spaced-apart superlattices
US16/513,875 2019-07-17
US16/513,845 2019-07-17
US16/513,875 US10937888B2 (en) 2019-07-17 2019-07-17 Method for making a varactor with a hyper-abrupt junction region including spaced-apart superlattices
PCT/US2020/042078 WO2021011615A1 (en) 2019-07-17 2020-07-15 Varactor with hyper-abrupt junction region including spaced-apart superlattices and associated methods

Publications (1)

Publication Number Publication Date
CN114270534A true CN114270534A (zh) 2022-04-01

Family

ID=71996053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080058848.3A Pending CN114270534A (zh) 2019-07-17 2020-07-15 具有含隔开的超晶格的超突变结区域的变容二极管及相关方法

Country Status (4)

Country Link
EP (1) EP4000100A1 (zh)
CN (1) CN114270534A (zh)
TW (1) TWI772839B (zh)
WO (1) WO2021011615A1 (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210679A (ja) 1985-03-15 1986-09-18 Sony Corp 半導体装置
US5216262A (en) 1992-03-02 1993-06-01 Raphael Tsu Quantum well structures useful for semiconductor devices
US5357119A (en) 1993-02-19 1994-10-18 Board Of Regents Of The University Of California Field effect devices having short period superlattice structures using Si and Ge
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US6376337B1 (en) 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
JP3443343B2 (ja) 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
GB9905196D0 (en) 1999-03-05 1999-04-28 Fujitsu Telecommunications Eur Aperiodic gratings
US20020100942A1 (en) 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6831292B2 (en) 2001-09-21 2004-12-14 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
US7253073B2 (en) * 2004-01-23 2007-08-07 International Business Machines Corporation Structure and method for hyper-abrupt junction varactors
US7518215B2 (en) * 2005-01-06 2009-04-14 International Business Machines Corporation One mask hyperabrupt junction varactor using a compensated cathode contact
US7679146B2 (en) 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7863066B2 (en) * 2007-02-16 2011-01-04 Mears Technologies, Inc. Method for making a multiple-wavelength opto-electronic device including a superlattice
US7880161B2 (en) * 2007-02-16 2011-02-01 Mears Technologies, Inc. Multiple-wavelength opto-electronic device including a superlattice
US7825441B2 (en) 2007-06-25 2010-11-02 International Business Machines Corporation Junction field effect transistor with a hyperabrupt junction
EP2770635A1 (en) * 2013-02-25 2014-08-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Equalization filter coefficient determinator, apparatus, equalization filter coefficient processor, system and methods
WO2015077580A1 (en) * 2013-11-22 2015-05-28 Mears Technologies, Inc. Semiconductor devices including superlattice depletion layer stack and related methods
US10170603B2 (en) * 2016-08-08 2019-01-01 Atomera Incorporated Semiconductor device including a resonant tunneling diode structure with electron mean free path control layers
WO2018231929A1 (en) * 2017-06-13 2018-12-20 Atomera Incorporated Semiconductor device with recessed channel array transistor (rcat) including a superlattice and associated methods

Also Published As

Publication number Publication date
WO2021011615A1 (en) 2021-01-21
EP4000100A1 (en) 2022-05-25
TWI772839B (zh) 2022-08-01
TW202105725A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
US10840388B1 (en) Varactor with hyper-abrupt junction region including a superlattice
US10825901B1 (en) Semiconductor devices including hyper-abrupt junction region including a superlattice
US10868120B1 (en) Method for making a varactor with hyper-abrupt junction region including a superlattice
US7531828B2 (en) Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US10825902B1 (en) Varactor with hyper-abrupt junction region including spaced-apart superlattices
EP3871266A1 (en) Method for making a semiconductor device having reduced contact resistance
WO2015077595A1 (en) Vertical semiconductor devices including superlattice punch through stop layer and related methods
US10879357B1 (en) Method for making a semiconductor device having a hyper-abrupt junction region including a superlattice
WO2015077580A1 (en) Semiconductor devices including superlattice depletion layer stack and related methods
US10937868B2 (en) Method for making semiconductor devices with hyper-abrupt junction region including spaced-apart superlattices
US20070020860A1 (en) Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US10937888B2 (en) Method for making a varactor with a hyper-abrupt junction region including spaced-apart superlattices
US11183565B2 (en) Semiconductor devices including hyper-abrupt junction region including spaced-apart superlattices and related methods
EP1941548A1 (en) Semiconductor device including a front side strained superlattice layer and a back side stress layer and associated methods
CN117413341A (zh) 包括超晶格和富集硅28外延层的半导体器件及相关方法
EP1905093A1 (en) Semiconductor device including a channel with a non-semiconductor monolayer and associated methods
CN114258594A (zh) 具有包括超晶格的超突变结区域的半导体器件及相关方法
CN114270535A (zh) 具有包括超晶格的超突变结区域的变容二极管及相关方法
CN114258593A (zh) 具有含隔开的超晶格的超突变结区域的半导体器件及相关方法
TWI772839B (zh) 設有含分隔超晶格之突陡接面區之可變電容器及相關方法
WO2007011789A1 (en) Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions and associated methods
WO2020102282A1 (en) Semiconductor device including source/drain dopant diffusion blocking superlattices to reduce contact resistance and associated methods
EP1905090A1 (en) Semiconductor device including a strained superlattice layer above a stress layer and associated methods
EP1905091A1 (en) Semiconductor device including a strained superlattice and overlying stress layer and related methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination