CN114268676A - 基于srio的成解帧器与卫星通信系统 - Google Patents

Abstract

本发明公开了一种基于SRIO的成解帧器与卫星通信系统。其中，该成解帧器包括：第一封装模块，用于基于SRIO核对目标数据的整合数据进行处理，得到处理后的整合数据；第二封装模块，与第一封装模块连接，用于对接收到的目标数据依次进行复位、补数、发送、中断以及成帧处理，得到目标数据的整合数据；接收处理后的整合数据，并对处理后的整合数据依次进行解帧与接收处理，得到有效数据；以及获取配置参数，并按照配置参数对SRIO核、寄存器进行读写操作。本发明解决了高速接口的成解帧器通常需要按照接口速率进行修改，修改后进行模块仿真、重新编译，耗费时间和人力，增加维护成本的技术问题。

Description

基于SRIO的成解帧器与卫星通信系统

技术领域

本发明涉及卫星终端领域，具体而言，涉及一种基于串行RapidIO(SerialRapidIO，简称为SRIO)的成解帧器与卫星通信系统。

背景技术

在卫星通信系统中，通信板卡之间或机箱之间的数据传输通常都是通过高速接口实现，为了满足不同应用场景的需求，高速接口的成解帧器模块通常需要按照接口速率进行修改，修改后进行模块仿真、重新编译，耗费时间和人力，增加维护成本。

针对上述的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种基于SRIO的成解帧器与卫星通信系统，以至少解决高速接口的成解帧器通常需要按照接口速率进行修改，修改后进行模块仿真、重新编译，耗费时间和人力，增加维护成本的技术问题。

根据本发明实施例的一个方面，提供了一种基于SRIO的成解帧器，包括：第一封装模块，用于基于SRIO核对目标数据的整合数据进行处理，得到处理后的所述整合数据；第二封装模块，与所述第一封装模块连接，用于对接收到的所述目标数据依次进行复位、补数、发送、中断以及成帧处理，得到所述目标数据的整合数据；接收处理后的所述整合数据，并对处理后的所述整合数据依次进行解帧与接收处理，得到有效数据；以及获取配置参数，并按照所述配置参数对所述SRIO核、寄存器进行读写操作。

可选地，所述第一封装模块包括：SRIO发送模块，用于将所述整合数据中解析的命令以及将所述整合数据中的数据分解为SRIO接口操作的最小工作包发送至SRIO核模块；所述SRIO核模块，与所述SRIO发送模块连接，用于调用所述SRIO接口操作的最小工作包进行处理，得到处理结果；SRIO接收模块，与所述SRIO核模块连接，用接收并解析SRIO接口命令与所述处理结果，得到处理后的所述整合数据。

可选地，所述SRIO核模块包括：配置单元，用于配置所述SRIO核的工作模式。

可选地，所述第一封装模块还包括：复位模块，用于时钟和复位信号的处理，其中，所述复位包括：系统复位、逻辑复位以及SRIO核复位，所述系统复位用于表征复位所述第一封装模块，所述逻辑复位用于表征复位收发逻辑且不复位所述SRIO核，所述SRIO核复位用于表征复位所述SRIO核，所述时钟为所述SRIO核生成的时钟。

可选地，所述第二封装模块包括：补数模块，用于对所述目标数据进行补数处理，得到补数处理后的所述目标数据；发送控制模块，与所述补数模块连接，用于依据补数处理后的所述目标数据，生成成帧所需的中断信息和通道号信息；中断处理模块，与所述发送控制模块连接，用于对所述中断信息和所述通道号信息进行缓存处理；成帧模块，与所述中断处理模块连接，用于从缓存中获取所述中断信息，并对所述通道号信息对应的通道进行添加帧头、数据读取和发送SRIO命令处理，得到所述目标数据的整合数据。

可选地，所述第二封装模块包括：解帧模块，用于对处理后的所述整合数据进行解帧处理，并根据通道号进行分发数据至对应的数据通道；接收控制模块，与所述解帧模块连接，用于提取出所述有效数据。

可选地，所述接收控制模块包括：提取单元，用于在帧长度不是8字节整数倍时，则提取所述有效数据，并将无效数据丢弃，在所述帧长度是8字节整数倍时，则提取全部数据。

可选地，所述第二封装模块包括：寄存器配置模块，用于通过AXI LITE总线访问所述SRIO核和/或所述寄存器的配置参数，并按照相应的所述配置参数对所述SRIO核和/或所述寄存器进行读写操作。

可选地，所述第二封装模块还包括：第一先进先出(First In First Out，简称为FIFO)接口，用于接收所述目标数据；第二FIFO接口，用于发送所述有效数据。

根据本发明实施例的另一方面，还提供了一种卫星通信系统，所述系统包括上述中任一项中所述的基于SRIO的成解帧器。

在本发明实施例中，该成解帧器包括：第一封装模块，用于基于SRIO核对目标数据的整合数据进行处理，得到处理后的整合数据；第二封装模块，与第一封装模块连接，用于对接收到的目标数据依次进行复位、补数、发送、中断以及成帧处理，得到目标数据的整合数据；接收处理后的整合数据，并对处理后的整合数据依次进行解帧与接收处理，得到有效数据；以及获取配置参数，并按照配置参数对SRIO核、寄存器进行读写操作，通过对成解帧器进行模块化、参数可配置处理，满足不同项目的应用需求，达到了可配置、可重用的成解帧和SRIO接口三种速率灵活选择的目的，从而实现了可移植性强、通用化、集成度高以及可拓展性强等的技术效果，进而解决了高速接口的成解帧器通常需要按照接口速率进行修改，修改后进行模块仿真、重新编译，耗费时间和人力，增加维护成本的技术问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的基于SRIO的成解帧器的示意图；

图2是根据本发明可选实施例的成解帧器功能的整体框图；

图3是根据本发明可选实施例的第一层封装模块的示意图；

图4是根据本发明可选实施例的第二层封装模块的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例1

图1是根据本发明实施例的基于SRIO的成解帧器的示意图，如图1所示，该基于SRIO的成解帧器，包括：第一封装模块10，用于基于SRIO核对目标数据的整合数据进行处理，得到处理后的整合数据；第二封装模块12，与第一封装模块连接，用于对接收到的目标数据依次进行复位、补数、发送、中断以及成帧处理，得到目标数据的整合数据；接收处理后的整合数据，并对处理后的整合数据依次进行解帧与接收处理，得到有效数据；以及获取配置参数，并按照配置参数对SRIO核、寄存器进行读写操作。

在上述实施例中，通过对成解帧器进行模块化、参数可配置处理，满足不同项目的应用需求，达到了可配置、可重用的成解帧和SRIO接口三种速率灵活选择的目的，从而实现了可移植性强、通用化、集成度高以及可拓展性强等的技术效果，进而解决了高速接口的成解帧器通常需要按照接口速率进行修改，修改后进行模块仿真、重新编译，耗费时间和人力，增加维护成本的技术问题。

在一种可选的实施方式中，第一封装模块包括：SRIO发送模块，用于将整合数据中解析的命令以及将整合数据中的数据分解为SRIO接口操作的最小工作包发送至SRIO核模块；SRIO核模块，与SRIO发送模块连接，用于调用SRIO接口操作的最小工作包进行处理，得到处理结果；SRIO接收模块，与SRIO核模块连接，用接收并解析SRIO接口命令与处理结果，得到处理后的整合数据。

在具体实施过程中，SRIO发送模块主要负责用户命令的解析和数据的发送，用户通过FIFO接口发送命令和数据(建议先发数据再发命令)，内部状态机检测到命令FIFO非空时，跳转到命令解析状态解析命令，之后根据相应命令将数据发送到AXI_IREQ接口。

在具体实施过程中，SRIO接收模块主要负责完成接收并解析SRIO接口命令和数据，并提取相关信息随数据一起发送至用户接收接口，便于用户识别数据信息类型。用户接收数据接口为通用FIFO接口，并且接收门铃信息接口独立于接收数据接口。

在一种可选的实施方式中，SRIO核模块包括：配置单元，用于配置SRIO核的工作模式。

在具体实施过程中，SRIO核模块可以实现SRIO核的整合，通过paramter参数可配置为1x、2x、4x三种模式，使用generate语句实现选择相应配置的SRIO核。

在一种可选的实施方式中，第一封装模块还包括：复位模块，用于时钟和复位信号的处理，其中，复位包括：系统复位、逻辑复位以及SRIO核复位，系统复位用于表征复位第一封装模块，逻辑复位用于表征复位收发逻辑且不复位SRIO核，SRIO核复位用于表征复位SRIO核，时钟为SRIO核生成的时钟，用于逻辑模块使用和复位同步。

在具体实施过程中，复位模块主要负责第二层逻辑复位，有三种复位输入：硬件复位、系统复位和第二层逻辑复位。当出现无法恢复的异常情况时，使用该复位功能。整体系统复位使用I_sys_rst，只复位第二层逻辑功能时使用I_second_rst，硬件复位使用I_hard_rst(上电时使用)。

在一种可选的实施方式中，第二封装模块包括：补数模块，用于对目标数据进行补数处理，得到补数处理后的目标数据；发送控制模块，与补数模块连接，用于依据补数处理后的目标数据，生成成帧所需的中断信息和通道号信息；中断处理模块，与发送控制模块连接，用于对中断信息和通道号信息进行缓存处理；成帧模块，与中断处理模块连接，用于从缓存中获取中断信息，并对通道号信息对应的通道进行添加帧头、数据读取和发送SRIO命令处理，得到目标数据的整合数据。

在具体实施过程中，补数模块主要负责完成用户数据的位宽转换和补数处理。例如，检测到O_modem_wfull或O_demodem_wfull信号不为1时可写入数据；若为1时写入数据，该数据为无效数据。补数逻辑根据写入的数据以及配置的长度等信息完成补数功能，以达到8字节整数倍。经过处理的数据写入到send_fifo_modem或send_fifo_demodem FIFO中进行缓存，检测到后级模块数据未满时，读出数据并写入到后级模块。

在具体实施过程中，发送控制模块主要负责接收缓存数据、数据分包处理、产生中断信息。例如，根据用户配置的帧长度信息，计算出每包数据长度(248B)，达到包数据长度时，产生中断信息，以及计算该包数据的index_num号，按照中断信号格式将各信息整合拼接，发送至中断处理模块。缓存FIFO深度为1KB，输出中断信号位宽为32bit。

在具体实施过程中，中断处理模块主要负责32路中断信息的整合拼接，进入interrupt_fifo缓存，在状态机中检测32路通道是否有数据，若检测到该通道有数据，则将该通道的成帧信息送入interrupt_num_fifo进行缓存，供成帧模块进行读取处理。

在具体实施过程中，成帧模块主要负责成帧。可选地，根据接收到的中断信息，选择相应通道进行添加帧头、数据读取和发送SRIO命令等处理。

在一种可选的实施方式中，第二封装模块包括：解帧模块，用于对处理后的整合数据进行解帧处理，并根据通道号进行分发数据至对应的数据通道；接收控制模块，与解帧模块连接，用于提取出有效数据。

在具体实施过程中，解帧模块可以实现有效数据的解帧和多通道数据分发功能。可选地，在RX_DATA数据信息中检测包头位置，并将包头过滤，之后根据包头中的通道号将数据分发至相应通道。

在一种可选的实施方式中，接收控制模块包括：提取单元，用于在帧长度不是8字节整数倍时，则提取有效数据，并将无效数据丢弃，在帧长度是8字节整数倍时，则提取全部数据。

在具体实施过程中，接收控制模块可以实现缓存功能和有效数据提取功能。可选地，当帧长度不是8字节整数倍时，进行提取有效数据处理，将无效数据丢弃；当帧长度是8字节整数倍时，不作处理，全部接收数据。

在一种可选的实施方式中，第二封装模块包括：寄存器配置模块，用于通过AXILITE总线访问SRIO核和/或寄存器的配置参数，并按照相应的配置参数对SRIO核和/或寄存器进行读写操作。

在具体实施过程中，寄存器配置模块主要负责配置信息的总线读写操作。配置寄存器参数时，解析地址和数据将其写入相应寄存器并输出至发送控制模块、接收控制模块。读取寄存器参数时，解析地址，将该地址的数据通过反馈总线返回至AXI_LITE_BUS。该模块实时检测SRIO核状态和模块逻辑状态，方便用户查看和调试。

在一种可选的实施方式中，第二封装模块还包括：第一FIFO接口，用于接收目标数据；第二FIFO接口，用于发送有效数据。

下面对本发明一种可选的实施方式进行详细说明。

图2是根据本发明可选实施例的成解帧器功能的整体框图，如图2所示，主要程序框架分为两层。第一层是在SRIO IP core的基础上，将其封装为通用FIFO接口模块，通过FIFO接口控制SRIO的各种读写操作，并实现SRIO状态输出。第二层是根据现有项目需求和其他需求，数据接口封装为通用FIFO接口，接口操作简单化，可实现HDL程序和Microblaze对其进行操作。参数配置接口封装为AXI_LITE_BUS标准总线，通过AXI LITE总线可实现对SRIO核和功能寄存器的读写操作。

需要说明的是，该方案提供给使用人员的对外接口有两种通用接口：FIFO接口和AXI_LITE_BUS接口。通过通用FIFO接口总线实现数据的收发，内部集成成帧器、解帧器、SRIO操作控制器等模块。通过AXI_LITE标准总线配置相应功能的配置信息，可实现对SRIO核(SRIO CORE)和功能寄存器的读写操作。每层模块提供一个时钟复位模块，实现整体复位和单层独立复位。

进一步地，该方案还提供三类数据通道：发送通道、配置通道、接收通道。

1)发送通道：接收用户数据，通过补数模块对接收到的数据进行处理，不够8字节整数倍时进行补数，完成8字节整数倍处理；若收到的数据量满足成帧长度时，发送数据中断信息，中断处理模块处理完毕后，发送至成帧模块进行成帧处理，再通过SRIO接口将数据发送至外部。

2)配置通道：通过AXI LITE总线可访问SRIO核寄存器和内部寄存器配置，并可读取内部模块状态或者SRIO CORE状态。

3)接收通道：接收外部高速串行数据，根据SRIO包格式提取有效数据信息，发送至解帧器进行解帧和通道分发，并将数据写入到通用FIFO接口，发送至用户。

下面详细介绍第一层程序设计：

图3是根据本发明可选实施例的第一层封装模块的示意图，如图3所示，SRIO_CTRL_TOP模块负责SRIO接口的控制操作，包括NWRITE、NWRITE_R、SWRITE、DOORBELL、RESPONSE、NREAD等命令操作，由复位模块、SRIO核模块、SRIO发送模块、SRIO接收模块组成。

SRIO_CTRL_TOP模块接口主要有三种：发送接口、接收接口和维护接口。

1)发送模块负责将解析用户的命令和将数据分解为SRIO接口操作的最小工作包(SRIO协议可发送任意长度字节数据)发送出去。并自动完成NWRITE_R命令操作的RESPONSE操作。

2)接收模块负责REMOTE DEVICE发送至LOCAL DEVICE的命令和数据进行格式解析，并通过通用FIFO接口总线发送至用户。

3)维护接口负责SRIO CORE的寄存器读写操作。

图4是根据本发明可选实施例的第二层封装模块的示意图，如图4所示，FIFO_SRIO_TOP模块是YWZ_BPU20_SRIO成解帧器的第二层封装，对外接口为FIFO和AXI_LITE总线，该层负责补数、提取、成解帧、寄存器读写等操作。由复位模块、补数模块、发送控制模块、中断处理模块、成帧模块、解帧模块、接收控制模块、寄存器配置模块组成。

FIFO_SRIO_TOP模块接口主要有三种：发送接口，接收接口和寄存器读写接口。

1)发送接口负责接收用户数据，经过补数模块完成补数处理(8字节整数倍)，发送至发送控制模块产生成帧需要的中断信息和index_num信息。再经过中断处理模块完成中断信息的处理，通知成帧模块进行成帧处理，完成信息整合之后发送第一层封装接口，进行数据传输。

2)接收模块负责接收第一层封装接口信号，完成数据的解帧功能，根据通道号进行分发数据至相应数据通道，完成提取有效数据后，通过FIFO接口发送至用户。

3)寄存器读写接口负责功能寄存器和SRIO CORE的寄存器的读写控制功能，用户可以实时监控模块工作状态。

可选地，本实施方式提供了一种基于SRIO协议的成解帧器现场可编程门阵列(Field-Programmable Gate Array，简称为FPGA)实现方法，包括第一层封装和第二层封装，且两者间进行数据交互。

第一层是在SRIO IP core的基础上，将其封装为通用FIFO接口模块，通过FIFO接口控制SRIO的各种读写操作，并实现SRIO状态输出。第二层是根据现有项目需求和其他需求，数据接口封装为通用FIFO接口，接口操作简单化，可实现HDL程序和Microblaze对其进行操作。参数配置接口封装为AXI_LITE_BUS标准总线，通过AXI LITE总线可实现对SRIOCORE和功能寄存器的读写操作。

第一层封装包括复位模块，SRIO核模块、SRIO发送模块、SRIO接收模块；

第二层封装包括复位模块、补数模块、发送控制模块、中断处理模块、成帧模块、解帧模块、接收控制模块、寄存器配置模块；

当数据传输处于第一层封装模块时，该模块主要负责SRIO接口的控制操作。SRIO发送模块将解析用户的命令和将数据分解为SRIO接口操作的最小工作包发送至SRIO核模块，SRIO核模块对数据进行处理后发送至SRIO接收模块，SRIO接收模块提取相关信息发送至用户接收接口。具体过程为：

SRIO发送模块将解析用户的命令和将数据分解为SRIO接口操作的最小工作包发送出去，用户通过FIFO接口发送命令和数据，内部状态机检测到命令FIFO非空时，跳转到命令解析状态解析命令，之后根据相应命令将数据发送到AXI_IREQ接口；

调用SRIO IP核对数据进行处理后，通过AXI_TREQ接口发送到SRIO接收模块；

接收模块负责接收并解析SRIO接口命令和数据，并提取相关信息随数据一齐发送至用户接收接口，便于用户识别数据信息类型。

当数据传输处于第二层封装模块时，该模块主要负责补数、提取、成解帧、寄存器读写等操作。发送模块接收用户数据，经过补数模块完成8字节整数倍的补数处理，发送至发送控制模块产生成帧需要的中断信息和通道号信息，再经过中断处理模块完成中断信息的处理，通知成帧模块完成成帧处理，完成信息整合后发送到第一层封装接口进行数据传输。接收模块接收第一层封装接口发送的数据，完成数据的解帧功能，根据通道号进行分发数据至相应的数据通道，完成有效数据的提取后，通过FIFO接口发送至用户。寄存器读写接口负责功能寄存器和SRIO核寄存器的读写控制功能，用户可以实时监控模块工作状态。

实施例2

根据本发明实施例的另一方面，还提供了一种卫星通信系统，该卫星通信系统包括上述中任一项中的基于SRIO的成解帧器。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种基于SRIO的成解帧器，其特征在于，包括：

第一封装模块，用于基于SRIO核对目标数据的整合数据进行处理，得到处理后的所述整合数据；

第二封装模块，与所述第一封装模块连接，用于对接收到的所述目标数据依次进行复位、补数、发送、中断以及成帧处理，得到所述目标数据的整合数据；接收处理后的所述整合数据，并对处理后的所述整合数据依次进行解帧与接收处理，得到有效数据；以及获取配置参数，并按照所述配置参数对所述SRIO核、寄存器进行读写操作。

2.根据权利要求1所述的成解帧器，其特征在于，所述第一封装模块包括：

SRIO发送模块，用于将所述整合数据中解析的命令以及将所述整合数据中的数据分解为SRIO接口操作的最小工作包发送至SRIO核模块；

所述SRIO核模块，与所述SRIO发送模块连接，用于调用所述SRIO接口操作的最小工作包进行处理，得到处理结果；

SRIO接收模块，与所述SRIO核模块连接，用接收并解析SRIO接口命令与所述处理结果，得到处理后的所述整合数据。

3.根据权利要求2所述的成解帧器，其特征在于，所述SRIO核模块包括：

配置单元，用于配置所述SRIO核的工作模式。

4.根据权利要求1所述的成解帧器，其特征在于，所述第一封装模块还包括：

复位模块，用于时钟和复位信号的处理，其中，所述复位包括：系统复位、逻辑复位以及SRIO核复位，所述系统复位用于表征复位所述第一封装模块，所述逻辑复位用于表征复位收发逻辑且不复位所述SRIO核，所述SRIO核复位用于表征复位所述SRIO核，所述时钟为所述SRIO核生成的时钟。

5.根据权利要求1所述的成解帧器，其特征在于，所述第二封装模块包括：

补数模块，用于对所述目标数据进行补数处理，得到补数处理后的所述目标数据；

发送控制模块，与所述补数模块连接，用于依据补数处理后的所述目标数据，生成成帧所需的中断信息和通道号信息；

中断处理模块，与所述发送控制模块连接，用于对所述中断信息和所述通道号信息进行缓存处理；

成帧模块，与所述中断处理模块连接，用于从缓存中获取所述中断信息，并对所述通道号信息对应的通道进行添加帧头、数据读取和发送SRIO命令处理，得到所述目标数据的整合数据。

6.根据权利要求1所述的成解帧器，其特征在于，所述第二封装模块包括：

解帧模块，用于对处理后的所述整合数据进行解帧处理，并根据通道号进行分发数据至对应的数据通道；

接收控制模块，与所述解帧模块连接，用于提取出所述有效数据。

7.根据权利要求6所述的成解帧器，其特征在于，所述接收控制模块包括：

提取单元，用于在帧长度不是8字节整数倍时，则提取所述有效数据，并将无效数据丢弃，在所述帧长度是8字节整数倍时，则提取全部数据。

8.根据权利要求1所述的成解帧器，其特征在于，所述第二封装模块包括：

寄存器配置模块，用于通过AXI LITE总线访问所述SRIO核和/或所述寄存器的配置参数，并按照相应的所述配置参数对所述SRIO核和/或所述寄存器进行读写操作。

9.根据权利要求1所述的成解帧器，其特征在于，所述第二封装模块还包括：

第一FIFO接口，用于接收所述目标数据；

第二FIFO接口，用于发送所述有效数据。

10.一种卫星通信系统，其特征在于，所述系统包括权利要求1至9中任一项中所述的基于SRIO的成解帧器。

Images