CN114267312B - 残像优化电路及方法 - Google Patents
残像优化电路及方法 Download PDFInfo
- Publication number
- CN114267312B CN114267312B CN202111657403.XA CN202111657403A CN114267312B CN 114267312 B CN114267312 B CN 114267312B CN 202111657403 A CN202111657403 A CN 202111657403A CN 114267312 B CN114267312 B CN 114267312B
- Authority
- CN
- China
- Prior art keywords
- pixel voltage
- switch
- circuit
- design
- actual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 206010047571 Visual impairment Diseases 0.000 title claims abstract description 88
- 238000005457 optimization Methods 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000013461 design Methods 0.000 claims description 200
- 238000004088 simulation Methods 0.000 claims description 49
- 238000003860 storage Methods 0.000 claims description 27
- 239000010409 thin film Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 18
- 230000001276 controlling effect Effects 0.000 description 17
- 230000008569 process Effects 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- 230000014759 maintenance of location Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请提供一种残像优化电路及方法，残像优化电路包括减法电路和补偿电路；减法电路与补偿电路连接；减法电路用于接收设计像素电压和第一实际像素电压，并计算设计像素电压与第一实际像素电压之间的像素电压差，设计像素电压为理论上控制显示面板进行相应色阶显示的像素电压，第一实际像素电压为理论上显示面板实际进行相应色阶显示的像素电压；补偿电路用于接收像素电压差，并将像素电压差补偿到第二实际像素电压中，使得显示面板基于补偿后的第二实际像素电压进行显示，第二实际像素电压为实际中显示面板进行相应色阶显示的像素电压。能够更加便捷的使得每一个显示面板的DC残像问题得到最好的优化。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种残像优化电路及方法。
背景技术
随着科技的发展，显示技术从最初的阴极射线管(Cathode Ray Tube，CRT)发展到现今的液晶显示(Liquid Crystal Display，LCD)、有机发光二极管(Organic Light-Emitting Diode，OLED)、迷你发光二极管(Mini Light Emitting Diode，Mini LED)等。可是，在显示技术发展的同时，也产生了许多显示问题。残像就是其中之一。
为了解决残像问题，目前，针对直流(Direct Current，DC)残像，通过调节显示面板中的配置(即Code)，使公共电极电压(即Vcom)调节到最优，进而使大部分显示面板中的正负DC电压更对称，从而优化残像。例如：在显示面板中，对于白色显示，设计的正负电压为±5V(设计正负两种电压是为了使得在显示同一颜色时，在正负帧，需要液晶在两个对称的方向来回翻转，以确保液晶的平衡及其使用寿命)，Vcom为0V。也就是说，给显示面板中的像素施加5V或-5V的电压时，该像素对应显示白色。而由于显示面板的设计问题，到达像素点的电压并没有保持在5V或-5V，可能为4.8V或-5.2V。那么，此时就需要将Vcom从0V调节到-0.2V。这样，才能够使得该像素点能够按照设计时的电压进行相应颜色的显示。
但是，采用上述方式优化残像问题，需要对每一个显示面板都进行一次调节，十分不便。而如果对每一个显示面板都使用同一个调节后的Vcom，又会使得每一个显示面板的残像问题无法得到最好的优化。
发明内容
本申请实施例的目的是提供一种残像优化电路及方法，能够更加便捷的使得每一个显示面板的残像问题得到最好的优化。
为解决上述技术问题，本申请实施例提供如下技术方案：
本申请第一方面提供一种残像优化电路，所述残像优化电路包括减法电路和补偿电路；所述减法电路与所述补偿电路连接；所述减法电路用于接收设计像素电压和第一实际像素电压，并计算所述设计像素电压与所述第一实际像素电压之间的像素电压差，所述设计像素电压为理论上控制显示面板进行相应色阶显示的像素电压，所述第一实际像素电压为理论上显示面板实际进行相应色阶显示的像素电压；所述补偿电路用于接收像素电压差，并将所述像素电压差补偿到第二实际像素电压中，使得显示面板基于补偿后的第二实际像素电压进行显示，所述第二实际像素电压为实际中显示面板进行相应色阶显示的像素电压。
本申请第二方面提供一种残像优化方法，所述方法应用于第一方面中的残像优化电路；所述方法包括：通过减法电路接收设计像素电压和第一实际像素电压，并计算所述设计像素电压与所述第一实际像素电压之间的像素电压差，所述设计像素电压为理论上控制显示面板进行相应色阶显示的像素电压，所述第一实际像素电压为理论上显示面板实际进行相应色阶显示的像素电压；通过补偿电路接收像素电压差，并将所述像素电压差补偿到第二实际像素电压中，使得显示面板基于补偿后的第二实际像素电压进行显示，所述第二实际像素电压为实际中显示面板进行相应色阶显示的像素电压。
相较于现有技术，本申请第一方面提供的残像优化电路，通过减法电路获取设计像素电压以及理论上的第一实际像素电压，并计算设计像素电压与第一实际像素电压之间的像素电压差，进而将像素电压差传输至补偿电路。使得补偿电路基于像素电压差对实际中的第二实际像素电压进行补偿，补偿后的像素电压即为设计像素电压，最终使得显示面板能够基于设计像素电压进行相应色阶的显示，进而消除DC残像。由于减法电路以及补偿电路都是预先基于显示面板的电路设计问题设计好的，因此，在进行DC残像优化时，可以直接应用于显示面板中，而无需针对每个显示面板都进行相应的调整，使得DC残像优化更加便捷。并且，通过减法电路以及补偿电路，能够对每个显示面板中的像素电压进行适应性调整，使得每个显示面板的DC残像问题都能够得到最优解决。可见，采用本申请实施例提供的残像优化电路，能够更加便捷的使得每一个显示面板的DC残像问题得到最好的优化。
本申请第二方面提供的残像优化方法，与第一方面提供的残像优化电路具有相同或相似的有益效果。
附图说明
通过参考附图阅读下文的详细描述，本申请示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本申请的若干实施方式，相同或对应的标号表示相同或对应的部分，其中：
图1为现有的通过调节Vcom解决DC残像问题的过程示意图；
图2为本申请实施例中残像优化电路的结构示意图一；
图3为本申请实施例中残像优化电路的结构示意图二；
图4为本申请实施例中残像优化电路的结构示意图三；
图5为本申请实施例中残像优化电路的结构示意图四；
图6为本申请实施例中残像优化电路的结构示意图五；
图7为本申请实施例中残像优化电路的结构示意图六；
图8为本申请实施例中残像优化电路的结构示意图七；
图9为本申请实施例中残像优化电路的结构示意图八；
图10为本申请实施例中残像优化方法的流程示意图一；
图11为本申请实施例中残像优化方法的流程示意图二；
图12为本申请实施例中残像优化方法的流程示意图三。
具体实施方式
下面将参照附图更详细地描述本申请的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。
需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本申请所属领域技术人员所理解的通常意义。
残像问题是图像显示中需要解决的问题之一。所谓残像，是指某一画面经过长期显示，当切换到新的画面时，新的画面上还残留有上一画面的现象。残像问题会降低图像显示的效果。
形成残像问题的原因较多，主要包括交流(Alternating Current，AC)残像和直流(Direct Current，DC)残像。AC残像，主要是由液晶配向异常导致，与聚酰亚胺(Polyimide，PI)液以及液晶搭配相关，属于材料问题。所以，AC残像问题需要从材料方面解决。但本申请并不重点解决AC残像问题。DC残像，主要是由液晶上的公共电极(Common，COM)电压非对称导致，与电路设计、面板设计及面板制作过程中的污染等相关。所以，DC残像问题需要通过调节公共电极电压(即Vcom)进行解决。这是本申请需要重点解决的问题。
图1为现有的通过调节Vcom解决DC残像问题的过程示意图，参见图1所示，在显示面板中，设计的像素电压Vs+Design以及Vs-Design在经过显示面板中的电路，即将在显示面板的像素上进行显示时，Vs+Design以及Vs-Design会产生不同程度的变化，即Vs+Design变化了ΔVs+，Vs-Design变化了ΔVs-，并且ΔVs+和ΔVs-的变化量由于显示面板的不同以及显示色阶的不同也会不同，这就导致了实际的像素电压Vs+Actual以及Vs-Actual与设计的像素电压Vs+Design以及Vs-Design存在差异，而设计的公共电极电压Vcom Design若不相应的改变，就会产生DC残像。
目前，主要是通过调节Vcom，使得实际的像素电压Vs+Actual与Vs-Actual更加对称。仍参见图1所示，通过将Vcom Design调整为Vcom Actual。相比于Vs+Actual与Vs-Actual之间的Vcom Design，Vcom Actual能够使得Vs+Actual与Vs-Actual更加对称，进而解决了DC残像问题。
但是，通过调整Vcom，使得Vs+Actual与Vs-Actual更加对称，进而解决DC残像问题。由于显示面板的个体差异，需要针对每个显示面板都进行一次Vcom的调节，十分麻烦。而如果所有的显示面板采用同一个配置(Code)，又无法保证每一个显示面板的DC残像问题得到最优解决。可见，提供一个既方便，又能够使每个显示面板的DC残像问题得到最优处理的解决方案势在必行。
发明人经过大量研究发现，导致显示面板中出现DC残像的主要原因是：在面板电路设计中产生的薄膜晶体管(Thin Film Transistor，TFT)漏电流、耦合电容、电阻延迟等，在残像的黑白格画面下，都有可能影响像素电压的保持，进而导致正负帧的像素电压不对称，进而导致DC残像。
有鉴于此，本申请实施例提出一种残像优化电路，在残像优化电路中，设计了减法电路和补偿电路。通过减法电路，将设计的像素电压与实际的像素电压相减，得到两者之间的像素电压差。该像素电压差就是设计的像素电压因为显示面板的电路设计而无法保持的电压。进而通过补偿电路将该像素电压差补偿到显示面板进行显示的实际的像素电压上。最终，显示面板还是能够基于设计的像素电压进行显示。由于减法电路以及补偿电路都是预先基于显示面板的电路设计问题设计好的，因此，在进行DC残像优化时，可以直接应用于显示面板中，而无需针对每个显示面板都进行相应的调整，使得DC残像优化更加便捷。并且，通过减法电路以及补偿电路，能够对每个显示面板中的像素电压进行适应性调整，使得每个显示面板的DC残像问题都能够得到最优解决。
接下来，详细对本申请实施例提供的残像优化电路进行说明。
图2为本申请实施例中残像优化电路的结构示意图一，参见图2所示，残像优化电路至少可以包括：减法电路和补偿电路。
其中，减法电路与补偿电路连接。
减法电路用于接收设计像素电压和第一实际像素电压，并计算设计像素电压与第一实际像素电压之间的像素电压差。
在这里，设计像素电压为理论上控制显示面板进行相应色阶显示的像素电压。第一实际像素电压为理论上显示面板进行相应色阶显示的像素电压。
在显示面板中，在接收到设计像素电压后，由于显示面板中的电路结构会影响设计像素电压的保持，使得设计像素电压变化为第一实际像素电压，进而按照第一实际像素电压进行相应色阶的显示。因此，可以通过减法电路201，不仅获取刚进入显示面板的设计像素电压，还获取作为显示基准的第一实际像素电压，进而计算出设计像素电压与第一实际像素电压之间的差值，即像素电压差。这样，就能够知道显示面板中的电路结构对设计像素电压的保持造成了多大的影响，进而对第二实际像素电压进行补偿。这里的第二实际像素电压为实际中显示面板进行相应色阶显示的像素电压。
补偿电路用于接收像素电压差，并将像素电压差补偿到第二实际像素电压中，使得显示面板基于补偿后的第二实际像素电压进行显示。
在减法电路计算出设计像素电压与第一实际像素电压之间的像素电压差后，减法电路就会将像素电压差传输至补偿电路。补偿电路在接收减法电路发送的像素电压差的同时，还会获取第二实际像素电压，进而使得获取的像素电压差补偿到第二实际像素电压中，从而实现第二实际像素电压的补偿，使得显示面板最终能够按照补偿后的像素电压，即设计像素电压进行显示。
这里需要说明的是，上述的第一实际像素电压与第二实际像素电压都是显示面板中实际进行相应色阶显示的电压。第一实际像素电压可以通过模拟显示面板中的电路结构的仿真电路或者理论推算获得。第二实际像素电压可以直接从显示面板中控制像素进行色阶显示的电路中获得。当第一实际像素电压通过仿真电路获得时，如果仿真电路对于显示面板中电路结构的还原度较高，即仿真电路与显示面板中的电路结构一致，那么，第一实际像素电压的具体数值就与第二实际像素电压的具体数值相同。这样，能够提高第二实际像素电压补偿的精准度，即使得补偿后的第二实际像素电压与设计像素电压一致，进而使得显示面板中DC残像问题得到最好的解决。
由上述内容可知，本申请实施例提供的残像优化电路，包括：减法电路和补偿电路。其中，减法电路与补偿电路连接。通过减法电路获取设计像素电压以及理论上的第一实际像素电压，并计算设计像素电压与第一实际像素电压之间的像素电压差，进而将像素电压差传输至补偿电路。使得补偿电路基于像素电压差对实际中的第二实际像素电压进行补偿，补偿后的像素电压即为设计像素电压，最终使得显示面板能够基于设计像素电压进行相应色阶的显示，进而消除DC残像。由于减法电路以及补偿电路都是预先基于显示面板的电路设计问题设计好的，因此，在进行DC残像优化时，可以直接应用于显示面板中，而无需针对每个显示面板都进行相应的调整，使得DC残像优化更加便捷。并且，通过减法电路以及补偿电路，能够对每个显示面板中的像素电压进行适应性调整，使得每个显示面板的DC残像问题都能够得到最优解决。可见，采用本申请实施例提供的残像优化电路，能够更加便捷的使得每一个显示面板的DC残像问题得到最好的优化。
进一步地，作为对图2所示残像优化电路的细化和扩展，残像优化电路还包括仿真电路。
图3为本申请实施例中残像优化电路的结构示意图二，参见图3所示，在残像优化电路中，仿真电路的第一端用于接收设计像素电压，仿真电路的第二端与减法电路的第一端连接，减法电路的第二端用于接收设计像素电压，减法电路的第三端与补偿电路的第一端连接，补偿电路的第二端用于接收第二实际像素电压，补偿电路的第三端与显示面板连接。
在对显示面板中的残像问题进行优化的过程中，首先，仿真电路获取设计像素电压。然后，仿真电路模拟显示面板中的电路结构，将设计像素电压处理为第一实际像素电压。由于发明人发现显示面板中之所以会产生DC残像问题，是因为显示面板中的电路结构会对设计像素电压的保持造成一定影响，使得显示面板最终无法按照设计像素电压进行相应色阶的显示，而只能够按照被显示面板中的电路结构改变后的第二实际像素电压进行相应色阶的显示。因此，在残像优化电路中加入仿真电路，并通过仿真电路模拟显示面板中的电路结构对设计像素电压进行处理。这样，即能够确定出显示面板中的电路结构对设计像素电压造成了多少影响，又不会影响到显示面板中电路结构已有的功能。接着，仿真电路将第一实际像素电压传输至减法电路。再接着，减法电路计算其获取的设计像素电压与第一实际像素电压的像素电压差，并传输至补偿电路。最后，补偿电路基于像素电压差对其获取的第二实际像素电压进行补偿，进而使得显示面板最终能够按照补偿后的像素电压，即设计像素电压进行相应色阶的显示。
由上述内容可知，通过在残像优化电路中加入仿真电路，使得仿真电路能够模拟显示面板中的电路结构，进而对设计像素电压进行处理，得到第一实际像素电压，以便于后续减法电路的使用。这样，既能够协助减法电路计算出像素电压差，实现对第二实际像素电压的补偿，又能够避免在获取像素电压差时影响显示面板中原有的电路结构，从而保证显示面板中原有的功能正常运行。
进一步地，做为对图3所示残像优化电路的细化和扩展，残像优化电路还包括第一控制电路、第一开关、第二开关和存储电路。
图4为本申请实施例中残像优化电路的结构示意图三，参见图4所示，在残像优化电路中，第一控制电路分别与第一开关(开关A)以及第二开关(开关B)连接。第一开关(开关A)的第一端用于接收正设计像素电压(V+)，第二开关(开关B)的第一端用于接收负设计像素电压(V-)，第一开关(开关A)的第二端分别与仿真电路的第一端以及减法电路的第二端连接，第二开关(开关B)的第二端分别与仿真电路的第一端以及减法电路的第二端连接。仿真电路的第二端与减法电路的第一端连接。减法电路的第三端与存储电路的第一端连接，存储电路的第二端与补偿电路的第一端连接。补偿电路的第二端用于接收第二实际像素电压，补偿电路的第三端与显示面板连接。
为了维持液晶翻转的均衡，对于同一色阶，在正负不同帧，需要使液晶分子的翻转方向不同，这就使得控制液晶分子翻转的设计像素电压出现了正设计像素电压(V+)和负设计像素电压(V-)。
在对显示面板中的残像问题进行优化的过程中，首先，第一控制电路控制第一开关(开关A)开启，正设计像素电压(V+)通过第一开关(开关A)进入仿真电路。仿真电路输出正第一实际像素电压，输入减法电路。与此同时，正设计像素电压(V+)通过第一开关(开关A)进入减法电路。接着，减法电路输出正设计像素电压(V+)对应的像素电压差，输入存储电路保存。然后，第一控制电路控制第一开关(开关A)关闭、第二开关(开关B)开启，负设计像素电压(V-)通过第二开关(开关B)进入仿真电路。仿真电路输出负第一实际像素电压，输入减法电路。与此同时，负设计像素电压(V-)通过第二开关(开关B)进入减法电路。接着，减法电路输出负设计像素电压(V-)对应的像素电压差，输入存储电路保存。接下来，正负设计像素电压(V-)对应的像素电压差从存储电路进入补偿电路，补偿电路基于正负设计像素电压(V-)对应的像素电压差分别对各个像素点对应的正负第二实际像素电压进行补偿，使得显示面板最终按照相应的正负设计像素电压(V-)进行相应色阶的显示。
由上述内容可知，通过第一控制电路分别控制第一开关以及第二开关依次开合，使得正设计像素电压以及负设计像素电压依次进入仿真电路以及减法电路，进而使得存储电路中保存有正设计像素电压以及负设计像素电压对应的像素电压差。当后续补偿电路需要对正第二实际像素电压或者负第二实际像素电压进行补偿，能够直接从存储电路中调用出相应的像素电压差进行补偿，进而提高残像优化的效率。
进一步地，做为对图4所示残像优化电路的细化和扩展，残像优化电路还包括第三开关和第四开关。
图5为本申请实施例中残像优化电路的结构示意图四，参见图5所示，在残像优化电路中，第一控制电路分别与第一开关(开关A)、第二开关(开关B)、第三开关(开关C)以及第四开关(开关D)连接。第一开关(开关A)的第一端用于接收白正设计像素电压(V白+)，第二开关(开关B)的第一端用于接收白负设计像素电压(V白-)，第三开关(开关C)的第一端用于接收黑正设计像素电压(V黑+)，第四开关(开关D)的第一端用于接收黑负设计像素电压(V黑-)。第一开关(开关A)的第二端、第二开关(开关B)的第二端、第三开关(开关C)的第二端以及第四开关(开关D)的第二端分别与仿真电路的第一端以及减法电路的第二端连接。仿真电路的第二端与减法电路的第一端连接。减法电路的第三端与存储电路的第一端连接，存储电路的第二端与补偿电路的第一端连接。补偿电路的第二端用于接收第二实际像素电压，补偿电路的第三端与显示面板连接。
在黑白格的残像优化中，需要分别获得白正设计像素电压(V白+)、白负设计像素电压(V白-)、黑正设计像素电压(V黑+)以及黑负设计像素电压(V黑-)这四种设计像素电压。因此，需要在残像优化电路中，仿真电路之前，设计四个开关，分别控制这四种设计像素电压通过。
在对显示面板中的残像问题进行优化的过程中，首先，第一控制电路控制第一开关(开关A)开启(初始阶段默认四个开关都打开)，白正设计像素电压(V白+)通过第一开关(开关A)进入仿真电路。仿真电路输出白正第一实际像素电压，输入减法电路。与此同时，白正设计像素电压(V白+)通过第一开关(开关A)进入减法电路。接着，减法电路输出白正设计像素电压(V白+)对应的像素电压差，输入存储电路保存。然后，第一控制电路控制第一开关(开关A)关闭、第二开关(开关B)开启，按照上述过程，在存储电路中存储白负设计像素电压(V白-)对应的像素电压差。接着，第一控制电路控制第二开关(开关B)关闭、第三开关(开关C)开启，按照上述过程，在存储电路中存储黑正设计像素电压(V黑+)对应的像素电压差。再接着，第一控制电路控制第三开关(开关C)关闭、第四开关(开关D)开启，按照上述过程，在存储电路中存储黑负设计像素电压(V黑-)对应的像素电压差。最后，白正、白负、黑正、黑负设计像素电压(V黑-)对应的像素电压差从存储电路进入补偿电路，补偿电路基于白正、白负、黑正、黑负设计像素电压(V黑-)对应的像素电压差分别对各个像素点对应的白正、白负、黑正、黑负第二实际像素电压进行补偿，使得显示面板最终的黑白残像问题得到解决。
由上述内容可知，通过在残像优化电路中设置第三开关和第四开关，使得残像优化电路中存在第一开关、第二开关、第三开关以及第四开关这四个开关，分别控制白正、白负、黑正、黑负设计像素电压这四种黑白格相应的所有像素电压通过，进而将得到的白正、白负、黑正、黑负设计像素电压对应的像素电压差存储于存储电路中，以便补偿电路在对显示面板中各个黑白像素点对应的像素电压进行补偿时，能够直接从存储电路中获取相应的像素电压差，进而提高残像优化的效率。
进一步地，做为对图3或图5所示残像优化电路的细化和扩展，仿真电路具体可以包括薄膜晶体管、电容和电阻。
图6为本申请实施例中残像优化电路的结构示意图五，参见图6所示，在残像优化电路中，减法电路、补偿电路、第一控制电路、第一开关(开关A)、第二开关(开关B)、存储电路、第三开关(开关C)以及第四开关(开关D)之间的连接关系与图5相同，此处不再赘述。在仿真电路中，电阻(R)的第一端用于分别接收白正、白负、黑正、黑负设计像素电压，电阻(R)的第二端分别与电容(C)的第一端以及薄膜晶体管(TFT)的第一端连接，薄膜晶体管(TFT)的第二端与减法电路的第一端连接，电容(C)的第二端以及薄膜晶体管(TFT)的第三端与显示面板中的其它器件连接(图中未示出)。
在白正、白负、黑正、黑负设计像素电压(V白+、V白-、V黑+、V黑-)分别进入仿真电路后，通过电阻(R)、电容(C)、薄膜晶体管(TFT)分别对V白+、V白-、V黑+、V黑-进行模拟显示面板中的电路对其进行处理，从而分别输出V白+、V白-、V黑+、V黑-对应的第一实际像素电压，并输入至减法电路中继续进行处理。此后具体的处理过程，与上一实施例相同，此处不再赘述。
举例来说，在残像检测画面中，只有黑白格两种灰阶(白格255灰阶和黑格0灰阶)，再加上正负帧两种电压，因此，在残像检测画面中的像素电压只有4种，分别为V白+、V白-、V黑+、以及V黑-。在残像的自优化调节过程中，先通过仿真电路，对实际的像素电压损失值进行比较计算得到，并向后方补偿电路进行反馈。以V白+为例，当开关A打开时，V白+输入，通过仿真电路后产生电压V1，与源电压V0进行对比后便可得到反馈电压Vf。重复通过以上方法，便可得到V白+，V白-，V黑+，V黑-所对应的4种不同的电压反馈值Vf。
当然，如果显示面板中影响设计像素电压保持的电子器件或者电路连接关系发生变化，仿真电路中的各电子器件及其连接关系也会相应的进行改变。对于仿真电路的具体结构，需要基于显示面板的具体结构确定，此处不做具体限定。
由上述内容可知，通过将电阻、电容、薄膜晶体管等电子器件按照显示面板中影响设计像素电压保持的结构进行布置，使得仿真电路能够模拟出显示面板中影响设计像素电压保持的电路结构，进而对设计像素电压进行处理，进而模拟出显示面板处理后的第一实际像素电压，以便后续确定出像素电压差，进而对显示面板中实际得到的第二实际像素电压进行补偿，实现残像问题的优化。
进一步地，作为对图2所示残像优化电路的细化和扩展，补偿电路具体可以包括第二控制电路、第五开关和第六开关。
图7为本申请实施例中残像优化电路的结构示意图六，参见图7所示，在减法电路计算出设计像素电压与第一实际像素电压之间的像素电压差后，第二控制电路分别与第五开关(开关A’)以及第六开关(开关B’)连接。第五开关(开关A’)的第一端用于接收正设计像素电压对应的像素电压差(Vf+)，第六开关(开关B’)的第一端用于接收负设计像素电压对应的像素电压差(Vf-)。第五开关(开关A’)的第二端与第六开关(开关B’)的第二端与加法电路(运算放大器(Operational amplifier，OP))的第一端连接，资源(Source)线与加法电路(OP)的第二端连接，OP的第二端与显示面板的像素点连接。
为了维持液晶翻转的均衡，对于同一色阶，在正负不同帧，需要使液晶分子的翻转方向不同，这就使得控制液晶分子翻转的设计像素电压出现了正设计像素电压和负设计像素电压。相应的，正设计像素电压和负设计像素电压通过显示面板中的电路结构后，就得到了正第二实际像素电压和负第二实际像素电压。
在对显示面板中的残像问题进行优化的过程中，第二控制电路根据线获得的正负第二实际像素电压确定是否开启第五开关(开关A’)或第六开关(开关B’)(初始情况下，第五开关(开关A’)和第六开关(开关B’)都是关闭的)。当第二控制电路确定Source线获得正第二实际像素电压时，第二控制电路控制第五开关(开关A’)开启，使得正设计像素电压对应的像素电压差通过，进而将该像素电压差补偿到Source线的正第二实际像素电压中，从而使得显示面板中该像素点最终能够按照补偿后的像素电压，即正设计像素电压进行相应色阶的显示。类似的，当第二控制电路确定Source线获得负第二实际像素电压时，第二控制电路控制第六开关(开关B’)开启，使得负设计像素电压对应的像素电压差通过，进而将该像素电压差补偿到Source线的负第二实际像素电压中，从而使得显示面板中该像素点最终能够按照补偿后的像素电压，即设计像素电压进行相应色阶的显示。
由上述内容可知，通过第二控制电路对第五开关以及第六开关的开合进行控制，使得正设计像素电压或负设计像素电压对应的像素电压差通过，从而对Source线中的正第二实际像素电压或负第二实际像素电压进行针对性的补偿，提高显示面板中各像素点相应色阶显示的准确性，进而提高残像优化的准确性。
进一步地，作为对图7所示残像优化电路的细化和扩展，补偿电路还可以包括第七开关和第八开关。
图8为本申请实施例中残像优化电路的结构示意图七，参见图8所示，在减法电路计算出正、负设计像素电压与正、负第一实际像素电压之间的像素电压差(Vf+、Vf-)后，由于显示面板中存在多个像素点，每个像素点对应的第二实际像素电压都需要进行补偿，因此，补偿电路中存在多组第五开关(开关A’)和第六开关(开关B’)。第二控制电路分别与第七开关(开关1)以及第八开关(开关2)连接。而第七开关(开关1)分别与多组第五开关(开关A’)以及第六开关(开关B’)连接，第八开关(开关2)分别与多组第五开关(开关A’)以及第六开关(开关B’)连接。
在对显示面板中的残像问题进行优化的过程中，第二控制电路除了根据各Source线获得的正负第二实际像素电压确定是否开启各组对应的第五开关(开关A’)或第六开关(开关B’)之外，第二控制电路在确定显示面板的各个像素中对应正第二实际像素电压的第五开关(开关A’)都开启后，控制第七开关(开关1)开启，以便正设计像素电压对应的像素电压通过，进而通过开启的第五开关(开关A’)，对相应像素点对应的正第二实际像素电压进行补偿。以及第二控制电路在确定显示面板的各个像素中对应负第二实际像素电压的第六开关(开关B’)都开启后，控制第八开关(开关2)开启，以便负设计像素电压对应的像素电压通过，进而通过开启的第六开关(开关B’)，对相应像素点对应的负第二实际像素电压进行补偿。
由上述分析可知，通过设置第七开关以及第八开关，使得第二控制器通过第七开关或者第八开关使得正设计像素电压或者负设计像素电压对应的像素电压差统一对各个像素点对应的正第二实际像素电压或者负第二实际像素电压进行补偿，避免出现补偿遗漏，进而提高残像优化的精准性。
与图5相应，在黑白格的残像优化中，需要分别获得白正设计像素电压、白负设计像素电压、黑正设计像素电压以及黑负设计像素电压这四种设计像素电压。因此，在补偿电路中，针对每个像素点，需要设计四个开关，即除了第五开关和第六开关之外，还需要存在两个开关。以及，在补偿电路的输入端，也需要设计四个开关，即除了第七开关和第八开关之外，还需要再增加两个开关。
图9为本申请实施例中残像优化电路的结构示意图八，参见图9所示，显示面板中存在多个像素点(此处以像素点1、像素点2、像素点3、像素点4为例)，开关1用于控制白正设计像素电压对应的像素电压差，即Vf白+通过，开关2用于控制白负设计像素电压对应的像素电压差，即Vf白-通过，开关3用于控制黑正设计像素电压对应的像素电压差，即Vf黑+通过，开关4用于控制黑负设计像素电压对应的像素电压差，即Vf黑-通过。针对Source线1、Source线2、Source线3、Source线4(分别对应像素点1、像素点2、像素点3、像素点4对应的色阶显示，其对应的第二实际像素电压为Vs1、Vs2、Vs3、Vs4、)，分别并列设置有一组开关，每组开关包括开关A’、开关B’、开关C、开关D’。每条Source与其并列的一组开关均与OP连接。这里的OP具体为芯片中用于输出的运算放大器，具体用于输出显示面板需要的像素电压。进而OP与显示面板中相应的像素点连接。
不同的Source线会在其充电前对Vs进行不同的电压补偿。当补偿模式开启时，芯片内部会根据Vs的电压及其极性进行开关的选择。当Vs为白色255正电压时，开关A’便会打开，当所有开关A’打开后，开关1打开，此时由前面得到的Vf白+反馈电压便会作为补偿电压，输入到Vs为白色255正电压的Source信号线中。当Vs为白色255负电压时，开关B’便会打开，当所有开关B’打开后，开关2打开，此时由前面得到的Vf白-反馈电压便会作为补偿电压，输入到Vs为白色255负电压的Source信号线中。当Vs为黑色0灰阶正电压时，开关C’便会打开，当所有开关C’打开后，开关3打开，此时由前面中得到的Vf黑+反馈电压便会作为补偿电压，输入到Vs为黑色0灰阶正电压的Source信号线中。当Vs为黑色0灰阶负电压时，开关D’便会打开，当所有开关D’打开后，开关4打开，此时由前面中得到的Vf黑-反馈电压便会作为补偿电压，输入到Vs为黑色0灰阶负电压的Source信号线中。
最后需要说明的是，在实际应用中，上述的减法电路、控制电路等功能电路，具体可以是减法器、控制器等常用的各种具有相应功能的电子器件。对于上述的减法电路、控制电路等电路的具体类型，此处不做具体限定。
基于同一发明构思，作为对上述残像优化电路的实现，本申请实施例还提供了一种残像优化方法。图10为本申请实施例中残像优化方法的流程示意图一，参见图10所示，该方法可以包括：
S1001：通过减法电路接收设计像素电压和第一实际像素电压，并计算设计像素电压与第一实际像素电压之间的像素电压差，设计像素电压为理论上控制显示面板进行相应色阶显示的像素电压，第一实际像素电压为理论上显示面板实际进行相应色阶显示的像素电压；
S1002：通过补偿电路接收像素电压差，并将像素电压差补偿到第二实际像素电压中，使得显示面板基于补偿后的第二实际像素电压进行显示，第二实际像素电压为实际中显示面板进行相应色阶显示的像素电压。
进一步地，作为对图10所示方法的细化和扩展，本申请实施例还提供了一种残像优化方法。图11为本申请实施例中残像优化方法的流程示意图二，参见图11所示，该方法可以包括：
S1101：通过第一控制电路控制第一开关和第二开关依次开合，第一开关用于控制正设计像素电压通过，第二开关用于控制负设计像素电压通过。
具体的，通过第一控制电路控制第一开关、第二开关、第三开关以及第四开关依次开合，第一开关用于控制白正设计像素电压通过，第二开关用于控制白负设计像素电压通过，第三开关用于控制黑正设计像素电压通过，第四开关用于控制黑负设计像素电压通过；
S1102：通过仿真电路接收设计像素电压，并通过模拟显示面板中的电路结构将设计像素电压处理为第一实际像素电压，并将第一实际像素电压传输至减法电路。
具体的，通过电阻、电容、薄膜晶体管处理设计像素电压。
S1103：通过减法电路接收设计像素电压和第一实际像素电压，并计算设计像素电压与第一实际像素电压之间的像素电压差，设计像素电压为理论上控制显示面板进行相应色阶显示的像素电压，第一实际像素电压为理论上显示面板实际进行相应色阶显示的像素电压。
S1104：通过存储电路存储正设计像素电压对应的像素电压差以及负设计像素电压对应的像素电压差。
具体的，通过存储电路存储白正设计像素电压、白负设计像素电压、黑正设计像素电压以及黑负设计像素电压对应的像素电压差。
S1105：通过补偿电路接收像素电压差，并将像素电压差补偿到第二实际像素电压中，使得显示面板基于补偿后的第二实际像素电压进行显示，第二实际像素电压为实际中显示面板进行相应色阶显示的像素电压。
具体的，通过第二控制电路当补偿电路接收到正第二实际像素电压时，控制第五开关开启，以及当补偿电路接收到负第二实际像素电压时，控制第六开关开启，第五开关用于控制正设计像素电压对应的像素电压差通过，第六开关用于控制负设计像素电压对应的像素电压差通过。
具体的，通过第二控制电路当显示面板的各个像素中对应正第二实际像素电压的第五开关都开启时，控制第七开关开启，以及当显示面板的各个像素中对应负第二实际像素电压的第六开关都开启时，控制第八开关开启，第七开关用于控制正设计像素电压对应的像素电压差通过，第八开关用于控制负设计像素电压对应的像素电压差通过。
以上，设计像素电压包括正设计像素电压和负设计像素电压。正设计像素电压包括白正设计像素电压和黑正设计像素电压，负设计像素电压包括白负设计像素电压和黑负设计像素电压。第一实际像素电压包括正第一实际像素电压和负第一实际像素电压。正第一实际像素电压包括白正第一实际像素电压和黑正第一实际像素电压，负第一实际像素电压包括白负第一实际像素电压和黑负第一实际像素电压。第二实际像素电压包括正第二实际像素电压和负第二实际像素电压。正第二实际像素电压包括白正第二实际像素电压和黑正第二实际像素电压，负第二实际像素电压包括白负第二实际像素电压和黑负第二实际像素电压。
总的来说，本申请实施例提供的残像优化电路可以分为两大阶段。图12为本申请实施例中残像优化方法的流程示意图三，参见图12所示，两大阶段分别为：
一、仿真反馈阶段。
各黑白正负电压开关依次打开，通过仿真电路得到不同的补偿电压值Vf。
举例来说，仿真开始后，开关A打开，V白255灰阶正电压加载；仿真电路打开，生成仿真电压V1；V1与源电压V0通过减法器做差；得到补偿电压Vf。这是V白255灰阶正电压，而V白255灰阶负电压、V黑0灰阶正电压、V黑0灰阶负电压均类似。
二、电压补偿阶段。
各Source线根据自身Vs电压的大小及极性选择不同的通道，不同的通道选择对应的补偿电压Vf进行电压补偿。
举例来说，补偿开始后，Source线加载Vs电压；判断是否为白255灰阶正电压；若是，则补偿电路内开关A’开启，其他开关关闭；若否，补偿电路内所有开关关闭。开关A’开启后，开关1打开，Vf白正对Vs进行补偿。
就这样，重复以上流程，分别对白255灰阶负电压(V白-)、黑0灰阶正电压(V黑+)、黑0灰阶负电压(V黑-)进行补偿。
这里需要指出的是，以上方法实施例的描述，与上述电路实施例的描述是类似的，具有同电路实施例相似的有益效果。对于本申请方法实施例中未披露的技术细节，请参照本申请电路实施例的描述而理解。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种残像优化电路，其特征在于，所述残像优化电路包括减法电路和补偿电路；所述减法电路与所述补偿电路连接；
所述减法电路用于接收设计像素电压和第一实际像素电压，并计算所述设计像素电压与所述第一实际像素电压之间的像素电压差，所述设计像素电压为理论上控制显示面板进行相应色阶显示的像素电压，所述第一实际像素电压为理论上显示面板实际进行相应色阶显示的像素电压；
所述补偿电路用于接收像素电压差，并将所述像素电压差补偿到第二实际像素电压中，使得显示面板基于补偿后的第二实际像素电压进行显示，所述第二实际像素电压为实际中显示面板进行相应色阶显示的像素电压；
其中，所述残像优化电路还包括仿真电路；所述仿真电路与所述减法电路连接；
所述仿真电路用于接收所述设计像素电压，并通过模拟显示面板中的电路结构将所述设计像素电压处理为所述第一实际像素电压，并将所述第一实际像素电压传输至所述减法电路。
2.根据权利要求1所述的残像优化电路，其特征在于，所述设计像素电压包括正设计像素电压和负设计像素电压；
所述残像优化电路还包括第一控制电路、第一开关、第二开关和存储电路；所述第一控制电路分别与所述第一开关以及所述第二开关连接，所述第一开关以及所述第二开关分别与所述仿真电路连接，所述存储电路与所述减法电路连接；
所述第一开关用于控制所述正设计像素电压通过，所述第二开关用于控制所述负设计像素电压通过，所述第一控制电路用于控制所述第一开关和所述第二开关依次开合，所述存储电路用于存储所述正设计像素电压对应的像素电压差以及所述负设计像素电压对应的像素电压差。
3.根据权利要求2所述的残像优化电路，其特征在于，所述正设计像素电压包括白正设计像素电压和黑正设计像素电压，所述负设计像素电压包括白负设计像素电压和黑负设计像素电压；
所述残像优化电路还包括第三开关和第四开关；所述第三开关分别与所述第一控制电路以及所述仿真电路连接，所述第四开关分别与所述第一控制电路以及所述仿真电路连接；
所述第一开关用于控制所述白正设计像素电压通过，所述第二开关用于控制所述白负设计像素电压通过，所述第三开关用于控制所述黑正设计像素电压通过，所述第四开关用于控制所述黑负设计像素电压通过，所述第一控制电路用于控制所述第一开关、所述第二开关、所述第三开关以及所述第四开关依次开合，所述存储电路用于存储所述白正设计像素电压、所述白负设计像素电压、黑正设计像素电压以及黑负设计像素电压对应的像素电压差。
4.根据权利要求1所述的残像优化电路，其特征在于，所述仿真电路包括薄膜晶体管、电容和电阻；
所述电阻分别与所述电容以及所述薄膜晶体管连接，所述薄膜晶体管与所述减法电路连接；
所述电阻用于接收所述设计像素电压。
5.根据权利要求1至4中任一项所述的残像优化电路，其特征在于，所述设计像素电压包括正设计像素电压和负设计像素电压，所述第二实际像素电压包括正第二实际像素电压和负第二实际像素电压；
所述补偿电路包括第二控制电路和第五开关和第六开关；所述第二控制电路分别与所述第五开关以及所述第六开关连接；
所述第五开关用于控制所述正设计像素电压对应的像素电压差通过，所述第六开关用于控制所述负设计像素电压对应的像素电压差通过，所述第二控制电路用于当所述补偿电路接收到所述正第二实际像素电压时，控制所述第五开关开启，以及当所述补偿电路接收到所述负第二实际像素电压时，控制所述第六开关开启。
6.根据权利要求5所述的残像优化电路，其特征在于，所述补偿电路还包括第七开关和第八开关；所述第七开关以及所述第八开关分别与所述第二控制电路、第五开关以及第六开关连接；
所述第七开关用于控制所述正设计像素电压对应的像素电压差通过，所述第八开关用于控制所述负设计像素电压对应的像素电压差通过，所述第二控制电路用于当所述显示面板的各个像素中对应正第二实际像素电压的第五开关都开启时，控制所述第七开关开启，以及当所述显示面板的各个像素中对应负第二实际像素电压的第六开关都开启时，控制所述第八开关开启。
7.一种残像优化方法，其特征在于，所述方法应用于权利要求1至6中任一项所述的残像优化电路；所述方法包括：
通过仿真电路接收所述设计像素电压，并通过模拟显示面板中的电路结构将所述设计像素电压处理为所述第一实际像素电压，并将所述第一实际像素电压传输至所述减法电路；
通过减法电路接收设计像素电压和第一实际像素电压，并计算所述设计像素电压与所述第一实际像素电压之间的像素电压差，所述设计像素电压为理论上控制显示面板进行相应色阶显示的像素电压，所述第一实际像素电压为理论上显示面板实际进行相应色阶显示的像素电压；
通过补偿电路接收像素电压差，并将所述像素电压差补偿到第二实际像素电压中，使得显示面板基于补偿后的第二实际像素电压进行显示，所述第二实际像素电压为实际中显示面板进行相应色阶显示的像素电压。
8.根据权利要求7所述的方法，其特征在于，所述设计像素电压包括正设计像素电压和负设计像素电压；
在所述通过仿真电路接收所述设计像素电压之前，所述方法还包括：
通过第一控制电路控制第一开关和第二开关依次开合，所述第一开关用于控制所述正设计像素电压通过，所述第二开关用于控制所述负设计像素电压通过；
在所述通过减法电路接收设计像素电压和第一实际像素电压，并计算所述设计像素电压与所述第一实际像素电压之间的像素电压差之后，所述方法还包括：
通过存储电路存储所述正设计像素电压对应的像素电压差以及所述负设计像素电压对应的像素电压差。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111657403.XA CN114267312B (zh) | 2021-12-30 | 2021-12-30 | 残像优化电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111657403.XA CN114267312B (zh) | 2021-12-30 | 2021-12-30 | 残像优化电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114267312A CN114267312A (zh) | 2022-04-01 |
| CN114267312B true CN114267312B (zh) | 2023-02-17 |
Family
ID=80832033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111657403.XA Active CN114267312B (zh) | 2021-12-30 | 2021-12-30 | 残像优化电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114267312B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114842804B (zh) * | 2022-05-09 | 2023-09-12 | 北京奕斯伟计算技术股份有限公司 | 像素驱动电路、显示面板和电子设备 |
| CN114898717B (zh) * | 2022-05-30 | 2023-12-26 | 京东方科技集团股份有限公司 | 残像补偿方法、装置、显示设备和计算机可读存储介质 |
| CN115798430B (zh) * | 2022-12-02 | 2024-05-28 | Tcl华星光电技术有限公司 | 显示装置及其驱动方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200844936A (en) * | 2007-05-03 | 2008-11-16 | Hannstar Display Corp | Liquid crystal display panel and driving method thereof |
| CN102842280A (zh) * | 2012-08-31 | 2012-12-26 | 京东方科技集团股份有限公司 | 一种公共电压补偿电路、方法及液晶显示装置 |
| CN104867449A (zh) * | 2015-05-29 | 2015-08-26 | 青岛海信电器股份有限公司 | 显示器的像素补偿方法及显示器 |
| CN106652934A (zh) * | 2016-11-24 | 2017-05-10 | 合肥鑫晟光电科技有限公司 | 源极驱动电路以及显示装置 |
| CN106782306A (zh) * | 2017-01-24 | 2017-05-31 | 上海天马有机发光显示技术有限公司 | 一种oled显示面板的亮度调节方法以及亮度调节系统 |
| CN107068098A (zh) * | 2017-05-16 | 2017-08-18 | 深圳市华星光电技术有限公司 | 一种液晶显示面板的驱动方法及装置 |
| CN109903733A (zh) * | 2019-04-11 | 2019-06-18 | 京东方科技集团股份有限公司 | 显示装置及其驱动方法 |
| TWI671731B (zh) * | 2018-08-29 | 2019-09-11 | 友達光電股份有限公司 | 電壓補償電路、顯示裝置以及電壓補償方法 |
| CN110880293A (zh) * | 2019-12-09 | 2020-03-13 | 上海视欧光电科技有限公司 | 像素补偿电路、显示面板和像素补偿方法 |
| CN112002281A (zh) * | 2020-09-01 | 2020-11-27 | 云谷（固安）科技有限公司 | 像素电路驱动方法 |
| CN113284469A (zh) * | 2021-05-26 | 2021-08-20 | 深圳市华星光电半导体显示技术有限公司 | 亮度调节方法及亮度调节装置、电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI382261B (zh) * | 2008-05-30 | 2013-01-11 | Chimei Innolux Corp | 液晶顯示面板及其驅動方法 |
| CN109427308B (zh) * | 2017-08-22 | 2021-01-22 | 奇景光电股份有限公司 | 补偿像素电压的显示面板驱动装置与方法 |
| KR102366197B1 (ko) * | 2017-12-15 | 2022-02-21 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동 방법 |
| KR102593264B1 (ko) * | 2018-08-14 | 2023-10-26 | 삼성전자주식회사 | 디스플레이 드라이버 및 이를 포함하는 유기발광 표시장치 |
| CN110648643B (zh) * | 2019-09-30 | 2021-05-11 | 京东方科技集团股份有限公司 | 一种电压调节方法、装置及显示装置 |
-
2021
- 2021-12-30 CN CN202111657403.XA patent/CN114267312B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200844936A (en) * | 2007-05-03 | 2008-11-16 | Hannstar Display Corp | Liquid crystal display panel and driving method thereof |
| CN102842280A (zh) * | 2012-08-31 | 2012-12-26 | 京东方科技集团股份有限公司 | 一种公共电压补偿电路、方法及液晶显示装置 |
| CN104867449A (zh) * | 2015-05-29 | 2015-08-26 | 青岛海信电器股份有限公司 | 显示器的像素补偿方法及显示器 |
| CN106652934A (zh) * | 2016-11-24 | 2017-05-10 | 合肥鑫晟光电科技有限公司 | 源极驱动电路以及显示装置 |
| CN106782306A (zh) * | 2017-01-24 | 2017-05-31 | 上海天马有机发光显示技术有限公司 | 一种oled显示面板的亮度调节方法以及亮度调节系统 |
| CN107068098A (zh) * | 2017-05-16 | 2017-08-18 | 深圳市华星光电技术有限公司 | 一种液晶显示面板的驱动方法及装置 |
| TWI671731B (zh) * | 2018-08-29 | 2019-09-11 | 友達光電股份有限公司 | 電壓補償電路、顯示裝置以及電壓補償方法 |
| CN109903733A (zh) * | 2019-04-11 | 2019-06-18 | 京东方科技集团股份有限公司 | 显示装置及其驱动方法 |
| CN110880293A (zh) * | 2019-12-09 | 2020-03-13 | 上海视欧光电科技有限公司 | 像素补偿电路、显示面板和像素补偿方法 |
| CN112002281A (zh) * | 2020-09-01 | 2020-11-27 | 云谷（固安）科技有限公司 | 像素电路驱动方法 |
| CN113284469A (zh) * | 2021-05-26 | 2021-08-20 | 深圳市华星光电半导体显示技术有限公司 | 亮度调节方法及亮度调节装置、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114267312A (zh) | 2022-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114267312B (zh) | 残像优化电路及方法 | |
| US8520032B2 (en) | Liquid crystal display and method of driving the same | |
| US9378689B2 (en) | Liquid crystal display and method of driving the same | |
| CN108648704B (zh) | 电压补偿方法及装置、显示面板、显示装置 | |
| KR100915234B1 (ko) | 계조 전압의 선택 범위를 변경할 수 있는 액정 표시장치의 구동 장치 및 그 방법 | |
| TWI391896B (zh) | A liquid crystal driving device, a liquid crystal driving method, and a liquid crystal display device | |
| KR20160044166A (ko) | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 | |
| KR20140126148A (ko) | 표시 장치 및 그 구동 방법 | |
| JP2007538268A (ja) | 液晶表示装置及びその駆動方法、並びに液晶表示装置を備えた液晶テレビ及び液晶モニタ | |
| KR101666578B1 (ko) | 영상 표시장치의 구동장치와 그 구동방법 | |
| CN109377967B (zh) | 显示面板的校正方法及显示装置 | |
| KR101521656B1 (ko) | 액정표시장치 | |
| KR101362028B1 (ko) | 액정표시장치 및 그의 구동방법 | |
| US11232761B2 (en) | Ghost relieving circuit for display panel, display panel and ghost relieving method for display panel | |
| CN108573684B (zh) | 显示控制方法及装置、计算机可读存储介质、计算机设备 | |
| US20210225275A1 (en) | Electroluminescent display device and method for driving the same | |
| CN110782851A (zh) | 显示装置及其驱动方法 | |
| CN113658565A (zh) | 显示面板和电子设备 | |
| CN108922483B (zh) | 像素电路、阵列基板、显示面板及电子设备 | |
| CN110060618A (zh) | 显示面板的电压调节方法及显示装置 | |
| KR20130131807A (ko) | 액정표시장치 및 이의 구동방법 | |
| KR101519913B1 (ko) | 영상 표시장치의 데이터 보정 시스템 및 방법 | |
| CN111261075A (zh) | 一种像素驱动方法 | |
| KR20040015596A (ko) | 디지털 화상 데이터의 윤곽 강조 장치 및 그 방법, 이를이용한 디지털 표시 장치 | |
| US6956554B2 (en) | Apparatus for switching output voltage signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176 Applicant after: Beijing ESWIN Computing Technology Co.,Ltd. Address before: Room 101, floor 1, building 3, yard 18, Kechuang 10th Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176 Applicant before: Beijing yisiwei Computing Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |