CN114265624B - 一种am码的插入方法、装置及计算机可读存储介质 - Google Patents

Abstract

本申请公开了一种AM码的插入方法、装置及计算机可读存储介质，包括：固定块寄存器；其中，固定块寄存器的数量与AM码的数量相关，接通第一缓存寄存器与数据输出寄存器的通道，以传输数据。其中，缓存寄存器的数量与固定块寄存器的数量成正相关，根据AM码的插入周期断开缓存寄存器与数据输出寄存器的通道，并接通固定块寄存器与数据输出寄存器的通道，以传输AM码。可见，此方法，通过预先设置的AM码的插入周期对AM码进行插入，实现了对AM码的插入，避免了后续多通道的数据无法同步，无法对齐的情况产生，也避免了后续对数据解帧时出现乱码、报错的情况产生。

Description

一种AM码的插入方法、装置及计算机可读存储介质

技术领域

本申请涉及通信技术领域，特别是涉及一种AM码的插入方法、装置及计算机可读存储介质。

背景技术

随着社会的发展，以太网的速度也逐渐超过了100G，当高速以太网达到100G以上，物理层需要多通道的方式支持，即需要多个相对低速的物理通道来承载高速的以太网包业务。由于多通道的结构，因此需要在PCS物理编码层中插入对准标记（Alignment Marker，AM）码，来支持接收侧多通道数据的对齐与整合。而目前的技术在以太网的速度超过100G时，无法对AM码插入。

若未将AM码插入PCS物理编码层中，会造成多通道的数据无法同步和对齐，对于后续的数据解帧会出现乱码、报错等情况发生。

鉴于上述技术问题，寻求一种插入AM码的方法，是本领域人员亟待解决的技术问题。

发明内容

本申请的目的是提供一种AM码的插入方法、装置及计算机可读存储介质。

为解决上述技术问题，本申请提供一种AM码的插入方法，应用于包括：固定块寄存器、缓存寄存器和数据输出寄存器的数据传输系统；

其中，所述固定块寄存器的数量与AM码的数量相同；所述方法包括：

接通所述缓存寄存器与所述数据输出寄存器的通道，以传输数据；其中，所述缓存寄存器的数量比所述固定块寄存器的数量多一个；

根据所述AM码的插入周期断开所述缓存寄存器与数据输出寄存器的通道，并接通所述固定块寄存器与所述数据输出寄存器的通道；

将全部所述AM码插入至最近传输的所述数据后面；

根据全部所述AM码对齐所述数据；

删除全部所述AM码。

优选地，所述固定块寄存器的数量为两个，分别为第一固定块寄存器和第二固定块寄存器，则所述AM码包括第一AM码和第二AM码，所述缓存寄存器的数量为三个，分别为第一缓存寄存器、第二缓存寄存器和第三缓存寄存器；

则所述根据所述AM码的插入周期断开所述缓存寄存器与数据输出寄存器的通道，并接通所述固定块寄存器与所述数据输出寄存器的通道包括：

根据所述插入周期断开所述第一缓存寄存器与所述数据输出寄存器的通道，并接通所述第一固定块寄存器与所述数据输出寄存器的通道，将所述第一AM码插入至最近传输的所述数据后面，并将剩余的所述数据传输至所述第二缓存寄存器；

断开所述第一固定块寄存器与所述数据输出寄存器的通道，并接通所述第二固定块寄存器与所述数据输出寄存器的通道，将所述第二AM码插入所述第一AM码之后，并将剩余的所述数据传输至所述第三缓存寄存器。

优选地，在传输所述第二AM码之后还包括：

接通所述第三缓存寄存器与所述数据输出寄存器的通道，并传输剩余的所述数据。

优选地，在所述传输剩余的所述数据之后还包括：

将所述第二缓存寄存器和所述第一缓存寄存器中的数据空闲块删除；

断开所述第三缓存寄存器与所述数据输出寄存器的通道，并接通所述第一缓存寄存器与所述数据输出寄存器的通道。

优选地，所述删除全部所述AM码包括：

接通所述第三缓存寄存器和所述数据输出寄存器的通道，并将传输成功的全部所述AM码删除。

优选地，还包括：

在下一次插入所述第一AM码和所述第二AM码之前，分别插入所述数据空闲块于所述第一固定块寄存器和所述第二固定块寄存器。

优选地，所述插入所述数据空闲块于所述第一固定块寄存器和所述第二固定块寄存器包括：

接通所述第一固定块寄存器与所述数据输出寄存器的通道，并插入所述数据空闲块；

断开所述第一固定块寄存器与所述数据输出寄存器的通道，接通所述第二固定块寄存器与所述数据输出寄存器的通道，并插入所述数据空闲块；

断开所述第二固定块寄存器与所述数据输出寄存器的通道，并接通所述第三缓存寄存器与所述数据输出寄存器的通道。

为解决上述技术问题，本申请还提供一种AM码的插入装置，包括：

接通模块，用于接通缓存寄存器与数据输出寄存器的通道，以传输数据；其中，所述缓存寄存器的数量比固定块寄存器的数量多一个；

断开模块，用于根据所述AM码的插入周期断开所述缓存寄存器与数据输出寄存器的通道，并接通所述固定块寄存器与所述数据输出寄存器的通道；

传输模块，用于将全部所述AM码插入至最近传输的所述数据后面；

对齐模块，用于根据全部所述AM码对齐所述数据；

删除模块，用于删除全部所述AM码。

为解决上述技术问题，本申请还提供一种AM码的插入装置，包括存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如上述所述的AM码的插入方法的步骤。

为解决上述技术问题，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述的AM码的插入方法的步骤。

本申请所提供的一种AM码的插入方法，包括：固定块寄存器；其中，固定块寄存器的数量与AM码的数量相关，接通第一缓存寄存器与数据输出寄存器的通道，以传输数据。其中，缓存寄存器的数量与固定块寄存器的数量成正相关，根据AM码的插入周期断开缓存寄存器与数据输出寄存器的通道，并接通固定块寄存器与数据输出寄存器的通道，以传输AM码。可见，此方法，通过预先设置的AM码的插入周期对AM码进行插入，实现了对AM码的插入，避免了后续多通道的数据无法同步，无法对齐的情况产生，也避免了后续对数据解帧时出现乱码、报错的情况产生。

在此基础上，本申请还提供一种AM码的插入装置和计算机可读存储介质，具有与AM码的插入方法对应的有益效果。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种AM码的插入方法的流程图；

图2为本申请实施例提供的第一种AM码的插入装置的结构图；

图3为本申请实施例提供的第二种AM码的插入装置的结构图；

图4为本申请实施例提供的第三种AM码的插入装置的结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种AM码的插入方法、装置及计算机可读存储介质。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

图1为本申请实施例提供的一种AM码的插入方法的流程图，如图1所示，AM码的插入方法的流程图包括：

S10：接通缓存寄存器与数据输出寄存器的通道，以传输数据。

S11：根据AM码的插入周期断开缓存寄存器与数据寄存器的通道，并接通固定块寄存器与数据输出寄存器的通道。

S12：将全部AM码插入至最近传输的数据后面。

S13：根据全部AM码对齐数据。

S14：删除全部AM码。

可以理解的是，随着网络的发展，以太网的速度也越来越快，但当速度达到100G以上时，物理层要多通道的方式支持，也就是需要多个相对低速的物理通道来承载高速的以太网包业务。由于多通道的结构，因此需要在PCS物理编码层中插入AM码，来支持接收侧多通道数据的对齐与整合。而目前的技术在以太网的速度超过100G时，无法对AM码插入。因此，提出一种插入AM码的方法，多应用于以太网速度超过100G时的情况。如步骤S10所说，接通缓存寄存器与数据输出寄存器的通道，以传输数据，其中，缓存寄存器的数量比固定块寄存器的数量多一个。本实施例对缓存寄存器的数量和固定块寄存器的数量并不限定，只需满足缓存寄存器的数量比固定块寄存器的数量多一个即可。

如步骤S11所说，根据AM码的插入周期断开缓存寄存器与数据寄存器的通道，并接通固定块寄存器与数据输出寄存器的通道。其中固定块寄存器的数量与AM码的数量相同。可以理解的是，将缓存寄存器与数据寄存器的通道接通是为了将数据传输，而到了AM码的插入周期时，停止数据传输并将缓存寄存器与数据寄存器的通道断开，接通固定块寄存器与数据输出寄存器的通道，开始对AM码的传输，实现在传输文件的过程中将AM码插入。此外，无论是缓存寄存器还是固定块寄存器，在寄存器的输出端都有一个开关，当到达插入周期时，数据输出寄存器会根据插入周期进行寄存器的选择。此外，本实施例对AM码的插入周期的具体数值不作限定，可以根据具体的实施情况对插入周期的数值进行选择。

如步骤S12所说，将全部AM码插入至最近传输的数据后面，可以看出，数据停止传输后并没有出现空缺，AM码会出现在刚传输完成的数据之后，在AM码传输后会对未传输完成的数据继续进行传输。

如步骤S13和S14所说，根据全部AM码对齐数据，删除全部AM码，AM码的插入目的就是为了将数据进行对齐，因此需要根据AM码将数据进行对齐。此外，AM码在将数据对齐之后，如果继续存在，则破坏了数据传输的顺序性，因此需要将AM码进行删除，防止数据的准确性遭到破坏。

本实施例所提供的一种AM码的插入方法，包括：固定块寄存器；其中，固定块寄存器的数量与AM码的数量相关，接通第一缓存寄存器与数据输出寄存器的通道，以传输数据。其中，缓存寄存器的数量与固定块寄存器的数量成正相关，根据AM码的插入周期断开缓存寄存器与数据输出寄存器的通道，并接通固定块寄存器与数据输出寄存器的通道，以传输AM码。可见，此方法，通过预先设置的AM码的插入周期对AM码进行插入，实现了对AM码的插入，避免了后续多通道的数据无法同步，无法对齐的情况产生，也避免了后续对数据解帧时出现乱码、报错的情况产生。

作为一种优选的实施例，对固定块寄存器和缓存寄存器的数量进行限定，其中固定块寄存器的数量为两个，分别为第一固定块寄存器和第二固定块寄存器，因此，与之对应的AM码也包括第一AM码和第二AM码，且分别存储于第一固定块寄存器和第二固定块寄存器中。此外，缓存寄存器的数量为三个，分别为第一缓存寄存器、第二缓存寄存器和第三缓存寄存器。图2为本申请实施例提供的第一种AM码的插入装置的结构图，如图所示，插入AM码的装置包括：第一缓存寄存器1、第二缓存寄存器2、第三缓存寄存器3、第一固定块寄存器4、第二固定块寄存器5和数据输出寄存器6。

因此，据AM码的插入周期断开缓存寄存器与数据输出寄存器的通道，并接通固定块寄存器与数据输出寄存器的通道，包括：

根据插入周期断开第一缓存寄存器与数据输出寄存器的通道，并接通第一固定块寄存器与数据输出寄存器的通道，将第一AM码插入至最近传输的数据后面，并将剩余数据传输至第二缓存寄存器；

断开第一固定块寄存器与数据输出寄存器的通道，并接通第二固定块寄存器与数据输出寄存器的通道，将第二AM码插入第一AM码之后，并将剩余的数据传输至第三缓存寄存器。

值得注意的是，本实施例仅仅是一种优选的实施方式，缓存寄存器和固定块寄存器的个数可以根据具体的实施方式进行选择。此外，可以看出，在第一缓存寄存器与数据输出寄存器的通道断开后，数据会传输到第二缓存寄存器，并不会停止数据的传输，造成数据积压的情况。另外，在第一AM码传输成功之后，断开第一固定块寄存器与数据输出寄存器的通道，并接通第二固定块寄存器与数据输出寄存器的通道，将第二AM码插入第一AM码之后。此时的数据将会从第二缓存寄存器传输至第三缓存寄存器，并在第二AM码传输成功之后，接通第三缓存寄存器与数据输出寄存器的通道，继续对未传输的数据进行传输。可以看出，插入AM码并不会对数据的传输造成影响，在插入周期到达时，就会继续对数据进行传输。

本实施例所提供的固定块寄存器和缓存寄存器的数量，则插入AM码对应的动作则变为根据插入周期断开第一缓存寄存器与数据输出寄存器的通道，并接通第一固定块寄存器与数据输出寄存器的通道，将第一AM码插入至最近传输的数据后面，并将剩余数据传输至第二缓存寄存器。可见，此方法，在插入AM码的过程中并不会停止数据的传输，不会造成数据积情况，并且在AM码插入完成后，继续对数据进行传输，不会对数据的传输顺序影响。

在具体实施例中，由于AM码的插入，数据从第一缓存寄存器到第二缓存寄存器再到第三缓存寄存器，则在第一缓存寄存器和第二缓存寄存器中存在数据空闲块，为了保证插入AM码不影响数据的正常传输，需要将数据空闲块删除，考虑到这种情况，在传输剩余的数据之后还包括：

将第一缓存寄存器和第二缓存寄存器中的数据空闲块删除。

断开第三缓存寄存器与数据输出寄存器的通道，并接通第一缓存寄存器与数据输出寄存器的通道。

可以看出，传输数据时通过连接第一缓存寄存器和数据输出寄存器的通道，插入AM码时，断开第一缓存寄存器和数据输出寄存器的通道，此时第一缓存寄存器的数据流入第二缓存寄存器，则第一缓存寄存器多了一个数据空闲块。当插入第二AM码时，数据从第二缓存寄存器流入第三缓存寄存器，此时，第二缓存寄存器多了一个数据空闲块。为了保证后续传输数据的正确顺序，将第一缓存寄存器和第二缓存寄存器中的数据空闲块删除。

此外，断开第三缓存寄存器与数据输出寄存器的通道，并接通第一缓存寄存器与数据输出寄存器的通道。将恢复第一缓存器与数据输出寄存器的通道，保证AM码插入不影响数据传输的顺序。

本实施例所提供的在传输剩余数据之后，删除第一缓存寄存器和第二缓存寄存器中的数据空闲块，并断开第三缓存寄存器与数据输出寄存器的通道，并接通第一缓存寄存器与数据输出寄存器的通道。可以看出，将数据空闲块删除，保证了下一次数据传输的准确性，继续从第一缓存寄存器进行传输，保证了数据传输的原始性。

在具体实施例中，将AM码插入至数据中是为了将各个通道中的数据对齐，将数据对齐后需要保证数据的顺序，考虑到这种情况，需要在数据对齐之后将AM码删除，因此对如何将AM码删除进行描述。

接通第三缓存寄存器和数据输出寄存器的通道，并将传输成功的全部AM码删除。

可以理解的是，AM码仅仅起到将数据对齐的作用，因此在数据对齐之后需要将AM码删除，这样在数据队列中就只存在应当传输的数据，AM码若未删除，则在数据队列中占了别的数据的位置。保证了数据传输的准确性，也保证了数据队列的顺序性，使传输的数据更加准确。

本实施例所提供的在AM码插入至最近被传输的数据后面之后根据AM码将数据对齐，并将传输成功的全部AM码删除。可以看出，将AM码删除保证了原有的数据队列，保证了数据传输成功后的顺序性，避免了后续对数据进行解帧时出现报错或乱码的情况发生。

在上实施例的基础上，插入AM码是根据插入周期进行插入，而在下一次插入周期到达之前需要将数据空闲块分别插入第一固定块寄存器和第二固定块寄存器，保证在下一次插入AM码的时候，固定块寄存器中有与AM码对应的数据空闲块，因此在到达下一次AM的插入周期之前，还包括：

分别插入数据空闲块于第一固定块寄存器和第二固定块寄存器。

具体的为：接通第一固定块寄存器与数据输出寄存器的通道，并插入数据空闲块；

断开第一固定块寄存器与数据输出寄存器的通道，接通第二固定块寄存器与数据输出寄存器的通道，并插入数据空闲块；

断开第二固定块寄存器与数据输出寄存器的通道，并接通第三缓存寄存器与数据输出寄存器的通道。

可以看出，本实施例是删除AM码后插入空闲块的过程，可以看出，在将数据空闲块插入第一固定块寄存器和第二固定块寄存器之后，接通了第三缓存寄存器与数据输出寄存器的通道，保证了数据传输连续性没有被破坏的情况下，缓存位置回退到下一个AM删除周期的初始位置。

本实施例所提供的对第一固定块寄存器和第二固定块寄存器插入数据空闲块的过程，通过接通第一固定块寄存器与数据输出寄存器的通道，并插入数据空闲块，断开第一固定块寄存器与数据输出寄存器的通道，接通第二固定块寄存器与数据输出寄存器的通道，并插入数据空闲块，断开第二固定块寄存器与数据输出寄存器的通道，并接通第三缓存寄存器与数据输出寄存器的通道。可以看出，在插入数据空闲块之后，将第三缓存寄存器与数据输出寄存器的通道接通，保证了数据传输连续性没有被破坏的情况下，缓存位置又回到了下一个AM删除周期的初始位置，保证了数据传输的准确性。

在上述实施例中，对于AM码的插入方法进行了详细描述，本申请还提供AM码的插入装置对应的实施例。需要说明的是，本申请从两个角度对装置部分的实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。

由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

图3为本申请实施例提供的第二种AM码的插入装置的结构图，如图3所示，AM码的插入装置包括：

接通模块15，用于接通缓存寄存器与数据输出寄存器的通道，以传输数据；其中，缓存寄存器的数量比固定块寄存器的数量多一个；

断开模块16，用于根据AM码的插入周期断开缓存寄存器与数据输出寄存器的通道，并接通固定块寄存器与数据输出寄存器的通道；

传输模块17，用于将全部AM码插入至最近传输的数据后面；

对齐模块18，用于根据全部AM码对齐数据；

删除模块19，用于删除全部AM码。

本实施例所提供的AM码的插入装置，包括接通模块、断开模块、传输模块，在AM码插入的过程中起到接通第一缓存寄存器与数据输出寄存器的通道，以传输数据。其中，缓存寄存器的数量与固定块寄存器的数量成正相关，根据AM码的插入周期断开缓存寄存器与数据输出寄存器的通道，并接通固定块寄存器与数据输出寄存器的通道，以传输AM码。可见，此方法，通过预先设置的AM码的插入周期对AM码进行插入，实现了对AM码的插入，避免了后续多通道的数据无法同步，无法对齐的情况产生，也避免了后续对数据解帧时出现乱码、报错的情况产生。

图4为本申请实施例提供的第三种AM码的插入装置的结构图，如图4所示，AM码的插入装置包括：存储器20，用于存储计算机程序；

处理器21，用于执行计算机程序时实现如上述实施例中所提到的AM码的插入方法的步骤。

本实施例提供的AM码的插入装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。

其中，处理器21可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器21可以采用数字信号处理器(Digital Signal Processor，DSP)、现场可编程门阵列 (Field－Programmable Gate Array，FPGA)、可编程逻辑阵列 (Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器21可以在集成有图像处理器 (Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理21还可以包括人工智能 (Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器20可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器20还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器20至少用于存储以下计算机程序201，其中，该计算机程序被处理器21加载并执行之后，能够实现前述任一实施例公开的AM码的插入方法的相关步骤。另外，存储器20所存储的资源还可以包括操作系统202和数据203等，存储方式可以是短暂存储或者永久存储。其中，操作系统202可以包括Windows、Unix、Linux等。数据203可以包括但不限于AM码的插入方法的数据等。

在一些实施例中，AM码的插入装置还可包括有显示屏22、输入输出接口23、通信接口24、电源25以及通信总线26。

本领域技术人员可以理解，图4中示出的结构并不构成对AM码的插入装置的限定，可以包括比图示更多或更少的组件。

最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。

可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-Only Memory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。

本实施例所提供的计算机可读存储介质用于存储实现AM码插入方法时的步骤，包括：固定块寄存器；其中，固定块寄存器的数量与AM码的数量相关，接通第一缓存寄存器与数据输出寄存器的通道，以传输数据。其中，缓存寄存器的数量与固定块寄存器的数量成正相关，根据AM码的插入周期断开缓存寄存器与数据输出寄存器的通道，并接通固定块寄存器与数据输出寄存器的通道，以传输AM码。可见，此方法，通过预先设置的AM码的插入周期对AM码进行插入，实现了对AM码的插入，避免了后续多通道的数据无法同步，无法对齐的情况产生，也避免了后续对数据解帧时出现乱码、报错的情况产生。

以上对本申请所提供的AM码的插入方法、装置及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (7)

1.一种AM码的插入方法，其特征在于，应用于包括：固定块寄存器、缓存寄存器和数据输出寄存器的数据传输系统；

其中，所述固定块寄存器的数量与AM码的数量相同；所述方法包括：

接通所述缓存寄存器与所述数据输出寄存器的通道，以传输数据；其中，所述缓存寄存器的数量比所述固定块寄存器的数量多一个；

根据所述AM码的插入周期断开所述缓存寄存器与所述数据输出寄存器的通道，并接通所述固定块寄存器与所述数据输出寄存器的通道；

将全部所述AM码插入至最近传输的所述数据后面；

根据全部所述AM码对齐所述数据；

删除全部所述AM码；

所述固定块寄存器的数量为两个，分别为第一固定块寄存器和第二固定块寄存器，则所述AM码包括第一AM码和第二AM码，所述缓存寄存器的数量为三个，分别为第一缓存寄存器、第二缓存寄存器和第三缓存寄存器；

则所述根据所述AM码的插入周期断开所述缓存寄存器与数据输出寄存器的通道，并接通所述固定块寄存器与所述数据输出寄存器的通道包括：

根据所述插入周期断开所述第一缓存寄存器与所述数据输出寄存器的通道，并接通所述第一固定块寄存器与所述数据输出寄存器的通道，将所述第一AM码插入至最近传输的所述数据后面，并将剩余的所述数据传输至所述第二缓存寄存器；

断开所述第一固定块寄存器与所述数据输出寄存器的通道，并接通所述第二固定块寄存器与所述数据输出寄存器的通道，将所述第二AM码插入所述第一AM码之后，并将剩余的所述数据传输至所述第三缓存寄存器；

在传输所述第二AM码之后还包括：

接通所述第三缓存寄存器与所述数据输出寄存器的通道，并传输剩余的所述数据；

在所述传输剩余的所述数据之后还包括：

将所述第二缓存寄存器和所述第一缓存寄存器中的数据空闲块删除；

断开所述第三缓存寄存器与所述数据输出寄存器的通道，并接通所述第一缓存寄存器与所述数据输出寄存器的通道。

2.根据权利要求1所述的AM码的插入方法，其特征在于，所述删除全部所述AM码包括：

接通所述第三缓存寄存器和所述数据输出寄存器的通道，并将传输成功的全部所述AM码删除。

3.根据权利要求1所述的AM码的插入方法，其特征在于，还包括：

在下一次插入所述第一AM码和所述第二AM码之前，分别插入所述数据空闲块于所述第一固定块寄存器和所述第二固定块寄存器。

4.根据权利要求3所述的AM码的插入方法，其特征在于，所述插入所述数据空闲块于所述第一固定块寄存器和所述第二固定块寄存器包括：

接通所述第一固定块寄存器与所述数据输出寄存器的通道，并插入所述数据空闲块；

断开所述第一固定块寄存器与所述数据输出寄存器的通道，接通所述第二固定块寄存器与所述数据输出寄存器的通道，并插入所述数据空闲块；

断开所述第二固定块寄存器与所述数据输出寄存器的通道，并接通所述第三缓存寄存器与所述数据输出寄存器的通道。

5.一种AM码的插入装置，其特征在于，包括：

接通模块，用于接通缓存寄存器与数据输出寄存器的通道，以传输数据；其中，所述缓存寄存器的数量比固定块寄存器的数量多一个；

断开模块，用于根据所述AM码的插入周期断开所述缓存寄存器与数据输出寄存器的通道，并接通所述固定块寄存器与所述数据输出寄存器的通道；

传输模块，用于将全部所述AM码插入至最近传输的所述数据后面；

对齐模块，用于根据全部所述AM码对齐所述数据；

删除模块，用于删除全部所述AM码；

所述固定块寄存器的数量为两个，分别为第一固定块寄存器和第二固定块寄存器，则所述AM码包括第一AM码和第二AM码，所述缓存寄存器的数量为三个，分别为第一缓存寄存器、第二缓存寄存器和第三缓存寄存器；

则所述根据所述AM码的插入周期断开所述缓存寄存器与数据输出寄存器的通道，并接通所述固定块寄存器与所述数据输出寄存器的通道包括：

根据所述插入周期断开所述第一缓存寄存器与所述数据输出寄存器的通道，并接通所述第一固定块寄存器与所述数据输出寄存器的通道，将所述第一AM码插入至最近传输的所述数据后面，并将剩余的所述数据传输至所述第二缓存寄存器；

断开所述第一固定块寄存器与所述数据输出寄存器的通道，并接通所述第二固定块寄存器与所述数据输出寄存器的通道，将所述第二AM码插入所述第一AM码之后，并将剩余的所述数据传输至所述第三缓存寄存器；

在传输所述第二AM码之后还包括：

接通所述第三缓存寄存器与所述数据输出寄存器的通道，并传输剩余的所述数据；

在所述传输剩余的所述数据之后还包括：

将所述第二缓存寄存器和所述第一缓存寄存器中的数据空闲块删除；

断开所述第三缓存寄存器与所述数据输出寄存器的通道，并接通所述第一缓存寄存器与所述数据输出寄存器的通道。

6.一种AM码的插入装置，其特征在于，包括存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求1至4任一项所述的AM码的插入方法的步骤。

7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述的AM码的插入方法的步骤。

Images