CN114257219B - 一种可编程超窄功率脉冲锐化电路及方法 - Google Patents

Abstract

本发明公开了一种可编程超窄功率脉冲锐化电路及方法，属于功率半导体技术领域，所述锐化电路包括依次连接的直流电源、第一电容C1、第一半桥电路、第二半桥电路和负载，所述第一半桥电路和第二半桥电路级联输出超窄功率脉冲；所述第一半桥电路至少包括一对控制信号互补的晶体管，所述第二半桥电路至少包括一对控制信号互补的晶体管；所述第二半桥电路的控制信号较所述第一半桥电路的控制信号延时，使得所述锐化电路快速放电。本发明通过控制脉宽为纳秒级且峰值功率极高的放电脉冲的方法降低放电蚀除材料时的融化率，大幅提高汽化率，从而减小气气膜孔表面缺陷，这对提升我国涡轮叶片气膜孔的制造能力起到积极地推动作用。

Description

一种可编程超窄功率脉冲锐化电路及方法

技术领域

本发明涉及功率半导体技术领域，尤其涉及一种可编程超窄功率脉冲锐化电路及方法。

背景技术

功率半导体器件，以前也被称为电力电子器件，进行功率处理的、具有处理高电压、大电流能力的半导体器件。包括变频、变压、变流、功率管理等等。早期的功率半导体器件有大功率二极管和晶闸管等，后期的功率半导体器件主要是以MOSFET为代表的新型功率半导体器件，如VDMOS、LDMOS、以及IGBT等。

随着功率半导体技术的发展，以体积小、可控性强、寿命长、可靠性高等优点，逐渐取代气体开关而成为了脉冲功率源中的主导开关，脉冲功率发生器全固态化也成为脉冲功率技术的研究热点和发展趋势。高功率、高密度快脉冲在工业应用、环保和医疗领域中的应用也越来越广泛，这些应用对脉冲功率源的要求是小型化、高电压、高重频、快脉冲和高效率。

涡轮是航空发动机中热负荷和机械负荷最大的部件，涡轮叶片在发动机循环中承受着燃烧后的高温高压燃气冲击。涡轮前温度是发动机性能的重要指标，提高涡轮前温度是提高每千克气体循环功、提高发动机推力的有效措施。由于涡轮叶片材料可承受的温度有限，这就需要采用有效的冷却方式来降低涡轮叶片的壁面温度。涡轮冷却主要依靠气膜冷却技术，气膜冷却是由壁面上的喷口喷出冷却空气来阻隔主燃气流对壁面加热的一种热防护措施，气膜冷却兼有隔热和散热的双重作用，在航空发动机中得到广泛应用。

气膜孔的材料、结构和技术要求特征，决定了传统机械加工方法难于满足微小气膜孔加工需求。为了达到气膜孔加工技术要求，激光加工、电火花加工、电解(电液束)加工等非接触式特种加工被研究并逐步应用于气膜孔加工，各技术具有其优势和局限性。激光加工速度快，材料适用范围广，但加工孔深受到限制，而且由于激光烧熔作用，孔内粗糙度不均匀且形成较厚的重熔层。电火花加工精度较高，利用旋转电极中空高压冲液的小孔加工工艺，可达到较高加工效率，加工孔深可达到150mm，孔内粗糙度较均匀，但也存在一定厚度的重熔层。电解加工根据工具电极不同可分为采用玻璃管内金属丝电极的加工和采用外壁涂有绝缘层金属管电极的加工两种方式，电解加工可实现无重熔层和微裂纹、无热影响区、表面精度高，但加工效率仍然远低于电火花加工小孔效率。

但现有的涡轮叶片气膜孔电火花加工中容易出现的重铸层、微裂纹和热影响区等缺陷和较低的加工效率是制约我国航空发动机实现突破的瓶颈。

发明内容

本发明的目的在于克服现有技术中电火花加工的问题，为了提升气膜孔的加工质量和整体加工效率，提供了一种可编程超窄功率脉冲锐化电路及方法。

本发明的目的是通过以下技术方案来实现的：

主要提供一种可编程超窄功率脉冲锐化电路，所述锐化电路包括依次连接的直流电源、第一电容C1、第一半桥电路、第二半桥电路和负载，所述第一半桥电路和第二半桥电路级联输出超窄功率脉冲；所述第一半桥电路和第二半桥电路的占空比死区相同；

所述第一半桥电路至少包括一对控制信号互补的晶体管，所述第二半桥电路至少包括一对控制信号互补的晶体管；所述第二半桥电路的控制信号较所述第一半桥电路的控制信号延时，使得所述锐化电路快速放电。

作为一选项，一种可编程超窄功率脉冲锐化电路，所述第一半桥电路包括第一晶体管Q1和第二晶体管Q2，所述第二半桥电路包括第三晶体管Q3和第四晶体管Q4；

所述第一电容C1的一端与所述直流电源的正极连接，所述第一电容C1的另一端与所述直流电源的负极连接，所述第一晶体管Q1的漏极连接在所述第一电容C1与所述直流电源正极的公共连接点上，所述第一晶体管Q1的源极与所述第二晶体管Q2的漏极连接，所述第二晶体管Q2的源极连接在所述第一电容C1与所述直流电源负极的公共连接点上；所述第三晶体管Q3的漏极连接在所述第一晶体管Q1和第二晶体管Q2的公共连接点上，所述第三晶体管Q3的源极与所述第四晶体管Q4的漏极连接，所述第四晶体管Q4的源极连接在所述第二晶体管Q2与所述第一电容C1的公共连接点上，所述负载的一端连接在所述第三晶体管Q3和第四晶体管Q4的公共连接点上，所述负载的另一端连接在所述第四晶体管Q4和第二晶体管Q2的公共连接点上；

所述第一晶体管Q1的控制信号为超窄脉冲，所述第三晶体管Q3的控制信号为超窄脉冲，所述第三晶体管Q3和第四晶体管Q4的控制信号相较于所述第一晶体管Q1和第二晶体管Q2的控制信号同步延时。

作为一选项，一种可编程超窄功率脉冲锐化电路，所述第一晶体管Q1的导通压降低，所述第二晶体管Q2的导通电阻小。

作为一选项，一种可编程超窄功率脉冲锐化电路，所述第一电容C1与所述直流电源的正极之间连接有导线回路寄生电感L1。

作为一选项，一种可编程超窄功率脉冲锐化电路，所述第一电容C1在PCB设计中靠近所述第一晶体管Q1的漏极。

作为一选项，一种可编程超窄功率脉冲锐化电路，所述第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4均为绝缘栅增强型N沟道场效应管。

本发明还提供一种可编程超窄功率脉冲锐化方法，用于气膜孔电火花加工，所述方法包括：

根据气膜孔电火花加工需求，确定放电功率脉冲的参数，所述放电功率脉冲的参数包括脉宽、上升沿和下降沿；

根据所述放电功率脉冲的参数，选择合适的晶体管和第一电容C1搭建锐化电路，所述锐化电路包括锐化电路包括第一半桥电路和第二半桥电路，所述第一半桥电路和第二半桥电路级联输出超窄功率脉冲；所述第一半桥电路和第二半桥电路的占空比死区相同；所述第一半桥电路至少包括一对控制信号互补的晶体管，所述第二半桥电路至少包括一对控制信号互补的晶体管；所述第二半桥电路的控制信号较所述第一半桥电路的控制信号延时；

调节第一电容C1的容值，并通过FPGA同步延时驱动第一半桥电路和第二半桥电路，使得所述锐化电路快速放电，得到高功率的放电功率脉冲；

利用所述高功率的放电功率脉冲对气膜孔进行电火花加工。

作为一选项，一种可编程超窄功率脉冲锐化方法，所述利用所述高功率的放电功率脉冲对气膜孔进行电火花加工，包括：

根据不同等离子通道的数量，改变所述放电功率脉冲的频率。

作为一选项，一种可编程超窄功率脉冲锐化方法，所述晶体管的寄生电容小。

作为一选项，一种可编程超窄功率脉冲锐化方法，所述第一电容C1的频率特性好、等效寄生电感和等效电阻小。

需要进一步说明的是，上述各选项对应的技术特征在不冲突的情况下可以相互组合或替换构成新的技术方案。

与现有技术相比，本发明有益效果是：

(1)通过两个半桥电路进行级联，突破了常规的通过固态晶体管搭建的脉冲电路的器件工艺限制，实现了更窄的可编程的纳秒级的超窄脉冲电压，同时第二半桥电路的控制信号较所述第一半桥电路的控制信号延时，使得所述锐化电路快速放电，脉宽窄、放电快、放电功率高，能够提高放电蚀除材料时的汽化率，减小气膜孔表面缺陷，提升气膜孔的加工质量和整体加工效率；此外，可以调节电路的参数，实现不同脉宽的脉冲输出，提高电路的适用性。

(2)本发明的电路结构可以避开驱动信号的极限脉宽而得到更加陡峭的占空比。

(3)第一电容C1在PCB设计中靠近所述第一晶体管Q1的漏极，减小寄生电感的影响，以保证在极短的时间内能提供后级负载所需能量。

(4)本发明第一晶体管Q1的导通压降低，使得第一晶体管Q1导通快，所述第二晶体管Q2的导通电阻小，使得锐化电路可以快速放电。

(5)根据不同等离子通道的数量，改变所述放电功率脉冲的频率，通过智能控制工具电极伺服进给速度，使材料蚀除速度和两极相对速度智能匹配，增加电极有效放电，提升材料蚀除速率，从而提高气膜孔整体加工效率。

(6)选择频率特性好、等效寄生电感和等效电阻小的第一电容C1，同时选择寄生电容小的晶体管以保证开关的快速性，提高输出电压波形的上升沿和下降沿。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明，此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，在这些附图中使用相同的参考标号来表示相同或相似的部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。

图1为本发明一种可编程超窄功率脉冲锐化电路的结构示意图；

图2为本发明一种可编程超窄功率脉冲锐化电路的控制信号及输出信号波形时序图；

图3为本发明锐化电路t0～t1阶段电流回路示意图；

图4为本发明锐化电路t1～t2阶段电流回路示意图；

图5为本发明锐化电路t2～t3阶段电流回路示意图；

图6为本发明锐化电路t3～t4阶段电流回路示意图；

图7为本发明锐化电路t4～t5阶段电流回路示意图；

图8为本发明采用GaN器件的spice仿真搭建的仿真电路模型；

图9为本发明各开关晶体管栅源极控制信号示意图；

图10为本发明第一半桥电路和第二半桥电路的输出电压波形图；

图11为本发明输出波形与供电传输线上的电流曲线图；

图12为本发明输出波形与Q1、Q2、Q3和Q4的漏极的电流曲线图；

图13为本发明一种可编程超窄功率脉冲锐化方法的流程示意图；

图14为颗粒搭桥击穿放电示意图；

图15为气泡-电子击穿理论示意图。

具体实施方式

下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本发明主要通过两个半桥电路进行级联，突破了常规的通过固态晶体管搭建的脉冲电路的器件工艺限制，实现了更窄的可编程的纳秒级的超窄脉冲电压，同时第二半桥电路的控制信号较所述第一半桥电路的控制信号延时，使得所述锐化电路快速放电，脉宽窄、放电快、放电功率高，能够提高放电蚀除材料时的汽化率，减小气膜孔表面缺陷，提升气膜孔的加工质量和整体加工效率，实现一种超窄脉宽、高功率精密放电加工技术。

实施例1

在一示例性实施例中，提供一种可编程超窄功率脉冲锐化电路，所述锐化电路包括依次连接的直流电源、第一电容C1、第一半桥电路、第二半桥电路和负载，所述第一半桥电路和第二半桥电路级联输出超窄功率脉冲；所述第一半桥电路和第二半桥电路的占空比死区相同；

所述第一半桥电路至少包括一对控制信号互补的晶体管，所述第二半桥电路至少包括一对控制信号互补的晶体管；所述第二半桥电路的控制信号较所述第一半桥电路的控制信号延时，使得所述锐化电路快速放电。

具体地，本发明通过第一半桥电路和第二半桥电路进行级联，突破了常规的通过固态晶体管搭建的脉冲电路的器件工艺限制，实现了更窄的可编程的纳秒级的超窄脉冲电压。级联设计的原因是因为目前对于晶体管的驱动控制信号极限占空比在30ns以上，而考虑到还有死区的时间单个半桥输出的脉冲在40ns以上，通过第二半桥电路对第一半桥电路的输出脉冲进行进一步锐化，可以输出低于40ns的脉冲。

其中，互补管脉冲电路的两管同时导通或同时截止，一端输出波形为陡上升慢下降，另一端输出波形为陡下降慢上升，因此，两端输出通过微分后，就获得一对极性要相反而又十分陡直的尖脉冲，需要注意的是，这种电路引起电源功率波动较大，因为当两管从截止转至导通时，电流从零增至某数值。

进一步地，电路的供电为直流电压源，经过第一电容C1进行储能，根据第一电容C1两端的电压大小对第一半桥电路的晶体管进行导通控制，在所述第一半桥电路的晶体管导通后，通过第一电容C1对后续电路提供能量。在第一半桥电路的晶体管导通期间，当第一电容C1两端的电压下降到一定值时，对第二半桥电路的晶体管延时控制导通，此时，由第一电容C1对第二半桥电路及负载提供能量。当第一电容C1下降到一定值时，第一半桥电路的晶体管关断，由第二半桥电路以及第一半桥电路中部分晶体管的源极放电。

通常大功率电机/变频器的末端都是由大功率管/IGBT等元件组成的H桥或3相桥。每个桥的上半桥和下半桥是绝对不能同时导通的，但高速的PWM驱动信号在达到功率元件的控制极时，往往会由于各种各样的原因产生延迟的效果，造成某个半桥元件在应该关断时没有关断，造成功率元件烧毁。死区，就是在上半桥关断后，延迟一段时间再打开下半桥或在下半桥关断后，延迟一段时间在打开上半桥，从而避免功率元件烧毁，这段延迟时间就是死区。

死区时间是PWM输出时，为了使H桥或半H桥的上下管不会因为开关速度问题发生同时导通而设置的一个保护时间段，所以在这个时间，上下管都不会有输出，当然会使波形输出中断，死区时间一般只占百分之几的周期。但是PWM波本身占空比小时，空出的部分要比死区还大，所以死区会影响输出的纹波，但应该不是起到决定性作用的。

进一步地，因为控制信号的脉冲往往非常窄(几十纳秒)，因此需要使用FPGA更加细致精确地控制脉冲的宽度以及第二半桥电路的延迟控制时间，能够得到更加窄的脉冲输出，同时锐化电路快速放电，得到脉宽窄、放电快、放电功率高的脉冲，能够提高放电蚀除材料时的汽化率，减小气膜孔表面缺陷，提升气膜孔的加工质量和整体加工效率。

进一步地，可以调节电路第一电容C1的参数以及半桥电路的开启时间，实现不同脉宽的脉冲输出，提高电路的适用性。

实施例2

基于实施例1，提供一种可编程超窄功率脉冲锐化电路，如图1所示，所述第一半桥电路包括第一晶体管Q1和第二晶体管Q2，所述第二半桥电路包括第三晶体管Q3和第四晶体管Q4，图中RL表示负载。

所述第一电容C1的一端与所述直流电源的正极连接，所述第一电容C1的另一端与所述直流电源DC的负极连接，所述第一晶体管Q1的漏极连接在所述第一电容C1与所述直流电源DC正极的公共连接点上，所述第一晶体管Q1的源极与所述第二晶体管Q2的漏极连接，所述第二晶体管Q2的源极连接在所述第一电容C1与所述直流电源DC负极的公共连接点上；所述第三晶体管Q3的漏极连接在所述第一晶体管Q1和第二晶体管Q2的公共连接点上，所述第三晶体管Q3的源极与所述第四晶体管Q4的漏极连接，所述第四晶体管Q4的源极连接在所述第二晶体管Q2与所述第一电容C1的公共连接点上，所述负载的一端连接在所述第三晶体管Q3和第四晶体管Q4的公共连接点上，所述负载的另一端连接在所述第四晶体管Q4和第二晶体管Q2的公共连接点上；

所述第一晶体管Q1的控制信号为超窄脉冲，所述第三晶体管Q3的控制信号为超窄脉冲，所述第三晶体管Q3和第四晶体管Q4的控制信号相较于所述第一晶体管Q1和第二晶体管Q2的控制信号同步延时。

进一步地，所述第一晶体管Q1的导通压降低，其中导通压降指的是第一晶体管Q1导通时对应的电压，导通压降低，相对的输出阻抗越小，有利于驱动负载，其在输出电流时承受的电压越小，功耗越小；所述第二晶体管Q2的导通电阻小，导通电阻指的是第二晶体管Q2导通后两端电压与导通电流之比，也就是MOSFET工作(启动)时，漏极和源极间的阻值称为导通电阻(RDS(ON))，数值越小，工作时的损耗(功率损耗)越小。

进一步地，所述第一电容C1与所述直流电源的正极之间连接有导线回路寄生电感L1。

进一步地，所述第一电容C1在PCB设计中靠近所述第一晶体管Q1的漏极，第一电容C1在PCB设计中靠近所述第一晶体管Q1的漏极，减小寄生电感的影响，以保证在极短的时间内能提供后级负载所需能量。

进一步地，所述第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4均为绝缘栅增强型N沟道场效应管，具体地，场效应管能在很小电流和很低电压的条件下工作，而且它的制造工艺可以很方便地把很多场效应管集成在一块硅片上，因此场效应管在大规模集成电路中得到了广泛的应用。场效应管是电压控制元件，而晶体管是电流控制元件。在只允许从信号源取较少电流的情况下，应选用场效应管；而在信号电压较低，又允许从信号源取较多电流的条件下，应选用晶体管。场效应管是利用多数载流子导电，所以称之为单极型器件，而晶体管是既有多数载流子，也利用少数载流子导电。被称之为双极型器件。有些场效应管的源极和漏极可以互换使用，栅压也可正可负，灵活性比晶体管好。

本申请中第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4在接电路时，为了防止场效应管栅极感应击穿，要求一切测试仪器、工作台、电烙铁、线路本身都必须有良好的接地；管脚在焊接时，先焊源极；在连入电路之前，管的全部引线端保持互相短接状态，焊接完后才把短接材料去掉；从元器件架上取下管时，应以适当的方式确保人体接地如采用接地环等；当然，如果能采用先进的气热型电烙铁，焊接场效应管是比较方便的，并且确保安全；在未关断电源时，绝对不可以把管插入电路或从电路中拔出。以上安全措施在使用场效应管时必须注意。

具体地，如图2-7所示，其中Vin表示第一电容C1两端的电压，C2为第二晶体管Q2、第三晶体管Q3和第四晶体管Q4的漏源极的寄生电容总和，C3为第四晶体管Q4的漏源极的寄生电容，Vo表示C2两端的电压，V_RL表示C3两端的电压，其中直流电源DC为电路进行供电，经过高频储能第一电容C1进行储能，电压Vin在第一晶体管Q1导通时Vo电压与Vin几乎相等；第一晶体管Q1和第二晶体管Q2的控制通过高频FPGA输出互补的超窄脉冲控制信号(其中第一晶体管Q1的控制信号为超窄脉冲，第二晶体管Q2为其互补脉冲控制信号)；第三晶体管Q3和第四晶体管Q4的控制信号与第一晶体管Q1和第二晶体管Q2的占空比死区设置一致，但第三晶体管Q3和第四晶体管Q4的控制信号相比较于Q1和Q2同步延时Tdy。第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4的控制时序逻辑如图2所示。

进一步地，如图3所示，给出了t0到t1阶段回路电流的方向，这个阶段第一晶体管Q1并未导通，直流电源DC在t0时刻开始给第一电容C1充电，直到第一电容C1两端电压与DC相等后停止供电，图中L1为传输线等效寄生电感，只要有导线的地方，就存在寄生电感，导线越长、缠绕越复杂，则寄生电感量越大，该电感会影响脉冲的上升速度，故第一电容C1在PCB设计中要尽量靠近第一晶体管Q1的漏极，减少导线的长度以减小回路的寄生电感。其中，第一晶体管Q1和第二晶体管Q2为一对互补管，Q3和Q4为一对互补管，Q1导通时Q2截止，Q2导通时，Q1截止，同理Q3导通时Q4截止，Q4导通时Q3截止。死区就是两个互补管子都不导通的时间。在t0到t1阶段，Q2和Q4导通保证电路中寄生电感和电容存储的能量释放掉(特别是负载两端)。

进一步地，如图4所示，给出了t1到t2阶段回路电流的方向，在t1时刻第一晶体管Q1导通瞬间第一电容C1快速向C2提供能量，C2在瞬时即可完成充电(C2的容值很小，时间常数非常小)，第一电容C1和C2电压处于相等状态，即Vin＝Vo。(这段时间直流电源DC基本不提供能量)。t1到t2阶段，Q2闭合Q1导通，电源DC和C1将能量传递到Q3的漏极，在该阶段的最后死区时间内Q4关闭，防止下一个阶段Q3导通时电流直接流过Q3和Q4而短路。

进一步地，如图5所示，给出了t2到t3阶段回路电流的方向，在t2时刻第三晶体管Q3导通瞬间，主要由第一电容C1向C3提供能量，C3充满电后第一电容C1再向负载RL提供能量，此时，Q4闭合电源DC和C1向负载RL提供能量。

进一步地，如图6所示，给出了t3到t4阶段回路电流的方向，在t3时刻第一晶体管Q1已经关断，此时C2、C3和RL形成RC放电回路，在t3到t4期间C2和C3向负载提供能量，Vo和V_RL的电压值都会略微下降，同时直流电源DC向第一电容C1补偿能量，由于该RC回路的时间常数通常比较大，因此电压衰减比较慢。此时，Q1截止切断能量供应，在经过一个死区时间Q2导通将电路中存储的寄生电感电容存储的能量快速释放掉(管子的导通电阻很低，能量释放很快)。

进一步地，如图7所示，给出了t4到t5阶段回路电流的方向，在t4时刻第三晶体管Q3导通，在第三晶体管Q3导通后的很短时间内由C2、C3和Q2形成放电回路，因第二晶体管Q2的导通电阻很短，故该回路的时间常数很短，C2和C3的电压很快就可以完成放电。此时，Q2导通确保负载端午能量储存，t5之后也是保证电路无能量储存。

实施例3

氮化镓(gallium nitride，GaN)已被视为用于具有高效和高功率密度的功率电子器件的下一代半导体材料。相对于硅Si材料，GaN功率器件的高频开关特性使其可以用作小型板上无源元件，从而减小寄生损耗和成本。虽然分立的GaN功率器件已经展示出了优良的特性，但是大多数外围控制/驱动模块都是采用Si技术将这些分立的GaN器件组合构成的。为了验证理论方案设计的合理性，利用LTspice仿真软件采用GaN器件的spice仿真模型搭建的仿真电路模型如图8所示。

其中，假设负载为纯阻性负载50Ω验证本发明电路脉冲输出的宽度，如图9所示，给出四个开关晶体管的栅源极控制信号，第一晶体管Q1与第二晶体管Q2互补，第三晶体管Q3与第四晶体管Q4的控制信号两两互补。图中两互补开关管其中一个开关管在导通时会影响到另外一个管子的驱动波形，这是管子本身的寄生电感和电容参数引起，但影响较小不会造成误导通。因为控制信号的脉冲往往非常窄(几十纳秒)，因此需要使用FPGA更加细致精确地控制脉冲的宽度，以及第三晶体管Q3与第四晶体管Q4的延迟控制时间，以得到更加窄的脉冲输出。

进一步地，如图10所示，为两个半桥的输出波形，从图中结果可以看出，这样的电路结构可以避开驱动信号的极限脉宽而得到更加陡峭的占空比。在实际的半桥电路设计中，目前市面上最好的隔离驱动芯片能识别的控制脉冲为28ns，也就是说我控制一个管子的从导通到关断最短的时间为28ns，再加上死区时间就更长。而本发明不需要利用驱动芯片能识别控制脉冲的极限参数的识别脉冲时间，比如Q1和Q3的控制脉冲都为50ns，死区时间设置为10ns，如果只用一个半桥，那么输出的脉冲就为50ns+10ns＝60ns，而本发明通过控制Q3相对于Q1的同步延迟时间，即可将60ns再进行细化为更低，而突破芯片的极限。

一般来说，PWM是基于一个固定的周期来做的，这就是所谓的占空比周期，在这个周期中调整高低电平所占用的时间比例就是所谓的脉宽调节，即占空比调节，占空比是指脉冲信号的通电时间与通电周期之比，例如在一串理想的脉冲周期序列中(如方波)，正脉冲的持续时间与脉冲总周期的比值。

进一步地，如图11所示，是输出波形与供电传输线上的电流曲线图，图12是输出波形与Q1、Q2、Q3和Q4的漏极的电流曲线图，图中的仿真结果验证了寄生产生的影响以及电流回路流向的理论分析。

实施例4

本发明还提供一种可编程超窄功率脉冲锐化方法，用于气膜孔电火花加工，如图13所示，所述方法包括：

根据气膜孔电火花加工需求，确定放电功率脉冲的参数，所述放电功率脉冲的参数包括脉宽、上升沿和下降沿；

根据所述放电功率脉冲的参数，选择合适的晶体管和第一电容C1搭建锐化电路，所述锐化电路包括锐化电路包括第一半桥电路和第二半桥电路，所述第一半桥电路和第二半桥电路级联输出超窄功率脉冲；所述第一半桥电路和第二半桥电路的占空比死区相同；所述第一半桥电路至少包括一对控制信号互补的晶体管，所述第二半桥电路至少包括一对控制信号互补的晶体管；所述第二半桥电路的控制信号较所述第一半桥电路的控制信号延时；

调节第一电容C1的容值，并通过FPGA同步延时驱动第一半桥电路和第二半桥电路，使得所述锐化电路快速放电，得到高功率的放电功率脉冲；

利用所述高功率的放电功率脉冲对气膜孔进行电火花加工。

具体地，电火花加工是利用浸在工作液中的两极间脉冲放电时产生的电蚀作用蚀除导电材料的特种加工方法，又称放电加工或电蚀加工，英文简称为EDM。电火花加工是一种热加工，它通过工具电极和工件之间脉冲性火花放电产生的局部瞬时高温使工具电极和工件材料受热气化产生的金属蒸汽，该金属蒸汽被喷射到极间并相互作用，从而产生作用于熔池表面的横向剪切力促使熔融材料被蚀除，并在各自表面形成放电凹坑。电火花加工材料蚀除的过程就是连续放电下放电凹坑不断形成和不断叠加的过程。

进一步地，通过调控单个脉宽为纳秒级且峰值功率极高的放电脉冲的方法提高放电蚀除材料时的汽化率，减小气膜孔表面缺陷。图14和图15为其汽化理论图，随着放电电流的增大放电通道内电子数量也会有所增加，导致放电通道内的热流密度增加，有利于放电通道直径的进一步增大。另外放电能量小所产生的微观爆炸力就会减弱，放电间隙排屑不畅，熔化的材料重新冷凝在放电凹坑中，意味着几乎只有气化的电蚀产物能够顺利排出，因此微细电火花的工件材料去除方式以汽化去除为主。

进一步地，调节第一电容C1的容值，并通过FPGA同步延时驱动第一半桥电路和第二半桥电路，使得所述锐化电路快速放电，能够得到高功率的放电功率脉冲，使得微细电火花的放电时间极短致使放电通道内部的热流密度极高在放电通道中间区域形成了极高的温度，远高于材料的沸点使之发生气化，通过控制脉宽为纳秒级且峰值功率极高的放电脉冲的方法降低放电蚀除材料时的融化率，大幅提高汽化率，从而减小气气膜孔表面缺陷。

其中，PWM的意思是脉宽调节，也就是调节方波高电平和低电平的时间比，一个20％占空比波形，会有20％的高电平时间和80％的低电平时间，而一个60％占空比的波形则具有60％的高电平时间和40％的低电平时间，占空比越大，高电平时间越长，则输出的脉冲幅度越高，即电压越高，PWM的占空比决定输出到直流电机的平均电压。通过调节占空比，可以实现调节输出电压的目的，而且输出电压可以无级连续调节。

进一步地，所述利用所述高功率的放电功率脉冲对气膜孔进行电火花加工，包括：根据不同等离子通道的数量，改变所述放电功率脉冲的频率。具体地，改变超级窄脉冲的频率，即可以改变应对不同等离子通道数量的情况，当气泡密度较高时，可提高脉冲频率；当气泡密度较低时，可降低脉冲频率。

进一步地，本发明方法主要是得到更窄的脉冲，但设计方法使得输出的脉冲为可调的脉宽，既能输出超窄脉冲也能输出宽脉冲，这样的设计可以提高本设计的适用性。对于气膜孔缺陷较少的情况采用宽一点的脉冲就可以实现材料工件的金属气化，但当气膜孔缺陷较多时，汽化化后的金属蒸汽无法排除导致超窄脉冲的效率很低，这样就可以通过一种闭环控制实时调整所需的脉冲宽度。

进一步地，所述晶体管的寄生电容小。对于开关晶体管的选择，需要选择寄生电容小的以保证开关的快速性，提高输出电压波形的上升沿和下降沿。数字电路中，把电压的高低用逻辑电平来表示，逻辑电平包括高电平和低电平这两种，不同的元器件形成的数字电路，电压对应的逻辑电平也不同。如把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。数字电平从0变为1的那一瞬间叫作上升沿，从1到0的那一瞬间叫作下降沿。

进一步地，所述第一电容C1的选型需要选择频率特性好等效寄生电感和等效电阻小的电容。

进一步地，本发明中需要计算第一电容C1参数的大小，通过以下公式进行计算：

假设脉冲输出的平均电流值为I，脉冲的宽度为dt，电容C两端的电压变化为du，则可以得到以下公式：

依据上述公式计算第一电容C1的大小。

以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。

Claims (9)

1.一种可编程超窄功率脉冲锐化电路，其特征在于，所述锐化电路包括依次连接的直流电源、第一电容C1、第一半桥电路、第二半桥电路和负载，所述第一半桥电路和第二半桥电路级联输出超窄功率脉冲，所述第一半桥电路和第二半桥电路的占空比死区相同；

所述第一半桥电路至少包括一对控制信号互补的晶体管，所述第二半桥电路至少包括一对控制信号互补的晶体管；所述第二半桥电路的控制信号较所述第一半桥电路的控制信号延时，使得所述锐化电路快速放电；

所述第一半桥电路包括第一晶体管Q1和第二晶体管Q2，所述第二半桥电路包括第三晶体管Q3和第四晶体管Q4；

所述第一电容C1的一端与所述直流电源的正极连接，所述第一电容C1的另一端与所述直流电源的负极连接，所述第一晶体管Q1的漏极连接在所述第一电容C1与所述直流电源正极的公共连接点上，所述第一晶体管Q1的源极与所述第二晶体管Q2的漏极连接，所述第二晶体管Q2的源极连接在所述第一电容C1与所述直流电源负极的公共连接点上；所述第三晶体管Q3的漏极连接在所述第一晶体管Q1和第二晶体管Q2的公共连接点上，所述第三晶体管Q3的源极与所述第四晶体管Q4的漏极连接，所述第四晶体管Q4的源极连接在所述第二晶体管Q2与所述第一电容C1的公共连接点上，所述负载的一端连接在所述第三晶体管Q3和第四晶体管Q4的公共连接点上，所述负载的另一端连接在所述第四晶体管Q4和第二晶体管Q2的公共连接点上；

所述第一晶体管Q1的控制信号为超窄脉冲，所述第三晶体管Q3的控制信号为超窄脉冲，所述第三晶体管Q3和第四晶体管Q4的控制信号相较于所述第一晶体管Q1和第二晶体管Q2的控制信号同步延时。

2.根据权利要求1所述的一种可编程超窄功率脉冲锐化电路，其特征在于，所述第一晶体管Q1的导通压降低，所述第二晶体管Q2的导通电阻小。

3.根据权利要求1所述的一种可编程超窄功率脉冲锐化电路，其特征在于，所述第一电容C1与所述直流电源的正极之间连接有导线回路寄生电感L1。

4.根据权利要求1所述的一种可编程超窄功率脉冲锐化电路，其特征在于，所述第一电容C1在PCB设计中靠近所述第一晶体管Q1的漏极。

5.根据权利要求1所述的一种可编程超窄功率脉冲锐化电路，其特征在于，所述第一晶体管Q1、第二晶体管Q2、第三晶体管Q3和第四晶体管Q4均为绝缘栅增强型N沟道场效应管。

6.一种可编程超窄功率脉冲锐化方法，用于气膜孔电火花加工，其特征在于，所述方法包括：

根据气膜孔电火花加工需求，确定放电功率脉冲的参数，所述放电功率脉冲的参数包括脉宽、上升沿和下降沿；

根据所述放电功率脉冲的参数，选择合适的晶体管和第一电容C1搭建锐化电路，所述锐化电路包括第一半桥电路和第二半桥电路，所述第一半桥电路和第二半桥电路级联输出超窄功率脉冲；所述第一半桥电路和第二半桥电路的占空比死区相同；所述第一半桥电路至少包括一对控制信号互补的晶体管，所述第二半桥电路至少包括一对控制信号互补的晶体管；所述第二半桥电路的控制信号较所述第一半桥电路的控制信号延时；

调节第一电容C1的容值，并通过FPGA同步延时驱动第一半桥电路和第二半桥电路，使得所述锐化电路快速放电，得到高功率的放电功率脉冲；

利用所述高功率的放电功率脉冲对气膜孔进行电火花加工。

7.根据权利要求6所述的一种可编程超窄功率脉冲锐化方法，其特征在于，所述利用所述高功率的放电功率脉冲对气膜孔进行电火花加工，包括：

根据不同等离子通道的数量，改变所述放电功率脉冲的频率。

8.根据权利要求6所述的一种可编程超窄功率脉冲锐化方法，其特征在于，所述晶体管的寄生电容小。

9.根据权利要求6所述的一种可编程超窄功率脉冲锐化方法，其特征在于，所述第一电容C1的频率特性好、等效寄生电感和等效电阻小。

Images