CN114244474B - 扰码的生成方法、装置、设备及存储介质 - Google Patents

扰码的生成方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN114244474B
CN114244474B CN202111563371.7A CN202111563371A CN114244474B CN 114244474 B CN114244474 B CN 114244474B CN 202111563371 A CN202111563371 A CN 202111563371A CN 114244474 B CN114244474 B CN 114244474B
Authority
CN
China
Prior art keywords
state transition
scrambling
scrambling code
scrambled
seeds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111563371.7A
Other languages
English (en)
Other versions
CN114244474A (zh
Inventor
莫雄
汤晓东
王伟良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN202111563371.7A priority Critical patent/CN114244474B/zh
Publication of CN114244474A publication Critical patent/CN114244474A/zh
Application granted granted Critical
Publication of CN114244474B publication Critical patent/CN114244474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/10—Code generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及扰码的生成方法、装置、设备及存储介质，该方法，包括：获取加扰数据流长度l和加扰数据位宽w,选定线性移位反馈寄存器的级数n，选定线性移位反馈寄存器的总移位次数m；构建第1次移位对应的状态转移矩阵，即初始状态转移矩阵；根据初始状态转移矩阵和总移位次数m，生成m个状态转移矩阵；根据m个状态转移矩阵和级数n，构成抽头位置总数目m×n，然后选取m个抽头；获取种子，并结合m个抽头和第m个状态转移矩阵分别对应生成当前随机序列和新种子；获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码。本发明提高了对码型的随机化力度，降低了数据传输时造成的损耗，保证数据的正确性。

Description

扰码的生成方法、装置、设备及存储介质
技术领域
本发明涉及扰码生成技术领域，尤其是指扰码的生成方法、装置、设备及存储介质。
背景技术
在固态存储领域，需要对数据流中的码型进行加扰随机化，将长连“0”或者长连“1”序列打散，从而降低高频码型带来的传输损耗。若码型中出现连续的“0”或者连续的“1”的情况时，实际电路上的电容损耗就会过大，导致电压的幅度不断降低，带来的严重后果是无法识别“0”还是“1”，对后续的编译码纠错处理带来非必要的负担。目前基于LFSR(线性移位反馈寄存器)实现的扰码装置如图1所示，通过LFSR产生的伪随机序列有两处用途：1、作为下一次伪随机序列生成的seed(种子)；2、从已选定的抽头处获得的数据与待加扰数据进行异或运算；这种处理方式存在以下缺点：1、以Fibonacci(斐波那契)型特征多项式x16+x15+x13+x4+1举例说明，对应的电路结构如图2所示，D14至D0之间相邻寄存器的值存在相同性，当选取的seed不合适时，这种特性会被放大；例如当seed选为’h80时，在很长一段移位操作中，[D7:D0]的值为’h0，起不到随机打散的目的；2、数据位宽决定了抽头的个数，进一步决定了寄存器个数，但随着加扰的数据位宽逐渐增大时，有效抽头的个数会逐渐减少，具体表现在高带宽数据传输领域内，这种结构就显得不合适。
发明内容
本发明的目的在于克服现有技术的不足，提供扰码的生成方法、装置、设备及存储介质。
为了解决上述技术问题，本发明采用如下技术方案：
扰码的生成方法，包括以下步骤：
获取加扰数据流长度l和加扰数据位宽w,根据加扰数据流长度l选定线性移位反馈寄存器的级数n，根据加扰数据位宽w选定线性移位反馈寄存器的总移位次数m；
根据线性移位反馈寄存器，构建第1次移位对应的状态转移矩阵，即初始状态转移矩阵；
根据初始状态转移矩阵和总移位次数m，生成m个状态转移矩阵；
根据m个状态转移矩阵和级数n，构成抽头位置总数目m×n，然后选取m个抽头；
获取种子，并结合m个抽头和第m个状态转移矩阵分别对应生成当前随机序列和新种子；
获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码。
其进一步技术方案为：所述获取加扰数据流长度l和加扰数据位宽w,根据加扰数据流长度l选定线性移位反馈寄存器的级数n，根据加扰数据位宽w选定线性移位反馈寄存器的总移位次数m步骤中，n与l的关系式为：n≥log2l；m与w的关系式为：m＝w。
其进一步技术方案为：所述根据m个状态转移矩阵和级数n，构成抽头位置总数目m×n，然后选取m个抽头步骤中，抽头位置的选取标准：生成的序列中不包含长连“0”和“1”。
其进一步技术方案为：所述获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码步骤中，运算为异或运算。
扰码的生成装置，包括：获取选定单元，构建单元，生成单元，构成选取单元，获取结合单元及获取运算单元；
所述获取选定单元，用于获取加扰数据流长度l和加扰数据位宽w,根据加扰数据流长度l选定线性移位反馈寄存器的级数n，根据加扰数据位宽w选定线性移位反馈寄存器的总移位次数m；
所述构建单元，用于根据线性移位反馈寄存器，构建第1次移位对应的状态转移矩阵，即初始状态转移矩阵；
所述生成单元，用于根据初始状态转移矩阵和总移位次数m，生成m个状态转移矩阵；
所述构成选取单元，用于根据m个状态转移矩阵和级数n，构成抽头位置总数目m×n，然后选取m个抽头；
所述获取结合单元，用于获取种子，并结合m个抽头和第m个状态转移矩阵分别对应生成当前随机序列和新种子；
所述获取运算单元，用于获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码。
其进一步技术方案为：所述获取选定单元中，n与l的关系式为：n≥log2l；m与w的关系式为：m＝w。
其进一步技术方案为：所述构成选取单元中，抽头位置的选取标准：生成的序列中不包含长连“0”和“1”。
其进一步技术方案为：所述获取运算单元中，运算为异或运算。
扰码的生成设备，所述扰码的生成设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如上述所述的扰码的生成方法。
一种存储介质，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现如上述所述的扰码的生成方法。
本发明与现有技术相比的有益效果是：提高了对码型的随机化力度，有效地降低了数据传输时造成的损耗，保证数据的正确性，能够更好地满足需求。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有扰码装置的示意图；
图2为现有扰码装置对应电路结构的示意图；
图3为本发明实施例提供的扰码的生成方法的流程示意图；
图4为本发明实施例提供的扰码的生成方法的应用场景示意图一；
图5为本发明实施例提供的扰码的生成方法的应用场景示意图二；
图6为本发明实施例提供的扰码的生成装置的示意性框图；
图7为本发明实施例提供的扰码的生成设备的示意性框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图3到图7所示的具体实施例，其中，请参阅图3至图5所示，本发明公开了扰码的生成方法，包括以下步骤：
S1，获取加扰数据流长度l和加扰数据位宽w,根据加扰数据流长度l选定线性移位反馈寄存器的级数n，根据加扰数据位宽w选定线性移位反馈寄存器的总移位次数m；
其中，在S1步骤中，n与l的关系式为：n≥log2l；m与w的关系式为：m＝w。例如，当加扰数据流长度最多为8KB时，级数选为16便足够；但当数据流长度超过8KB时，需选取级数n为32。根据每次传输需处理的加扰数据位宽w，选定对应的总移位次数m，可灵活适配不同大小的数据位宽。例如，当数据位宽为64时，m＝64；当数据位宽为128时，m＝128。
S2，根据线性移位反馈寄存器，构建第1次移位对应的状态转移矩阵，即初始状态转移矩阵；
S3，根据初始状态转移矩阵和总移位次数m，生成m个状态转移矩阵；
其中，在本实施例中，通过矩阵变换(矩阵变换是线性代数中矩阵的一种运算形式)的方式生成m个状态转移矩阵。其中，每次移位对应一个状态转移矩阵。
S4，根据m个状态转移矩阵和级数n，构成抽头位置总数目m×n，然后选取m个抽头；
其中，在S4步骤中，抽头位置的选取标准：生成的序列中不包含长连“0”和“1”，可提高对码型的随机力度。
S5，获取种子，并结合m个抽头和第m个状态转移矩阵分别对应生成当前随机序列和新种子；
其中，在本实施例中，种子是指对应于“0”和“1”等概率出现相关特性序列的种子。新种子用于下一次待加扰的数据到来前，以生成新一轮的随机序列和新一轮的种子。
S6，获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码。
其中，在S6步骤中，运算为异或运算。
其中，在S6步骤之后，循环执行S5-S6步骤，直至达到对整个待加扰的数据流实现加扰的目的。
其中，如图4所示，本发明提供的扰码硬件实现示意图，可以是FPGA(现场可编程门阵列)实现，也可以是ASIC(专用集成电路)实现。以数据流为16KB，传输位宽为128bit(位)的场景为例进行以下说明。
1、选取Galois(伽罗瓦)型LFSR(线性移位反馈寄存器)的级数为32，总的移位次数为128；LFSR-32的特征多项式为：x32+x26+x23+x22+x16+x12+x11+x10+x8+x7+x5+x4+x2+x+1；
2、按照上述S2-S4步骤所描述，选定寄存器抽头位置。详情如下：随机序列产生器中的128个抽头与32个寄存器内的值满足以下关系式，其中抽头均选定为寄存器D5：
第1个抽头：D5 (1)＝x31+x25；
第2个抽头：D5 (2)＝x30+x24；
第3个抽头：D5 (3)＝x29+x23；
第4个抽头：D5 (4)＝x28+x22+x31；
第5个抽头：D5 (5)＝x27+x21+x30+x31；
第6个抽头：D5 (6)＝x26+x20+x29+x30；
第7个抽头：D5 (7)＝x25+x19+x28+x29+x31；
第8个抽头：D5 (8)＝x24+x18+x27+x28+x30；
……
第128个抽头：D5 (128)＝x1+x2+x4+x8+x9+x11+x12+x14+x15+x16+x17+x21+x23+x24+x25+x26+x30；
3、移位128次Seed(种子)产生器中32个寄存器内的值按如下关系式更新：
D0 (128)＝x0+x1+x2+x3+x5+x7+x8+x10+x14+x15+x17+x18+x20+x21+x22+x23+x27+x29+x30+x31；
D1 (128)＝x4+x5+x6+x7+x9+x10+x11+x14+x16+x17+x19+x20+x24+x27+x28+x29；
D2 (128)＝x0+x1+x2+x3+x6+x11+x12+x14+x22+x23+x27+x28+x31；
D3 (128)＝x1+x2+x3+x4+x7+x12+x13+x15+x23+x24+x26+x28+x29；
D4 (128)＝x1+x4+x7+x10+x13+x15+x16+x17+x18+x20+x21+x22+x23+x24+x25+x31；
D5 (128)＝x1+x3+x7+x10+x11+x15+x16+x19+x20+x24+x25+x26+x27+x29+x30+x31；
D6 (128)＝x2+x4+x8+x11+x12+x16+x17+x20+x21+x25+x26+x27+x28+x30+x31；
D7 (128)＝x1+x2+x7+x8+x9+x10+x12+x13+x14+x15+x20+x23+x26+x28+x30；
……
D31 (128)＝x0+x1+x2+x4+x6+x7+x9+x13+x14+x16+x17+x19+x20+x21+x22+x26+x28+x29+x30+x31；
上式中的x0表示第1个寄存器内的值，x1表示第2个寄存器内的值，以此类推，由seed提供；运算符“+”等效逻辑异或[^]。
4、工作流程分两步，这两步在同一个CLK(时钟信号)内更新完成：一、根据当前的seed通过随机序列产生器生成随机序列，与数据data_in按位异或生成扰码data_out；二、根据当前的seed通过移位m次Seed产生器生成新的seed，供下一个CLK内传输的数据做加扰准备。时序示意图如图5所示。
其中，在图4中，Initial Seed Table(初始)中存储着经过测试获得的能够很好满足随机特性的seed，与生成的新种子构成seed的两处来源，在使用时，可通过sel配置seed的来源，以提高对码型的随机力度。
其中，通过Seed产生器和随机序列产生器，可适配处理各种大小位宽的数据；通过灵活选配能够生成非长连“0”或者长连“1”，且“0”和“1”等概率出现相关特性序列的seed，提高了对码型的随机化力度，有效地降低了高频码型带来的传输损耗，减轻对编译码纠错器带来的负担，提高数据的正确性。
请参阅图6所示，本发明还公开了扰码的生成装置，包括：获取选定单元10，构建单元20，生成单元30，构成选取单元40，获取结合单元50及获取运算单元60；
所述获取选定单元10，用于获取加扰数据流长度l和加扰数据位宽w,根据加扰数据流长度l选定线性移位反馈寄存器的级数n，根据加扰数据位宽w选定线性移位反馈寄存器的总移位次数m；
所述构建单元20，用于根据线性移位反馈寄存器，构建第1次移位对应的状态转移矩阵，即初始状态转移矩阵；
所述生成单元30，用于根据初始状态转移矩阵和总移位次数m，生成m个状态转移矩阵；
所述构成选取单元40，用于根据m个状态转移矩阵和级数n，构成抽头位置总数目m×n，然后选取m个抽头；
所述获取结合单元50，用于获取种子，并结合m个抽头和第m个状态转移矩阵分别对应生成当前随机序列和新种子；
所述获取运算单元60，用于获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码。
其中，所述获取选定单元10中，n与l的关系式为：n≥log2l；m与w的关系式为：m＝w。
其中，所述构成选取单元40中，抽头位置的选取标准：生成的序列中不包含长连“0”和“1”。
其中，所述获取运算单元60中，运算为异或运算。
需要说明的是，所属领域的技术人员可以清楚地了解到，上述扰码的生成装置和各单元的具体实现过程，可以参考前述方法实施例中的相应描述，为了描述的方便和简洁，在此不再赘述。
上述扰码的生成装置可以实现为一种计算机程序的形式，该计算机程序可以在如图7所示的扰码的生成设备上运行。
请参阅图7，图7是本申请实施例提供的扰码的生成设备的示意性框图；该扰码的生成设备500可以是终端，也可以是服务器，其中，终端可以是智能手机、平板电脑、笔记本电脑、台式电脑、个人数字助理和穿戴式设备等具有通信功能的电子设备。服务器可以是独立的服务器，也可以是多个服务器组成的服务器集群。
参阅图7，该扰码的生成设备500包括通过系统总线501连接的处理器502、存储器和网络接口505，其中，存储器可以包括非易失性存储介质503和内存储器504。
该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令，该程序指令被执行时，可使得处理器502执行扰码的生成方法。
该处理器502用于提供计算和控制能力，以支撑整个扰码的生成设备500的运行。
该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境，该计算机程序5032被处理器502执行时，可使得处理器502执行扰码的生成方法。
该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解，图7中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的扰码的生成设备500的限定，具体的扰码的生成设备500可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
应当理解，在本申请实施例中，处理器502可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器502还可以是其他通用处理器、数字信号处理器(DigitalSignal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令，计算机程序可存储于一存储介质中，该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行，以实现上述方法的实施例的流程步骤。
因此，本发明还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序，其中计算机程序包括程序指令，所述程序指令当被处理器执行时可实现上述的扰码的生成方法。
所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的。例如，各个单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本发明实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台扰码的生成设备(可以是个人计算机，终端，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
上述实施例为本发明较佳的实现方案，除此之外，本发明还可以其它方式实现，在不脱离本技术方案构思的前提下任何显而易见的替换均在本发明的保护范围之内。

Claims (10)

1.扰码的生成方法，其特征在于，包括以下步骤：
获取加扰数据流长度l和加扰数据位宽w,根据加扰数据流长度l选定线性移位反馈寄存器的级数n，根据加扰数据位宽w选定线性移位反馈寄存器的总移位次数m；
根据线性移位反馈寄存器，构建第1次移位对应的状态转移矩阵，即初始状态转移矩阵；
根据初始状态转移矩阵和总移位次数m，生成m个状态转移矩阵；
根据m个状态转移矩阵和级数n，构成抽头位置总数目m×n，然后选取m个抽头；
获取种子，并结合m个抽头和第m个状态转移矩阵分别对应生成当前随机序列和新种子；
获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码；
其中，种子是指对应于“0”和“1”等概率出现相关特性序列的种子，新种子用于下一次待加扰的数据到来前，以生成新一轮的随机序列和新一轮的种子；
其中，在获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码步骤之后，循环执行“获取种子，并结合m个抽头和第m个状态转移矩阵分别对应生成当前随机序列和新种子；获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码”，直至达到对整个待加扰的数据流实现加扰。
2.根据权利要求1所述的扰码的生成方法，其特征在于，所述获取加扰数据流长度l和加扰数据位宽w,根据加扰数据流长度l选定线性移位反馈寄存器的级数n，根据加扰数据位宽w选定线性移位反馈寄存器的总移位次数m步骤中，n与l的关系式为：n≥log2l；m与w的关系式为：m＝w。
3.根据权利要求1所述的扰码的生成方法，其特征在于，所述根据m个状态转移矩阵和级数n，构成抽头位置总数目m×n，然后选取m个抽头步骤中，抽头位置的选取标准：生成的序列中不包含长连“0”和“1”。
4.根据权利要求1所述的扰码的生成方法，其特征在于，所述获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码步骤中，运算为异或运算。
5.扰码的生成装置，其特征在于，包括：获取选定单元，构建单元，生成单元，构成选取单元，获取结合单元及获取运算单元；
所述获取选定单元，用于获取加扰数据流长度l和加扰数据位宽w,根据加扰数据流长度l选定线性移位反馈寄存器的级数n，根据加扰数据位宽w选定线性移位反馈寄存器的总移位次数m；
所述构建单元，用于根据线性移位反馈寄存器，构建第1次移位对应的状态转移矩阵，即初始状态转移矩阵；
所述生成单元，用于根据初始状态转移矩阵和总移位次数m，生成m个状态转移矩阵；
所述构成选取单元，用于根据m个状态转移矩阵和级数n，构成抽头位置总数目m×n，然后选取m个抽头；
所述获取结合单元，用于获取种子，并结合m个抽头和第m个状态转移矩阵分别对应生成当前随机序列和新种子；
所述获取运算单元，用于获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码；
其中，种子是指对应于“0”和“1”等概率出现相关特性序列的种子，新种子用于下一次待加扰的数据到来前，以生成新一轮的随机序列和新一轮的种子；
其中，在获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码之后，循环执行“获取种子，并结合m个抽头和第m个状态转移矩阵分别对应生成当前随机序列和新种子；获取待加扰的数据，并结合当前随机序列进行运算，以生成扰码”，直至达到对整个待加扰的数据流实现加扰。
6.根据权利要求5所述的扰码的生成装置，其特征在于，所述获取选定单元中，n与l的关系式为：n≥log2l；m与w的关系式为：m＝w。
7.根据权利要求5所述的扰码的生成装置，其特征在于，所述构成选取单元中，抽头位置的选取标准：生成的序列中不包含长连“0”和“1”。
8.根据权利要求5所述的扰码的生成装置，其特征在于，所述获取运算单元中，运算为异或运算。
9.扰码的生成设备，其特征在于，所述扰码的生成设备包括存储器及处理器，所述存储器上存储有计算机程序，所述处理器执行所述计算机程序时实现如权利要求1-4中任一项所述的扰码的生成方法。
10.一种存储介质，其特征在于，所述存储介质存储有计算机程序，所述计算机程序包括程序指令，所述程序指令当被处理器执行时可实现如权利要求1-4中任一项所述的扰码的生成方法。
CN202111563371.7A 2021-12-20 2021-12-20 扰码的生成方法、装置、设备及存储介质 Active CN114244474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111563371.7A CN114244474B (zh) 2021-12-20 2021-12-20 扰码的生成方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111563371.7A CN114244474B (zh) 2021-12-20 2021-12-20 扰码的生成方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN114244474A CN114244474A (zh) 2022-03-25
CN114244474B true CN114244474B (zh) 2024-02-13

Family

ID=80759390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111563371.7A Active CN114244474B (zh) 2021-12-20 2021-12-20 扰码的生成方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN114244474B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745522A (en) * 1995-11-09 1998-04-28 General Instrument Corporation Of Delaware Randomizer for byte-wise scrambling of data
US5910907A (en) * 1997-02-20 1999-06-08 C.K. Chen Shift register based pseudorandom number generator
CN101019099A (zh) * 2004-09-22 2007-08-15 诺基亚公司 用于生成伪随机数的方法和装置
WO2013059170A1 (en) * 2011-10-20 2013-04-25 Sandisk Technologies Inc. Method for scrambling shaped data
CN103354533A (zh) * 2007-10-04 2013-10-16 高通股份有限公司 通信系统中的加扰序列生成
CN103745746A (zh) * 2013-12-31 2014-04-23 华为技术有限公司 数据处理方法、加扰器和存储控制器
CN103873181A (zh) * 2014-04-04 2014-06-18 中国科学院自动化研究所 一种lte系统中伪随机序列并行生成方法
WO2018222224A1 (en) * 2017-05-29 2018-12-06 Intel IP Corporation Apparatus, system and method of encoding a wireless transmission

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8213611B2 (en) * 2004-11-03 2012-07-03 Broadcom Corporation Two-stage block synchronization and scrambling
US20070283231A1 (en) * 2006-05-08 2007-12-06 Hoyle David J Multi-Standard Scramble Code Generation Using Galois Field Arithmetic
US20080170685A1 (en) * 2007-01-16 2008-07-17 Broadcom Corporation, A California Corporation Data scrambling circuit
KR101037520B1 (ko) * 2008-12-02 2011-05-26 주식회사 팬택 광대역 무선통신시스템에서 스크램블링 코드 생성 방법 및 그 장치
US8810560B2 (en) * 2010-12-13 2014-08-19 Apple Inc. Methods and apparatus for scrambler synchronization

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745522A (en) * 1995-11-09 1998-04-28 General Instrument Corporation Of Delaware Randomizer for byte-wise scrambling of data
US5910907A (en) * 1997-02-20 1999-06-08 C.K. Chen Shift register based pseudorandom number generator
CN101019099A (zh) * 2004-09-22 2007-08-15 诺基亚公司 用于生成伪随机数的方法和装置
CN103354533A (zh) * 2007-10-04 2013-10-16 高通股份有限公司 通信系统中的加扰序列生成
WO2013059170A1 (en) * 2011-10-20 2013-04-25 Sandisk Technologies Inc. Method for scrambling shaped data
CN103745746A (zh) * 2013-12-31 2014-04-23 华为技术有限公司 数据处理方法、加扰器和存储控制器
CN103873181A (zh) * 2014-04-04 2014-06-18 中国科学院自动化研究所 一种lte系统中伪随机序列并行生成方法
WO2018222224A1 (en) * 2017-05-29 2018-12-06 Intel IP Corporation Apparatus, system and method of encoding a wireless transmission

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
系统芯片BIST测试生成及其应用技术研究;章浩;《万方学位论文数据库》;全文 *

Also Published As

Publication number Publication date
CN114244474A (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
US8595273B2 (en) Hash algorithm using randomization function
JP5957120B1 (ja) 秘密分散方法、秘密分散システム、分散装置、およびプログラム
US9071275B2 (en) Method and device for implementing cyclic redundancy check codes
JP5141910B2 (ja) Ｓｍｓ４暗号アルゴリズムを実現する暗号化および復号化処理方法とそのシステム
JP5384492B2 (ja) メッセージ剰余の決定
JPH01293015A (ja) 誤り訂正用検査記号生成装置
JP2007528169A (ja) インタリーバメモリ及びデインタリーバメモリのためのアドレス生成装置
JPS59125437A (ja) ハツシユ回路
US20080005532A1 (en) Random number generator and random number generating method
KR100894234B1 (ko) 선형 블록 코드의 인코딩 방법 및 장치
KR20180059150A (ko) 1 클럭 인코딩이 가능한 에러 정정 코드 인코더 및 에러 정정 코드 인코딩 방법과, 그리고 그 에러 정정 코드 인코더를 포함하는 메모리 컨트롤러
CN114244474B (zh) 扰码的生成方法、装置、设备及存储介质
US20040091106A1 (en) Scrambling of data streams having arbitrary data path widths
US7266760B1 (en) Method and apparatus for calculating cyclic redundancy checks for variable length packets
CN108965173B (zh) 解扰方法、设备及可读存储介质
CN112286449A (zh) 一种rs纠删处理设备及分布式存储系统
CN109756231B (zh) 循环移位处理装置及方法
US8984385B1 (en) Systems and methods for cyclic redundancy check implementation
US20070233767A1 (en) Rotator/shifter arrangement
US10067821B2 (en) Apparatus and method for cyclic redundancy check
CN111431541B (zh) 一种获得crc码的方法及装置
CN116048868A (zh) 代码生成方法、装置、设备和存储介质
CN110780849B (zh) 矩阵处理方法、装置、设备及计算机可读存储介质
WO2018004941A1 (en) Methods and apparatus for performing reed-solomon encoding by lagrangian polynomial fitting
CN111384976B (zh) 稀疏校验矩阵的存储方法和读取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant