CN114220737A - 薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统 - Google Patents

薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统 Download PDF

Info

Publication number
CN114220737A
CN114220737A CN202111539267.4A CN202111539267A CN114220737A CN 114220737 A CN114220737 A CN 114220737A CN 202111539267 A CN202111539267 A CN 202111539267A CN 114220737 A CN114220737 A CN 114220737A
Authority
CN
China
Prior art keywords
circuit pattern
substrate
thin film
coating
pattern array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111539267.4A
Other languages
English (en)
Inventor
杨俊锋
刘宇鹏
丁明建
郭洽丰
冯毅龙
罗育红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Tianji Electronic Technology Co ltd
Original Assignee
Guangzhou Tianji Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Tianji Electronic Technology Co ltd filed Critical Guangzhou Tianji Electronic Technology Co ltd
Priority to CN202111539267.4A priority Critical patent/CN114220737A/zh
Publication of CN114220737A publication Critical patent/CN114220737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供了一种薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统，其中，薄膜电路侧面图形化方法，包括：在激光诱导母体板上涂覆纳米金属颗粒‑有机物涂层，并对纳米金属颗粒‑有机物涂层进行风干处理；将激光诱导母体中涂覆有风干后的纳米金属颗粒‑有机物涂层得一面紧贴基板侧面；利用激光按照预设侧面电路图形照射贴有激光诱导母体板的基板侧面，使得激光照射处纳米金属颗粒‑有机物涂层中的纳米金属颗粒固化在基板侧面上，形成侧面电路图形；移除激光照射后的激光诱导母体板。本发明避免了液态纳米金属颗粒‑有机物涂层直接与基板接触污染正面电路图形和背面电路图形。

Description

薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统
技术领域
本发明涉及薄膜电路制备技术领域，特别是涉及一种薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统。
背景技术
薄膜电路(Thin Film Circuits，TFC)是采用薄膜沉积工艺结合光刻、蚀刻工艺在氧化铝、氮化铝、微晶玻璃、蓝宝石、石英玻璃、铁氧体、微波陶瓷基板制备出电容器、电阻器、电感器、微带线等而成的一种电子元件。由于薄膜电路往往应用于微波频段，因此，薄膜电路又被称之为微波集成电路(Microwave integrated Circuits，MIC)。常用的薄膜电路只能在基板的正反面布置电路图形，而随着三维电子组件技术(Three–dimensionalmoulded interconnect device or electronic assemblies，3D-MID)的发展，要求薄膜电路不但在正、背表面布置电路图形，还需要在侧面布置电路图形，并且正、背、侧面电路图形形成电气互连。如图1所示，侧面宽度等于薄膜电路基板的厚度，相对于其正、背面尺寸要小得多，因此在侧面制备电路图形比在正、背面制备电路图形难度大得多。
常用的侧面图形化薄膜电路的制备方法为光刻-蚀刻法。该方法先通过光刻-蚀刻的工艺，在薄膜电路基板的正面和背面制备出电路图形，然后将陶瓷基板切割成条状，露出需要图形化的侧面，然后在侧面沉积金属薄膜，再对侧面涂布光刻胶，对侧面进行曝光、蚀刻，实现侧面的图形化。专利CN102280407.A便是采用此方法制备侧面图形化的薄膜电路。此方法存在两个大的技术缺陷：第一，无论采用何种薄膜沉积工艺，侧面沉积金属薄膜时，已经制备出的正、背面电路表面也会沉积上少许的金属薄膜，造成正、背图形污染；第二，由于侧面尺寸较小，对侧面涂布光刻胶的过程，操作不方便，同时侧面光刻胶的均匀性较差，因此不易于批量生产，同时也难以获得较高质量的侧面电路图形。
另一种常用的侧面图形化的方法是“激光直写”法。该方法先在薄膜电路基板的正、背面制备出电路图形，然后将陶瓷基板切割成条状，露出需要图形化的侧面，接着在侧面涂布含有金属颗粒的涂层(该涂层一般由纳米金属颗粒与有机物混合而成)，然后利用激光照射侧面需要形成电路的区域，激光照射完成之后，在某种有机溶剂中对激光照射后的样品进行清洗。被激光照射到的区域，涂层中的有机物挥发，留下的纳米金属颗粒在激光的作用下固化在侧面，不能被有机溶剂清洗掉；未被照射到的区域的涂层溶于有机溶剂中，纳米金属颗粒也一起被清洗掉。该方法利用了激光照射的高精度，提高了电路图形的质量，但该方法仍需要对基板侧面涂布含有金属颗粒的涂层，涂布过程中仍会对正、背电路图形造成污染。
发明内容
本发明的目的是提供一种薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统，能够在减少对薄膜电路基板正面电路图形和背面电路图形的污染的基础上，在基板侧面制备电路图形。
为实现上述目的，本发明提供了如下方案：
一种薄膜电路侧面图形化方法，包括：
在激光诱导母体板上涂覆纳米金属颗粒-有机物涂层，并对纳米金属颗粒-有机物涂层进行风干处理；
将激光诱导母体中涂覆有风干后的纳米金属颗粒-有机物涂层得一面紧贴基板侧面；
利用激光按照预设侧面电路图形照射贴有激光诱导母体板的基板侧面，使得激光照射处纳米金属颗粒-有机物涂层中的纳米金属颗粒固化在基板侧面上，形成侧面电路图形；
移除激光照射后的激光诱导母体板。
可选的，在激光诱导母体板上涂覆纳米金属颗粒-有机物涂层，并对纳米金属颗粒-有机物涂层进行风干处理之前，还包括：
在激光诱导母体板上涂覆金属涂层，并对金属涂层进行风干处理。
可选的，所述金属涂层为钼或铬。
可选的，所述激光诱导母体板为聚对苯二甲酸类塑料板。
可选的，所述纳米金属颗粒-有机物涂层中的金属为银或铜。
可选的，所述纳米金属颗粒-有机物涂层中的有机物为聚乙烯醇、聚乙烯醇缩丁醛酯或聚氯乙烯中的一种。
一种薄膜电路批量制备方法，包括：
按照预设正面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板上表面制备正面电路图形阵列；
按照预设背面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板下表面制备背面电路图形阵列；所述背面电路图形阵列中的多个背面电路图形的位置与所述正面电路图形阵列中的多个正面电路图形一一对应；
按照正面电路图形阵列的行数对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理，得到多个子基板；
确定任一子基板为当前子基板；
利用上述的薄膜电路侧面图形化方法，在所述当前子基板的切割侧面上同时制备多个侧面电路图形；多个所述处理侧面电路图形的位置与所述当前子基板上表面的多个正面电路图形的位置一一对应；所述切割侧面为按照正面电路图形阵列的行对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理形成的切割面；
按照正面电路图形阵列的列数对制备有多个侧面电路图形的当前子基板进行切割处理，得到多个薄膜电路。
一种薄膜电路批量制备系统，包括：
正面电路图形阵列制备模块，用于按照预设正面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板上表面制备正面电路图形阵列；
背面电路图形阵列制备模块，用于按照预设背面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板下表面制备背面电路图形阵列；所述背面电路图形阵列中的多个背面电路图形的位置与所述正面电路图形阵列中的多个正面电路图形一一对应；
第一切割模块，用于按照正面电路图形阵列的行数对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理，得到多个子基板；
当前子基板确定模块，用于确定任一子基板为当前子基板；
侧面电路图形阵列制备模块，用于利用上述的薄膜电路侧面图形化方法，在所述当前子基板的切割侧面上同时制备多个侧面电路图形；多个所述处理侧面电路图形的位置与所述当前子基板上表面的多个正面电路图形的位置一一对应；所述切割侧面为按照正面电路图形阵列的行对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理形成的切割面；
第二切割模块，用于按照正面电路图形阵列的列数对制备有多个侧面电路图形的当前子基板进行切割处理，得到多个薄膜电路。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明提供了一种薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统，其中，薄膜电路侧面图形化方法，包括：在激光诱导母体板上涂覆纳米金属颗粒-有机物涂层，并对纳米金属颗粒-有机物涂层进行风干处理；将激光诱导母体中涂覆有风干后的纳米金属颗粒-有机物涂层得一面紧贴基板侧面；利用激光按照预设侧面电路图形照射贴有激光诱导母体板的基板侧面，使得激光照射处纳米金属颗粒-有机物涂层中的纳米金属颗粒固化在基板侧面上，形成侧面电路图形；移除激光照射后的激光诱导母体板。本发明通过在激光诱导母体板上涂覆纳米金属颗粒-有机物涂层并风干，利用激光使得激光照射处纳米金属颗粒-有机物涂层中的纳米金属颗粒固化在基板侧面上形成侧面电路图形；避免了液态纳米金属颗粒-有机物涂层直接与基板接触污染正面电路图形和背面电路图形。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明背景技术中侧面图形化薄膜电路示意图；
图2为本发明实施例一中薄膜电路侧面图形化方法流程图；
图3为本发明实施例二中薄膜电路批量制备方法流程图；
图4为本发明实施例二中激光诱导沉积示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统，能够在减少对薄膜电路基板正面电路图形和背面电路图形的污染的基础上，在基板侧面制备电路图形。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例一
如图2，本实施例提供了一种薄膜电路侧面图形化方法，包括：
步骤201：在激光诱导母体板上涂覆纳米金属颗粒-有机物涂层，并对纳米金属颗粒-有机物涂层进行风干处理；
步骤202：将激光诱导母体中涂覆有风干后的纳米金属颗粒-有机物涂层得一面紧贴基板侧面；
步骤203：利用激光按照预设侧面电路图形照射贴有激光诱导母体板的基板侧面，使得激光照射处纳米金属颗粒-有机物涂层中的纳米金属颗粒固化在基板侧面上，形成侧面电路图形；
步骤204：移除激光照射后的激光诱导母体板。
在步骤201：之前，还包括：
在激光诱导母体板上涂覆金属涂层，并对金属涂层进行风干处理。
具体的，金属涂层为钼(Mo)或铬(Cr)。
具体的，激光诱导母体板为聚对苯二甲酸类塑料(PET)板。
具体的，纳米金属颗粒-有机物涂层中的金属为银或铜。
纳米金属颗粒-有机物涂层中的有机物为聚乙烯醇(PVA)、聚乙烯醇缩丁醛酯(PVB)或聚氯乙烯(PVC)中的一种。
实施例二
如图3，本实施例提供了一种薄膜电路批量制备方法，包括：
步骤301：按照预设正面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板上表面制备正面电路图形阵列；
步骤302：按照预设背面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板下表面制备背面电路图形阵列；背面电路图形阵列中的多个背面电路图形的位置与正面电路图形阵列中的多个正面电路图形一一对应；
步骤303：按照正面电路图形阵列的行数对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理，得到多个子基板；
步骤304：确定任一子基板为当前子基板；
步骤305：利用实施例一所述的薄膜电路侧面图形化方法，在当前子基板的切割侧面上同时制备多个侧面电路图形；多个处理侧面电路图形的位置与当前子基板上表面的多个正面电路图形的位置一一对应；切割侧面为按照正面电路图形阵列的行对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理形成的切割面；
步骤306：按照正面电路图形阵列的列数对制备有多个侧面电路图形的当前子基板进行切割处理，得到多个薄膜电路。
针对常用的侧面图形化的薄膜电路制造方法的不足，本发明开发出一种“激光诱导沉积”制备侧面图形的方法，以克服上述两种方法的不足。如图4，本发明的主要技术要点为先在有机薄膜表面涂布一层含有纳米金属颗粒的有机物涂层，然后将有机薄膜紧贴在陶瓷基板上(含有纳米金属涂层的表面与陶瓷基板接触)，然后激光照射在有机薄膜表面，在激光的作用下，纳米金属颗粒转移并固化在陶瓷基板上形成电路图形。为了提高激光照射时的效率，可以在有机薄膜表面先沉积一层具有较高热效应的金属薄膜，如Mo、Cr薄膜。
本发明制造侧面图形化的薄膜电路的方法如下：
第一步：通过金属薄膜沉积、光刻、蚀刻等技术在电路基板的正、背面制备出电路图形。
第二步：将第一步获得的薄膜电路基板切割成条状，露出需要图形化的侧面。
第三步：选择PET薄膜作为激光诱导的母体材料，并在PET薄膜上沉积Mo或者Cr等金属薄膜。
第四步：在第三步的PET膜的Mo或Cr等金属的表面涂布由纳米金属颗粒及有机物组成的涂层。
第五步：将第四步的PET膜的有涂层的表面与陶瓷侧面贴在一起。
第六步：利用激光照射PET膜，激光照射到的区域，纳米金属颗粒转移到基板的侧面，并在激光的作用下固化在陶瓷侧面；未到激光照射到的区域，没有金属颗粒转移过来，没有形成电路图形。
第七步：将PET膜从侧面取走，按尺寸规格划切成具有侧面图形化的薄膜电路产品。
实施例三
本实施例提供了一种薄膜电路批量制备系统，包括：
正面电路图形阵列制备模块，用于按照预设正面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板上表面制备正面电路图形阵列；
背面电路图形阵列制备模块，用于按照预设背面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板下表面制备背面电路图形阵列；背面电路图形阵列中的多个背面电路图形的位置与正面电路图形阵列中的多个正面电路图形一一对应；
第一切割模块，用于按照正面电路图形阵列的行数对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理，得到多个子基板；
当前子基板确定模块，用于确定任一子基板为当前子基板；
侧面电路图形阵列制备模块，用于利用实施例一所述的薄膜电路侧面图形化方法，在当前子基板的切割侧面上同时制备多个侧面电路图形；多个处理侧面电路图形的位置与当前子基板上表面的多个正面电路图形的位置一一对应；切割侧面为按照正面电路图形阵列的行对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理形成的切割面；
第二切割模块，用于按照正面电路图形阵列的列数对制备有多个侧面电路图形的当前子基板进行切割处理，得到多个薄膜电路。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种薄膜电路侧面图形化方法，其特征在于，所述薄膜电路侧面图形化方法，包括：
在激光诱导母体板上涂覆纳米金属颗粒-有机物涂层，并对纳米金属颗粒-有机物涂层进行风干处理；
将激光诱导母体中涂覆有风干后的纳米金属颗粒-有机物涂层得一面紧贴基板侧面；
利用激光按照预设侧面电路图形照射贴有激光诱导母体板的基板侧面，使得激光照射处纳米金属颗粒-有机物涂层中的纳米金属颗粒固化在基板侧面上，形成侧面电路图形；
移除激光照射后的激光诱导母体板。
2.根据权利要求1所述的薄膜电路侧面图形化方法，其特征在于，在激光诱导母体板上涂覆纳米金属颗粒-有机物涂层，并对纳米金属颗粒-有机物涂层进行风干处理之前，还包括：
在激光诱导母体板上涂覆金属涂层，并对金属涂层进行风干处理。
3.根据权利要求2所述的薄膜电路侧面图形化方法，其特征在于，所述金属涂层为钼或铬。
4.根据权利要求1所述的薄膜电路侧面图形化方法，其特征在于，所述激光诱导母体板为聚对苯二甲酸类塑料板。
5.根据权利要求1所述的薄膜电路侧面图形化方法，其特征在于，所述纳米金属颗粒-有机物涂层中的金属为银或铜。
6.根据权利要求1所述的薄膜电路侧面图形化方法，其特征在于，所述纳米金属颗粒-有机物涂层中的有机物为聚乙烯醇、聚乙烯醇缩丁醛酯或聚氯乙烯中的一种。
7.一种薄膜电路批量制备方法，其特征在于，所述薄膜电路批量制备方法，包括：
按照预设正面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板上表面制备正面电路图形阵列；
按照预设背面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板下表面制备背面电路图形阵列；所述背面电路图形阵列中的多个背面电路图形的位置与所述正面电路图形阵列中的多个正面电路图形一一对应；
按照正面电路图形阵列的行数对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理，得到多个子基板；
确定任一子基板为当前子基板；
利用如权利要求1-6任一项所述的薄膜电路侧面图形化方法，在所述当前子基板的切割侧面上同时制备多个侧面电路图形；多个所述处理侧面电路图形的位置与所述当前子基板上表面的多个正面电路图形的位置一一对应；所述切割侧面为按照正面电路图形阵列的行对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理形成的切割面；
按照正面电路图形阵列的列数对制备有多个侧面电路图形的当前子基板进行切割处理，得到多个薄膜电路。
8.一种薄膜电路批量制备系统，其特征在于，所述薄膜电路批量制备系统，包括：
正面电路图形阵列制备模块，用于按照预设正面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板上表面制备正面电路图形阵列；
背面电路图形阵列制备模块，用于按照预设背面电路图形，利用金属薄膜沉积、光刻和蚀刻技术在基板下表面制备背面电路图形阵列；所述背面电路图形阵列中的多个背面电路图形的位置与所述正面电路图形阵列中的多个正面电路图形一一对应；
第一切割模块，用于按照正面电路图形阵列的行数对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理，得到多个子基板；
当前子基板确定模块，用于确定任一子基板为当前子基板；
侧面电路图形阵列制备模块，用于利用如权利要求1-6任一项所述的薄膜电路侧面图形化方法，在所述当前子基板的切割侧面上同时制备多个侧面电路图形；多个所述处理侧面电路图形的位置与所述当前子基板上表面的多个正面电路图形的位置一一对应；所述切割侧面为按照正面电路图形阵列的行对制备有正面电路图形阵列和背面电路图形阵列的基板进行切割处理形成的切割面；
第二切割模块，用于按照正面电路图形阵列的列数对制备有多个侧面电路图形的当前子基板进行切割处理，得到多个薄膜电路。
CN202111539267.4A 2021-12-15 2021-12-15 薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统 Pending CN114220737A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111539267.4A CN114220737A (zh) 2021-12-15 2021-12-15 薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111539267.4A CN114220737A (zh) 2021-12-15 2021-12-15 薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统

Publications (1)

Publication Number Publication Date
CN114220737A true CN114220737A (zh) 2022-03-22

Family

ID=80702693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111539267.4A Pending CN114220737A (zh) 2021-12-15 2021-12-15 薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统

Country Status (1)

Country Link
CN (1) CN114220737A (zh)

Similar Documents

Publication Publication Date Title
CN108668428B (zh) 一种激光lds 3d立体电路细线路板制作工艺
CN108558413B (zh) 一种陶瓷基电子线路的制备方法
CN104105353B (zh) 一种高精度陶瓷电路板的制作方法
CN112864024A (zh) 陶瓷线路板及其制作方法
CN103929890B (zh) 一种电路板内层电路的制造方法
CN104199571B (zh) 柔性薄膜功能片的制作方法
KR20120085042A (ko) 박막증착용 쉐도우마스크 제조 방법
CN113068328A (zh) 一种聚四氟乙烯pcb电路板加工工艺
JP2024096326A (ja) パターニング方法
CN110660529A (zh) 一种导电电路的制作方法及导电电路
CN102280407B (zh) 元器件侧壁图形化的制作方法
CN107910438B (zh) 一种高频段声表面波器件电极的制备方法
CN114220737A (zh) 薄膜电路侧面图形化方法、薄膜电路批量制备方法及系统
US8042261B2 (en) Method for fabricating embedded thin film resistors of printed circuit board
KR101541730B1 (ko) 전기회로를 구비한 플라스틱 사출품 및 그의 제조방법
CN109496080B (zh) 一种线路板电镀工艺方法
CN116471758A (zh) 一种精密smd焊盘制作工艺
KR101679697B1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판 제작용 필름
CN109219253B (zh) 一种无悬镍无引线pcb制作工艺
CN113594155A (zh) 一种薄膜微带电路的制备工艺
TWI632839B (zh) 圖案化基板的方法
CN100505983C (zh) 电路板的制造方法
KR20170064319A (ko) 메쉬 구조를 갖는 전극 패턴 및 이의 제조 방법
CN104640353A (zh) 陶瓷基印制线路板的制作方法
RU2556697C1 (ru) Способ изготовления гибкой микропечатной платы

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination