CN114217288B - 雷达的回波信号的码片间的高度相参的同步方法及系统 - Google Patents

Abstract

本发明公开了一种雷达的回波信号的码片间的高度相参的同步方法及系统，该方法包括：在接收到多通道的回波信号后，控制将多通道的进行模数转换的每次启动采集的参考时钟对齐；根据模数转换后的数据的频谱计算码片之间的相位差关系；根据码片之间的相位差关系，建立目标相参的动态模型，对进行模数转换后的数据进行卡尔曼滤波拟合，进而反推出时间模型，得到每个码片之间的时间误差；根据每个码片之间的时间误差，在每个码片的起始点控制进行模数转换的每次启动时间提前或延后，以进行时间误差的补偿调控。本发明可在几乎不增加硬件成本的基础上就可以大幅度的提高雷达chip间的相参性，提高检测的信噪比，降低底噪。

Description

雷达的回波信号的码片间的高度相参的同步方法及系统

技术领域

本发明涉及FMCW(调频连续波)雷达的信号处理技术领域，尤其涉及一种融入卡尔曼滤波的雷达的回波信号的码片间的高度相参的同步方法及系统。

背景技术

对于FMCW(调频连续波)雷达，基本都需要发送一串重复脉冲数据作为一帧数据来提高接收信号的信噪比，一个重复的调制我们称作为一chip（码片），chip之间对着一个固定的角反的接收数据从理想上看应该是完全相参、重合的，就是每一个chip发射的雷达电磁波打到角反上返回的信号，经过混频、中频处理、ADC（Analog-to-digital converter，模拟数字转换器）采集后的正弦波是完全重合、相参的。

可是实际工作的雷达由于发射机中的相躁、混频器的非线性、中频处理链路的实时性、ADC单次采集的时间的固定性等一系列误差的引入，导致了ADC采集后的chip之间相参性通常由做出来的硬件决定了，好就好，差就差，目前还没有技术手段从理论与后端数据层面上优化相参同步。

发明内容

本发明提供了一种雷达的回波信号的码片间的高度相参的同步方法及系统，用以解决FMCW(调频连续波)雷达的设备误差影响ADC采集后的码片之间相参性的技术问题。

为解决上述技术问题，本发明提出的技术方案为：

一种雷达的回波信号的码片间的高度相参的同步方法，包括以下步骤：

在接收到多通道的回波信号后，对多通道的回波信号的单次模数转换的启动时间进行调整，包括：控制将多通道的进行模数转换的每次启动采集的参考时钟对齐；

根据模数转换后的数据的频谱计算码片之间的相位差关系；

根据码片之间的相位差关系，建立目标相参的动态模型，对进行模数转换后的数据进行卡尔曼滤波拟合，进而反推出时间模型，得到每个码片之间的时间误差；

根据每个码片之间的时间误差，在每个码片的起始点控制进行模数转换的每次启动时间提前或延后，以进行时间误差的补偿调控。

优选地，控制进行模数转换的每次启动时间提前或延后，以进行时间误差的补偿调控，还包括，在每次模数转换后均重复进行码片之间的相位差关系的计算直至进行模数转换的每次启动时间的时间误差的补偿调控，循环迭代，直至每个码片之间的时间误差趋于零。

优选地，根据模数转换后的数据的频谱计算码片之间的相位差关系，包括：对模数转换后的一帧数据进行一维快速傅里叶变换运算得到频谱，从频谱中的各尖峰处获取一帧数据中与码片数量对应的多个目标点，通过angle函数对多个目标点进行二维的相位差计算，得到码片之间的相位差关系。

优选地，每个码片之间的时间误差，通过以下步骤计算得到：

根据码片之间的相位差关系，采用卡尔曼滤波进行均方差线性估计和拟合，得到拟合后的码片之间的相位差的数组；调用拟合后的相位差的数组，根据相位差=2πft进行计算，其中，f为目标信号频率，t为相位差抖动的时间纲量；目标信号频率f通过单个码片的快速傅里叶变换运算得到；从而将相位差的数组转换成时间矩阵，即表征码片之间的时间误差的时间模型。

优选地，根据每个码片之间的时间误差，在每个码片的起始点控制进行模数转换的每次启动时间的时间误差的补偿调控，包括：

根据时间矩阵，对每个码片的起始点，即每次模数转换的启动时间进行对应时间量的调节，使每次模数转换的启动时间与时间矩阵相对应，从而完成码片之间的时间误差的补偿调控。

本发明还提供一种雷达的回波信号的码片间的高度相参的同步系统，包括：FPGA和模拟数字转换器；

对于接收到的多通道的回波信号：

FPGA，用于控制将模拟数字转换器进行多通道的模数转换的每次启动采集的参考时钟对齐；还用于接受模拟数字转换器进行模数转换后的数据，根据模数转换后的数据的频谱计算码片之间的相位差关系；并根据码片之间的相位差关系，建立目标相参的动态模型，对进行模数转换后的数据进行卡尔曼滤波拟合，进而反推出时间模型，得到每个码片之间的时间误差；

FPGA，还用于根据每个码片之间的时间误差，在每个码片的起始点控制模拟数字转换器进行模数转换的每次启动时间提前或延后，以进行时间误差的补偿调控。

优选地，FPGA，还用于在每次模数转换后均重复进行码片之间的相位差关系的计算直至控制模数转换的每次启动时间提前或延后以进行时间误差的补偿调控，循环迭代，直至每个码片之间的时间误差趋于零。

优选地，FPGA，根据模数转换后的数据的频谱计算码片之间的相位差关系，包括：对模数转换后的一帧数据进行一维快速傅里叶变换运算得到频谱，从频谱中的各尖峰处获取一帧数据中与码片数量对应的多个目标点，通过angle函数对多个目标点进行二维的相位差计算，得到码片之间的相位差关系。

优选地，FPGA，通过以下步骤计算得到每个码片之间的时间误差：

根据码片之间的相位差关系，采用卡尔曼滤波进行均方差线性估计和拟合，得到拟合后的码片之间的相位差的数组；调用拟合后的相位差的数组，根据相位差=2πft进行计算，其中，f为目标信号频率，t为相位差抖动的时间纲量；目标信号频率f通过单个码片的快速傅里叶变换运算得到；从而将相位差的数组转换成时间矩阵，即表征码片之间的时间误差的时间模型。

优选地，FPGA，还用于根据时间矩阵，对每个码片的起始点，即每次模数转换的启动时间进行对应时间量的调节，控制模拟数字转换器使每次模数转换的启动时间与时间矩阵相对应，从而完成码片之间的时间误差的补偿调控。

本发明具有以下有益效果：

本发明的雷达的回波信号的码片间的高度相参的同步方法及系统，在接收端进行相参同步优化，相比与在发射端或者信号中间端进行相参优化相比，有最后收敛的优势，就是不管是发射端的PLL（锁相环）的相参误差，还是混频器的非线性、硬件电路的积分特性等带来的相参误差，最终都会体现在接收端，雷达工作都是使用ADC采集后的数据进行各类信号处理，所以在接收端优化相参特性相对更直接、高效。因此，本发明可以在几乎不增加硬件成本的基础上就可以大幅度的提高雷达chip间的相参性，提高检测的信噪比，降低底噪。

除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照附图，对本发明作进一步详细的说明。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是本发明优选实施例的雷达系统基本框架图；

图2是本发明优选实施例的雷达的回波信号的码片间的高度相参的同步方法的流程示意图；

图3是本发明另一优选实施例的雷达的回波信号的码片间的高度相参的同步方法的流程示意图；

图4是本发明优选实施例的雷达的回波信号优化前后的相参性比较示意图。

具体实施方式

以下结合附图对本发明的实施例进行详细说明，但是本发明可以由权利要求限定和覆盖的多种不同方式实施。

图1是本实施例中所采用的雷达系统基本框架图。而本实施例中的雷达中，与数据相关的需要时钟工作的几个模块FPGA(Field-Programmable Gate Array，现场可编程门阵列）、ADC、PLL(锁相环)采用时钟buffer（时钟缓冲器）达到三者同源（同时钟节奏）的效果。

FPGA配置PLL寄存器，使PLL按设定的调制时间与调制带宽周期性的调制VCO（压控振荡器），VCO产生了高频调制的雷达电磁波通过天线发送出去。调制信号的电磁波遇到物体产生反射，反射回的电磁波经过接收天线接收（接收多通道的回波信号），然后经过混频器解调，将目标对应的低频中频信号分离出，经过中频滤波、放大等处理后进入ADC模块进行模数转换。然后采用本发明优选实施例的雷达的回波信号的码片间的高度相参的同步方法进行优化。

参见图2，本发明的雷达的回波信号的码片间的高度相参的同步方法，包括以下步骤：

在接收到多通道的回波信号后，对多通道的回波信号的单次模数转换的启动时间进行调整，包括：

S1. 控制将多通道的进行模数转换的每次启动采集的参考时钟对齐；

S2. 根据模数转换后的数据的频谱计算码片之间的相位差关系；

S3. 根据码片之间的相位差关系，建立目标相参的动态模型，对进行模数转换后的数据进行卡尔曼滤波拟合，进而反推出时间模型，得到每个码片之间的时间误差；

S4. 根据每个码片之间的时间误差，在每个码片的起始点控制进行模数转换的每次启动时间提前或延后，以进行时间误差的补偿调控。

对于雷达系统，尤其是线性调频连续波(FMCW)雷达，由于PLL的相躁、VCO的非线性、混频器的非线性、ADC转换的时间具有误差性等一系列会引入chip间的相参性的问题。在接收端进行最直接的分析、收敛控制与优化，而数据采集后的数据也就是后端信号处理使用的数据，所以从这个端口优化是最终的端口优化，抛开过程从终端进性采集分析与控制。因此，在接收端进行相参同步优化，相比与在发射端或者信号中间端进行相参优化相比，有最后收敛的优势，就是不管是发射端的PLL（锁相环）的相参误差，还是混频器的非线性、硬件电路的积分特性等带来的相参误差，最终都会体现在接收端，雷达工作都是使用ADC采集后的数据进行各类信号处理，所以在接收端优化相参特性相对更直接、高效。因此，本发明可以在几乎不增加硬件成本的基础上就可以大幅度的提高雷达chip间的相参性，提高检测的信噪比，降低底噪。

在一些实施方式中，根据模数转换后的数据的频谱计算码片之间的相位差关系，包括：对模数转换后的一帧数据进行一维快速傅里叶变换运算得到频谱，从频谱中的各尖峰处获取一帧数据中与码片数量对应的多个目标点，通过angle函数对多个目标点进行二维的相位差计算，得到码片之间的相位差关系。

在一些实施方式中，在多通道的进行模数转换的每次启动采集的参考时钟对齐后，ADC采集雷达中频信号处理后的模拟信号，单个目标就是个固定频率的正弦波，比如该雷达有512个chip作为一帧数据，每个chip采样512个点，一帧数据就是512*512的点。FPGA控制ADC采集512x512点，对数据进行一维FFT（快速傅里叶变换）运算，这样就会在一维FFT的目标点对应的频谱位置有个统一的尖峰，然后通过angle函数对尖峰处的点进行二维的512点的相位差计算，这是可以得到一个512点的相位差的值，就是chip之间的相位差关系，理论上这个值为0，因为chip之间没有相位差，但实际上各个雷达表现基本由做出来的硬件决定（存在不同的误差），而这个相位差，即称chip之间的相参性，在雷达中是非常重要的一个影响因素，相参性差会影响chip之间对消的抑制比以及相参性噪声。

在一些实施方式中，计算每个码片之间的时间误差的方式采用：根据码片之间的相位差关系，采用卡尔曼滤波进行均方差线性估计和拟合，得到拟合后的码片之间的相位差的数组。根据初步计算后的相参性数据，建立目标相参的动态模型，然后对数据进行卡尔曼滤波拟合，卡尔曼滤波是均方误差最小的线性估计器。例如采用卡尔曼滤波对接收到的一帧数据中chip之间相位差进行线性拟合，形成拟合后的chip之间相位差的数组。

然后对于卡尔曼滤波拟合的数据反推出时间模型：调用拟合后的相位差的数组，根据相位差=2πft可知，对于一个固定距离的物体，混频后的中频信号频率是固定的，这个相位差就是每个chip之间以及每个采样点之间的时间不固定噪声，不固定噪声由多个器件固定因素引起，不能消除，可以通过本发明的同步方法进行优化。根据相位差=2πft进行计算，其中，f为目标信号频率，t为相位差抖动的时间纲量；目标信号频率f通过单个码片的快速傅里叶变换运算得到；从而将相位差的数组转换成时间矩阵，即表征码片之间的时间误差的时间模型。

在一些实施方式中，根据每个码片之间的时间误差，在每个码片的起始点控制进行模数转换的每次启动时间的时间误差的补偿调控，采用：根据时间矩阵，对每个码片的起始点，即每次模数转换的启动时间进行对应时间量的调节，使每次模数转换的启动时间与时间矩阵相对应，从而完成码片之间的时间误差的补偿调控。实现从后端调整各种因素引入的相参问题。

在一些实施方式中，参见图3，控制进行模数转换的每次启动时间提前或延后，以进行时间误差的补偿调控，还包括，在每次模数转换后均重复进行码片之间的相位差关系的计算直至进行模数转换的每次启动时间的时间误差的补偿调控，循环迭代，直至每个码片之间的时间误差趋于零（或者收敛稳定）。

本发明实施例还提供一种雷达的回波信号的码片间的高度相参的同步系统，包括：FPGA和ADC（模拟数字转换器）以及PLL；参见图1，图3，FPGA与ADC模块的连接通道主要有两个：控制ADC的每次转换的采集，一般是ADC芯片的start管脚，一个是接受ADC转换后的数据。PLL用于进行码片的调制，并在每完成一个码片的调制时发出一个同步脉冲； FPGA与PLL的调制完成的同步管脚连接，用于通过检测所述同步脉冲实时检测PLL一个码片的调制是否完成。

本发明实施例中，对于接收到的多通道的回波信号：

FPGA，用于控制将模拟数字转换器进行多通道的模数转换的每次启动采集的参考时钟对齐；还用于接受模拟数字转换器进行模数转换后的数据，根据模数转换后的数据的频谱计算码片之间的相位差关系；并根据码片之间的相位差关系，建立目标相参的动态模型，对进行模数转换后的数据进行卡尔曼滤波拟合，进而反推出时间模型，得到每个码片之间的时间误差。FPGA，还用于根据每个码片之间的时间误差，在每个码片的起始点控制模拟数字转换器进行模数转换的每次启动时间提前或延后，以进行时间误差的补偿调控。

上述结构，无需对雷达的结构进行大改进，仅在接收端进行相参同步优化，相对更直接、高效。因此，本发明可以在几乎不增加硬件成本的基础上就可以大幅度的提高雷达chip间的相参性，提高检测的信噪比，降低底噪。

在一些实施方式中，FPGA控制将ADC进行多通道的模数转换的每次启动采集的参考时钟对齐时，FPGA控制ADC的单次模数转换开始控制，并强制拉齐ADC芯片转换参考的CLK（时钟信号），拉齐多通道的下降沿，以控制多通道每次启动采集的一致性。

在一些实施方式中，FPGA控制ADC开始采集时，ADC采集雷达中频信号处理后的模拟信号，单个目标就是个固定频率的正弦波。例如该雷达有512个chip作为一帧数据，每个chip采样512个点，一帧数据就是512*512的点。FPGA检测到一次同步脉冲，就启动ADC采集，每个chip采集512个点，总共采集128个chip作为一帧数据，一帧数据由512X128组成一个二维矩阵。

在一些实施方式中，FPGA，根据模数转换后的数据的频谱计算码片之间的相位差关系，包括：对模数转换后的一帧数据进行一维快速傅里叶变换运算得到频谱，从频谱中的各尖峰处获取一帧数据中与码片数量对应的多个目标点，通过angle函数对多个目标点进行二维的相位差计算，得到码片之间的相位差关系。

在一些实施方式中，例如：FPGA对一帧数据做512点的一维FFT（快速傅里叶变换），可以得到目标信号的频率点，目标的频率点在FFT上的位置在128个二维上都是一致，一维FFT数据对应目标的频率点，频率点由目标位置决定，二维128点的FFT可得到目标速度点，本发明中主要针对一维数据进行分析和优化。根据在一维range FFT上得到的目标点，使用对目标点使用Angle函数对具体的信号点进行128个chip之间的相位差计算，得到一个1X128的相位差矩阵，该矩阵中的值对应128个chip，每个相邻chip之间的相位抖动，也就是相参性，理论上来看，对于一个静止目标，128个chip之间的相位差矩阵的值应该是0，也就是每个chip是完全重合的，没有相位移动。但实际并不是，存在不固定的时间误差。

在一些实施方式中，FPGA，通过以下步骤计算得到每个码片之间的时间误差：根据码片之间的相位差关系，采用卡尔曼滤波进行均方差线性估计和拟合，得到拟合后的码片之间的相位差的数组；调用拟合后的相位差的数组，根据相位差=2πft进行计算，其中，f为目标信号频率，t为相位差抖动的时间纲量；目标信号频率f通过单个码片的快速傅里叶变换运算得到；从而将相位差的数组转换成时间矩阵，即表征码片之间的时间误差的时间模型。

在一些实施方式中，通过angle函数对采集到的chip相位差的问题进行数据量化，然后基于卡尔曼滤波对数据进行均方差线性估计、拟合。将拟合后的相位差矩阵求出对应的时间矩阵，得到了时间矩阵就可以通过时间去进行匹配控制。例如，采用卡尔曼滤波对求的接收到的128个chip的相位差进行均方差线性估计得到拟合后的矩阵，该矩阵也是1x128的向量矩阵。由相位差公式Q=w*t=2πft，其中f为目标信号频率，t为相位差抖动的时间纲量，这样我们可以得到chip之间相位差拟合后的矩阵对应的时间矩阵。

在一些实施方式中，FPGA，还用于根据时间矩阵，对每个码片的起始点，即每次模数转换的启动时间进行对应时间量的调节（即采用FPGA调用时间误差控制ADC转换的启动），控制模拟数字转换器使每次模数转换的启动时间与时间矩阵相对应，从而完成码片之间的时间误差的补偿调控。例如，FPGA根据时间矩阵对每个chip的起始ADC采样点进行时间调节（例如，FPGA根据时间矩阵在每个chip的起始点控制ADC的start时间序列进行chip启动采样的调控），使每个chip的起始采样点启动时间与拟合的实际矩阵对应，使AD在每个chip的采样起始时间与上述根据相位差的拟合时间（时间矩阵中的每个元素）对应。

在一些实施方式中，FPGA，还用于在每次模数转换后均重复进行码片之间的相位差关系的计算直至控制模数转换的每次启动时间提前或延后以进行时间误差的补偿调控，循环迭代，直至每个码片之间的时间误差趋于零。对调整AD采样起始点的数据进行采集，循环进行调整、采集、分析拟合，实现chip相参高度同步，从工程试验看，参见图4，一般只需要两个左右的循环，chip之间的相参就基本高度同步，说明该同步方法及系统可以在非常短的时间内大幅度的提升chip之间的相参关系，系统目标的信噪比、降低底噪。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种雷达的回波信号的码片间的高度相参的同步方法，其特征在于，包括以下步骤：

在接收到多通道的回波信号后，对多通道的回波信号的单次模数转换的启动时间进行调整，包括：控制将多通道的进行模数转换的每次启动采集的参考时钟对齐；

根据模数转换后的数据的频谱计算码片之间的相位差关系；

根据码片之间的相位差关系，建立目标相参的动态模型，对进行模数转换后的数据进行卡尔曼滤波拟合，进而反推出时间模型，得到每个码片之间的时间误差；每个码片之间的时间误差，通过以下步骤计算得到：根据码片之间的相位差关系，采用卡尔曼滤波进行均方差线性估计和拟合，得到拟合后的码片之间的相位差的数组；调用拟合后的相位差的数组，根据相位差=2πft进行计算，其中，f为目标信号频率，t为相位差抖动的时间纲量；目标信号频率f通过单个码片的快速傅里叶变换运算得到；从而将相位差的数组转换成时间矩阵，即表征码片之间的时间误差的时间模型；

根据每个码片之间的时间误差，在每个码片的起始点控制进行模数转换的每次启动时间提前或延后，以进行时间误差的补偿调控；包括：根据时间矩阵，对每个码片的起始点，即每次模数转换的启动时间进行对应时间量的调节，使每次模数转换的启动时间与所述时间矩阵相对应，从而完成码片之间的时间误差的补偿调控。

2.根据权利要求1所述的雷达的回波信号的码片间的高度相参的同步方法，其特征在于，控制进行模数转换的每次启动时间提前或延后，以进行时间误差的补偿调控，还包括，在每次模数转换后均重复进行码片之间的相位差关系的计算直至进行模数转换的每次启动时间的时间误差的补偿调控，循环迭代，直至每个码片之间的时间误差趋于零。

3.根据权利要求1所述的雷达的回波信号的码片间的高度相参的同步方法，其特征在于，所述根据模数转换后的数据的频谱计算码片之间的相位差关系，包括：对模数转换后的一帧数据进行一维快速傅里叶变换运算得到频谱，从频谱中的各尖峰处获取一帧数据中与码片数量对应的多个目标点，通过angle函数对多个目标点进行二维的相位差计算，得到码片之间的相位差关系。

4.一种雷达的回波信号的码片间的高度相参的同步系统，其特征在于，包括：FPGA和模拟数字转换器；

对于接收到的多通道的回波信号：

FPGA，用于控制将模拟数字转换器进行多通道的模数转换的每次启动采集的参考时钟对齐；还用于接受模拟数字转换器进行模数转换后的数据，根据模数转换后的数据的频谱计算码片之间的相位差关系；并根据码片之间的相位差关系，建立目标相参的动态模型，对进行模数转换后的数据进行卡尔曼滤波拟合，进而反推出时间模型，得到每个码片之间的时间误差；所述FPGA，通过以下步骤计算得到每个码片之间的时间误差：根据码片之间的相位差关系，采用卡尔曼滤波进行均方差线性估计和拟合，得到拟合后的码片之间的相位差的数组；调用拟合后的相位差的数组，根据相位差=2πft进行计算，其中，f为目标信号频率，t为相位差抖动的时间纲量；目标信号频率f通过单个码片的快速傅里叶变换运算得到；从而将相位差的数组转换成时间矩阵，即表征码片之间的时间误差的时间模型；

FPGA，还用于根据每个码片之间的时间误差，在每个码片的起始点控制模拟数字转换器进行模数转换的每次启动时间提前或延后，以进行时间误差的补偿调控；包括：根据时间矩阵，对每个码片的起始点，即每次模数转换的启动时间进行对应时间量的调节，控制模拟数字转换器使每次模数转换的启动时间与所述时间矩阵相对应，从而完成码片之间的时间误差的补偿调控。

5.根据权利要求4所述的雷达的回波信号的码片间的高度相参的同步系统，其特征在于，所述FPGA，还用于在每次模数转换后均重复进行码片之间的相位差关系的计算直至控制模数转换的每次启动时间提前或延后以进行时间误差的补偿调控，循环迭代，直至每个码片之间的时间误差趋于零。

6.根据权利要求4所述的雷达的回波信号的码片间的高度相参的同步系统，其特征在于，

所述FPGA，根据模数转换后的数据的频谱计算码片之间的相位差关系，包括：对模数转换后的一帧数据进行一维快速傅里叶变换运算得到频谱，从频谱中的各尖峰处获取一帧数据中与码片数量对应的多个目标点，通过angle函数对多个目标点进行二维的相位差计算，得到码片之间的相位差关系。

Images