CN114203684A - 微电子组件中的直接接合 - Google Patents

微电子组件中的直接接合 Download PDF

Info

Publication number
CN114203684A
CN114203684A CN202110948262.0A CN202110948262A CN114203684A CN 114203684 A CN114203684 A CN 114203684A CN 202110948262 A CN202110948262 A CN 202110948262A CN 114203684 A CN114203684 A CN 114203684A
Authority
CN
China
Prior art keywords
microelectronic
microelectronic component
metal contact
interposer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110948262.0A
Other languages
English (en)
Inventor
A·A·埃尔舍尔比尼
K·巴拉特
邓汉威
K·君
A·阿列克索夫
M·E·卡比尔
S·M·利夫
J·M·斯万
F·埃德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114203684A publication Critical patent/CN114203684A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06151—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16137—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本文公开了包括直接接合的微电子组件，以及相关的结构和技术。例如，在一些实施例中，微电子组件可以包括第一微电子部件和通过直接接合区耦合到第一微电子部件的第二微电子部件，其中直接接合区包括第一子区和第二子区，以及第一子区，并且第一子区具有比第二子区更大的金属密度。在一些实施例中，微电子组件可以包括第一微电子部件和通过直接接合区耦合到第一微电子部件的第二微电子部件，其中直接接合区包括第一金属接触和第二金属接触，第一金属接触具有比第二金属接触更大的面积，并且第一金属接触电耦合到第一微电子部件的电源/接地平面。

Description

微电子组件中的直接接合
技术领域
本申请涉及微电子组件中的直接接合。
背景技术
集成电路（IC）封装典型地包括引线接合或焊接到封装基板的管芯。在使用中，电信号和电力通过引线接合或焊料在封装基板和管芯之间传递。
附图说明
通过以下结合附图的详细描述将容易地理解实施例。为了便于该描述，相同的参考数字指定相同的结构元件。在附图的各图中，通过示例的方式而非通过限制的方式图示了实施例。
图1是根据各种实施例的包括直接接合的示例微电子组件的横截面侧视图。
图2是根据各种实施例的图1的微电子组件的一部分的分解的横截面侧视图。
图3和图4是根据各种实施例的示例直接接合界面的横截面侧视图。
图5-8是根据各种实施例的示例直接接合界面的俯视图。
图9-12是根据各种实施例的示例直接接合界面的横截面侧视图。
图13是根据各种实施例的包括直接接合的示例微电子组件的横截面侧视图。
图14-17是根据各种实施例的图1和图2的微电子组件的一部分的制造中的示例阶段的横截面侧视图。
图18-20是根据各种实施例的包括直接接合的示例微电子组件的横截面侧视图。
图21-22是根据各种实施例的示例直接接合界面的俯视图。
图23是根据各种实施例的包括具有多个子区的直接接合区的示例微电子组件的横截面侧视图。
图24-25是根据各种实施例的具有多个子区的示例直接接合界面的俯视图。
图26A-26B分别是根据各种实施例的微电子组件的横截面侧视图和俯视图，该微电子组件包括在直接接合区中和周围的伪金属迹线。
图27-28是根据各种实施例的包括直接接合的示例微电子组件的横截面侧视图。
图29A-29B分别是根据各种实施例的在直接接合区中具有电源/接地平面的微电子组件的示例部分的横截面侧视图和俯视图。
图30-31是根据各种实施例的在直接接合区中具有电源/接地平面的微电子组件的示例部分的俯视图。
图32是根据各种实施例的在直接接合区中具有悬臂式电源/接地平面的微电子组件的示例部分的横截面侧视图。
图33是可以包括在根据本文公开的任何实施例的微电子部件中的管芯和晶片的俯视图。
图34是可以包括在根据本文公开的任何实施例的微电子部件中的集成电路（IC）器件的横截面侧视图。
图35是可以包括根据本文公开的任何实施例的微电子组件的IC器件组件的横截面侧视图。
图36是可以包括根据本文公开的任何实施例的微电子组件的示例电气设备的框图。
具体实施方式
本文公开的是包括直接接合的微电子组件，以及相关的结构和技术。例如，在一些实施例中，微电子组件可以包括第一微电子部件和通过直接接合区耦合到第一微电子部件的第二微电子部件，其中直接接合区包括第一子区和第二子区，并且第一子区具有比第二子区更大的金属密度。在一些实施例中，微电子组件可以包括第一微电子部件和通过直接接合区耦合到第一微电子部件的第二微电子部件，其中直接接合区包括第一金属接触和第二金属接触，第一金属接触具有比第二金属接触更大的面积，并且第一金属接触电耦合到第一微电子部件的电源/接地平面。
在下面的详细描述中，参考形成本文的一部分的附图，其中相同的数字始终指定相同的部分，并且其中通过图示的方式示出了可以实践的实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。因此，以下详细描述不应以限制性意义来理解。
各种操作可以以最有助于理解要求保护的主题的方式依次描述为多个分立动作或操作。然而，描述的次序不应该被解释为暗示这些操作必然是次序相关的。特别是，这些操作可以不按照呈现的次序来执行。所描述的操作可以以与所描述的实施例不同的次序来执行。可以执行各种附加操作，和/或在附加实施例中可以省略所描述的操作。
出于本公开的目的，短语“A和/或B”和“A或B”意指（A）、（B）或（A和B）。出于本公开的目的，短语“A、B和/或C”和“A、B或C”意指（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。附图不一定按比例。尽管附图中的许多都图示了具有平坦壁和直角拐角的直线结构，但这只是为了便于说明，并且使用这些技术制造的实际设备将呈现圆角、表面粗糙度和其他特征。
描述使用了短语“在一个实施例中”或“在实施例中”，其各自可以指代相同或不同的实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。当用于描述尺寸范围时，短语“在X和Y之间”表示包括X和Y的范围。术语“顶部”、“底部”等可以在本文中用于解释附图的各种特征，但这些术语只是为了便于讨论，并不暗示期望或要求的定向。尽管某些元素在本文中可能以单数提及，但此类元素可以包括多个子元素。例如，“介电材料”可以包括一种或多种介电材料。如本文所使用的，“导电接触”可以指代用作不同部件之间的电界面的导电材料（例如，金属）的一部分；导电接触可以在部件的表面中凹进、与部件的表面齐平或远离部件的表面延伸，并且可以采用任何合适的形式（例如，导电焊盘或插座，或导电线或通孔的部分）。
图1是根据各种实施例的微电子组件100的横截面侧视图。许多元件在图1中被图示为包括在微电子组件100中，但是这些元件中的许多可以不存在于微电子组件100中。例如，在各种实施例中，传热结构152、热界面材料（TIM）154、模制材料126、微电子部件102-2、底部填充材料138和/或支撑部件182可以不被包括。进一步地，图1图示了许多元件，它们从随后的附图中省略以便于说明，但是可以包括在本文公开的微电子组件100中的任何微电子组件中。这样的元件的示例包括传热结构152、TIM 154、模制材料126、微电子部件102-2、底部填充材料138和/或支撑部件182。图1的微电子组件100的元件中的许多包括在附图中的其他附图中；在讨论这些附图时不重复对这些元件的讨论，并且这些元件中的任何元件可以采用本文公开的形式中的任何形式。在一些实施例中，本文公开的微电子组件100中的个体微电子组件可用作系统级封装（SiP），在其中包括具有不同功能的多个微电子部件102。在这样的实施例中，微电子组件100可以被称为SiP。
微电子组件100可以包括通过直接接合（DB）区130-1耦合到微电子部件102-1的中介层150。特别地，如图2中图示的，DB区130-1可以包括在中介层150的顶表面处的DB界面180-1A，其中DB界面180-1A包括一组导电DB接触110和在DB界面180-1A的DB接触110周围的DB电介质108。DB区130-1还可以包括在微电子部件102-1的底表面处的DB界面180-1B，其中DB界面180-1B包括一组DB接触110和在DB界面180-1B的DB接触110周围的DB电介质108。中介层150的DB界面180-1A的DB接触110可以与微电子部件102-1的DB界面180-1B的DB接触110对准，使得在微电子组件100中，微电子部件102-1的DB接触110与中介层150的DB接触110接触。在图1的微电子组件100中，中介层150的DB界面180-1A可以与微电子部件102-1的DB界面180-1B（例如，电和机械地）接合以形成耦合中介层150和微电子部件102-1的DB区130-1，如以下进一步讨论的。更一般地，本文公开的DB区130可以包括接合在一起的两个互补DB界面180；为了便于说明，随后的附图中的许多附图可能省略DB界面180的标识以提高附图的清楚性。
如本文所使用的，术语“直接接合”用于包括金属对金属接合技术（例如，铜对铜接合，或其中首先使相对的DB界面180的DB接触110接触然后使其受热和压缩的其他技术）和混合接合技术（例如，首先使相对的DB界面180的DB电介质108接触然后使其受热并且有时压缩的技术，或使DB接触110和相对的DB界面180的DB电介质108基本上同时接触然后使其受热和压缩的技术）。在这样的技术中，使一个DB界面180处的DB接触110和DB电介质108分别与另一DB界面180处的DB接触110和DB电介质108接触，并且可以施加升高的压力和/或温度以使接触的DB接触110和/或接触的DB电介质108接合。在一些实施例中，可以在不使用中间焊料或各向异性导电材料的情况下实现这种接合，而在一些其他实施例中，可以在DB互连中使用薄焊料帽以适应平面性，并且这种焊料可以在处理期间变成DB区130中的金属间化合物（IMC）。DB互连可能能够可靠地传导比其他类型互连更高的电流；例如，当电流流动时，一些常规的焊料互连可能会形成大量易碎的IMC，并且可能会限制通过此类互连提供的最大电流以减轻机械故障。
DB电介质108可以包括一种或多种介电材料，诸如一种或多种无机介电材料。例如，DB电介质108可以包括硅和氮（例如，以氮化硅的形式）；硅和氧（例如，以氧化硅的形式）；硅、碳和氮（例如，以氮化硅碳的形式）；碳和氧（例如，以碳掺杂氧化物的形式）；硅、氧和氮（例如，以氮氧化硅的形式）；铝和氧（例如，以氧化铝的形式）；钛和氧（例如，以氧化钛的形式）；铪和氧（例如，以氧化铪的形式）；硅、氧、碳和氢（例如，以原硅酸四乙酯（TEOS）的形式）；锆和氧（例如，以氧化锆的形式）；铌和氧（例如，以氧化铌的形式）；钽和氧（例如，以氧化钽的形式）；及其组合。下面参考图4讨论包括多种介电材料的DB电介质108的布置的一些特定实施例。
DB接触110可以包括柱、焊盘或其他结构。DB接触110，尽管在附图中以相同的方式在DB区130的两个DB界面180处描绘，但是在两个DB界面180处可以具有相同的结构，或者在不同DB界面180处的DB接触110可以具有不同的结构。例如，在一些实施例中，一个DB界面180中的DB接触110可以包括金属柱（例如，铜柱），并且互补DB界面180中的互补DB接触110可以包括凹进在电介质中的金属焊盘（例如，铜焊盘）。DB接触110可以包括任何一种或多种导电材料，诸如铜、锰、钛、金、银、钯、镍、铜和铝（例如，以铜铝合金的形式）、钽（例如，钽金属，或氮化钽形式的钽和氮）、钴、钴和铁（例如，以钴铁合金的形式），或上述中任何的任何合金（例如，以锰镍铜合金形式的铜、锰和镍）。DB接触110中多种材料的一些特定布置在下面参考图3讨论。在一些实施例中，DB界面180的DB电介质108和DB接触110可以使用低温沉积技术（例如，在低于250摄氏度或低于200摄氏度的温度下发生沉积的技术）制造，诸如低温等离子体增强化学气相沉积（PECVD）。
图1和图2还图示了通过DB区130-2（经由DB界面180-2A和180-2B，如图2所示）耦合到中介层150的微电子部件102-2。尽管图1描绘了通过DB区130耦合到中介层150的特定数量的微电子部件102，但是该数量和布置只是说明性的，并且微电子组件100可以包括通过DB区130耦合到中介层150的任何期望数量和布置的微电子部件102。尽管单个参考数字“108”用于指代多个不同DB界面180（和不同DB区130）的DB电介质，但这只是为了便于说明，并且不同的DB界面180的DB电介质108（即使在单个DB区130内）可以具有不同的材料和/或结构（例如，根据下面参考图3讨论的任何实施例）。类似地，尽管单个参考数字“110”用于指代多个不同DB界面180（和不同DB区130）的DB接触，但这只是为了便于说明，并且不同DB界面180的DB接触110（即使在单个DB区130内）可以具有不同的材料和/或结构（例如，根据下面参考图4讨论的任何实施例）。
中介层150可以包括绝缘材料106（例如，形成在多个层中的一种或多种介电材料，如本领域已知的）和穿过绝缘材料106的一个或多个导电路径112（例如，包括线114和/或通孔116，如所示）。在一些实施例中，中介层150的绝缘材料106可以是有机材料，诸如聚酰亚胺或聚苯并恶唑，或者可以包括具有填充材料（其可以是无机的）的有机聚合物基质（例如，环氧化物）。在一些这样的实施例中，中介层150可以被称为“有机中介层”。在一些实施例中，中介层150的绝缘材料106可以提供在有机堆积膜的多个层中。有机中介层150制造起来可以比基于半导体或玻璃的中介层更便宜，并且可以具有电性能优势，这归因于有机绝缘材料106的低介电常数和可以使用的更粗的线（允许改进的功率输送、信号传送和潜在的热效益）。有机中介层150还可以具有比基于半导体的中介层所能实现的更大的覆盖区（footprint），其受到用于图案化的十字线的尺寸的限制。进一步地，有机中介层150可以受到比约束基于半导体或玻璃的中介层的那些限制性设计规则更少的限制性设计规则，从而允许使用诸如非曼哈顿布线的设计特征（例如，不限于使用一层用于水平互连和另一层用于垂直互连）并避免基板通孔（TSV），诸如硅通孔或玻璃通孔（其可能在可实现的间距方面受限，并可能导致不太合期望的功率输送和信号传送性能）。包括有机中介层的常规集成电路封装已限于基于焊料的附接技术，其可能具有关于可实现的间距的下限，所述下限排除使用常规基于焊料的互连来实现下一代器件所需的精细间距。在具有直接接合的微电子组件100中使用有机中介层150，如本文所公开的，可以利用有机中介层的这些优点，结合可通过直接接合实现（并且先前仅当使用基于半导体的中介层时才可实现）的超精细间距（例如，下面讨论的间距128），并且因此可以支持大型且复杂管芯复合件的设计和制造，所述管芯复合件可以实现通过常规方法无法使能的封装系统竞争性能和能力。
在其他实施例中，中介层150的绝缘材料106可以包括阻燃等级4材料（FR-4）、双马来酰亚胺三嗪（BT）树脂、或低k或超低k电介质（例如，碳-掺杂电介质、氟掺杂电介质和多孔电介质）。当使用标准印刷电路板（PCB）工艺形成中介层150时，绝缘材料106可以包括FR-4，并且中介层150中的导电路径112可以由通过FR-4的堆积层隔开的图案化铜片形成。在一些这样的实施例中，中介层150可以被称为“封装基板”或“电路板”。
在一些实施例中，中介层150中的导电路径112中的一个或多个可以在中介层150的顶表面处的导电接触（例如，DB接触110之一）和中介层150的底表面处的导电接触118之间延伸。在一些实施例中，中介层150中的导电路径112中的一个或多个可以在中介层150的顶表面处的不同导电接触之间（例如，在可能位于不同DB区130中的不同DB接触110之间，如以下进一步讨论的）延伸。在一些实施例中，中介层150中的导电路径112中的一个或多个可以在中介层150的底表面处的不同导电接触118之间延伸。
在一些实施例中，中介层150可以仅包括导电路径112，并且可以不包含有源或无源电路。在其他实施例中，中介层150可以包括有源或无源电路（除了别的以外，例如晶体管、二极管、电阻器、电感器和电容器）。在一些实施例中，中介层150可以包括一个或多个包括晶体管的器件层。
尽管图1和图2（以及附图中的其他）图示了中介层150中的导电路径112的具体数量和布置，但是这些只是说明性的，并且可以使用任何合适的数量和布置。本文公开的导电路径112（例如，包括线114和/或通孔116）可以由任何适当的导电材料形成，诸如例如铜、银、镍、金、铝、其他金属或合金、或材料的组合。以下参考图9-10讨论可以是导电路径112的一部分的衬垫材料132的一些特定布置的示例。
在一些实施例中，微电子部件102可以包括IC管芯（封装的或未封装的）或IC管芯的堆叠（例如，高带宽存储器管芯堆叠）。在一些这样的实施例中，微电子部件102的绝缘材料可以包括二氧化硅、氮化硅、氮氧化物、聚酰亚胺材料、玻璃增强环氧树脂基质材料、或低k或超低k电介质（例如，碳掺杂的电介质、氟掺杂的电介质、多孔电介质、有机聚合物电介质、可光成像电介质和/或苯并环丁烯基聚合物）。在一些另外的实施例中，微电子部件102的绝缘材料可以包括半导体材料，诸如硅、锗或III-V材料（例如，氮化镓），以及一种或多种附加材料。例如，微电子部件102的绝缘材料可以包括氧化硅或氮化硅。微电子部件102中的导电路径可以包括导电线和/或导电通孔，并且可以以任何合适的方式连接微电子部件102中的任何导电接触（例如，连接微电子部件102的同一表面上或不同表面上的多个导电接触）。下面参考图34讨论可以包括在本文公开的微电子部件102中的示例结构。特别地，微电子部件102可以包括有源和/或无源电路（除了别的以外，例如晶体管、二极管、电阻器、电感器和电容器）。在一些实施例中，微电子部件102可以包括一个或多个包括晶体管的器件层。当微电子部件102包括有源电路时，电源和/或接地信号可以通过中介层150路由并且通过DB区130（并且进一步通过中间微电子部件102）路由到微电子部件102/从微电子部件102路由。在一些实施例中，微电子部件102可以采用本文的中介层150的任何实施例的形式。尽管图1的微电子组件100的微电子部件102是单面组件（在个体微电子部件102仅在个体微电子部件102的单一表面上具有导电接触（例如，DB接触110）的意义上），但是在一些实施例中，微电子部件102可以是在部件的多个表面上具有导电接触的双面（或“多级”或“全向”）部件。以下参考图28讨论双面微电子部件102的一些特定示例。
附加部件（未示出），诸如表面安装电阻器、电容器和/或电感器，可以设置在中介层150的顶表面或底表面上，或者嵌入中介层150中。图1的微电子组件100还包括耦合到中介层150的支撑部件182。在图1的特定实施例中，支撑部件182包括导电接触118，其通过中间焊料120（例如，球栅阵列（BGA）布置中的焊球）电耦合到中介层150的互补导电接触118，但可以使用任何合适的互连结构（例如，引脚网格阵列布置中的引脚、连接盘（land）网格阵列布置中的连接盘、柱、焊盘和柱等）。在本文公开的微电子组件100中使用的焊料120可以包括任何合适的材料，诸如铅/锡、锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜、锡/镍/铜、锡/铋/铜、锡/铟/铜、锡/锌/铟/铋或其他合金。在一些实施例中，中介层150和支撑部件182之间的耦合可以被称为二级互连（SLI）或多级互连（MLI）。
在一些实施例中，支撑部件182可以是封装基板（例如，可以使用PCB工艺制造，如以上所讨论的）。在一些实施例中，支撑部件182可以是电路板（例如，母板），并且可以具有附接到其的其他部件（未示出）。如本领域已知的，支撑部件182可以包括用于通过支撑部件182路由电源、接地和信号的导电路径和其他导电接触（未示出）。在一些实施例中，支撑部件182可以包括另一个IC封装、中介层或任何其他合适的部件。底部填充材料138可以设置在将中介层150耦合到支撑部件182的焊料120周围。在一些实施例中，底部填充材料138可以包括环氧树脂材料。
在一些实施例中，支撑部件182可以是较低密度的部件，而中介层150和/或微电子部件102可以是较高密度的部件。如本文所使用的，术语“较低密度”和“较高密度”是指示较低密度部件中的导电路径（例如，包括导电线和导电通孔）比较高密度部件中的导电路径更大和/或具有更大间距的相对术语。在一些实施例中，微电子部件102可以是较高密度的部件，并且中介层150可以是较低密度的部件。在一些实施例中，可以使用双镶嵌或单镶嵌工艺来制造较高密度的部件（例如，当较高密度的部件是管芯时），而可以使用半加成或改进的半加成工艺（具有由先进的激光或光刻工艺形成的小型垂直互连特征）来制造较低密度的部件（例如，当较低密度的部件是封装基板或中介层时）。在一些其他实施例中，可以使用半加成或改进的半加成工艺来制造较高密度的部件（例如，当较高密度的部件是封装基板或中介层时），而可以使用半加成或减性工艺（使用蚀刻化学去除不想要的金属区域，并具有通过标准激光工艺形成的粗糙垂直互连特征）来制造较低密度的部件（例如，当较低密度的部件是PCB时）。
图1的微电子组件100还可以包括模制材料126。模制材料126可以在中介层150上的微电子部件102中的一个或多个周围延伸。在一些实施例中，模制材料126可以在中介层150上的多个微电子部件102之间和DB区130周围延伸。在一些实施例中，模制材料126可以在中介层150上的微电子部件102中的一个或多个上方延伸（未示出）。模制材料126可以是绝缘材料，诸如适当的环氧树脂材料。可以选择模制材料126以具有可以减轻或最小化微电子部件102和中介层150之间由于微电子组件100中的不均匀热膨胀引起的应力的热膨胀系数（CTE）。在一些实施例中，模制材料126的CTE可以具有介于中介层150的CTE（例如，中介层150的绝缘材料106的CTE）和微电子部件102的CTE中间的值。在一些实施例中，在微电子组件100中使用的模制材料126可以至少部分针对其热特性来选择。例如，在微电子组件100中使用的一种或多种模制材料126可以具有低导热性（例如，常规模制化合物）以推迟热传递，或者可以具有高导热性（例如，包括具有高导热性的金属或陶瓷颗粒的模制材料，除了别的之外，诸如铜、银、金刚石、碳化硅、氮化铝和氮化硼）以促进热传递。本文提及的任何模制材料126可以包括具有不同材料组成的一种或多种不同材料。
图1的微电子组件100还可以包括TIM 154。TIM 154可以包括聚合物或其他粘合剂中的导热材料（例如，金属颗粒）。TIM 154可以是热界面材料糊剂或导热环氧树脂（如本领域中已知的，其在施加时可以是流体并且在固化时可以硬化）。TIM 154可以为微电子部件102生成的热量提供路径以容易地流到传热结构152，在那里它可以被传播和/或消散。图1的微电子组件100的一些实施例可以包括横跨模制材料126和微电子部件102的顶表面的溅射金属化（未示出）；TIM 154（例如，焊料TIM）可以设置在该金属化上。
图1的微电子组件100还可以包括传热结构152。传热结构152可以用于将热量从微电子部件102中的一个或多个移走（例如，使得热量可以更容易消散）。传热结构152可以包括任何合适的导热材料（例如，金属、适当的陶瓷等），并且可以包括任何合适的特征（例如，散热器、包括翅片的热沉、冷板等）。在一些实施例中，传热结构152可以是或可以包括集成散热器（IHS）。
微电子组件100的元件可以具有任何合适的尺寸。仅附图的子集用表示尺寸的参考数字标记，但这只是为了说明的清楚性，并且本文公开的任何微电子组件100可以具有带有本文讨论的尺寸的部件。在一些实施例中，中介层150的厚度184可以在20微米和200微米之间。在一些实施例中，DB区130的厚度188可以在50纳米和5微米之间。在一些实施例中，微电子部件102的厚度190可以在5微米和800微米之间。在一些实施例中，DB区130中的DB接触110的间距128可以小于20微米（例如，在0.1微米和20微米之间）。
图3-32图示了附加的示例微电子组件100及其部件。本文参考图3-32中任一个讨论的任何特征可以与任何其他特征组合以形成微电子组件100或其部件。例如，如以下进一步讨论的，图4图示了DB界面180的实施例，其中DB接触110包括多个不同的材料部分，并且图9图示了DB界面180的实施例，其中衬垫材料132存在于DB接触110和相邻的DB电介质108之间。图4和图9的这些特征可以组合，使得根据本公开的DB界面180具有DB接触110，其具有多个不同的材料部分，和在DB接触110和相邻的DB电介质108之间的衬垫材料132。这个特定的组合只是一个示例，并且可以使用任何组合。
如以上所指出的，DB电介质108可以包括以任何期望的方式布置的一种或多种材料。例如，图3图示了DB界面180（其可以是中介层150或微电子部件102的一部分），其包括围绕DB接触110的DB电介质108。在图3的特定实施例中，DB电介质108可以包括第一部分108A和第二部分108B，其中第二部分108B在第一部分108A和DB界面180的接合表面之间。第一部分108A和第二部分108B可以具有不同的材料组成。例如，在一些实施例中，第一部分108A可以包括硅和氧（例如，以氧化硅的形式），并且第二部分108B可以包括硅、氧、碳和氮（例如，以碳氮氧化硅的形式）。第一部分108A的厚度190A可以大于第二部分108B的厚度190B。例如，在一些实施例中，厚度190B可以小于5纳米（例如，小于3纳米），而厚度190A可以大于5纳米（例如，在50纳米和5微米之间）。当厚度190A大于厚度190B时，第一部分108A可以称为DB电介质108的“体块”材料，并且第二部分108B可以称为DB电介质108的“界面”材料。尽管图3图示了其中DB电介质108包括两个部分的实施例，但是DB电介质108可以包括多于两个部分（例如，布置在平行于DB界面180的接合表面的层中）。
还如以上所指出的，DB接触110可以包括以任何期望的方式布置的一种或多种材料。例如，图4图示了DB界面180（其可以是中介层150或微电子部件102的一部分），其包括围绕DB接触110的DB电介质108。在图4的特定实施例中，DB接触110可以包括第一部分110A和第二部分110B，其中第二部分110B在第一部分110A和DB界面180的接合表面之间。第一部分110A和第二部分110B可以具有不同的材料组成。例如，在一些实施例中，第一部分110A可以包括铜，并且第二部分110B可以包括贵金属（例如，银或金）；在这样的实施例中，第二部分110B可以用于提高DB接触110的抗腐蚀性。第一部分110A的厚度192A可以大于第二部分110B的厚度192B。例如，在一些实施例中，厚度192B可以小于5纳米，而厚度192A可以大于50纳米。当厚度192A大于厚度192B时，第一部分110A可以被称为DB接触110的“体块”材料，并且第二部分110B可以被称为DB接触110的“界面”材料。尽管图4图示了其中DB接触110包括两个部分的实施例，但是DB接触110可以包括多于两个部分（例如，布置在平行于DB界面180的接合表面的层中）。在一些实施例中，DB界面180可以包括具有多个部分的DB电介质108和具有多个部分的DB接触110。
DB界面180中的DB接触110的覆盖区可以具有任何期望的形状，并且多个DB接触110可以以任何期望的方式布置在DB界面180内（例如，通过使用光刻图案化技术以形成DB接触110）。例如，图5-8是DB界面180的DB电介质108中的DB接触110的各种布置的俯视图。在图5的实施例中，DB接触110具有矩形（例如，正方形）覆盖区并且以矩形阵列布置。在图6的实施例中，DB接触110具有十字形覆盖区并且以三角形阵列布置。在图7的实施例中，DB接触110以矩形阵列布置，并且DB接触110的交替行具有十字形覆盖区和三角形覆盖区。在图8的实施例中，DB接触110以矩形阵列布置，DB接触110具有圆形覆盖区，并且DB接触110的覆盖区的直径以棋盘图案变化。DB界面180中包括的DB接触110可以具有这些和其他覆盖区形状、尺寸和布置（例如，六边形阵列、椭圆形覆盖区等）的任何合适组合。在一些特定实施例中，DB界面180中的DB接触110可具有成形为凸多边形（例如，正方形、矩形、八边形、十字形等）或圆形的覆盖区。
如以上所指出的，在一些实施例中，衬垫材料可以存在于DB接触110和相邻的DB电介质108之间。例如，图9图示了中介层150的一部分及其DB界面180。在图9的实施例中，在DB接触110和相邻的DB电介质108之间存在衬垫材料132。衬垫材料132可以用作扩散阻挡层（例如，以限制DB接触110和相邻的DB电介质108之间的扩散，诸如当DB接触110包括铜并且DB电介质108包括氧化硅时可能发生的铜扩散）和/或用作粘附促进剂（例如，以提高DB接触110和相邻的DB电介质108之间的机械界面的强度）。在图9的特定实施例中，衬垫材料132可以不存在于穿过中介层150的绝缘材料106的通孔116和/或线114周围。在其他实施例中，衬垫材料132也可以存在于通孔116和/或线114周围；在图10中图示了这样的实施例。在一些实施例中，衬垫材料132可以仅存在于通孔116和/或线114周围，而不存在于DB接触110（未示出）周围。在图9的实施例中，衬垫材料132可以是导电材料（例如，可以包括钴、钌或钽和氮（例如，以氮化钽的形式）），或非导电材料（例如，硅和氮（例如，以氮化硅的形式），或类金刚石碳）。在图10的实施例中，衬垫材料132可以是非导电材料。在仍其他实施例中，在中介层150中可以不存在衬垫材料132。尽管在图9和图10中描绘了使用衬垫材料132的各种实施例并且关于它们在中介层150中的存在进行了讨论，但这仅仅是为了便于说明，微电子部件102的DB界面180也可以包括衬垫材料132（例如，仅在DB接触110周围，和/或在微电子部件102的金属化堆叠中的线和通孔周围）。
在一些实施例中，光刻通孔技术可以用于在中介层150（例如，在有机中介层150中）或微电子部件102中形成一层或多层金属化。例如，图11图示了中介层150及其DB界面180的一部分。在图11的实施例中，示出了绝缘材料106的三个不同的层（标记为106A、106B和106C）。在“顶”层106A（最靠近DB界面180的层）内，通孔116可以使用光刻技术（例如，“零未对准”技术）被图案化，使得它们的侧面与它们着陆在其上的线114的侧面对准。在“较低”层（例如，层106B）中，通孔116可以使用常规技术被图案化并且通孔116的侧面可以不与它们着陆在其上的线114的侧面对准。更一般地，光刻形成的通孔116可以具有任何期望的覆盖区（例如，非圆形覆盖区）。在图11的实施例中，DB接触110可以是与层106A的通孔116导电接触的“焊盘”。由于在光刻通孔制造期间执行的平坦化（例如，化学机械抛光）操作，在DB界面180的形成中使用光刻通孔技术可以导致极其平坦的DB界面180，并且平坦的DB界面180可以比更“不均匀”的DB界面180更可靠地形成直接接合。因此，使用光刻通孔技术来形成DB界面180的DB接触110可以支持机械和电可靠的DB区130。
在一些实施例中，可以使用光刻通孔技术来在中介层150（例如，在有机中介层150中）或微电子部件102的DB界面180中形成DB接触110。例如，图12图示了中介层150及其DB界面180的一部分。在图12的实施例中，DB接触110包括通孔116和通孔116着陆在其上的线114；可以使用光刻技术来图案化这些通孔116（例如，使得通孔116的侧面与它们着陆在其上的线114的侧面对准）。如所示，DB电介质108可以接触DB接触110的通孔116和线114。绝缘材料106中的金属化可以使用光刻技术或常规技术来图案化。尽管在图11和图12中描绘了通孔116/线114的各种实施例并且关于它们在中介层150中的存在进行了讨论，但这仅仅是为了便于说明，并且微电子部件102的DB界面180也可以包括DB界面180和/或其他金属化中的光刻图案化的通孔116/线114。
在图1和图2的实施例中，DB接触110被示为与下面的绝缘材料106中的通孔116接触的焊盘。在其他实施例中，DB接触110本身可以是通孔。例如，图13图示了一个实施例，其中DB接触110是与绝缘材料106中的焊盘接触的通孔；如所示，DB接触110可以比它们所接触的焊盘窄。
图1和图2的微电子组件100以及本文公开的其他微电子组件100可以以任何合适的方式制造。例如，图14-17是根据各种实施例的图1和图2的微电子组件100的一部分的制造中的示例阶段的横截面侧视图。尽管可以参考本文公开的微电子组件100的特定实施例来说明参考图14-17讨论的操作，但是参考图14-17讨论的制造方法可以用于形成任何合适的微电子组件100。在图14-17中每个一次并且以特定次序图示了操作，但是操作可以根据需要重新排序和/或重复（例如，当同时制造多个微电子组件100时并行执行不同的操作）。当中介层150是有机中介层时，下面参考图14-17讨论的制造工艺可能特别有利，并且对于基于玻璃或基于半导体的中介层（例如，基于玻璃或基于硅的中介层，其中在任何直接接合操作之前，下面的玻璃或硅晶片已经薄化，并形成了TSV）也可能是有利的。然而，可以使用任何合适的制造工艺来制造本文公开的任何微电子组件100。
图14图示了包括安装在载体104上的中介层150的组件。中介层150包括两个暴露的DB界面180-1和180-2。载体104可以包括任何合适的材料，并且在一些实施例中，可以包括半导体晶片（例如，硅晶片）或玻璃（例如，玻璃面板）。当中介层150是有机中介层时，中介层150可以有利地制造在载体104上，这可以提供机械稳定的表面，中介层150的层可以形成在该表面上。
图15图示了在将微电子部件102-1和102-2直接接合到图14的中介层150/载体104之后的组件。特别地，可以使微电子部件102的DB界面180（未标记）与中介层150的DB界面180接触，并且可以施加热量和/或压力以接合接触的DB界面180以形成DB区130（其中DB区130-1和130-2分别对应于DB界面180-1和180-2）。
图16图示了在图15的组件的微电子部件102周围和中介层150的表面上提供模制材料126之后的组件。在一些实施例中，模制材料126可以在微电子部件102的上方延伸并保持在其上方，而在其他实施例中，可以将模制材料126回抛光以暴露微电子部件102的顶表面，如所示。
图17图示了在从图16的组件移除载体104并在新暴露的导电接触118上提供焊料120之后的组件。图17的组件本身可以是微电子组件100，如所示。可以在图17的微电子组件100上执行进一步的制造操作以形成其他微电子组件100；例如，焊料120可以用于将图17的微电子组件100耦合到支撑部件182，并且可以在图17的微电子组件100的顶表面上提供TIM154和传热结构152，从而形成图1和图2的微电子组件100。
微电子组件100中的不同DB区130可以包括不同的DB电介质108。例如，图18图示了微电子组件100，其中DB区130-1包括DB电介质108-1，并且DB区130-2包括不同的DB电介质108-2。DB电介质108-1和108-2可以在它们的材料组成和/或它们的结构上不同。在一些实施例中，可以选择不同DB区130中的DB电介质108以具有不同的热导率以便促进和/或限制中介层150和微电子部件102之间的热传递。例如，DB电介质108-1可以具有比DB电介质108-2更高的热导率，导致微电子部件102-1和中介层150之间的热传递大于微电子部件102-2和中介层150之间的热传递。在一些这样的实施例中，DB电介质108-1可以包括硅和氮（例如，以氮化硅的形式）并且DB电介质108-2可以包括硅和氧（例如，以氧化硅的形式）；氮化硅可以具有比氧化硅更高的热导率，并且因此使用氮化硅作为DB电介质108-1可以增强从微电子部件102-1到中介层150的局部热传递，而使用氧化硅作为DB电介质108-2可以减轻通过中介层150在微电子部件102-1和微电子部件102-2之间的热串扰。
在一些实施例中，DB接触110的密度（即，DB接触110占据的DB界面180的接合表面的面积的比例）在不同的DB区130之间可以不同。在一些实施例中，这种不同的密度可能是由于一个DB区130比另一个DB区130需要更少的电路径。在其他实施例中，这种不同的密度可以用于增强或抑制热传递，其中较大密度的DB接触110（并且因此导热金属的较高比例）用于增强热传递，并且较小密度的DB接触110（并且因此导热金属的较低部分）用于抑制热传递。例如，图19图示了一个实施例，其中DB区130-1中的DB接触110的密度大于DB区130-2中的DB接触110的密度以增强微电子部件102-1和中介层150之间的热传递并减少微电子部件102-2和中介层150之间的热传递。图19图示了不同密度的DB接触110伴随着在不同DB区130中使用不同DB电介质108，但是在一些实施例中，两个DB区130可以具有不同密度的DB接触110同时具有带有相同材料组成的DB电介质108。
图20图示了微电子组件100的另一个实施例，其中，与图19的实施例一样，DB区130-1中的DB接触110的密度大于DB区130-2中的DB接触110的密度，以增强在微电子部件102-1和中介层150之间的热传递，并且以减少微电子部件102-2和中介层150之间的热传递。在图19的实施例中，DB区130-1的DB接触110的尺寸（例如，覆盖区的面积）可以与DB区130-2的DB接触110的尺寸相同；DB区130-1可以简单地包括比DB区130-2更多的DB接触110。在图20的实施例中，DB区130-1的DB接触110的尺寸（例如，覆盖区的面积）可以大于DB区130-2的DB接触110的尺寸；DB区130-1的DB接触110的数量可以等于、大于或小于DB区130-2的DB接触110的数量。例如，图21是可以对应于图20的微电子组件100的DB区130-1的DB界面180的俯视图，并且图22是可以对应于图20的微电子组件100的DB区130-2的DB界面180的俯视图。在图21的实施例中，DB接触110可以具有大的矩形覆盖区并且可以相对于图22的DB接触110紧密间隔，图22的DB接触110可以具有较小的圆形覆盖区并且可能是稀疏分布的。可以在微电子组件100的不同DB区130中使用DB接触110的尺寸、形状和分布的任何其他合适的组合（例如，以实现期望的热特性，或用于其他目的）；使用其他附接技术（诸如焊料附接）可能不可实现这种可配置性，所述其他附接技术常规需要在接触位置和尺寸方面显着的一致性和规律性，以便实现可靠的附接。
在一些实施例中，单个DB区130可以具有带有不同金属密度的多个子区；这样的实施例可能有利于实现微电子部件102的不同部分与中介层150或微电子部件102之间的所期望的热传递。例如，微电子部件102的一些部分可能比其他区生成更多热量（例如，中央处理单元（CPU）可以具有高功率区域，诸如矩阵乘法器和高速缓存区域，以及其他较低功率区域），并且因此在DB区130内，靠近那些部分的子区可以比DB区130的不靠近那些部分的子区具有更大的金属密度（例如，通过DB接触110的尺寸、形状和分布的任何合适的组合实现）。在另一示例中，微电子部件102的一些部分可能对温度增加更敏感（例如，温度增加可能导致显着的负面性能后果），并且因此在DB区130内，靠近那些部分的子区可能比DB区130的不靠近那些部分的子区具有较少的金属密度（例如，通过DB接触110的尺寸、形状和分布的任何合适的组合实现）。图23图示了微电子组件100，其中DB区130-1包括第一子区130-1A和第二子区130-1B，并且第一子区130-1A的金属密度大于第二子区130-1B的金属密度。图23的微电子组件100还图示了DB区130-2，其包括第一子区130-2A和第二子区130-2B，其中第一子区130-2A的金属密度大于第二子区130-2B的金属密度。图24是可以对应于图23的微电子组件100的DB区130-1的DB界面180-1的俯视图，并且图24是可以对应于图23的微电子组件100的DB区130-2的DB界面180-2的俯视图。特别地，在图24中，DB界面180-1的第一子区180-1A可以对应于图23的DB区130-1的第一子区130-1A，并且DB界面180-1的第二子区180-1B可以对应于图23的DB区130-1的第二子区130-1B；类似地，在图25中，DB界面180-2的第一子区180-2A可以对应于图23的DB区130-2的第一子区130-2A，并且DB界面180-2的第二子区180-2B可以对应于图23的DB区130-2的第二子区130-2B。在图24的实施例中，第二子区180-1B可以部分环绕第一子区180-1A，并且在图25的实施例中，第二子区180-2B可以环绕第一子区180-2A；这些特定布置只是说明性的，并且DB区130/DB界面180可以包括具有不同金属密度的子区的任何期望布置。进一步地，尽管图23-25的实施例描绘了包括2个子区的DB区130/DB界面180，但这只是说明性的，并且DB区130/DB界面180可以根据需要包括两个或更多个子区。
在一些实施例中，微电子组件100可以包括在一个或多个DB界面180中的特征，其可以表现出各向异性的面内热导率，并且因此可以选择性地围绕表面传递热量。例如，图26描绘了微电子组件100，其中伪金属迹线196（包括例如铜和/或本文参考DB接触110讨论的任何材料）与DB接触110共面，并且可以从一个DB区130延伸到另一个DB区130（即，在图26的DB区130-1和130-3之间）。图26A是这样的微电子组件100的横截面侧视图（穿过图26B的截面A-A），并且图26B是微电子组件100的俯视图，其中去除了模制材料126和微电子部件102使得DB接触110和伪金属迹线196是可见的；图26B中的虚线框指示微电子部件102-1、102-2和102-3的覆盖区。伪金属迹线196可以不耦合到微电子部件102或中介层150中的任何电路，而是替代地可以作为热导管存在，从而允许热量沿着伪金属迹线196根据它们的图案而移动；在其他实施例中，伪金属迹线196可以耦合到微电子部件102和/或中介层150中的伪金属线/通孔（例如，用于附加的热传递）。
在图26的实施例中，一个或多个伪金属迹线196可以在DB区130-1（例如，“在微电子部件102-1下方”）和DB区130-3（例如，“在微电子部件102-3下”）之间延伸。一个或多个伪金属迹线196可以不在多个微电子部件102下方延伸，而是可以在多个微电子部件102附近和/或在单个微电子部件102下方延伸；这样的伪金属迹线196的示例在图26B中示出，靠近微电子部件102-1的覆盖区并在微电子部件102-3下方延伸。在一些这样的实施例中，微电子部件102-1可以是热量生成部件，并且微电子部件102-3可以是伪部件（例如，没有有源器件，并且存在以至少部分地充当热沉）；在操作期间，由微电子部件102-1生成的热量可以被伪金属迹线196吸收并转移到微电子部件102-3，从而冷却微电子部件102-1。在一些实施例中，伪金属迹线196可以围绕热敏感的微电子部件102（例如，存储器部件、放大器等）的覆盖区延伸。例如，在图26的实施例中，伪金属迹线196围绕微电子部件102-2的覆盖区延伸。在一些实施例中，DB区130-2（与微电子部件102-2相关联）的DB电介质108-2可以被选择为具有比DB区130-1的DB电介质108-1和DB区130-3的DB电介质108-3的热导率更低的热导率，以便进一步使微电子部件102-2与由微电子部件102-1和102-3以及伪金属迹线196生成和/或承载的热量隔离。伪金属迹线196可以是一个或多个DB区130的部分（例如，在伪金属迹线196与微电子部件102的覆盖区重叠的区域中），并且因此伪金属迹线196中的一些或所有可以用于直接接合。
在图1和图2的实施例中，DB电介质108延伸到DB区130之外，覆盖中介层150的顶表面的其余部分。在其他实施例中，不同的材料可以设置在DB区130外部的中介层150的顶表面处。例如，图27图示了微电子组件100，其中与DB电介质108-1和108-2不同的材料134设置在中介层150的顶表面处（例如，与模制材料126接触）。在一些实施例中，材料134可以包括一种或多种介电材料，诸如一种或多种有机或无机介电材料。例如，材料134可以包括无机介电材料，该无机介电材料包括硅和氮（例如，以氮化硅的形式）；硅和氧（例如，以氧化硅的形式）；或硅、碳和氮（例如，以碳氮化硅的形式）；或者材料134可以包括有机介电材料，诸如粒子填充的环氧化物、聚酰亚胺、粒子填充的聚酰亚胺或聚（对亚苯基-2，6-苯并双恶唑）（PBO）。在一些实施例中，材料134可以是介电材料，并且附加的导电材料（例如，诸如铝或铜的金属）可以设置在材料134上。
微电子组件100可以包括多“层”通过直接接合耦合的微电子部件102。例如，图28图示了微电子组件100，其中微电子部件102-1在其顶表面处包括两个DB界面180（未标记），并且微电子部件102-3和102-4（其中它们自己的DB界面180（未标记）在底表面处）分别经由DB区130-3和130-4耦合到微电子部件102-1。类似地，微电子部件102-2在其顶表面处包括DB界面180（未标记），并且微电子部件102-5（其中它自己的DB界面180（未标记）在其底表面）经由DB区130-5耦合到微电子部件102-2。因此，图28的微电子组件100可以被描述为具有两层直接接合的微电子部件102。本文公开的任何微电子部件102可以包括一个或多个管芯并且可以具有不同类型的穿通导电互连，诸如铜柱和TSV（例如，硅通孔）。
在一些实施例中，图28的微电子组件100的第一层中的微电子部件102-1和102-2可以包括导电结构194，其在它们的顶表面和底表面处的DB区130之间延伸，提供到第二层中的微电子部件102（即，微电子部件102-3、102-4和102-5）的电源、接地和/或信号的导电路径。在一些实施例中，这样的导电结构194可以包括一个或多个TSV，包括导电材料通孔，诸如金属通孔，通过阻挡氧化物与周围的硅或其他半导体材料隔离，诸如硅通孔（当微电子部件102-1和102-2包括硅基板时）或玻璃通孔（当微电子部件102-1和102-2包括玻璃基板时）。在一些实施例中，第一层中的微电子部件102-1和102-2可以是无源的（例如，不包括晶体管）或有源的（例如，包括以存储器电路和/或功率输送电路的形式的晶体管）。
在图28的实施例中，模制材料126可以向上延伸至第二层中的微电子部件102并且可以横向围绕第二层中的微电子部件102，并且在一些实施例（未示出）中，模制材料126可以覆盖第二层中的微电子部件102的顶表面。在其他实施例中，模制材料126的顶表面可以与暴露的DB界面180共面，或者凹进到暴露的DB界面180以下。在一些实施例中，包括暴露的DB界面180的微电子组件100可以具有在暴露的DB界面180上的临时的、可移除的保护材料（例如，粘附材料，未示出）以保护它们直到执行直接接合操作。包括多层微电子部件102的微电子组件100可以以上参考图14-17讨论的方式形成，其中附加的层的微电子部件102在沉积模制材料126之前耦合到前面的组件。在一些其他实施例中，可以通过首先组装微电子部件102的各层，然后如以上参考图15所讨论的那样将组装的层耦合到中介层150来形成包括多层微电子部件102的微电子组件100。微电子组件100可以不限于两层微电子部件102，而是可以根据需要包括三层或更多层。进一步地，尽管图28中单个层中的微电子部件102被描绘为具有相同的高度，但这仅仅是为了便于说明，并且微电子组件100中的任何单个层中的微电子部件102可以具有不同的高度。进一步地，并非微电子组件100中的每个微电子部件102都可以是多个微电子部件102的堆叠的部分；例如，在图28的微电子组件100的一些变体中，微电子部件102-5可以不存在于微电子部件102-2的顶部上（并且因此微电子部件102-2可以不包括导电结构194（例如,可能不包括TSV））。
在一些实施例中，微电子组件100可以包括暴露在微电子组件100的表面处的一个或多个DB界面180。尽管前面的附图中的各个附图图示了中介层150的单个表面（例如，顶表面）处的DB区130，但是微电子组件100可以包括在中介层150的多个表面处的DB区130。在一些实施例中，通过直接接合到中介层150的底表面而耦合的微电子部件102可以包括在其底表面上的导电接触用于耦合到另一个部件（例如，支撑部件182）。
在一些实施例中，DB区130中的金属可以用于为DB区130的任一侧上的部件提供电源/接地平面。例如，图29A是微电子组件100的一部分的横截面侧视图（通过图29B的截面A-A），包括在两个微电子部件102-1和102-2之间的DB区130（尽管可以使用相同的结构在中介层150和耦合到其的微电子部件102之间提供电源/接地平面），并且图29B是与DB区130相关联的DB界面180的（例如，中介层或微电子部件102的）俯视图。DB区130的DB界面180可以包括DB接触110，其一起（例如，当接合时）提供可以由微电子部件102-1和/或微电子部件102-2使用的电源/接地平面198。特别地，如图29A所示，DB接触110-1可以通过互连202（例如，包括一个或多个通孔和/或线等）耦合到电源/接地平面200-1（电源/接地轨）。电源/接地平面200-1本身可以经由导电结构194（例如，TSV）耦合到电源/接地源（例如，在支撑部件182中，未示出）。DB区130的电源/接地平面198可以提供厚的、横向广阔的区域，其可以用于由微电子部件102-1和/或微电子部件102-2的电源/接地访问，从而释放微电子部件102-1和/或微电子部件102-2中的用于这些电源/接地平面的区域和/或层。进一步地，电源/接地平面198的可实现厚度可以大于微电子部件102的层中可实现的厚度，并且因此，相比于使用常规方法可以实现的，DB区130中的电源/接地平面198可以具有更低的电阻，并且因此可以具有更好的功率输送效率。
DB区130可以包括多个电源/接地平面198。例如，图29B图示了在四个不同的平行“条带状”电源/接地平面200（标记为200-1、200-2、200-3和200-4）之上的四个不同的平行“条带状”DB接触110（标记为110-1、110-2、110-3和110-4）；电源/接地平面200可以是微电子部件102-1的部分，并且可以嵌入微电子部件102-1的介电材料中。互连202可以选择性地将DB接触110中不同的DB接触耦合到电源/接地平面200中不同的电源/接地平面。例如，DB接触110-1可以电耦合到电源/接地平面200-1，DB接触110-2可以电耦合到电源/接地平面200-2和200-4，DB接触110-3可以电耦合到电源/接地平面200-1，并且DB接触110-4可以电耦合到电源/接地平面200-3。在一些实施例中，电源/接地平面200-1可以是第一电源平面（例如，在微电子部件102-1的期望Vcc下操作），使得DB接触110-1和110-3也充当电源平面（例如，在微电子部件102-1的期望Vcc下操作）。在一些实施例中，电源/接地平面200-2和200-4可以是接地平面（例如，提供电流返回路径），使得DB接触110-1也充当接地平面（例如，提供电流返回路径）。在一些实施例中，电源/接地平面200-3可以是第二电源平面（例如，在与第一电源平面的电压不同的电压下进行操作，例如，在微电子部件102-2的期望Vcc下操作），使得DB接触110-4也充当第二电源平面（例如，在微电子部件102-2的期望Vcc下操作）。DB区130中的不同DB接触110可以布置为任何一个或多个电源/接地平面198的部分。
在图29B的实施例中，DB接触110（DB区130中的电源/接地平面198的部分）中的不同的DB接触被示出为以平行条带布置。这只是说明性的，并且作为DB区130中的电源/接地平面198的部分的DB接触110可以具有任何期望的形状和布置（例如，矩形或非矩形形状，以及规则或不规则布置）。例如，图30和31图示了在不同DB界面180处的DB接触110，其具有各种形状和布置，并且用互连202的各种布置耦合到200。如以上指出的，DB区130中的电源/接地平面198可以由DB区130的一侧或两侧处的微电子部件102使用。例如，图32是微电子组件100的部分的侧视图，其中电源/接地平面198用于提供导电结构194（例如，TSV）和电源/接地平面200-1之间（经由中间互连202）的电路径。在这样的布置中，可以说电源/接地平面198在导电结构194和电源/接地平面200-1之间提供“悬臂式”路径。
本文公开的微电子部件102和微电子组件100可以包括在任何合适的电子部件中。图33-36图示了装置的各种示例，它们可以适当地包括本文公开的任何微电子部件102和微电子组件100或者包括在其中。
图33是晶片1500和管芯1502的俯视图，管芯1502可以包括在本文公开的任何微电子部件102中。例如，管芯1502可以用作微电子部件102，或者可以包括在微电子部件102中。晶片1500可以由半导体材料构成并且可以包括具有形成在晶片1500的表面上的IC结构的一个或多个管芯1502。管芯1502中的每个可以是包括任何合适IC的半导体产品的重复单元。在半导体产品的制造完成之后，晶片1500可以经历切单工艺，其中管芯1502彼此分离以提供半导体产品的分立“芯片”。管芯1502可以包括一个或多个晶体管（例如，以下讨论的图34的晶体管1640中的一些）和/或支持电路以将电信号路由到晶体管，以及任何其他IC部件。在一些实施例中，晶片1500或管芯1502可以包括存储器器件（例如，随机存取存储器（RAM）器件，诸如静态RAM（SRAM）器件、磁性RAM（MRAM）器件、电阻式RAM（RRAM）器件、导电桥接RAM（CBRAM）器件等）、逻辑器件（例如，AND、OR、NAND或NOR门）或任何其他合适的电路元件。这些器件中的多个器件可以组合在单个管芯1502上。例如，由多个存储器器件形成的存储器阵列可以形成在与处理器件（例如，图36的处理器件1802）或其他逻辑相同的管芯1502上，该逻辑被配置为在存储器器件中存储信息或执行存储在存储器阵列中的指令。
图34是IC器件1600的横截面侧视图，该IC器件1600可以包括在本文公开的任何微电子部件102中。例如，IC器件1600（例如，作为管芯1502的部分，如上面参考图33所讨论的）可以用作微电子部件102，或者可以被包括在微电子部件102中。IC器件1600中的一个或多个可以包括在一个或多个管芯1502（图33）中。IC器件1600可以形成在基板1602（例如，图33的晶片1500）上并且可以被包括在管芯（例如，图33的管芯1502）中。基板1602可以是由包括例如n型或p型材料系统（或两者的组合）的半导体材料系统构成的半导体基板。基板1602可以包括例如使用体硅或绝缘体上硅（SOI）子结构形成的晶体基板。在一些实施例中，基板1602可以使用可以或可以不与硅结合的替代材料形成，该替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。还可以使用分类为第II-VI、III-V或IV族的另外的材料来形成基板1602。尽管此处描述了由其可以形成基板1602的材料的几个示例，但是可以使用任何可以用作IC器件1600的基础的材料。基板1602可以是经切单的管芯（例如，图33的管芯1502）或晶片（例如，图33的晶片1500）的部分。
IC器件1600可以包括设置在基板1602上的一个或多个器件层1604。器件层1604可以包括形成在基板1602上的一个或多个晶体管1640（例如，金属氧化物半导体场效应晶体管（MOSFET））的特征。器件层1604可以包括例如一个或多个源极和/或漏极（S/D）区1620、用以控制S/D区1620之间的晶体管1640中的电流流动的栅极1622，以及用以将电信号路由到/从S/D区1620的一个或多个S/D接触1624。晶体管1640可以包括为了清楚起见未描绘的附加特征，诸如器件隔离区、栅极接触等。晶体管1640不限于图34中描绘的类型和配置并且可以包括多种其他类型和配置，诸如例如平面晶体管、非平面晶体管或两者的组合。平面晶体管可以包括双极结型晶体管（BJT）、异质结双极型晶体管（HBT）或高电子迁移率晶体管（HEMT）。非平面晶体管可以包括FinFET晶体管，诸如双栅极晶体管或三栅极晶体管，以及环绕或全环绕栅极晶体管，诸如纳米带和纳米线晶体管。
每个晶体管1640可以包括由至少两个层、栅极电介质和栅电极形成的栅极1622。栅极电介质可以包括一个层或层堆叠。一层或多层可以包括氧化硅、二氧化硅、碳化硅和/或高k介电材料。高k介电材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以在栅极电介质中使用的高k材料的示例包括但不限于氧化铪、氧化铪硅、氧化镧、氧化铝镧、氧化锆、氧化锆硅、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、铅钪钽氧化物和铌锌酸铅。在一些实施例中，当使用高k材料时，可以对栅极电介质执行退火工艺以提高其质量。
栅电极可以形成在栅极电介质上并且可以包括至少一种p型功函数金属或n型功函数金属，这取决于晶体管1640是p型金属氧化物半导体（PMOS）还是n型金属氧化物半导体（NMOS）晶体管。在一些实施方式中，栅电极可以由两个或更多个金属层的堆叠组成，其中一个或更多个金属层是功函数金属层并且至少一个金属层是填充金属层。出于其他目的，可以包括另外的金属层，诸如阻挡层。对于PMOS晶体管，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物（例如，氧化钌）以及以下参考NMOS晶体管讨论的任何金属（例如，用于功函数调谐）。对于NMOS晶体管，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物（例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝），以及以上参考PMOS晶体管讨论的任何金属（例如，用于功函数调谐）。
在一些实施例中，当从晶体管1640的沿着源极-沟道-漏极方向的横截面来查看时，栅电极可以由U形结构组成，该U形结构包括基本上平行于基板的表面的底部部分和基本上垂直于基板的顶表面的两个侧壁部分。在其他实施例中，形成栅电极的金属层中的至少一个可以仅是基本上平行于基板的顶表面的平面层，并且不包括基本上垂直于基板的顶表面的侧壁部分。在其他实施例中，栅电极可以由U形结构和平面非U形结构的组合组成。例如，栅电极可以由形成在一个或多个平面非U形层顶上的一个或多个U形金属层组成。
在一些实施例中，一对侧壁间隔物可以形成在栅极堆叠的相对侧上以为栅极堆叠划界（bracket）。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔物的工艺在本领域中是众所周知的并且通常包括沉积和蚀刻工艺步骤。在一些实施例中，可以使用多个间隔物对；例如，可以在栅极堆叠的相对侧上形成两对、三对或四对侧壁间隔物。
S/D区1620可以形成在基板1602内与每个晶体管1640的栅极1622相邻。S/D区1620可以使用例如注入/扩散工艺或蚀刻/沉积工艺形成.在前一工艺中，诸如硼、铝、锑、磷或砷的掺杂剂可以被离子注入到基板1602中以形成S/D区1620。激活掺杂剂并使它们向基板1602中扩散得更远的退火工艺可以遵循离子注入工艺。在后一工艺中，可以首先蚀刻基板1602以在S/D区1620的位置处形成凹槽。然后可进行外延沉积工艺以用用于制造S/D区1620的材料填充凹槽。在一些实施方式中，S/D区1620可以使用诸如硅锗或碳化硅的硅合金制造。在一些实施例中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂原位掺杂。在一些实施例中，S/D区1620可以使用诸如锗或III-V族材料或合金的一种或多种替代半导体材料形成。在另外的实施例中，一层或多层金属和/或金属合金可以用于形成S/D区1620。
电信号，诸如电源和/或输入/输出（I/O）信号，可以通过设置在器件层1604上的一个或多个互连层（在图34中图示为互连层1606-1610）路由到器件层1604的器件（例如，晶体管1640）和/或从那路由。例如，器件层1604的导电特征（例如，栅极1622和S/D接触1624）可以与互连层1606-1610的互连结构1628电耦合。一个或多个互连层1606-1610可以形成IC器件1600的金属化堆叠（也称为“ILD堆叠”）1619。
互连结构1628可以布置在互连层1606-1610内以根据多种设计路由电信号（特别地，该布置不限于图34中描绘的互连结构1628的特定配置）。尽管在图34中描绘了特定数量的互连层1606-1610，但本公开的实施例包括具有比所描绘的更多或更少的互连层的IC器件。
在一些实施例中，互连结构1628可以包括填充有诸如金属的导电材料的线1628a和/或通孔1628b。线1628a可以被布置为在平面的方向上路由电信号，该平面基本上平行于其上形成有器件层1604的基板1602的表面。例如，线1628a可以在从图34的角度进入和离开页面的方向上路由电信号。通孔1628b可以被布置为在平面的方向上路由电信号，该平面基本上垂直于在其上形成器件层1604的基板1602的表面。在一些实施例中，通孔1628b可以将不同互连层1606-1610的线1628a电耦合在一起。
互连层1606-1610可以包括设置在互连结构1628之间的介电材料1626，如图34所示。在一些实施例中，设置在互连层1606-1610中的不同互连层中的互连结构1628之间的介电材料1626可能有不同的组成；在其他实施例中，不同互连层1606-1610之间的介电材料1626的组成可以是相同的。
第一互连层1606可以形成在器件层1604上方。在一些实施例中，第一互连层1606可以包括线1628a和/或通孔1628b，如所示。第一互连层1606的线1628a可以与器件层1604的接触（例如，S/D接触1624）耦合。
第二互连层1608可以形成在第一互连层1606上方。在一些实施例中，第二互连层1608可以包括通孔1628b以将第二互连层1608的线1628a与第一互连层1606的线1628a耦合。尽管为了清楚起见，线1628a和通孔1628b在结构上在每个互连层内（例如，在第二互连层1608内）用线来勾画，但是在一些实施例中，线1628a和通孔1628b可以在结构上和/或物质上是连续的（例如，在双镶嵌工艺期间同时填充）。
根据与第二互连层1608或第一互连层1606相关描述的类似技术和配置，可以在第二互连层1608上接连形成第三互连层1610（和附加的互连层，根据需要）。在一些实施例中，在IC器件1600中的金属化堆叠1619中“向上更高”（即，更远离器件层1604）的互连层可以更厚。
IC器件1600可以包括形成在互连层1606-1610上的阻焊材料1634（例如，聚酰亚胺或类似材料）和一个或多个导电接触1636。在图34中，导电接触1636被图示为采用接合焊盘的形式。导电接触1636可以与互连结构1628电耦合并且被配置为将（一个或多个）晶体管1640的电信号路由到其他外部器件。例如，可以在一个或多个导电接触1636上形成焊料接合以将包括IC器件1600的芯片与另一部件（例如，电路板）机械地和/或电地耦合。IC器件1600可以包括附加的或替代的结构以从互连层1606-1610路由电信号；例如，导电接触1636可以包括将电信号路由到外部部件的其他类似特征（例如，柱）。
图35是IC器件组件1700的横截面侧视图，该IC器件组件1700可以包括本文公开的任何微电子部件102和/或微电子组件100。IC器件组件1700包括设置在电路板1702（其可以是例如母板）上的多个部件。IC器件组件1700包括设置在电路板1702的第一面1740和电路板1702的相对的第二面1742上的部件；通常，部件可以设置在面1740和1742中的一个或两者上。下面参考IC器件组件1700讨论的任何IC封装可以包括本文公开的微电子组件100的任何实施例（例如，可以包括通过直接接合耦合在一起的多个微电子部件102）。
在一些实施例中，电路板1702可以是包括多个金属层的PCB，所述多个金属层通过介电材料层彼此分离并且通过导电通孔互连。金属层中的任何一个或多个可以以期望的电路图案形成以在耦合到电路板1702的部件之间路由电信号（可选地结合其他金属层）。在其他实施例中，电路板1702可以是非PCB基板。
图35中图示的IC器件组件1700包括通过耦合部件1716耦合到电路板1702的第一面1740的中介层上封装结构1736。耦合部件1716可以将中介层上封装结构1736电和机械地耦合到电路板1702，并且可以包括焊球（如图35所示）、插座的公和母部分、粘合剂、底部填充材料和/或任何其他合适的电和/或机械耦合结构。
中介层上封装结构1736可以包括通过耦合部件1718耦合到封装中介层1704的IC封装1720。耦合部件1718可以采用用于应用的任何合适的形式，诸如以上参考耦合部件1716讨论的形式。尽管图35中示出了单个IC封装1720，但是多个IC封装可以耦合到封装中介层1704；实际上，附加的中介层可以耦合到封装中介层1704。封装中介层1704可以提供用于桥接电路板1702和IC封装1720的中间基板。IC封装1720可以是或包括例如管芯（图33的管芯1502）、IC器件（例如，图34的IC器件1600）或任何其他合适的部件。通常，封装中介层1704可以将连接扩展到更宽的间距或者将连接重新路由到不同的连接。例如，封装中介层1704可以将IC封装1720（例如，管芯）耦合到耦合部件1716的一组BGA导电接触用于耦合到电路板1702。在图35图示的实施例中，IC封装1720和电路板1702附接到封装中介层1704的相对侧；在其他实施例中，IC封装1720和电路板1702可以附接到封装中介层1704的同一侧。在一些实施例中，三个或更多个部件可以通过封装中介层1704的方式互连。
在一些实施例中，封装中介层1704可以形成为PCB，包括多个金属层，这些金属层通过介电材料层彼此分离并且通过导电通孔互连。在一些实施例中，封装中介层1704可以由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，封装中介层1704可以由交替的刚性或柔性材料形成，这些材料可以包括上述用于半导体基板中的相同材料，诸如硅、锗和其他III-V族和IV族材料。封装中介层1704可以包括金属线1710和通孔1708，包括但不限于TSV 1706。封装中介层1704还可以包括嵌入式器件1714，包括无源和有源器件两者。这样的器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、保险丝、二极管、变压器、传感器、静电放电（ESD）器件和存储器器件。更复杂的器件，诸如射频器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统（MEMS）器件也可以形成在封装中介层1704上。中介层上封装结构1736可以采用任何本领域已知的中介层上封装结构的形式。
IC器件组件1700可以包括通过耦合部件1722耦合到电路板1702的第一面1740的IC封装1724。耦合部件1722可以采用以上参考耦合部件1716讨论的任何实施例的形式，并且IC封装1724可以采用以上参考IC封装1720讨论的任何实施例的形式。
图35中图示的IC器件组件1700包括通过耦合部件1728耦合到电路板1702的第二面1742的层叠封装结构1734。层叠封装结构1734可以包括IC封装1726和IC封装1732，它们通过耦合部件1730耦合在一起，使得IC封装1726设置在电路板1702和IC封装1732之间。耦合部件1728和1730可以采用以上讨论的耦合部件1716的任何实施例的形式，并且IC封装1726和1732可以采用以上讨论的IC封装1720的任何实施例的形式。层叠封装结构1734可以根据本领域已知的任何层叠封装结构来配置。
图36是示例电气设备1800的框图，该电气设备1800可以包括本文公开的任何微电子部件102和/或微电子组件100。例如，电气设备1800的部件中的任何合适的部件可以包括本文公开的IC器件组件1700、IC器件1600或管芯1502中的一个或多个。多个部件在图36中被图示为包括在电气设备1800中，但是根据对于应用所适合的，这些部件中的任何一个或多个可以被省略或复制。在一些实施例中，包括在电气设备1800中的部件中的一些或全部可以附接到一个或多个母板。在一些实施例中，这些部件中的一些或全部被制造到单个片上系统（SoC）管芯上。
另外，在各种实施例中，电气设备1800可以不包括图36中图示的部件中的一个或多个，但是电气设备1800可以包括用于耦合到一个或多个部件的接口电路。例如，电气设备1800可以不包括显示设备1806，但是可以包括显示设备1806可以耦合到的显示设备接口电路（例如，连接器和驱动器电路）。在另一组示例中，电气设备1800可以不包括音频输入设备1824或音频输出设备1808，但是可以包括音频输入设备1824或者音频输出设备1808可以耦合到的音频输入或输出设备接口电路（例如，连接器和支持电路）。
电气设备1800可以包括处理设备1802（例如，一个或多个处理设备）。如本文所使用的，术语“处理设备”或“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的部分。处理设备1802可以包括一个或多个数字信号处理器（DSP）、专用集成电路（ASIC）、CPU、图形处理单元（GPU）、密码处理器（在硬件内执行密码算法的专用处理器）、服务器处理器或任何其他合适的处理设备。电气设备1800可包括存储器1804，其本身可以包括一个或多个存储器设备，诸如易失性存储器（例如，动态随机存取存储器（DRAM））、非易失性存储器（例如，只读存储器（ROM））、闪速存储器、固态存储器和/或硬盘驱动器。在一些实施例中，存储器1804可以包括与处理设备1802共享管芯的存储器。该存储器可以用作高速缓冲存储器并且可以包括嵌入式动态随机存取存储器（eDRAM）或自旋转移矩磁随机存取存储器（STT-MRAM）。
在一些实施例中，电气设备1800可以包括通信芯片1812（例如，一个或多个通信芯片）。例如，通信芯片1812可以被配置用于管理无线通信，以便向电气设备1800和从电气设备1800传输数据。术语“无线”及其派生词可以用来描述电路、设备、系统、方法、技术、通信信道等，其可以通过使用调制电磁辐射经由非固体介质来传送数据。该术语并不暗示相关联的设备不包含任何电线，尽管在一些实施例中它们可能不包含。
通信芯片1812可以实现多种无线标准或协议中的任何，包括但不限于电气和电子工程师协会（IEEE）标准，包括Wi-Fi（IEEE 802.11系列）、IEEE 802.16标准（例如，IEEE802.16-2005修正）、长期演进（LTE）项目连同任何修正、更新和/或修订（例如，高级LTE项目、超移动宽带（UMB）项目（也称为“3GPP2”）等）。IEEE 802.16兼容的宽带无线接入（BWA）网络通常被称为WiMAX网络——代表Worldwide Interoperability for Microwave Access的首字母缩写词，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进的HSPA（E-HSPA）或LTE网络进行操作。通信芯片1812可以根据GSM增强数据演进（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用陆地无线电接入网络（UTRAN）或演进UTRAN（E-UTRAN）进行操作。通信芯片1812可根据码分多址（CDMA）、时分多址（TDMA）、数字增强型无绳电信（DECT）、演进数据优化（EV-DO）及其衍生品以及指定为3G、4G、5G及更高的任何其他无线协议进行操作。在其他实施例中，通信芯片1812可以根据其他无线协议进行操作。电气设备1800可以包括天线1822以促进无线通信和/或接收其他无线通信（诸如AM或FM无线电传输）。
在一些实施例中，通信芯片1812可以管理有线通信，诸如电、光或任何其他合适的通信协议（例如，以太网）。如以上所指出的，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如Wi-Fi或蓝牙之类的较短距离无线通信，并且第二通信芯片1812可以专用于诸如全球定位系统（GPS）、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他之类的较长距离无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，并且第二通信芯片1812可以专用于有线通信。
电气设备1800可以包括电池/电源电路1814。电池/电源电路1814可以包括一个或多个能量存储设备（例如，电池或电容器）和/或用于将电气设备1800的部件耦合到与电气设备1800分离的能量源（例如，AC线路电源）的电路。
电气设备1800可以包括显示设备1806（或对应的接口电路，如以上所讨论的）。显示设备1806可以包括任何视觉指示器，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器或平板显示器。
电气设备1800可以包括音频输出设备1808（或对应的接口电路，如以上所讨论的）。音频输出设备1808可以包括生成可听指示符的任何设备，诸如扬声器、头戴式耳机或耳塞。
电气设备1800可以包括音频输入设备1824（或对应的接口电路，如以上所讨论的）。音频输入设备1824可以包括生成代表声音的信号的任何设备，诸如麦克风、麦克风阵列或数字仪器（例如，具有乐器数字接口（MIDI）输出的仪器）。
电气设备1800可以包括GPS设备1818（或对应的接口电路，如以上所讨论的）。GPS设备1818可以与基于卫星的系统通信并且可以接收电气设备1800的位置，如本领域中已知的。
电气设备1800可以包括其他输出设备1810（或对应的接口电路，如以上所讨论的）。其他输出设备1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射器、或附加的存储设备。
电气设备1800可以包括其他输入设备1820（或对应的接口电路，如以上所讨论的）。其他输入设备1820的示例可以包括加速度计、陀螺仪、指南针、图像捕获设备、键盘、光标控制设备诸如鼠标、触控笔、触摸板、条形码阅读器、快速响应（QR）码阅读器、任何传感器或射频识别（RFID）阅读器。
电气设备1800可以具有任何期望的形状因子，诸如手持或移动电气设备（例如，手机、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理（PDA）、超移动个人计算机等）、台式电气设备、服务器设备或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数码录像机或可穿戴电气设备。在一些实施例中，电气设备1800可以是处理数据的任何其他电子设备。
以下段落提供了本文公开的实施例的各种示例。
示例1是一种微电子组件，包括：第一微电子部件；和第二微电子部件，其通过直接接合区耦合到第一微电子部件，其中直接接合区包括第一金属接触和第二金属接触，第一金属接触具有比第二金属接触更大的面积，并且第一金属接触电耦合到第一微电子部件的电源/接地平面。
示例2包括示例1的主题，并且进一步规定第二金属接触电耦合到第一微电子部件的信号路径。
示例3包括示例1-2中任一项的主题，并且进一步规定直接接合区包括第三金属接触，第三金属接触具有比第二金属接触更大的面积，第一金属接触电耦合到第一微电子部件的电源平面，并且第三金属接触电耦合到第一微电子部件的接地平面。
示例4包括示例3的主题，并且进一步规定第一金属接触平行于第二金属接触。
示例5包括示例1-4中任一项的主题，并且进一步规定直接接合区包括第四金属接触，第四金属接触具有比第二金属接触更大的面积，电源平面是第一微电子部件的第一电源平面，并且第四金属接触电耦合到第一微电子部件的第二电源平面。
示例6包括示例5的主题，并且进一步规定第二电源平面将在与第一电源平面将进行操作所在的电压不同的电压下进行操作。
示例7包括示例1-4中任一项的主题，并且进一步规定直接接合区包括第四金属接触，第四金属接触具有比第二金属接触更大的面积，并且第四金属接触电耦合到第一微电子部件的电源平面。
示例8包括示例7的主题，并且进一步规定第一金属接触平行于第二金属接触。
示例9包括示例1-8中任一项的主题，并且进一步规定第一金属接触具有非矩形覆盖区。
示例10包括示例1-9中任一项的主题，并且进一步规定第二金属接触具有非矩形覆盖区。
示例11包括示例1-10中任一项的主题，并且进一步规定第一微电子部件包括中介层。
示例12包括示例11的主题，并且进一步规定中介层包括有机介电材料。
示例13包括示例1-12中任一项的主题，并且进一步规定第一微电子部件包括管芯。
示例14包括示例1-13中任一项的主题，并且进一步规定第二微电子部件包括管芯。
示例15包括示例14的主题，并且进一步规定第二微电子部件的管芯是伪管芯。
示例16包括示例1-15中任一项的主题，并且进一步规定第一微电子部件的电源/接地平面与基板通孔接触。
示例17包括示例1-16中任一项的主题，并且进一步规定第一金属接触包括铜。
示例18包括示例17的主题，并且进一步规定第一金属接触包括锰和镍。
示例19包括示例1-18中任一项的主题，并且进一步规定第一金属接触包括锰、钛、金、银、钯、镍、铝、钽或钴。
示例20包括示例19的主题，并且进一步规定第一金属接触包括钽和氮。
示例21包括示例19-20中任一项的主题，并且进一步规定第一金属接触包括钴和铁。
示例22包括示例1-21中任一项的主题，并且进一步规定第一金属接触包括体金属区和界面金属区，并且界面金属区的材料组成不同于体金属区的材料组成。
示例23包括示例1-22中任一项的主题，并且进一步规定第一金属接触包括金属焊盘。
示例24包括示例23的主题，并且进一步规定金属焊盘与通孔接触，并且通孔在第一微电子部件的堆积材料中。
示例25包括示例1-22中任一项的主题，并且进一步规定第一金属接触包括金属通孔。
示例26包括示例25的主题，并且进一步规定金属通孔在直接接合区的介电材料中。
示例27包括示例25-26中任一项的主题，并且进一步规定金属通孔具有非圆形覆盖区。
示例28包括示例25-27中任一项的主题，并且进一步规定金属通孔与第一微电子部件中的金属线接触，并且金属通孔的至少一个侧面与金属线的侧面对准。
示例29包括示例1-28中任一项的主题，并且进一步规定直接接合区包括无机介电材料。
示例30包括示例29中任一项的主题，并且进一步规定无机介电材料包括硅和氧；硅和氮；硅、氧和氮；硅、碳和氮；或硅、氧、碳和氮。
示例31包括示例1-30中任一项的主题，并且进一步规定微电子组件还包括散热器。
示例32包括示例31的主题，并且进一步规定微电子组件还包括在微电子部件和散热器之间的热界面材料。
示例33是一种系统，包括：电路板；以及本文公开的任何微电子组件，其通信地耦合到电路板。
示例34包括示例33的主题，并且进一步规定电路板是母板。
示例35包括示例33-34中任一项的主题，并且进一步规定该系统是手持计算系统。
示例36包括示例33-35中任一项的主题，并且进一步规定该系统是可穿戴计算系统。
示例37包括示例33-34中任一项的主题，并且进一步规定该系统是服务器计算系统。
示例38包括示例33-34中任一项的主题，并且进一步规定该系统是车载式计算系统。
示例39包括示例33-38中任一项的主题，并且进一步规定该系统还包括通信地耦合到电路板的显示器。
示例40包括示例33-39中任一项的主题，并且进一步规定该系统还包括通信地耦合到电路板的无线通信设备。
示例41包括示例33-40中任一项的主题，并且进一步规定该系统还包括围绕微电子组件和电路板的外壳。

Claims (20)

1.一种微电子组件，包括：
第一微电子部件；和
第二微电子部件，其通过直接接合区耦合到第一微电子部件，其中直接接合区包括第一金属接触和第二金属接触，所述第一金属接触具有比所述第二金属接触更大的面积，并且所述第一金属接触电耦合到所述第一微电子部件的电源/接地平面。
2.根据权利要求1所述的微电子组件，其中所述第二金属接触电耦合到所述第一微电子部件的信号路径。
3.根据权利要求1所述的微电子组件，其中所述直接接合区包括第三金属接触，所述第三金属接触具有比所述第二金属接触更大的面积，所述第一金属接触电耦合到所述第一微电子部件的电源平面，并且所述第三金属接触电耦合到所述第一微电子部件的接地平面。
4.根据权利要求3所述的微电子组件，其中所述第一金属接触平行于所述第二金属接触。
5.根据权利要求1所述的微电子组件，其中所述直接接合区包括第四金属接触，所述第四金属接触具有比所述第二金属接触更大的面积，所述电源平面是所述第一微电子部件的第一电源平面，并且所述第四金属接触电耦合到所述第一微电子部件的第二电源平面。
6.根据权利要求5所述的微电子组件，其中所述第二电源平面将在与所述第一电源平面将进行操作所在的电压不同的电压下进行操作。
7.根据权利要求1所述的微电子组件，其中所述直接接合区包括第四金属接触，所述第四金属接触具有比所述第二金属接触更大的面积，并且所述第四金属接触电耦合到所述第一微电子部件的电源平面。
8.根据权利要求7所述的微电子组件，其中所述第一金属接触平行于所述第二金属接触。
9.根据权利要求1-8中任一项所述的微电子组件，其中所述第一微电子部件包括中介层。
10.根据权利要求1-8中任一项所述的微电子组件，其中所述第一微电子部件包括管芯。
11.根据权利要求1所述的微电子组件，其中所述第二微电子部件包括管芯。
12.根据权利要求11所述的微电子组件，其中所述第二微电子部件的管芯是伪管芯。
13.根据权利要求1-8中任一项所述的微电子组件，其中所述第一微电子部件的电源/接地平面与基板通孔接触。
14.根据权利要求1-8中任一项所述的微电子组件，其中所述第一金属接触包括铜。
15.根据权利要求1-8中任一项所述的微电子组件，其中所述直接接合区包括无机介电材料。
16.根据权利要求1所述的微电子组件，其中所述微电子组件还包括散热器。
17.根据权利要求16所述的微电子组件，其中所述微电子组件还包括在所述微电子部件和所述散热器之间的热界面材料。
18.一种系统，包括：
电路板；和
微电子组件，其通信地耦合到所述电路板，其中所述微电子组件包括通过直接接合耦合到第二微电子部件的第一微电子部件，并且直接接合接触是用于所述第一微电子部件或所述第二微电子部件的电源/接地平面。
19.根据权利要求18所述的系统，其中所述电路板是母板。
20.根据权利要求18或19所述的系统，其中所述系统还包括通信地耦合到所述电路板的无线通信设备。
CN202110948262.0A 2020-09-18 2021-08-18 微电子组件中的直接接合 Pending CN114203684A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/025771 2020-09-18
US17/025,771 US20220093492A1 (en) 2020-09-18 2020-09-18 Direct bonding in microelectronic assemblies

Publications (1)

Publication Number Publication Date
CN114203684A true CN114203684A (zh) 2022-03-18

Family

ID=77520494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110948262.0A Pending CN114203684A (zh) 2020-09-18 2021-08-18 微电子组件中的直接接合

Country Status (5)

Country Link
US (1) US20220093492A1 (zh)
EP (1) EP3971961A1 (zh)
KR (1) KR20220037961A (zh)
CN (1) CN114203684A (zh)
TW (1) TW202226495A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11854935B2 (en) * 2020-02-19 2023-12-26 Intel Corporation Enhanced base die heat path using through-silicon vias
US11990448B2 (en) * 2020-09-18 2024-05-21 Intel Corporation Direct bonding in microelectronic assemblies
US11749746B2 (en) * 2021-04-29 2023-09-05 Qualcomm Incorporated Radio frequency front end (RFFE) hetero-integration
US11756887B2 (en) * 2021-06-22 2023-09-12 International Business Machines Corporation Backside floating metal for increased capacitance

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3532788B2 (ja) * 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
JP3440057B2 (ja) * 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
US7750488B2 (en) * 2006-07-10 2010-07-06 Tezzaron Semiconductor, Inc. Method for bonding wafers to produce stacked integrated circuits
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
US8778773B2 (en) * 2010-12-16 2014-07-15 Soitec Methods for directly bonding together semiconductor structures, and bonded semiconductor structures formed using such methods
EP4047647A3 (en) * 2011-05-24 2023-03-08 Sony Group Corporation Semiconductor device
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP5939184B2 (ja) * 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
JP6212720B2 (ja) * 2013-09-20 2017-10-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9257414B2 (en) * 2014-04-10 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor structure and method
KR102505856B1 (ko) * 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US11031285B2 (en) * 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US11424205B2 (en) * 2018-06-29 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure and method
US11158573B2 (en) * 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
JP2020086046A (ja) * 2018-11-21 2020-06-04 ルネサスエレクトロニクス株式会社 半導体モジュールおよびその製造方法、並びに、半導体モジュールを用いた通信方法
US11462270B2 (en) * 2018-12-31 2022-10-04 Samsung Electronics Co., Ltd. Nonvolatile memory device and memory system including the same
WO2020163984A1 (en) * 2019-02-11 2020-08-20 Yangtze Memory Technologies Co., Ltd. Bonded semiconductor structures having bonding contacts made of indiffusible conductive materials and methods for forming the same
US20210320075A1 (en) * 2019-07-26 2021-10-14 Sandisk Technologies Llc Bonded assembly containing bonding pads spaced apart by polymer material, and methods of forming the same
KR20210022403A (ko) * 2019-08-20 2021-03-03 삼성전자주식회사 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법

Also Published As

Publication number Publication date
TW202226495A (zh) 2022-07-01
EP3971961A1 (en) 2022-03-23
KR20220037961A (ko) 2022-03-25
US20220093492A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
US20240128255A1 (en) Microelectronic assemblies
US12087746B2 (en) Microelectronic assemblies having an integrated capacitor
US20220399294A1 (en) Microelectronic assemblies having a hybrid bonded interposer for die-to-die fan-out scaling
EP3971961A1 (en) Direct bonding in microelectronic assemblies
NL2029741B1 (en) Shield structures in microelectronic assemblies having direct bonding
US12119317B2 (en) Singulation of microelectronic components with direct bonding interfaces
EP4016615A1 (en) Inter-component material in microelectronic assemblies having direct bonding
TW202234610A (zh) 在具有直接接合之微電子總成中之氣密式密封結構
TW202232659A (zh) 微電子組件中的直接接合
CN116438653A (zh) 具有直接接合的微电子组件中的气密密封结构
US20240274576A1 (en) Direct bonding in microelectronic assemblies
EP4016607A1 (en) Inter-component material in microelectronic assemblies having direct bonding
CN114203679A (zh) 微电子组件中的直接接合界面处的电容器和电阻器
EP4016595A1 (en) Sacrificial redistribution layer in microelectronic assemblies having direct bonding
US20240071938A1 (en) Cavity-less interconnect component on glass core
CN118782564A (zh) 利用使用纳米孪晶铜的直接接合的微电子组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination