CN114175621B - 飞行时间量测电路及相关芯片及电子装置 - Google Patents

Abstract

本申请公开了一种飞行时间量测电路、相关芯片及电子装置。飞行时间量测电路包括像素阵列，包括p行×q列像素组(U01～U51)，其中每一像素组(U01～U51)包括m行×n列像素单元；p*m条行选择线对应p*m行像素行；q*n条列选择线对应q*n列像素列；p*m条第一行移动控制线对应p*m行像素行；p*q个逻辑电路(401～451)，对应p*q个像素组(U01～U51)，其中每一逻辑电路(401～451)的输入端耦接至对应的像素组(U01～U51)所对应的输出总线(01C0～01C7、11C0～11C7、…、51C0～51C7)以及n条列选择线(01CS0～01CS7、11CS0～11CS7、…、51CS0～51CS7)，并据以输出对应的像素组(U01～U51)的像素输出(s01～s51)；以及p*q个时间数字转换器(TDC)，对应p×q个逻辑电路(401～451)。

Description

飞行时间量测电路及相关芯片及电子装置

技术领域

本申请涉及一种量测电路，尤其涉及一种飞行时间量测电路以及相关芯片及电子装置。

背景技术

飞行时间量测技术包含直接飞行时间量测技术以及非直接飞行时间量测技术，其中直接飞行时间量测技术是利用发射一个光脉冲，之后测量反射光脉冲和发射光脉冲之间的时间间隔，就可以得到光的飞行时间，再用测得的飞行时间推算出深度信息。直接飞行时间量测技术的困难之处在于像素阵列和时间数字转换器之间的连接线路相当复杂，且时间数字转换器的数量庞大。

此外，在工厂进行飞行时间量测装置的组装时，不但光学模组会带来误差，飞行时间量测电路和发光单元之间的相对位置多多少少也具有误差，因此，飞行时间量测电路需要更大的弹性来校正上述误差，以避免准确度降低。

发明内容

本申请的目的之一在于公开一种飞行时间量测电路及相关芯片及电子装置，来解决上述问题。

本申请的一实施例公开了一种飞行时间量测电路，包括：像素阵列，包括p行×q列像素组，其中每一像素组包括m行×n列像素单元，其中p,q,m,n为正整数，所述像素阵列还包括p*m条行选择线对应p*m行像素行，以及q*n条列选择线对应q*n列像素列，以及p*m条第一行移动控制线对应p*m行像素行，其中所述像素阵列中的至少一像素单元包括：光敏传感器；与门，其中所述与门的第一输入端耦接至所述光敏传感器，所述与门的第二输入端耦接至所述p*m条行选择线中，对应所述像素单元所在的像素行的行选择线，所述与门的第三输入端耦接至所述q*n条列选择线中，对应所述像素单元所在的像素列的列选择线；以及锁存电路，其输入端耦接至所述与门的输出端；复用器，其中所述复用器的第一输入端耦接至预设电压，所述复用器的第二输入端耦接至所述像素单元的前一行且同一列的像素单元的输出端，所述复用器依据所述p*m条第一行移动控制线中对应所述像素单元的所述第一行移动控制线，来选择性地将所述复用器的所述第一输入端或所述第二输入端耦接至所述复用器的输出端；以及异或门，其中所述异或门的第一输入端耦接至所述锁存电路的输出端，所述异或门的第二输入端耦接至所述复用器的输出端，所述异或门的输出端耦接至所述像素单元的输出端；其中所述像素阵列输出p*q组输出总线对应p*q个像素组，其中每一输出总线包含n条输出线耦接至对应的像素组的第m行的n个像素单元的n个输出端；p*q个逻辑电路，对应p*q个像素组，其中每一逻辑电路的输入端耦接至对应的像素组所对应的输出总线以及n条列选择线，并据以输出对应的像素组的像素输出；以及p*q个时间数字转换器，对应p×q个逻辑电路，其中每一时间数字转换器将所述像素输出转换为飞行时间；其中每一像素组中仅有一行中的每一像素单元的所述复用器依据对应的第一行移动控制线来将所述复用器的所述第一输入端耦接至所述复用器的输出端。

本申请的一实施例公开了一种芯片，包括上述的飞行时间量测电路。

本申请的一实施例公开了一种电子装置，包括上述的芯片。

本申请的飞行时间量测电路可降低像素阵列和时间数字转换器之间的连接线路的复杂度，并提高飞行时间量测电路对组装误差的容忍度。

附图说明

图1为第一时间发出的光信号在本申请的飞行时间量测电路的像素阵列上形成的光斑。

图2为第二时间发出的光信号在本申请的飞行时间量测电路的像素阵列上形成的光斑。

图3为图1和图2的像素阵列中的像素组的放大图。

图4为本申请的像素单元的实施例的示意图。

图5为像素组与相邻的像素组的部分像素单元的实施例的示意图。

图6为图1和图2的像素阵列中的像素组及其对应的时间数字转换器的实施例。

图7为本申请的逻辑电路的实施例的示意图。

图8为针对图5的像素单元的实施例加入可沿行方向来调整像素组的位置的功能的实施例。

图9为图8的实施例被设定为像素组往上移动一行像素行。

图10为针对图7的逻辑电路的实施例加入可沿列方向来调整像素组的位置的功能的第一实施例。

图11为针对图7的逻辑电路的实施例加入可沿列方向来调整像素组的位置的功能的第二实施例。

具体实施方式

以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述之组件与配置的具体例子系用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在下文的描述中，将一第一特征形成于一第二特征上或之上，可能包括某些实施例其中所述的第一与第二特征彼此直接接触；且也可能包括某些实施例其中还有额外的组件形成于上述第一与第二特征之间，而使得第一与第二特征可能没有直接接触。此外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。

再者，在此处使用空间上相对的词汇，譬如「之下」、「下方」、「低于」、「之上」、「上方」及与其相似者，可能是为了方便说明图中所绘示的一组件或特征相对于另一或多个组件或特征之间的关系。这些空间上相对的词汇其本意除了图中所绘示的方位之外，还涵盖了装置在使用或操作中所处的多种不同方位。可能将所述设备放置于其他方位(如，旋转90度或处于其他方位)，而这些空间上相对的描述词汇就应该做相应的解释。

虽然用以界定本申请较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常系指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本申请所属技术领域中具有通常知识者的考虑而定。当可理解，除了实验例之外，或除非另有明确的说明，此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随申请专利范围所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一端点或介于二端点之间；除非另有说明，此处所述的数值范围皆包括端点。

直接飞行时间量测技术利用发光单元发射光信号，经目标物反射回飞行时间量测电路后在像素阵列上形成光斑，像素阵列中被光斑照射到的像素单元会将感测信号传至时间数字转换器以计算飞行时间。一般来说，同一发光单元会分次打出不同的图案，并在同一像素阵列上形成不同图案的光斑，如图1和图2所示，同一发光单元在不同的第一时间和第二时间会打出不同的图案。理论上除非产生组装上的误差，否则像素阵列上会收到的光斑的位置不会发生变化(在此暂不讨论目标物的剧烈深浅变化可能会使光斑些许位移)。

进一步来说，发光单元发出的光信号的图案并非随机分布，而会以特定规律重复，以图1和图2的光斑(黑色区块)为例，可可按照光斑的分布将传感器的像素阵列划分多个最小重复单元，使各最小重复单元中包含的光斑数量相同，例如在本实施例中，各最小重复单元在第一时间(图1)及第二时间(图2)中，都只包含一个光斑。划分出的多个最小重复单元在本申请中称之为像素组。图1和图2的像素阵列中具有48行48列像素单元，被划分为6行和6列像素组，即像素组U00至U55。应注意的是，图1和图2仅供说明用途，实际上同一发光单元还可以依据最小重复单元的规则在第一时间和第二时间以外的第三时间打出不同于图1和图2的图案。此外，光斑的大小、图案、像素单元和像素组的尺寸数量也仅为示意用途。

由于图1的光斑是利用光信号在同一时间发出并经目标物反射回来，因此在进行飞行时间量测时，需要一起侦测图1的所有光斑的抵达时间，而不能像传统的感测器一行一行的读取像素单元，图2的情况亦同。也就是说，传统的像素阵列的每一列像素可以共享一个读取电路，使得总共的读取电路的数目等于像素阵列的列数，但在实现飞行时间量测电路时，总共的读取电路的数目会大于像素阵列的列数。本申请中，每一像素组被当作一个基本单元并对应一个时间数字转换器以降低连接线路的复杂度与时间数字转换器的数量，因此以图1和图2为例，每一列像素组仅需对应6个时间数字转换器，其细节说明于后。

图3为图1和图2的像素阵列中的像素组Uxy的放大图，其中x和y为0到5之间的整数。像素组Uxy包含8行×8列像素单元xpP00到xyP77，其中针对第一时间发出的光信号反射回像素阵列上形成的光斑区域为像素单元xyP11、xyP12、xyP21、xyP22；针对第二时间发出的光信号反射回像素阵列上形成的光斑区域为像素单元xyP55、xyP56、xyP65、xyP66。如前所述，理论上除非产生组装上的误差，否则像素阵列上会收到的光斑的位置不会发生变化。因此在本申请中，为了简化问题，针对第一时间发出的光信号，像素组Uxy中只要像素单元xyP11、xyP12、xyP21、xyP2之中有一个感测到光，便代表像素组Uxy接收到光斑；针对第二时间发出的光信号，像素组Uxy中的只要像素单元xyP55、xyP56、xyP65、xyP66之中有一个感测到光，便代表像素组Uxy接收到光斑。

具体做法为针对第一时间发出的光信号，利用行选择线xyRS0～xyRS7以及列选择线xyCS0～xyCS7来仅选择输出像素组Uxy中的像素单元xyP11、xyP12、xyP21、xyP22的感测结果，并且不输出像素组Uxy中的其余像素的感测结果；针对第二时间发出的光信号，可利用行选择线xyRS0～xyRS7以及列选择线xyCS0～xyCS7来仅选择输出像素组Uxy中的像素单元xyP55、xyP56、xyP65、xyP66的感测结果，并且不输出像素组Uxy中的其余像素的感测结果。如此一来，可以避免非预设光斑区域被环境光误击中造成误判，且可节省耗电。

此外，像素组Uxy的任一列像素列的所有像素单元的输出会串接起来并在最后一行像素单元输出，使像素组Uxy共有8条输出线xyC0～xyC7对应8列像素列并构成输出总线。换句话说，本申请不需对各像素单元分别设置时间数字转换器，可大幅降低硬件成本及复杂度。

图3的像素组Uxy还包含8条第一行移动控制线S0～S7对应8行像素行，其用途说明于后。

图4为像素单元11P01的实施例的示意图，其中像素单元11P01是像素组U11的第一行第二列的像素单元，像素单元11P01包含光敏传感器D01，光敏传感器D01可用单光子雪崩二极管实现，但本申请不以此限。像素单元11P01还包括与门A01，与门A01的第一输入端耦接至所述光敏传感器D01的一端，与门A01的第二输入端耦接至行选择线11RS0，与门A01的第三输入端耦接至列选择线11CS1。像素单元11P01还包括锁存电路L01，其实施方式不限，例如可以如图4所示，将触发器的时钟输入端耦接至与门A01的输出端，以及将所述触发器的反相输出端耦接至数据输入端，以在所述触发器的正相输出端作为锁存电路L01的输出端。

像素单元11P01还包括复用器M01，其中复用器M01的第一输入端耦接至预设电压，例如低逻辑电平0，复用器M01的第二输入端耦接至像素单元11P01的前一行且同一列的像素单元的输出端，由于在图4的示例中，像素单元11P01位于像素组11的第一行，因此像素单元11P01的前一行且同一列的像素单元会是像素组U01的最后一行且同一列像素单元01P71。复用器M01依据第一行移动控制线S0来选择性地将复用器M01的所述第一输入端或所述第二输入端耦接至复用器M01的输出端。针对像素单元11P01，第一行移动控制线S0会控制复用器M01来选择将复用器M01的所述第一输入端耦接至复用器M01的输出端，以将所述预设电压串接到像素单元11P01，即，通过每一行的行移动控制线，可以控制对应的行像素单元是输出所述预设电压还是输出同一列前一行的像素单元的输出。

像素单元11P01还包括异或门X01，其中异或门X01的第一输入端耦接至锁存电路L01的输出端，异或门X01的第二输入端耦接至复用器M01的输出端，异或门X01的输出端则耦接至像素单元11P01的输出端，换句话说，以异或门X01的输出端作为像素单元11P01的输出端。

在本实施例中，第一行移动控制线S0针对每一像素组的第一行像素行的每一像素，会控制其中的复用器来选择将所述复用器的第一输入端耦接至所述复用器的输出端(即，将复用器的第一输入端的预设电压作为复用器的输出信号)，使每一像素组不接收到前一行像素组的输出信号。第一行移动控制线S1～S7针对每一像素组的第一行以外的像素行的每一像素，会控制其中的复用器来选择将所述复用器的第二输入端耦接至所述复用器的输出端，以使第二行到第八行的像素行的每一像素可以对应地接收第一行到第七行的像素行的每一像素的输出信号，即，对于第二行到第八行的像素行的每一像素单元而言，其所包含的复用器受控于S1～S7而将前一行像素单元的输出信号作为复用器的输出。

图5为像素组U11与相邻的像素组U21的部分像素单元的实施例的示意图。其中像素组U11的像素单元11P01～11P71和像素组U21的像素单元21P01位于像素阵列的同一列，像素单元11P01位于像素组U11的第一行像素行；像素单元21P01位于像素组U21的第一行像素行，因此第一行移动控制线S0控制像素单元11P01和像素单元21P01的复用器M01输出所述预设电压。其余的像素单元11P11～11P71的复用器M11～M71则对应地输出像素单元11P01～11P61的输出信号。位于像素组U11的最后一行像素行的像素单元11P71的输出信号还经由输出线11C1输出给后方的逻辑电路411和时间数字转换器TDC(绘示于图6)，同理，位于像素组U21最后一行像素行的像素单元21P71的输出信号经过输出线21C1输出给所述逻辑电路421。由图5中的粗黑线可以清楚的看出任一个像素组的任一输出线的信号是如何产生的。

图6为图1和图2的像素阵列中的像素组U01～U51及其对应的时间数字转换器的实施例。其中包含逻辑电路401～451对应像素组U01～U51，以像素组U01为例，针对第一时间的光斑(如图1的情况)，即图6中右上角的光斑，将列选择线11CS1、11CS2及行选择线11RS1、11RS2设为高逻辑电平1，其余列选择线11CS0、11CS3～11CS7及行选择线11RS0、11RS3～11RS7设为低逻辑电平0。针第二时间的光斑(如图2的情况)，即图6中左下角的光斑，将列选择线11CS5、11CS6及行选择线11RS5、11RS6设为高逻辑电平1，其余列选择线11CS0～11CS4、11CS7及行选择线11RS0～11RS4、11RS7设为低逻辑电平0。

对应像素组U01的逻辑电路411至少接收像素组U11的输出总线(包含输出线11C0～11C7)，以将输出线11C0～11C7整合为单一信号的像素输出s11传送至对应的时间数字转换器TDC。在图6的实施例中，逻辑电路411还依据对应像素组U11的8条列选择线11CS0～11CS7来产生单一信号的像素输出s11，其实施例可参考图7，如图7所示，将输出线11C0～11C7及对应的列选择线11CS0～11CS7分配至8个与门A110～A17的第一输入端及第二输入端，再将8个与门A110～A17的输出端耦接至或门O11的8个输入端，或门O11的输出端的输出为信号s11。

因此，通过列选择线11CS0～11CS7、行选择线11RS0～11RS7及逻辑电路411，使得像素组U11中预设光斑区域的感测结果输出为像素输出s11，即像素输出s11不受其他非预设光斑区域的像素的影像。

由于在组装时，飞行时间量测电路所对应的光学模组会可能会带来误差，且飞行时间量测电路和发光单元之间的相对位置可能也具有误差，当上述的误差发生时，光斑在像素阵列上的位置可能会偏离预设的位置，例如以图1和图2来说，相较于图中的预设光斑位置，误差可能会使实际的光斑位置会整体的往左、右、上或下来移动至少一个像素单元的距离。例如以图3的像素组来说，当实际的光斑位置往左移动1个像素单元的距离时，针对第一时间发出的光信号反射回像素阵列上形成的光斑区域为像素单元xyP12、xyP13、xyP22、xyP23；针对第二时间发出的光信号反射回像素阵列上形成的光斑区域为像素单元xyP56、xyP57、xyP66、xyP67；当实际的光斑位置往上移动1个像素单元的距离时，针对第一时间发出的光信号反射回像素阵列上形成的光斑区域为像素单元xyP01、xyP02、xyP11、xyP12；针对第二时间发出的光信号反射回像素阵列上形成的光斑区域为像素单元xyP45、xyP46、xyP55、xyP56。因此，本申请针对前述的实施例进一步改良，使飞行时间量测电路具有更大的弹性来容忍上述误差，以避免准确度降低。

图8为针对图5的像素单元的实施例加入可沿行方向来调整像素组的位置的功能的实施例。其中原本预设的像素组U11与相邻的像素组U21的边界如虚现所示，图5的实施例中直接将像素单元11P71的输出信号连接至输出线11C1并输出给后方的逻辑电路411和时间数字转换器TDC，图8中则是通过开关S71'、S61'及S01'来对应地依据第二行移动控制线、第三行移动控制线及第四行移动控制线(未绘示于图中)选择性地将像素单元11P71、11P61或21P01的输出信号连接至输出线11C1。举例来说，以图9为例，当实际的光斑位置较预设的光斑位置往上偏移一个像素单元的距离时，代表像素组U11与相邻的像素组U21的边界应往上偏移一个像素单元的距离，因此像素单元11P61成为调整位置后的像素组U11'的最后一行像素，像素单元11P71成为调整位置后的像素组U21'的第一行像素。首先，对应地改变行选择线对所欲读取的像素行的控制，在利用第三行移动控制线将开关S61'导通、并利用第二行移动控制线及第四行移动控制线使开关S71'及开关S01'不导通，此外，通过第一行移动控制线S7来控制像素单元11P71的复用器M71选择输出所述预设电压而非来自像素单元11P61的输出信号，如图9中的粗黑线所示。

图10为针对图7的逻辑电路的实施例加入可沿列方向来调整像素组的位置的功能的第一实施例。图7和图10的逻辑电路对应像素组U11，因此原本图7的实施例中考虑像素组U11的输出总线所包含的输出线11C0～11C7以及像素组U11对应的列控制线11CS0～11CS7。图10的实施例额外考虑需将像素组U11往左或右移动一个像素单元的距离，因此还加入了与门A118及A119，与门A118的第一输入端耦接至像素组U11的前一列且同一行像素组U10的输出总线中的最后一条输出线10C7；与门A119的第一输入端耦接至像素组U11的下一列且同一行像素组U12的输出总线中的第一条输出线12C0。与门A118的第二输入端耦接至像素组U11的前一列且同一行像素组U10的最后一列像素列所对应的列输出线10CS7；与门A119的第二输入端耦接至像素组U11的下一列且同一行像素组U12的第一列像素列所对应的列输出线12CS0。

图11为针对图7的逻辑电路的实施例加入可沿列方向来调整像素组的位置的功能的第二实施例。和图10一样，图11的实施例额外考虑需将像素组U11往左或右移动一个像素单元的距离，不过实施方式不同。图11通过对图7的逻辑电路额外增加复用器M110～M17及M110'～M17'来控制像素组U11是否往左或右移动。具体来说，若控制像素组不往左或右移动，复用器M110～M17依据列移动控制线sf将输出线11C0～11C7输出输出为输出线11C0'～11C7'，且复用器M110'～M17'将列选择线11CS0～11CS7输出为列选择线11CS0'～11CS7'；若控制像素组往右移动一个像素单元的距离，复用器M110～M17依据列移动控制线sf将输出线10C7、11C0～11C6输出为输出线11C0'～11C7'，且复用器M110'～M17'将列选择线10CS7、11CS0～11CS6输出为列选择线11CS0'～11CS7'；若控制像素组往左移动一个像素单元的距离，复用器M110～M17依据列移动控制线sf将输出线11C1～11C6、12C0输出为输出线11C0'～11C7'，且复用器M110'～M17'将列选择线11CS0～11CS6、12CS0输出为列选择线11CS0'～11CS7'。输出线11C0'～11C7'和列选择线11CS0'～11CS7'则被当作输出线11C0～11C7和列选择线11CS0～11CS7耦接至与门A110～A117。

应注意的是，图9至图11仅为示意用途，例如图9的实施例亦可以修改为可使像素组U11与相邻的像素组U21的边界上下移动超过一个像素单元的距离，只要再更往上及往下的像素单元的输出端和输出线11C1之间增加开关即可。图10则可通过增加与门来往左及/或往右纳入更多的输出线及列选择线来使像素组U11可左右移动超过一个像素单元的距离。图11则可通过增加复用器来往左及/或往右纳入更多的输出线及列选择线来使像素组U11可左右移动超过一个像素单元的距离。

本申请还提供了一种芯片，其包括上述的飞行时间量测电路。本申请还提供了一种电子装置，包括上述的飞行时间量测电路或所述芯片。其中，所述电子装置可为例如智能型手机、个人数字助理、手持式计算机系统、平板计算机或数码相机等任何电子装置。

本申请的飞行时间量测电路相较于一般作法具有较简单的硬件结构，可降低像素阵列和时间数字转换器之间的连接线路的复杂度。除此之外，还能够在与光学模组及发光单元组装好之后，通过测试来得到实际的光斑在像素阵列上的位置与预设的光斑位置的误差，再依据所述误差来调整飞行时间量测电路的像素组的位置，例如通过行选择线、所述第一行移动控制线、所述第二行移动控制线、所述第三行移动控制线及所述第四行移动控制线来将欲读取的像素单元的范围往上或往下移动；及依通过列选择线及所述列移动控制线来将欲读取的像素单元的范围往左或往右移动。因此可提高飞行时间量测电路对组装误差的容忍度，换句话说，使飞行时间量测电路的准确度提高。

上文的叙述简要地提出了本申请某些实施例之特征，而使得本申请所属技术领域具有通常知识者能够更全面地理解本揭示内容的多种态样。本申请所属技术领域具有通常知识者当可明了，其可轻易地利用本揭示内容作为基础，来设计或更动其他工艺与结构，以实现与此处所述之实施方式相同的目的和/或达到相同的优点。本申请所属技术领域具有通常知识者应当明白，这些均等的实施方式仍属于本揭示内容之精神与范围，且其可进行各种变更、替代与更动，而不会悖离本揭示内容之精神与范围。

Claims (12)

1.一种飞行时间量测电路，其特征在于，包括：

像素阵列，包括p行×q列像素组，其中每一像素组包括m行×n列像素单元，其中p,q,m,n为正整数，所述像素阵列还包括p*m条行选择线分别对应p*m行像素行，以及q*n条列选择线分别对应q*n列像素列，以及p*m条第一行移动控制线对应所述p*m行像素行，其中所述像素阵列中的至少一像素单元包括：

光敏传感器；

与门，其中所述与门的第一输入端耦接至所述光敏传感器，所述与门的第二输入端耦接至所述p*m条行选择线中对应所述像素单元所在的像素行的行选择线，所述与门的第三输入端耦接至所述q*n条列选择线中对应所述像素单元所在的像素列的列选择线；以及

锁存电路，其输入端耦接至所述与门的输出端；

复用器，其中所述复用器的第一输入端耦接至预设电压，

所述复用器的第二输入端耦接至所述像素单元的前一行且同一列的像素单元的输出端，所述复用器依据所述p*m条第一行移动控制线中对应所述像素单元的所述第一行移动控制线，来选择性地将所述复用器的所述第一输入端或所述第二输入端耦接至所述复用器的输出端；以及

异或门，其中所述异或门的第一输入端耦接至所述锁存电路的输出端，所述异或门的第二输入端耦接至所述复用器的输出端，所述异或门的输出端耦接至所述像素单元的输出端；

其中所述像素阵列输出p*q组输出总线对应所述p*q个像素组，其中每一输出总线包含n条输出线耦接至对应的像素组的第m行的n个像素单元的n个输出端；

p*q个逻辑电路，分别对应所述p*q个像素组，其中每一逻辑电路的输入端耦接至对应的像素组所对应的输出总线以及n条列选择线，并据以输出对应的像素组的像素输出；以及

p*q个时间数字转换器，分别对应所述p*q个逻辑电路，其中每一时间数字转换器将所述像素输出转换为飞行时间；

其中每一像素组中仅有一行中的每一像素单元的所述复用器依据对应的第一行移动控制线来将所述复用器的所述第一输入端耦接至所述复用器的输出端。

2.如权利要求1所述的飞行时间量测电路，其特征在于，每一像素组的第1行中的每一像素单元的所述复用器依据对应的第一行移动控制线来将所述复用器的所述第一输入端耦接至所述复用器的输出端；以及每一像素组的第2行至第m行中的每一像素单元的所述复用器依据对应的第一行移动控制线来将所述复用器的所述第二输入端耦接至所述复用器的输出端。

3.如权利要求1所述的飞行时间量测电路，其特征在于，所述像素阵列还包括p条第二行移动控制线对应所述p行像素组中的第m行像素行，p条第三行移动控制线对应所述p行像素组中的第m-1行像素行，p条第四行移动控制线对应所述p行像素组中的第1行像素行，其中：

p*q个像素组的至少一像素组的第m行第a列像素单元还包括：

开关，耦接于所述像素单元的输出端及所述像素单元所在的像素组所对应的所述输出总线中的第a条输出线之间，所述开关依据对应的第二行移动控制线导通或不导通，其中a为1到n的整数；

p*q个像素组的至少一像素组的第m-1行第a列像素单元还包括：

开关，耦接于所述像素单元的输出端及所述像素单元所在的像素组所对应的所述输出总线中的第a条输出线之间，所述开关依据对应的第三行移动控制线导通或不导通；以及

p*q个像素组的至少一像素组的第1行第a列像素单元还包括：

开关，耦接于所述像素单元的输出端及所述像素单元所在的像素组的前一行且同一列像素组所对应的所述输出总线中的第a条输出线之间，所述开关依据对应的第四行移动控制线导通或不导通。

4.如权利要求3所述的飞行时间量测电路，其特征在于，所述p*q个像素组的至少一像素组的第m行第a列像素单元的所述开关导通，p*q个像素组的至少一像素组的第m-1行第a列像素单元的所述开关不导通，以及p*q个像素组的至少一像素组的第1行第a列像素单元的所述开关不导通，且p*q个像素组的至少一像素组的第1行第a列像素单元的所述复用器输出所述复用器的所述第一输入端。

5.如权利要求3所述的飞行时间量测电路，其特征在于，所述p*q个像素组的至少一像素组的第m行第a列像素单元的所述开关不导通，p*q个像素组的至少一像素组的第m-1行第a列像素单元的所述开关导通，以及p*q个像素组的至少一像素组的第1行第a列像素单元的所述开关不导通，且p*q个像素组的至少一像素组的第m行第a列像素单元的所述复用器输出所述复用器的所述第一输入端。

6.如权利要求3所述的飞行时间量测电路，其特征在于，所述p*q个像素组的至少一像素组的第m行第a列像素单元的所述开关不导通，p*q个像素组的至少一像素组的第m-1行第a列像素单元的所述开关不导通，以及p*q个像素组的至少一像素组的第1行第a列像素单元的所述开关导通，且p*q个像素组的至少一像素组的第2行第a列像素单元的所述复用器输出所述复用器的所述第一输入端。

7.如权利要求1至6中任一项所述的飞行时间量测电路，其特征在于，所述p*q个逻辑电路中的至少一逻辑电路包括：

n个与门，包含第1与门至第n与门，其中所述n个与门的n个第一输入端耦接至对应所述至少一逻辑电路的像素组所对应的输出总线，所述n个与门的n个第二输入端耦接至对应所述至少一逻辑电路的像素组所对应的n条列选择线；以及

或门，具有第1输入端至第n输入端耦接至所述n个与门的输出端，其中所述或门的输出端耦接至所述至少一逻辑电路的输出端。

8.如权利要求7所述的飞行时间量测电路，其特征在于，所述p*q个逻辑电路中每一逻辑电路的输入端还耦接至对应的像素组的前一列且同一行像素所对应的输出总线中的第n条输出线以及第n条列选择线，以及所述p*q个逻辑电路中每一逻辑电路的输入端还耦接至对应的像素组的前一列且下一行像素所对应的输出总线中的第1条输出线以及第1条列选择线，并据以输出对应的像素组的像素输出。

9.如权利要求8所述的飞行时间量测电路，其特征在于，所述至少一逻辑电路还包括：

第n+1与门，其中所述第n+1与门的第一输入端耦接至对应所述至少一逻辑电路的像素组的前一列且同一行像素组所对应的输出总线中的第n条输出线，所述第n+1与门的第二输入端耦接至对应所述至少一逻辑电路的像素组的前一列且同一行像素组的第n列的列选择线；以及

第n+2与门，其中所述第n+1与门的第一输入端耦接至对应所述至少一逻辑电路的像素组的下一列且同一行像素组所对应的输出总线中的第1条输出线，所述第n+1与门的第二输入端耦接至对应所述至少一逻辑电路的像素组的下一列且同一行像素组的第1列的列选择线；

其中所述至少一逻辑电路的或门还具有第n+1输入端以及第n+2输入端耦接至所述第n+1与门的输出端及所述第n+2与门的输出端。

10.如权利要求8所述的飞行时间量测电路，其特征在于，所述至少一逻辑电路还包括：

n个上复用器，包含第1上复用器到第n上复用器，所述第1上复用器到所述第n上复用器的所述n个输出端对应地耦接至所述第1与门至第n与门的所述第一输入端，其中：

所述第1上复用器的第一输入端耦接至对应所述至少一逻辑电路的像素组的前一列且同一行像素组所对应的输出总线中的第n条输出线，所述第1上复用器的第二输入端耦接至对应所述至少一逻辑电路的像素组所对应的输出总线中的第1条输出线，所述第1上复用器的第三输入端耦接至对应所述至少一逻辑电路的像素组所对应的输出总线中的第2条输出线；

所述第b上复用器的第一输入端耦接至对应所述至少一逻辑电路的像素组所对应的输出总线中的第b-1条输出线，所述第b上复用器的第二输入端耦接至对应所述至少一逻辑电路的像素组所对应的输出总线中的第b条输出线，所述第b上复用器的第三输入端耦接至对应所述至少一逻辑电路的像素组所对应的输出总线中的第b+1条输出线，其中b为2到n-1的整数；以及

所述第n上复用器的第一输入端耦接至对应所述至少一逻辑电路的像素组所对应的输出总线中的第n-1条输出线，所述第n上复用器的第二输入端耦接至对应所述至少一逻辑电路的像素组所对应的输出总线中的第n条输出线，所述第n上复用器的第三输入端耦接至对应所述至少一逻辑电路的像素组的下一列且同一行像素组所对应的输出总线中的第1条输出线；

n个下复用器，包含第1下复用器到第n下复用器，所述第1下复用器到所述第n下复用器的所述n个输出端对应地耦接至所述第1与门至第n与门的所述第二输入端，其中：

所述第1下复用器的第一输入端耦接至对应所述至少一逻辑电路的像素组的前一列且同一行像素组所对应的n条列选择线中的第n条列选择线，所述第1下复用器的第二输入端耦接至对应所述至少一逻辑电路的像素组所对应的n条列选择线中的第1条列选择线，所述第1下复用器的第三输入端耦接至对应所述至少一逻辑电路的像素组所对应的n条列选择线中的第2条列选择线；

所述第b下复用器的第一输入端耦接至对应所述至少一逻辑电路的像素组所对应的n条列选择线中的第b-1条列选择线，所述第b下复用器的第二输入端耦接至对应所述至少一逻辑电路的像素组所对应的n条列选择线中的第b条列选择线，所述第b下复用器的第三输入端耦接至对应所述至少一逻辑电路的像素组所对应的n条列选择线中的第b+1条列选择线，其中b为2到n-1的整数；以及

所述第n下复用器的第一输入端耦接至对应所述至少一逻辑电路的像素组所对应的n条列选择线中的第n-1条列选择线，所述第n下复用器的第二输入端耦接至对应所述至少一逻辑电路的像素组所对应的n条列选择线中的第n条列选择线，所述第n下复用器的第三输入端耦接至对应所述至少一逻辑电路的像素组的下一列且同一行像素组所对应的n条列选择线中的第1条列选择线；

所述n个上复用器和所述n个下复用器通过列移动控制线来选择性地将所述第一输入端、所述第二输入端或所述第三输入端耦接至所述输出端。

11.一种芯片，其特征在于，包括：

如权利要求1到10中任一项所述的飞行时间量测电路。

12.一种电子装置，其特征在于，包括：

如权利要求11所述的芯片。