CN114175245A - 功率模块 - Google Patents

功率模块 Download PDF

Info

Publication number
CN114175245A
CN114175245A CN202080054187.7A CN202080054187A CN114175245A CN 114175245 A CN114175245 A CN 114175245A CN 202080054187 A CN202080054187 A CN 202080054187A CN 114175245 A CN114175245 A CN 114175245A
Authority
CN
China
Prior art keywords
graphite
power semiconductor
substrate
plate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080054187.7A
Other languages
English (en)
Inventor
林口匡司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN114175245A publication Critical patent/CN114175245A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

功率模块(1A)具备：具有电绝缘性的第一基板(11)；配置在第一基板(11)的第一基板主面(11s)的导电性的第一搭载层(13A)；配置在第一搭载层(13A)并具有各向异性的热传导系数的第一石墨板(90A)；以及配置在第一石墨板(90A)的第一功率半导体元件(30A)。

Description

功率模块
技术领域
本公开涉及功率模块。
背景技术
作为上述功率模块的一例，公知有作为逆变器装置而构成的功率模块(例如，参照专利文献1)。该功率模块具备由IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)等晶体管构成的功率半导体元件串联连接而成的结构。
现有技术文献
专利文献
专利文献1：日本特开2012－38803号公报
发明内容
发明所要解决的课题
然而，由于向功率模块中的功率半导体元件供给大电流，因此各功率半导体元件容易变成高温。因此，在功率模块中，功率半导体元件的散热构造变得重要。
本公开的目的在于提供一种能够从功率半导体元件高效地散热的功率模块。
用于解决课题的方案
解决上述课题的功率模块具备：基板，其具有在厚度方向上相互朝向相反侧的基板主面及基板背面，且具有电绝缘性；导电性的搭载层，其配置在上述基板主面；以及石墨板，其具有在上述厚度方向上相互朝向相反侧的板主面及板背面，且上述板背面与上述搭载层连接，并具有各向异性的热传导系数；以及功率半导体元件，其配置在上述板主面。
根据该结构，功率半导体元件的热容易在石墨板的面方向上扩展。因此，功率半导体元件的热在石墨板中大范围地传播，能够从功率半导体元件高效地散热。
解决上述课题的功率模块具备：基板，其具有在厚度方向上相互朝向相反侧的基板主面及基板背面，且具有电绝缘性；第一搭载层、第二搭载层以及导电层，其在上述基板主面上沿与上述厚度方向正交的方向排列；第一石墨板，其具有在上述厚度方向上相互朝向相反侧的第一板主面及第一板背面，上述第一板背面层叠于上述第一搭载层，并具有各向异性的热传导系数；第二石墨板，其具有在上述厚度方向上相互朝向相反侧的第二板主面及第二板背面，上述第二板背面层叠于上述第二搭载层，并具有各向异性的热传导系数；第一功率半导体元件，其配置在上述第一板主面；以及第二功率半导体元件，其配置在上述第二板主面。
根据该结构，第一功率半导体元件的热容易在第一石墨板的面方向上扩展，第二功率半导体元件的热容易在第二石墨板的面方向上扩展。因此，第一功率半导体元件的热在第一石墨板上大范围地传播，第二功率半导体元件的热在第二石墨板上大范围地传播，因此能够从各功率半导体元件高效地散热。
发明效果
上述功率模块能够从功率半导体元件高效地散热。
附图说明
图1是第一实施方式的功率模块的立体图。
图2是图1的功率模块的俯视图。
图3是图1的功率模块的侧视图。
图4关于图1的功率模块，是从与图3不同的方向观察的侧视图。
图5关于图1的功率模块，是从与图3以及图4不同的方向观察的侧视图。
图6是图1的功率模块的仰视图。
图7是表示图1的功率模块的内部构造的俯视图。
图8是表示图1的功率模块的电路结构的电路图。
图9是图7的局部放大图。
图10是图7的局部放大图。
图11是图7的局部放大图。
图12是图7的12－12线的剖视图。
图13是图12的局部放大图。
图14是第一功率半导体元件、第一二极管、以及它们周边的放大图。
图15是图7的15－15线的剖视图。
图16是图15的局部放大图。
图17是图12的局部放大图。
图18是第二功率半导体元件、第二二极管、以及它们周边的放大图。
图19是图7的19－19线的剖视图。
图20是图19的局部放大图。
图21是图7的21－21线的剖视图。
图22是图15的局部放大图。
图23是第一功率半导体元件、第一二极管、以及它们周边的放大图。
图24是图21的局部放大图。
图25是第二功率半导体元件、第二二极管、以及它们周边的放大图。
图26关于能够应用于第一实施方式的功率模块的石墨板，(a)是例示XY取向的石墨板的立体图，(b)是例示XZ取向的石墨板的立体图。
图27是构成能够应用于第一实施方式的功率模块的石墨板的石墨片的层叠构造的立体图。
图28关于第二实施方式的功率模块，是表示其内部构造的俯视图。
图29是图28的29－29线的剖视图。
图30是图28的30－30线的剖视图。
图31是第一功率半导体元件及其周边的放大图。
图32是第一功率半导体元件及其周边的放大图。
图33是第二功率半导体元件及其周边的放大图。
图34是第二功率半导体元件及其周边的放大图。
图35是应用了功率模块的三相交流逆变器的电路图。
图36是应用了功率模块的三相交流逆变器的电路图。
图37是变更例的功率模块的侧视图。
图38关于变更例的功率模块，是第一功率半导体元件、第一二极管、以及它们周边的放大图。
图39关于变更例的功率模块，是第二功率半导体元件、第二二极管、以及它们周边的放大图。
图40关于变更例的功率模块，是第一功率半导体元件及其周边的放大图。
图41关于变更例的功率模块，是第二功率半导体元件及其周边的放大图。
图42关于变更例的功率模块，是第一石墨板及其周边的俯视图。
图43关于变更例的功率模块，是第一石墨板及其周边的俯视图。
图44关于变更例的功率模块，是第一石墨板及其周边的俯视图。
具体实施方式
以下，参照附图对功率模块的实施方式进行说明。以下所示的实施方式例示了用于将技术的思想具体化的结构、方法，各构成部件的材质、形状、构造、配置、尺寸等并不限定于下述说明。以下的实施方式能够加以各种变更。
[第一实施方式]
参照图1～图27对第一实施方式的功率模块1A进行说明。
图1～图6表示功率模块1A的外观形状。图7表示功率模块1A的内部构造。
如图1～图7所示，功率模块1A主要具备基板10、连接部件20、功率半导体元件30、二极管40、端子50、封固树脂60(参照图12)、作为冷却器的一例的散热板70、以及收纳它们的外壳80。此外，在图7中，为了方便，省略封固树脂60来示出。如图1～图6所示，基板10、连接部件20、功率半导体元件30、二极管40、以及封固树脂60分别由散热板70以及外壳80收纳而未向外部露出。另一方面，端子50以一部分向外壳80的外部露出或突出的状态收纳于外壳80。功率模块1A例如用于逆变器装置。如图1以及图2所示，从基板10的厚度方向观察(以下称为“俯视”)，功率模块1A的形状为矩形形状。在此，为了便于说明，将沿基板10的厚度方向的方向设为“厚度方向Z”，将与厚度方向Z正交的方向中相互正交的两个方向分别设为“横向X”以及“纵向Y”。在本实施方式中，功率模块1A的长边方向成为横向X，短边方向成为纵向Y。
在图8中，示出了本实施方式的功率模块1A的电路结构。功率模块1A具有：由作为功率半导体元件30的多个第一功率半导体元件30A构成的第一功率半导体元件组30AT、以及由多个第二功率半导体元件30B构成的第二功率半导体元件组30BT；由作为二极管40的多个第一二极管40A构成的第一二极管组40AT、以及由多个第二二极管40B构成的第二二极管组40BT。此外，为了方便，在图8中，作为第一功率半导体元件组30AT，示出了一个第一功率半导体元件30A，作为第二功率半导体元件组30BT，示出了一个第二功率半导体元件30B。
第一功率半导体元件组30AT的各第一功率半导体元件30A以及第二功率半导体元件组30BT的各第二功率半导体元件30B分别作为开关元件来使用。各功率半导体元件30A、30B使用例如由Si(硅)、SiC(碳化硅)、或者GaN(氮化镓)、GaAs(砷化镓)、或者Ga2O3(氧化镓)等构成的晶体管。在各功率半导体元件30A、30B由SiC构成的情况下，适合于开关的高速化。在本实施方式中，各功率半导体元件30A、30B使用由SiC构成的N型的MOSFET。此外，各功率半导体元件30A、30B并不限定于MOSFET，也可以是包含MISFET(Metal-Insulator-SemiconductorFET，金属绝缘体半导体FET)的场效应晶体管、或者包含IGBT的双极晶体管等晶体管。各功率半导体元件30A、30B既可以是N通道型的MOSFET、也可以是P通道型的MOSFET。
各功率半导体元件30A、30B具有漏极电极31、源极电极32、以及栅极电极33。另外，各功率半导体元件30A、30B具有主体二极管34。第一功率半导体元件30A的漏极电极31是技术方案的范围的第一背面侧驱动电极的一例，第二功率半导体元件30B的漏极电极31是第二背面侧驱动电极的一例。第一功率半导体元件30A的源极电极32是技术方案的的范围的第一主面侧驱动电极的一例，第二功率半导体元件30B的源极电极32是第二主面侧驱动电极的一例。第一功率半导体元件30A的栅极电极33以及第二功率半导体元件30B的栅极电极33分别是技术方案的范围的控制电极的一例。
虽然图8中未图示，但第一功率半导体元件组30AT的多个第一功率半导体元件30A相互并列连接。即，多个第一功率半导体元件30A的漏极电极31相互连接，多个第一功率半导体元件30A的源极电极32相互连接。另外，第二功率半导体元件组30BT的多个第二功率半导体元件30B相互并列连接。即，多个第二功率半导体元件30B的漏极电极31相互连接，多个第二功率半导体元件30B的源极电极32相互连接。第一功率半导体元件组30AT和第二功率半导体元件组30BT相互串联连接。具体而言，第一功率半导体元件组30AT的源极电极32(多个第一功率半导体元件30A的源极电极32)与第二功率半导体元件组30BT的漏极电极31(多个第二功率半导体元件30B的漏极电极31)电连接。这样，在本实施方式中，功率模块1A构成逆变器电路，第一功率半导体元件组30AT构成上侧臂，第二功率半导体元件组30BT构成下侧臂。
各二极管40A、40B具有阳极电极41以及阴极电极42。第一二极管组40AT的第一二极管40A与第一功率半导体元件组30AT的多个第一功率半导体元件30A的每个反向并列连接。具体而言，第一二极管40A的阴极电极42与第一功率半导体元件30A的漏极电极31连接，第一二极管40A的阳极电极41与第一功率半导体元件30A的源极电极32连接。第二二极管组40BT的第二二极管40B与第二功率半导体元件组30BT的多个第二功率半导体元件30B的每个反向并列连接。具体而言，第二二极管40B的阴极电极42与第二功率半导体元件30B的漏极电极31连接，第二二极管40B的阳极电极41与第二功率半导体元件30B的源极电极32连接。
第一功率半导体元件组30AT的多个第一功率半导体元件30A、以及第二功率半导体元件组30BT的多个第二功率半导体元件30B各自的漏极电极31、源极电极32、以及栅极电极33分别与端子50连接。
如图1、图2、以及图8所示，端子50具有第一输入端子51A、第二输入端子51B、第一输出端子52A、第二输出端子52B、第一控制端子53A、第二控制端子53B、第一检测端子54A、第二检测端子54B、电源电流端子55、以及一对温度检测端子56。此外，一对温度检测端子56不与各功率半导体元件30A、30B电连接，为了方便，图8中未示出。此外，第一输出端子52A以及第二输出端子52B是技术方案的范围的输出端子的一例。
第一输入端子51A与第一功率半导体元件组30AT的漏极电极31电连接。即，第一输入端子51A与多个第一功率半导体元件30A的漏极电极31的每个电连接。第二输入端子51B与第二功率半导体元件组30BT的源极电极32电连接。即，第二输入端子51B与多个第二功率半导体元件30B的源极电极32的每个电连接。各输出端子52A、52B电连接于第一功率半导体元件组30AT的源极电极32与第二功率半导体元件组30BT的漏极电极31之间的节点N1。即，各输出端子52A、52B电连接于多个第一功率半导体元件30A的源极电极32与多个第二功率半导体元件30B的漏极电极31之间的节点N1。第一控制端子53A与第一功率半导体元件组30AT的栅极电极33电连接。即，第一控制端子53A与多个第一功率半导体元件30A的栅极电极33的每个电连接。第二控制端子53B与第二功率半导体元件组30BT的栅极电极33电连接。即第二控制端子53B与多个第二功率半导体元件30B的栅极电极33的每个电连接。第一检测端子54A与第一功率半导体元件组30AT的源极电极32电连接。即，第一检测端子54A与多个第一功率半导体元件30A的源极电极32的每个电连接。第二检测端子54B与第二功率半导体元件组30BT的源极电极32电连接。即，第二检测端子54B与多个第二功率半导体元件30B的源极电极32的每个电连接。电源电流端子55电连接于第一功率半导体元件组30AT的漏极电极31与第一输入端子51A之间的节点N2。即，电源电流端子55电连接于多个第一功率半导体元件30A的漏极电极31的每个与第一输入端子51A之间的节点N2。在本实施方式中，各控制端子53A、53B、各检测端子54A、54B、电源电流端子55、以及一对温度检测端子56与设于功率模块1A的外部的控制电路(省略图示)电连接。
如图1以及图2所示，上述端子51A、51B、52A、52B、53A、53B、54A、54B、55、56分别设于外壳80。
如图1、图2、以及图7所示，在俯视时，外壳80形成为包围基板10、连接部件20、功率半导体元件30、以及二极管40的框状。外壳80例如由PPS(聚苯硫醚)等具有电绝缘性而且耐热性优异的合成树脂构成。外壳80具备一对侧壁81A、81B、一对端子台座82A、82B、多个安装部83、电源端子台84、以及输出端子台85。
如图2、图6、以及图7所示，在俯视时，一对侧壁81A、81B在纵向Y上相互分离地配置，并沿横向X延伸。如图3～图5所示，在侧面观察时，一对侧壁81A、81B分别沿厚度方向Z延伸。如图2以及图7所示，在侧壁81A的内部配置有第一控制端子53A、第一检测端子54A、电源电流端子55、以及一对温度检测端子56。另外，在侧壁81B的内部配置有第二控制端子53B以及第二检测端子54B。各控制端子53A、53B、各检测端子54A、54B、电源电流端子55、以及一对温度检测端子56分别由一对侧壁81A、81B支撑。如图1以及图3所示，各控制端子53A、53B、各检测端子54A、54B、电源电流端子55、以及一对温度检测端子56分别在厚度方向Z上从一对侧壁81A、81B突出。各控制端子53A、53B、各检测端子54A、54B、电源电流端子55、以及一对温度检测端子56分别由例如以Cu(铜)为构成材料的金属棒构成。在该金属棒的表面实施有镀Sn(锡)。此外，也可以在金属棒的表面与镀锡之间实施有镀镍。各控制端子53A、53B、各检测端子54A、54B、电源电流端子55、以及一对温度检测端子56例如全部为同一形状，在一例中，形成为具有沿纵向Y延伸的第一部分和沿厚度方向Z延伸的第二部分的L字状。
如图2以及图7所示，在横向X上的一对侧壁81A、81B各自的两端部连接有一对端子台座82A、82B。由上述一对侧壁81A、81B以及一对端子台座82A、82B构成包围基板10、连接部件20、功率半导体元件30、以及二极管40的框状。一对端子台座82A、82B在横向X上相互分离。在端子台座82A连接有从该端子台座82A朝向横向X的外侧突出的电源端子台84。在端子台座82B连接有从该端子台座82B朝向横向X的外侧突出的输出端子台85。
如图2、图4、以及图7所示，电源端子台84具有第一端子台84A以及第二端子台84B。第一端子台84A以及第二端子台84B以在横向X上对齐的状态沿纵向Y排列。在第一端子台84A设有第一输入端子51A的一部分。第一端子台84A支撑第一输入端子51A的一部分。在第二端子台84B设有第二输入端子51B的一部分。第二端子台84B支撑第二输入端子51B的一部分。如图7以及图12所示，在第一端子台84A的内部设有螺母84N。另外，如图7所示，与第一端子台84A相同，在第二端子台84B的内部也设有螺母84N。
如图7所示，第一输入端子51A以及第二输入端子51B是彼此相同的形状。各输入端子51A、51B具有：向功率模块1A的外部露出的露出部51a；用于与各功率半导体元件30A、30B电连接的连接部51b；以及连结露出部51a和连接部51b的连结部51c。在本实施方式中，各输入端子51A、51B作为露出部51a、连接部51b、以及连结部51c一体形成的单一部件而构成。在露出部51a设有沿厚度方向Z贯通露出部51a的贯通孔51d。如图12所示，第一输入端子51A形成为台阶状。第一输入端子51A的露出部51a由第一端子台84A支撑。第二输入端子51B的露出部51a由第二端子台84B支撑。如图7所示，第一输入端子51A的露出部51a的贯通孔51d设为与第一端子台84A的螺母84N对应。第二输入端子51B的露出部51a的贯通孔51d设为与第二端子台84B的螺母84N对应。连接部51b设有多个，在纵向Y上分离地排列。
如图2、图5、以及图7所示，输出端子台85具有第一端子台85A以及第二端子台85B。第一端子台85A以及第二端子台85B以在横向X上对齐的状态沿纵向Y排列。在第一端子台85A设有第一输出端子52A的一部分。第一端子台85A支撑第一输出端子52A的一部分。在第二端子台85B设有第二输出端子52B的一部分。第二端子台85B支撑第二输出端子52B的一部分。如图7以及图12所示，在第一端子台85A的内部设有螺母85N。另外，如图7所示，与第一端子台85A相同，在第二端子台85B的内部也设有螺母85N。
如图7所示，第一输出端子52A以及第二输出端子52B是彼此相同的形状。在本实施方式中，各输出端子52A、52B是与各输入端子51A、51B相同的形状。各输出端子52A、52B具有：向功率模块1A的外部露出的露出部52a；用于与各功率半导体元件30A、30B电连接的连接部52b；以及连结露出部52a和连接部52b的连结部52c。在本实施方式中，各输出端子52A、52B作为露出部52a、连接部52b、以及连结部52c一体形成的单一部件而构成。在露出部52a设有沿厚度方向Z贯通露出部52a的贯通孔52d。如图12所示，第一输出端子52A形成为台阶状。第一输出端子52A的露出部52a由第一端子台85A支撑。第二输出端子52B的露出部52a由第二端子台85B支撑。如图7所示，第一输出端子52A的露出部52a的贯通孔52d设为与第一端子台85A的螺母85N对应。第二输出端子52B的露出部52a的贯通孔52d设为与第二端子台85B的螺母85N对应。连接部52b设有多个，在纵向Y上分离地排列。
如图3以及图6所示，散热板70安装于外壳80，由此堵塞在外壳80的厚度方向Z上开口的开口部的一端。散热板70例如由Al2O3(氧化铝)构成。此外，散热板70也可以由金属板构成，该金属板由Cu构成。该情况下，也可以在金属板的表面实施有镀镍。如图12所示，散热板70在厚度方向Z上具有朝向相反侧的散热主面70s以及散热背面70r。散热背面70r向功率模块1A的外部露出。如图6所示，在俯视时，在散热板70的四角设有沿厚度方向Z贯通散热板70的支撑孔71。
如图2所示，在俯视时，多个安装部83设于外壳80的四角。在各安装部83设有沿厚度方向Z贯通安装部83的安装孔83a。从厚度方向Z观察，多个安装部83以与散热板70的四角重叠的方式配置。因此，多个安装孔83a与散热板70的支撑孔71(参照图6)对应。通过在多个安装孔83a以及支撑孔71中嵌入销等连结部件，从而散热板70支撑于外壳80。
如图1以及图2所示，外壳80具备顶板86。顶板86堵塞由散热板70、一对侧壁81A、81B、以及一对端子台座82A、82B形成的功率模块1A的内部区域。如图2以及图12所示，顶板86在厚度方向Z上以与散热板70以及基板10分离的状态支撑于一对侧壁81A、81B。
以下，参照图7以及图9～图25，对功率模块1A的内部区域的详细的结构进行说明。
如图12所示，功率模块1A的内部区域是由外壳80的一对侧壁81A、81B以及一对端子台座82A、82B围成的开口区域，且是由散热板70堵塞开口区域的厚度方向Z的一端的区域。在该内部区域收纳有基板10、连接部件20、功率半导体元件30、二极管40、以及封固树脂60。
封固树脂60由具有电绝缘性的树脂材料构成，填充在由散热板70以及顶板86堵塞的内部区域。封固树脂60对基板10、连接部件20、功率半导体元件30、以及二极管40进行封固。
基板10例如通过Ag(银)糊料、焊锡等接合材料而接合于散热板70的散热主面70s。此外，作为接合材料，并不限于Ag糊料、焊锡等导电性接合材料，也可以使用电绝缘性的接合材料。基板10具有第一基板11以及第二基板12。第一基板11以及第二基板12以在纵向Y上对齐的状态沿横向X分离地排列。第一基板11在横向X上配置在内部区域中的各输入端子51A、51B侧，第二基板12在横向X上配置在内部区域中的各输出端子52A、52B侧。第一基板11具有在厚度方向Z上相互朝向相反侧的第一基板主面11s以及第一基板背面11r。第二基板12具有在厚度方向Z上相互朝向相反侧的第二基板主面12s以及第二基板背面12r。此外，第一基板主面11s以及第二基板主面12s分别是技术方案的范围的基板主面的一例，第一基板背面11r以及第二基板背面12r分别是基板背面的一例。
各基板11、12是配置有用于在各基板11、12上搭载功率半导体元件30以及二极管40的搭载层、以及用于与功率半导体元件30以及二极管40电连接的导电层的电绝缘部件。各基板11、12的结构材料例如是热传导性优异的陶瓷。作为这种陶瓷，例如可列举包含Al2O3(氧化铝)、ZrO(氧化锆)的Al2O3、AlN(氮化铝)、SiN(氮化硅)等。例如，在作为陶瓷而使用包含ZrO的Al2O3的情况下，能够提高各基板11、12的机械强度，并且能够廉价地制造各基板11、12。另外，作为各基板11、12的结构材料，例如能够使用树脂材料。作为树脂材料，可列举包含环氧树脂、玻璃布等加强材料的环氧树脂等。各基板11、12能够使用在各基板主面11s、12s以及各基板背面11r、12r接合有Cu(铜)箔的DBC(Direct Bonding Copper)基板。通过使用DBC基板，能够通过对接合于各基板主面11s、12s的铜箔进行图案形成而容易地形成搭载层以及导电层等。另外，接合于各基板背面11r、12r的铜箔能够成为导热层。
如图7以及图9所示，俯视时的第一基板11的形状是横向X成为长边方向、且纵向Y成为短边方向的大致矩形形状。如图9所示，第一基板11主要具有第一基板侧面11a、第二基板侧面11b、第三基板侧面11c、以及第四基板侧面11d。第一基板侧面11a以及第二基板侧面11b是在纵向Y上相互朝向相反侧的面，沿横向X延伸。第一基板侧面11a是第一基板11中的侧壁81A侧的侧面，第二基板侧面11b是第一基板11中的侧壁81B侧的侧面。第三基板侧面11c以及第四基板侧面11d是在横向X上相互朝向相反侧的面，沿纵向Y延伸。第三基板侧面11c是第一基板11中的端子台座82A侧的侧面，第四基板侧面11d是第一基板11中的端子台座82B(参照图7)侧的侧面。
如图9所示，在第一基板11的第一基板主面11s，配置有作为搭载层的一例的第一搭载层13A及第二搭载层13B、导电层14A、作为控制层的一例的第一控制层15A及第二控制层15B、第一检测层16A及第二检测层16B、以及热敏电阻搭载层17。
第一搭载层13A、第二搭载层13B、以及导电层14A在纵向Y上分离地配置。第一搭载层13A在纵向Y上配置在比第二搭载层13B以及导电层14A更靠第一基板11的第一基板侧面11a侧。导电层14A在纵向Y上配置在比第一搭载层13A以及第二搭载层13B更靠第一基板11的第二基板侧面11b侧。第二搭载层13B在纵向Y上配置在第一搭载层13A与导电层14A之间。
第一搭载层13A具有：沿横向X延伸的带状的主搭载部13a；以及在横向X上的主搭载部13a中的第一基板11的第三基板侧面11c侧的端部形成的连接部13b。在本实施方式中，第一搭载层13A是主搭载部13a以及连接部13b一体形成的单一部件。连接部13b沿纵向Y延伸，且从主搭载部13a的纵向Y的两侧突出。连接部13b以在横向X上与端子台座82A(参照图7)、即第一输入端子51A相邻的方式配置。在连接部13b连接有第一输入端子51A的多个连接部51b。
导电层14A具有：沿横向X延伸的帯状的主导电部14a；以及在横向X上的主导电部14a中的第一基板11的第三基板侧面11c侧的端部形成的连接部14b。在本实施方式中，导电层14A是主导电部14a以及连接部14b一体形成的单一部件。连接部14b沿纵向Y延伸，且从主导电部14a的纵向Y的两侧突出。主导电部14a的宽度尺寸(主导电部14a的纵向Y的尺寸)比第一搭载层13A的主搭载部13a的宽度尺寸(主搭载部13a的纵向Y的尺寸)小。连接部14b以在纵向Y上与第一搭载层13A的连接部13b相邻的方式配置。另外，连接部14b以在横向X上与端子台座82A、即第二输入端子51B相邻的方式配置。在连接部14b连接有第二输入端子51B的多个连接部51b。
第二搭载层13B在横向X上配置在比第一搭载层13A的连接部13b以及导电层14A的连接部14b更靠第一基板11的第四基板侧面11d侧。俯视时的第二搭载层13B的形状是沿横向X延伸的帯状。第二搭载层13B在纵向Y上配置在第一搭载层13A的主搭载部13a与导电层14A的主导电部14a之间。在本实施方式中，第二搭载层13B在纵向Y上配置在第一基板11中的偏靠第二基板侧面11b。详细而言，第二搭载层13B以其纵向Y的中央部位于比从第一基板11的纵向Y的中央部沿横向X延伸的中心线CLX更靠第二基板侧面11b侧的方式配置。在本实施方式中，横向X上的第二搭载层13B的第四基板侧面11d侧的端缘、横向X上的第一搭载层13A中的主搭载部13a的第四基板侧面11d侧的端缘、以及横向X上的导电层14A中的主导电部14a的第四基板侧面11d侧的端缘在纵向Y上对齐。第二搭载层13B的宽度尺寸(第二搭载层13B的纵向Y的尺寸)比第一搭载层13A的主搭载部13a的宽度尺寸(主搭载部13a的纵向Y的尺寸)以及导电层14A的主导电部14a的宽度尺寸(主导电部14a的纵向Y的尺寸)大。
第一控制层15A以及第一检测层16A分别在纵向Y上配置在比第一搭载层13A的主搭载部13a更靠第一基板11的第一基板侧面11a侧。另外，第一控制层15A以及第一检测层16A分别在横向X上配置在比第一搭载层13A的连接部13b更靠第一基板11的第四基板侧面11d侧。俯视时的第一控制层15A以及第一检测层16A的形状分别是沿横向X延伸的细带状。第一控制层15A以及第一检测层16A在纵向Y上分离地配置。第一检测层16A配置在比第一控制层15A更靠第一搭载层13A的主搭载部13a侧。换言之，第一控制层15A配置在比第一检测层16A更靠第一基板11的第一基板侧面11a侧。从纵向Y观察，第一控制层15A与第一检测层16A重叠。第一检测层16A的横向X的长度比第一控制层15A的横向X的长度长。第一检测层16A中的横向X上的第一基板11的第四基板侧面11d侧的端部和第一控制层15A中的横向X上的第一基板11的第四基板侧面11d侧的端部在纵向Y上对齐。第一检测层16A中的横向X上的第一基板11的第三基板侧面11c侧的端部位于比第一控制层15A中的横向X上的第三基板侧面11c侧的端部更靠第三基板侧面11c侧。
第二控制层15B以及第二检测层16B分别在纵向Y上配置在比导电层14A的主导电部14a更靠第一基板11的第二基板侧面11b侧。另外，第二控制层15B以及第二检测层16B分别在横向X上配置在比导电层14A的连接部14b更靠第一基板11的第四基板侧面11d侧。这样，在俯视时，第一搭载层13A的主搭载部13a、第二搭载层13B、以及导电层14A的主导电部14a在纵向Y上被第一控制层15A以及第一检测层16A与第二控制层15B以及第二检测层16B所夹。换言之，在纵向Y上，第一控制层15A以及第一检测层16A和第二控制层15B以及第二检测层16B配置在第一搭载层13A的主搭载部13a、第二搭载层13B、以及导电层14A的主导电部14a的两侧。俯视时的第二控制层15B以及第二检测层16B的形状分别是沿横向X延伸的细带状。第二控制层15B以及第二检测层16B在纵向Y上分离地配置。第二检测层16B配置在比第二控制层15B更靠导电层14A的主导电部14a侧。换言之，第二控制层15B配置在比第二检测层16B更靠第一基板11的第二基板侧面11b侧。从纵向Y观察，第二检测层16B与第二控制层15B重叠。从纵向Y观察，第二检测层16B与导电层14A的主导电部14a重叠。第二检测层16B中的横向X上的第一基板11的第三基板侧面11c侧的端部和第二控制层15B中的横向X上的第一基板11的第三基板侧面11c侧的端部在纵向Y上对齐。另外，第二检测层16B中的横向X上的第一基板11的第四基板侧面11d侧的端部和第二控制层15B中的横向X上的第一基板11的第四基板侧面11d侧的端部在纵向Y上对齐。第二控制层15B的横向X的长度与第二检测层16B的横向X的长度相等。第二控制层15B以及第二检测层16B各自的横向X的长度比第一控制层15A以及第一检测层16A各自的横向X的长度长。
热敏电阻搭载层17在纵向Y上配置在比第一搭载层13A的主搭载部13a更靠第一基板11的第一基板侧面11a侧。另外，从横向X观察，热敏电阻搭载层17以与第一搭载层13A的连接部13b、第一控制层15A、以及第一检测层16A重叠的方式配置。另外，热敏电阻搭载层17在横向X上配置在第一控制层15A以及第一检测层16A与第一搭载层13A的连接部13b之间。
能够在热敏电阻搭载层17安装作为温度检测元件的热敏电阻18。在本实施方式中，在热敏电阻搭载层17安装有热敏电阻18。热敏电阻搭载层17具有在横向X上相互分离的一对区域。一方的区域能够电连接热敏电阻18的正极，另一方的区域能够电连接热敏电阻18的负极。
如图7以及图10所示，俯视时的第二基板12的形状是横向X成为长边方向、且纵向Y成为短边方向的大致矩形形状。在本实施方式中，第二基板12的形状是相对于第一基板11以沿纵向Y的中心线为中心的对称形状，第二基板12的横向X、纵向Y、以及厚度方向Z的规格与第一基板11的横向X、纵向Y、以及厚度方向Z的规格相等。第二基板12主要具有第一基板侧面12a、第二基板侧面12b、第三基板侧面12c、以及第四基板侧面12d。第一基板侧面12a以及第二基板侧面12b是在纵向Y上相互朝向相反侧的面，且沿横向X延伸。第一基板侧面12a是第二基板12中的侧壁81A侧的侧面，第二基板侧面12b是第二基板12中的侧壁81B侧的侧面。第三基板侧面12c以及第四基板侧面12d是在横向X上相互朝向相反侧的面，且沿纵向Y延伸。第三基板侧面12c是第二基板12中的端子台座82A(参照图7)侧的侧面，第四基板侧面12d是第二基板12中的端子台座82B(参照图7)侧的侧面。此外，第二基板12的形状也可以是与第一基板11对称的形状，第二基板12的规格也可以与第一基板11的规格不同。
如图10所示，在第二基板12的第二基板主面12s配置有：作为搭载层的一例的第一搭载层13C及第二搭载层13D；导电层14B；作为控制层的一例的第一控制层15C及第二控制层15D；以及第一检测层16C及第二检测层16D。
第一搭载层13C、第二搭载层13D、以及导电层14B在纵向Y上分离地配置。第一搭载层13C在纵向Y上配置在比第二搭载层13D以及导电层14B更靠第二基板12的第一基板侧面12a侧。导电层14B在纵向Y上配置在比第一搭载层13C以及第二搭载层13D更靠第二基板12的第二基板侧面12b侧。第二搭载层13D在纵向Y上配置在第一搭载层13C与导电层14B之间。
第一搭载层13C具有：沿横向X延伸的帯状的主搭载部13c；以及在横向X上的主搭载部13c中的第二基板12的第四基板侧面12d侧的端部形成的连接部13d。在本实施方式中，第一搭载层13C是主搭载部13c以及连接部13d一体形成的单一部件。连接部13d沿纵向Y延伸，在纵向Y上从主搭载部13c朝向第二基板12的第一基板侧面12a侧突出。这样，俯视时的第一搭载层13C的形状是L字状。
俯视时的导电层14B的形状是沿横向X延伸的帯状。导电层14B的宽度尺寸(导电层14B的纵向Y的尺寸)比第一搭载层13C的主搭载部13c的宽度尺寸(主搭载部13c的纵向Y的尺寸)小。
第二搭载层13D具有：沿横向X延伸的帯状的主搭载部13e；以及在横向X上的主搭载部13e中的第一基板11的第四基板侧面11d侧的端部形成的连接部13f。在本实施方式中，第二搭载层13D是主搭载部13e以及连接部13f一体形成的单一部件。主搭载部13e在纵向Y上配置在第一搭载层13C的主搭载部13c与导电层14B之间。在本实施方式中，主搭载部13e在纵向Y上配置在第二基板12中的偏靠第二基板侧面12b。更详细而言，主搭载部13e以其纵向Y的中央部位于比中心线CLX更靠第二基板侧面12b侧的方式配置于第二基板12。横向X上的主搭载部13e中的第二基板12的第三基板侧面12c侧的端缘、横向X上的第一搭载层13C的主搭载部13c中的第二基板12的第三基板侧面12c侧的端缘、以及横向X上的导电层14B中的第二基板12的第三基板侧面12c侧的端缘在纵向Y上相互对齐。连接部13f沿纵向Y延伸，且从主搭载部13e的纵向Y的两侧突出。这样，俯视时的第二搭载层13D的形状是T字状。另外，连接部13f配置在比第一搭载层13C以及导电层14B更靠第二基板12的第四基板侧面12d侧。连接部13f以在横向X上与端子台座82B、即第一输出端子52A以及第二输出端子52B相邻的方式配置。在连接部13f连接有各输出端子52A、52B的多个连接部52b。
第一控制层15C以及第一检测层16C分别在纵向Y上配置在比第一搭载层13C的主搭载部13c更靠第二基板12的第一基板侧面12a侧。另外，第一控制层15C以及第一检测层16C分别在横向X上配置在比第一搭载层13C的连接部13d更靠第二基板12的第三基板侧面12c侧。俯视时的第一控制层15C以及第一检测层16C的形状分别是沿横向X延伸的细带状。第一控制层15C以及第一检测层16C在纵向Y上分离地配置。第一检测层16C配置在比第一控制层15C更靠第一搭载层13C的主搭载部13c侧。换言之，第一控制层15C配置在比第一检测层16C更靠第二基板12的第一基板侧面12a侧。从纵向Y观察，第一检测层16C与第一控制层15C重叠。从纵向Y观察，第一检测层16C与第一搭载层13C的主搭载部13c重叠。从横向X观察，第一控制层15C以及第一检测层16C分别与第一搭载层13C的连接部13d以及第二搭载层13D的连接部13f重叠。第一控制层15C的横向X的长度与第一检测层16C的横向X的长度相等。第一检测层16C中的横向X上的第二基板12的第三基板侧面12c侧的端部和第一控制层15C中的横向X上的第二基板12的第三基板侧面12c侧的端部在纵向Y上对齐。另外，第一检测层16C中的横向X上的第二基板12的第四基板侧面12d侧的端部和第一控制层15C中的横向X上的第二基板12的第四基板侧面12d侧的端部在纵向Y上对齐。
第二控制层15D以及第二检测层16D分别在纵向Y上配置在比导电层14B更靠第二基板12的第二基板侧面12b侧。另外，第二控制层15D以及第二检测层16D分别在横向X上配置在比第二搭载层13D的连接部13f更靠第二基板12的第三基板侧面12c侧。这样，在俯视时，第一搭载层13C的主搭载部13c、第二搭载层13D的主搭载部13e、以及导电层14B在纵向Y上被第一控制层15C以及第一检测层16C与第二控制层15D以及第二检测层16D所夹。换言之，在纵向Y上，第一控制层15C以及第一检测层16C和第二控制层15D以及第二检测层16D配置在第一搭载层13C的主搭载部13c、第二搭载层13D的主搭载部13e、以及导电层14B的两侧。俯视时的第二控制层15D以及第二检测层16D的形状分别是沿横向X延伸的细带状。第二控制层15D以及第二检测层16D在纵向Y上分离地配置。第二检测层16D配置在比第二控制层15D更靠导电层14B侧。换言之，第二控制层15D配置在比第二检测层16D更靠第二基板12的第二基板侧面12b侧。从纵向Y观察，第二检测层16D与第二控制层15D重叠。从纵向Y观察，第二控制层15D与导电层14B重叠。第二检测层16D中的横向X上的第二基板12的第三基板侧面12c侧的端部和第二控制层15D中的横向X上的第二基板12的第三基板侧面12c侧的端部在纵向Y上对齐。另外，第二检测层16D中的横向X上的第二基板12的第四基板侧面12d侧的端部和第二控制层15D中的横向X上的第二基板12的第四基板侧面12d侧的端部在纵向Y上对齐。第二控制层15D的横向X的长度与第二检测层16D的横向X的长度相等。第二控制层15D以及第二检测层16D各自的横向X的长度比第一控制层15C以及第一检测层16C各自的横向X的长度长。
如图11所示，第一搭载层13A的主搭载部13a与第一搭载层13C的主搭载部13c以在纵向Y上对齐的状态在横向X上分离地配置。第二搭载层13B和第二搭载层13D的主搭载部13e以在纵向Y上对齐的状态在横向X上分离地配置。导电层14A的主导电部14a和导电层14B以在纵向Y上对齐的状态在横向X上分离地配置。
第一搭载层13A的主搭载部13a和第一搭载层13C的主搭载部13c由板状的连结部件100A连接。第二搭载层13B和第二搭载层13D的主搭载部13e由板状的连结部件100B连接。导电层14A的主导电部14a和导电层14B由板状的连结部件100C连接。此外，连结部件100A是技术方案的范围的第一连结部件的一例，连结部件100B是第二连结部件的一例，连结部件100C是第三连结部件的一例。
如图11所示，在俯视时，连结部件100A～100C的形状彼此相同。在一例中，连结部件100A～100C分别由Cu或Cu合金构成。连结部件100A～100C分别具有沿横向X延伸的一对连接部101、以及在纵向Y上连结一对连接部101的连结部102。在本实施方式中，连结部件100A～100C分别作为一对连接部101和连结部102一体形成的单一部件而构成。一对连接部101在纵向Y上相互分离，且分别沿横向X延伸。连结部102以连结一对连接部101的横向X的中央部彼此的方式设置。因此，俯视时的连结部件100A～100C的形状分别是H字状。
连结部件100A的一对连接部101与第一搭载层13A的主搭载部13a中的横向X上的第一基板11的第四基板侧面11d侧(第一搭载层13C侧)的端部、和第一搭载层13C的主搭载部13c中的横向X上的第二基板12的第三基板侧面12c侧(第一搭载层13A侧)的端部连接。连结部件100A的连结部102位于主搭载部13a与主搭载部13c的横向X之间。这样，通过连结部件100A，第一搭载层13A与第一搭载层13C电连接。
连结部件100B的一对连接部101与第二搭载层13B中的横向X上的第一基板11的第四基板侧面11d侧(第二搭载层13D侧)的端部、和第二搭载层13D的主搭载部13e中的横向X上的第二基板12的第三基板侧面12c侧(第二搭载层13B侧)的端部连接。连结部件100B的连结部102位于第二搭载层13B与主搭载部13e的横向X之间。这样，通过连结部件100B，第二搭载层13B与第二搭载层13D电连接。
连结部件100C的一对连接部101与导电层14A的主导电部14a中的横向X上的第一基板11的第四基板侧面11d侧(导电层14B侧)的端部、和导电层14B中的横向X上的第二基板12的第三基板侧面12c侧(导电层14A侧)的端部连接。连结部件100C的连结部102位于主导电部14a与导电层14B的横向X之间。这样，通过连结部件100C，导电层14A与导电层14B电连接。
如图11所示，第一控制层15A与第一控制层15C以在纵向Y上对齐的状态在横向X上分离地配置。第一检测层16A与第一检测层16C以在纵向Y上对齐的状态在横向X上分离地配置。第二控制层15B与第二控制层15D以在纵向Y上对齐的状态在横向X上分离地配置。第二检测层16B与第二检测层16D以在纵向Y上对齐的状态在横向X上分离地配置。
第一控制层15A与第一控制层15C由第一控制层连接部件103A连接。第一检测层16A与第一检测层16C由第一检测层连接部件104A连接。第二控制层15B与第二控制层15D由第二控制层连接部件103B连接。第二检测层16B与第二检测层16D由第二检测层连接部件104B连接。各控制层连接部件103A、103B以及各检测层连接部件104A、104B分别是例如通过引线接合而形成的金属丝。
第一控制层连接部件103A由多根金属丝构成，将横向X上的第一控制层15A中的第一基板11的第四基板侧面11d侧(第一控制层15C侧)的端部、和横向X上的第一控制层15C中的第二基板12的第三基板侧面12c侧(第一控制层15A侧)的端部连接。这样，通过第一控制层连接部件103A，第一控制层15A与第一控制层15C电连接。
第一检测层连接部件104A由多根金属丝构成，将横向X上的第一检测层16A中的第一基板11的第四基板侧面11d侧(第一检测层16C侧)的端部、和横向X上的第一检测层16C中的第二基板12的第三基板侧面12c侧(第一检测层16A侧)的端部连接。这样，通过第一检测层连接部件104A，第一检测层16A与第一检测层16C电连接。
第二控制层连接部件103B由多根金属丝构成，将横向X上的第二控制层15B中的第一基板11的第四基板侧面11d侧(第二控制层15D侧)的端部、和横向X上的第二控制层15D中的第二基板12的第三基板侧面12c(第二控制层15B侧)侧的端部连接。这样，通过第二控制层连接部件103B，第二控制层15B与第二控制层15D电连接。
第二检测层连接部件104B由多根金属丝构成，将横向X上的第二检测层16B中的第一基板11的第四基板侧面11d侧(第二检测层16D侧)的端部、和横向X上的第二检测层16D中的第二基板12的第三基板侧面12c侧(第二检测层16B侧)的端部连接。这样，通过第二检测层连接部件104B，第二检测层16B与第二检测层16D电连接。
如图9所示，外壳80的侧壁81A以在纵向Y上与第一控制层15A、15C以及热敏电阻搭载层17相邻的方式设置。因此，设于侧壁81A的第一控制端子53A、第一检测端子54A、电源电流端子55、以及一对温度检测端子56分别以在纵向Y上与第一控制层15A、15C以及热敏电阻搭载层17相邻的方式配置。
更详细而言，如图11所示，第一控制端子53A以及第一检测端子54A配置在比第一控制层15A更靠第二基板12侧，以在纵向Y上与第一控制层15C相邻的方式配置。第一控制端子53A以及第一检测端子54A以在横向X上相邻的方式配置。如图10所示，第一控制端子53A以及第一检测端子54A在横向X上配置在第二基板12的偏靠第三基板侧面12c。在横向X上，第一检测端子54A配置在比第一控制端子53A更靠端子台座82B(参照图7)侧。
电源电流端子55在横向X上配置在比第一控制端子53A以及第一检测端子54A更靠端子台座82B侧。电源电流端子55以在纵向Y上与第一搭载层13C的连接部13d相邻的方式配置。
如图9所示，一对温度检测端子56配置在比第一控制层15A更靠第一基板11的第三基板侧面11c侧。一对温度检测端子56以在纵向Y上与热敏电阻搭载层17相邻的方式配置。
如图11所示，外壳80的侧壁81B以在纵向Y上与第二控制层15B、15D相邻的方式配置。因此，设于侧壁81B的第二控制端子53B以及第二检测端子54B分别以在纵向Y上与第二控制层15B、15D相邻的方式配置。
更详细而言，第二控制端子53B以及第二检测端子54B配置在比第二控制层15D更靠第一基板11侧，以在纵向Y上与第二控制层15B相邻的方式配置。第二控制端子53B以及第二检测端子54B以在横向X上相邻的方式配置。第二控制端子53B以及第二检测端子54B在横向X上配置在第一基板11的偏靠第四基板侧面11d。在横向X上，第二控制端子53B配置在比第二检测端子54B更靠第二基板12侧。
如图9～图11所示，连接部件20作为形成为接合引线的连接部件具有作为第一连接部件的一例的第一元件连接部件21A、作为第二连接部件的一例的第二元件连接部件21B、第一控制用连接部件22A、第二控制用连接部件22B、第一检测用连接部件23A、第二检测用连接部件23B、电源电流检测用连接部件24、第一控制端子用连接部件25A、第二控制端子用连接部件25B、第一检测端子用连接部件26A、第二检测端子用连接部件26B、以及热敏电阻用连接部件27。各连接部件21A、21B、22A、22B、23A、23B、24、25A、25B、26A、26B、27的结构材料例如是Al(铝)。此外，各连接部件21A、21B、22A、22B、23A、23B、24、25A、25B、26A、26B、27的结构材料例如也可以是Au(金)。
在此，对电源电流检测用连接部件24、各控制端子用连接部件25A、25B、各检测端子用连接部26A、26B、以及热敏电阻用连接部件27进行说明，关于各元件连接部件21A、21B、各控制用连接部件22A、22B、以及各检测用连接部件23A、23B将于后文叙述。
如图10所示，电源电流检测用连接部件24将第二基板12中的第一搭载层13C的连接部13d与电源电流端子55连接。通过电源电流检测用连接部件24，第一搭载层13C与电源电流端子55电连接。
如图11所示，第一控制端子用连接部件25A将第一控制层15A与第一控制端子53A连接。第一控制端子用连接部件25A与第一控制层15A中的偏靠第一基板11的第四基板侧面11d的部分连接。通过第一控制端子用连接部件25A以及第一控制层连接部件103A，第一控制层15A、15C与第一控制端子53A电连接。
第一检测端子用连接部件26A将第一检测层16C与第一检测端子54A连接。第一检测端子用连接部件26A在横向X上与第一检测层16C中的比第一检测端子54A更靠第一基板11侧的部分连接。通过第一检测端子用连接部件26A以及第一检测层连接部件104A，第一检测层16A、16C与第一检测端子54A电连接。
如图9所示，热敏电阻用连接部件27由两根金属丝构成，将热敏电阻搭载层17与温度检测端子56连接。一根金属丝将热敏电阻搭载层17的一对区域的一方区域与一对温度检测端子56的一方连接。剩余的一根金属丝将热敏电阻搭载层17的一对区域的另一方区域与一对温度检测端子56的另一方连接。这样，通过热敏电阻用连接部件27，热敏电阻18与温度检测端子56电连接。
如图11所示，第二控制端子用连接部件25B将第二控制层15D与第二控制端子53B连接。第二控制端子用连接部件25B在横向X上与第二控制层15D中的偏靠第二基板12的第三基板侧面12c的部分连接。通过第二控制端子用连接部件25B以及第二控制层连接部件103B，第二控制层15B、15D与第二控制端子53B电连接。
第二检测端子用连接部件26B将第二检测层16B与第二检测端子54B连接。第二检测端子用连接部件26B在横向X上与第二检测层16B中的偏靠第一基板11的第四基板侧面11d的部分连接。通过第二检测端子用连接部件26B以及第二检测层连接部件104B，第二检测层16B、16D与第二检测端子54B电连接。
如图12所示，在第一基板11电连接有三个第一功率半导体元件30A，在第二基板12电连接有三个第一功率半导体元件30A。即，在本实施方式中，由六个第一功率半导体元件30A构成逆变器电路的上侧臂(图8的第一功率半导体元件组30AT)。在第一基板11配置有作为石墨板的一例的第一石墨板90A，在第一石墨板90A配置有三个第一功率半导体元件30A。在第二基板12配置有作为石墨板的一例的第一石墨板90C，在第一石墨板90C配置有三个第一功率半导体元件30A。以下，对各石墨板90A、90C以及第一功率半导体元件30A进行详细说明。
如图7以及图9所示，在第一搭载层13A的主搭载部13a层叠有第一石墨板90A。第一石墨板90A通过Ag糊料、焊锡等导电性接合材料而接合于主搭载部13a。在俯视时，第一石墨板90A的形状是横向X成为长边方向、且纵向Y成为短边方向的矩形形状。第一石墨板90A的纵向Y的尺寸比主搭载部13a的宽度尺寸(主搭载部13a的纵向Y的尺寸)小。第一石墨板90A的厚度尺寸(第一石墨板90A的厚度方向Z的尺寸)比第一基板11的厚度尺寸(第一基板11的厚度方向Z的尺寸)大。在一例中，第一石墨板90A的厚度尺寸是大约2mm。
如图12所示，第一石墨板90A具有在厚度方向Z上相互朝向相反侧的第一板主面95A以及第一板背面96A。第一板主面95A是板主面的一例，在厚度方向Z上朝向与第一基板11的第一基板主面11s相同的一侧。第一板背面96A是板背面的一例，在厚度方向Z上朝向与第一基板11的第一基板背面11r相同的一侧。在第一板主面95A层叠有主面侧导电层97A。在第一板背面96A层叠有背面侧导电层98A。因此，在第一石墨板90A搭载于主搭载部13a的情况下，背面侧导电层98A通过导电性接合材料而接合于主搭载部13a。在本实施方式中，遍及第一板主面95A的整面形成有主面侧导电层97A。遍及第一板背面96A的整面形成有背面侧导电层98A。此外，主面侧导电层97A也可以部分地形成于第一板主面95A。背面侧导电层98A也可以部分地形成于第一板背面96A。
如图9所示，第一石墨板90A具有：在纵向Y上朝向相反侧的第一板侧面91A及第二板侧面92A；以及在横向X上朝向相反侧的第三板侧面93A及第四板侧面94A。第一板侧面91A朝向与第一基板11的第一基板侧面11a相同的一侧，第二板侧面92A朝向与第一基板11的第二基板侧面11b相同的一侧。第三板侧面93A朝向与第一基板11的第三基板侧面11c相同的一侧，第四板侧面94A朝向与第一基板11的第四基板侧面11d相同的一侧。
在俯视时，第一板侧面91A相对于第一搭载层13A的主搭载部13a中的纵向Y上的第一基板11的第一基板侧面11a侧的端缘13g位于第一基板11的第二基板侧面11b侧，而且以与端缘13g在纵向Y上相邻的方式配置。在俯视时，第二板侧面92A相对于主搭载部13a中的纵向Y上的第一基板11的第二基板侧面11b侧的端缘13h位于第一基板11的第一基板侧面11a侧，而且以与端缘13h在纵向Y上相邻的方式配置。这样，第一石墨板90A的纵向Y的尺寸比主搭载部13a的宽度尺寸(主搭载部13a的纵向Y的尺寸)稍小。
在俯视时，第三板侧面93A位于第一搭载层13A的主搭载部13a中的横向X的第一基板11的第三基板侧面11c侧的端部。详细而言，第三板侧面93A以与连接于连接部13b的第一输入端子51A的连接部51b在横向X上相邻的方式配置。在俯视时，第四板侧面94A位于主搭载部13a中的第一基板11的第四基板侧面11d侧的端部。详细而言，在俯视时，第四板侧面94A以与连接于主搭载部13a的连结部件100A在横向X上相邻的方式配置。这样，第一石墨板90A设为在第一搭载层13A中的第一输入端子51A与连结部件100A的横向X之间尽可能地延长横向X的长度。
在第一石墨板90A的第一板主面95A配置有多个(在本实施方式中为三个)第一功率半导体元件30A以及多个(在本实施方式中为三个)第一二极管40A。更详细而言，多个第一功率半导体元件30A以及多个第一二极管40A通过Ag糊料、焊锡等导电性接合材料而接合于主面侧导电层97A。在以后的说明中，为了便于说明，将三个第一功率半导体元件30A称为第一功率半导体元件30Aa、30Ab、30Ac，将三个第一二极管40A称为第一二极管40Aa、40Ab、40Ac。
在俯视时，第一功率半导体元件30Aa、30Ab、30Ac以在纵向Y上对齐的状态在横向X上相互分离地排列。第一功率半导体元件30Aa、30Ab、30Ac分别在纵向Y上配置在第一石墨板90A的偏靠第一板侧面91A。在本实施方式中，第一功率半导体元件30Aa、30Ab、30Ac分别在纵向Y上配置在第一石墨板90A的第一板主面95A(主面侧导电层97A)中的第一板侧面91A侧的端部。更详细而言，在俯视时，第一功率半导体元件30Aa、30Ab、30Ac分别以在纵向Y上与第一板侧面91A相邻的方式配置。这样，在俯视时，第一功率半导体元件30Aa、30Ab、30Ac分别在纵向Y上配置在第一控制层15A以及第一检测层16A的附近。
第一功率半导体元件30Aa在横向X上配置在第一石墨板90A的偏靠第三板侧面93A。在本实施方式中，第一功率半导体元件30Aa在横向X上配置在第一石墨板90A的第一板主面95A(主面侧导电层97A)中的第三板侧面93A侧的端部。更详细而言，在俯视时，第一功率半导体元件30Aa以在横向X上与第三板侧面93A相邻的方式配置。在俯视时，第一功率半导体元件30Aa配置在比第一控制层15A以及第一检测层16A更靠第一基板11的第三基板侧面11c侧。从纵向Y观察，第一功率半导体元件30Aa以与一对热敏电阻搭载层17重叠的方式配置。
第一功率半导体元件30Ab在横向X上配置在第一石墨板90A的第一板主面95A(主面侧导电层97A)中的中央部。
第一功率半导体元件30Ac在横向X上配置在第一石墨板90A的偏靠第四板侧面94A。在本实施方式中，第一功率半导体元件30Ac在横向X上配置在第一石墨板90A的第一板主面95A(主面侧导电层97A)中的第四板侧面94A侧的端部。更详细而言，在俯视时，第一功率半导体元件30Ac以在横向X上与第四板侧面94A相邻的方式配置。
横向X上的第一功率半导体元件30Aa与第一功率半导体元件30Ab之间的距离DX1比横向X上的第一功率半导体元件30Aa与第一输入端子51A的连接部51b之间的距离DX2大。在一例中，距离DX1为距离DX2的2倍以上。优选距离DX1为距离DX2的3倍以上。更优选距离DX1为距离DX2的4倍以上。在本实施方式中，距离DX1为距离DX2的大约4.6倍。
横向X上的第一功率半导体元件30Ac与第一功率半导体元件30Ab之间的距离DX3比横向X上的第一功率半导体元件30Ac与连结部件100A之间的距离DX4大。在一例中，距离DX3为距离DX4的2倍以上。优选距离DX3为距离DX4的3倍以上。更优选距离DX3为距离DX4的4倍以上。在本实施方式中，距离DX3为距离DX4的大约7.4倍。另外，在本实施方式中，距离DX3与距离DX1相等。在此，如果距离DX3与距离DX1的差例如在距离DX1的5％以内，则可以说距离DX3与距离DX1相等。
在俯视时，第一二极管40Aa、40Ab、40Ac以在纵向Y上对齐的状态在横向X上相互分离地排列。第一二极管40Aa、40Ab、40Ac分别在纵向Y上配置在第一石墨板90A的偏靠第二板侧面92A。在本实施方式中，第一二极管40Aa、40Ab、40Ac分别在纵向Y上配置在第一石墨板90A的第一板主面95A(主面侧导电层97A)中的第二板侧面92A侧的端部。更详细而言，在俯视时，第一二极管40Aa、40Ab、40Ac分别以在纵向Y上与第二板侧面92A相邻的方式配置。这样，在俯视时，第一二极管40Aa、40Ab、40Ac分别在纵向Y上配置在与第一控制层15A及第一检测层16A相反侧。第一二极管40Aa、40Ab、40Ac分别在纵向Y上配置在第二搭载层13B的附近。
第一二极管40Aa以在横向X上与第一功率半导体元件30Aa对齐的状态在纵向Y上与第一功率半导体元件30Aa分离地配置。第一二极管40Ab以在横向X上与第一功率半导体元件30Ab对齐的状态在纵向Y上与第一功率半导体元件30Ab分离地配置。第一二极管40Ac以在横向X上与第一功率半导体元件30Ac对齐的状态在纵向Y上与第一功率半导体元件30Ac分离地配置。
第一功率半导体元件30Aa、30Ab、30Ac相互为同一构造，而且以成为同一朝向的方式配置。如图13所示，第一功率半导体元件30Aa、30Ab、30Ac分别具有在厚度方向Z上相互朝向相反侧的元件主面30s以及元件背面30r。此外，第一功率半导体元件30A的元件主面30s是第一元件主面的一例，第一功率半导体元件30A的元件背面30r是第一元件背面的一例。
在第一功率半导体元件30Aa、30Ab、30Ac的元件背面30r形成有漏极电极31(在图13中省略图示)。在本实施方式中，漏极电极31遍及元件背面30r的整体而形成。漏极电极31经由导电性接合材料而与层叠于第一石墨板90A的第一板主面95A的主面侧导电层97A接合。由此，第一功率半导体元件30Aa、30Ab、30Ac的漏极电极31经由第一石墨板90A而与第一搭载层13A电连接。由于第一搭载层13A与第一输入端子51A电连接，因此第一功率半导体元件30Aa、30Ab、30Ac的漏极电极31与第一输入端子51A电连接。
如图14所示，在第一功率半导体元件30Ab的元件主面30s形成有源极电极32以及栅极电极33。在本实施方式中，源极电极32包括第一源极电极32A以及第二源极电极32B。在俯视时，第一源极电极32A以及第二源极电极32B在纵向Y上分离地配置。第一源极电极32A配置在比第二源极电极32B更靠第一石墨板90A的第一板侧面91A侧。在俯视时，栅极电极33配置在形成于源极电极32的凹部32a内。此外，虽然在图14中未图示，但在第一功率半导体元件30Aa、30Ac的元件主面30s也与第一功率半导体元件30Ab的元件主面相同地形成有源极电极32以及栅极电极33。
第一二极管40Aa、40Ab、40Ac相互为同一构造。如图15以及图16所示，第一二极管40Ab具有在厚度方向Z上相互朝向相反侧的主面40s以及背面40r。主面40s是在厚度方向Z上朝向与元件主面30s相同的一侧的面，背面40r是在厚度方向Z上朝向与元件背面30r相同的一侧的面。此外，主面40s是技术方案的范围所记载的第一二极管的第一主面的一例。背面40r是技术方案的范围所记载的第一二极管的第一背面的一例。
在第一二极管40Ab的背面40r形成有阴极电极42(在图16中省略图示)。阴极电极42例如遍及背面40r的整体而形成。阴极电极42经由导电性接合材料而与层叠于第一石墨板90A的第一板主面95A的主面侧导电层97A接合。由此，第一二极管40Ab的阴极电极42与第一功率半导体元件30Aa、30Ab、30Ac的漏极电极31电连接。
如图14所示，在第一二极管40Aa、40Ab、40Ac的主面40s形成有阳极电极41。阳极电极41例如遍及主面40s的大部分而形成。此外，虽然在图15以及图16中未图示，但第一二极管40Aa、40Ac也与第一二极管40Ab相同地具有主面40s以及背面40r。并且，在第一二极管40Aa、40Ac的主面40s形成有阳极电极41，在背面40r形成有阴极电极42。由此，第一二极管40Aa、40Ac的阴极电极42与第一功率半导体元件30Aa、30Ab、30Ac的漏极电极31电连接。
以下，对第一功率半导体元件30A以及第一二极管40A与第一元件连接部件21A、第一控制用连接部件22A、以及第一检测用连接部件23A的关系进行说明。
如图14～图16所示，第一功率半导体元件30Ab的源极电极32、第一二极管40Ab的阳极电极41、以及第二搭载层13B由第一元件连接部件21A连接。更详细而言，第一元件连接部件21A包括多根(在本实施方式中为五根)第一元件连接部件21Aa以及多根(在本实施方式中为四根)第一元件连接部件21Ab。多个第一元件连接部件21Aa分别将第一功率半导体元件30Ab的第二源极电极32B、第一二极管40Ab的阳极电极41以及第二搭载层13B连接。多个第一元件连接部件21Ab分别将第一功率半导体元件30Ab的第一源极电极32A与第二搭载层13B连接。
多个第一元件连接部件21Aa以在纵向Y上相互对齐的状态在横向X上分离排列地连接于第二源极电极32B，以在纵向Y上相互对齐的状态在横向X分离排列地连接于阳极电极41，以在纵向Y上相互对齐的状态在横向X上分离排列地连接于第二搭载层13B。在俯视时，将第二源极电极32B、阳极电极41以及第二搭载层13B连接的多个第一元件连接部件21Aa沿纵向Y延伸。
多个第一元件连接部件21Ab在横向X上与第一源极电极32A中的第一石墨板90A的偏靠第三板侧面93A(参照图9)的区域连接。多个第一元件连接部件21Ab以在纵向Y上相互对齐的状态在横向X上分离排列地连接于第一源极电极32A。多个第一元件连接部件21Ab以跨越多个第一元件连接部件21Aa的方式形成。两个第一元件连接部件21Ab以与多个第一元件连接部件21Aa在横向X上相邻的方式连接于第二搭载层13B中的比与第二搭载层13B连接的多个第一元件连接部件21Aa更靠第一基板11的第三基板侧面11c(参照图9)侧的部分。剩余的两个第一元件连接部件21Ab以与多个第一元件连接部件21Aa在横向X上相邻的方式连接于第二搭载层13B中的比与第二搭载层13B连接的多个第一元件连接部件21Aa更靠第一基板11的第四基板侧面11d(参照图9)侧的部分。这样，多个第一元件连接部件21Aa形成为，两个第一元件连接部件21Aa与剩余的两个第一元件连接部件21Aa的横向X的间隔随着从第一源极电极32A朝向第二搭载层13B而逐渐变大。
第一功率半导体元件30Ab的第一源极电极32A和第一检测层16A由第一检测用连接部件23A连接。第一检测用连接部件23A与第一源极电极32A中的比第一元件连接部件21Ab更靠第一基板11的第四基板侧面11d侧的区域连接。第一检测用连接部件23A在横向X上与第一检测层16A的中央部附近连接。这样，通过第一检测用连接部件23A，第一源极电极32A经由第一检测层16A、16C而与第一检测端子54A电连接。
第一功率半导体元件30Ab的栅极电极33与第一控制层15A由第一控制用连接部件22A连接。第一控制用连接部件22A在横向X上与第一控制层15A的中央部附近连接。这样，通过第一控制用连接部件22A，栅极电极33经由第一控制层15A、15C而与第一控制端子53A(参照图11)电连接。
此外，由第一元件连接部件21A(21Aa、21Ab)连接第一功率半导体元件30Ac的源极电极32、第一二极管40Ac的阳极电极41以及第二搭载层13B的结构与由第一元件连接部件21A(21Aa、21Ab)连接第一功率半导体元件30Ab的源极电极32、第一二极管40Ab的阳极电极41以及第二搭载层13B的结构相同。
另一方面，由第一元件连接部件21A(21Aa、21Ab)连接第一功率半导体元件30Aa的源极电极32、第一二极管40Aa的阳极电极41以及第二搭载层13B的结构相对于由第一元件连接部件21A(21Aa、21Ab)连接第一功率半导体元件30Ab的源极电极32、第一二极管40Ab的阳极电极41以及第二搭载层13B的结构，一部分不同。详细而言，在俯视时，第一元件连接部件21Aa中的连接第一二极管40Aa的阳极电极41和第二搭载层13B的部分随着从阳极电极41朝向第二搭载层13B而朝向第一基板11的第四基板侧面11d侧倾斜。
另外，由第一控制用连接部件22A连接第一功率半导体元件30Aa的栅极电极33和第一控制层15A的结构以及由第一控制用连接部件22A连接第一功率半导体元件30Ac的栅极电极33和第一控制层15A的结构与由第一控制用连接部件22A连接第一功率半导体元件30Ab的栅极电极33和第一控制层15A的结构相同。
如图9所示，与第一功率半导体元件30Aa的栅极电极33连接的第一控制用连接部件22A在横向X上与第一控制层15A中的第一基板11的第三基板侧面11c侧的端部连接。与第一功率半导体元件30Ac的栅极电极33连接的第一控制用连接部件22A在横向X上与第一控制层15A中的第一基板11的第四基板侧面11d侧的端部连接。更详细而言，与第一功率半导体元件30Ac的栅极电极33连接的第一控制用连接部件22A在横向X上连接于第一控制层15A中的与第一控制层连接部件103A中的第一控制层15A连接的部分、和第一控制端子用连接部件25A中的与第一控制层15A连接的部分之间的部分。
另外，由第一检测用连接部件23A连接第一功率半导体元件30Aa的源极电极32和第一检测层16A的结构以及由第一检测用连接部件23A连接第一功率半导体元件30Ac的源极电极32和第一检测层16A的结构与由第一检测用连接部件23A连接第一功率半导体元件30Ab的源极电极32和第一检测层16A的结构相同。
与第一功率半导体元件30Aa的源极电极32连接的第一检测用连接部件23A在横向X上与第一检测层16A中的第一基板11的第三基板侧面11c侧的端部连接。与第一功率半导体元件30Ac的源极电极32连接的第一检测用连接部件23A在横向X上与第一检测层16A中的第一基板11的第四基板侧面11d侧的部分连接。
如图10以及图17所示，在第二基板12的第一搭载层13C层叠有第一石墨板90C。第一石墨板90C通过Ag糊料、焊锡等导电性接合材料而接合于第一搭载层13C的主搭载部13c。在俯视时，第一石墨板90C的形状是横向X成为长边方向、且纵向Y成为短边方向的矩形形状。第一石墨板90C的纵向Y的尺寸比主搭载部13c的宽度尺寸(主搭载部13c的纵向Y的尺寸)小。第一石墨板90C的厚度尺寸(第一石墨板90C的厚度方向Z的尺寸)比第二基板12的厚度尺寸(第二基板12的厚度方向Z的尺寸)大。
第一石墨板90C的规格与第一石墨板90A的规格相同。更详细而言，第一石墨板90C的纵向Y的尺寸与第一石墨板90A的纵向Y的尺寸相等。另外，第一石墨板90C的横向X的尺寸与第一石墨板90A的横向X的尺寸相等。另外，第一石墨板90C的厚度尺寸(第一石墨板90C的厚度方向Z的尺寸)与第一石墨板90A的厚度尺寸(第一石墨板90A的厚度方向Z的尺寸)相等。
在此，如果第一石墨板90C的纵向Y的尺寸与第一石墨板90A的纵向Y的尺寸的差例如在第一石墨板90A的纵向Y的尺寸的5％以内，则可以说第一石墨板90C的纵向Y的尺寸与第一石墨板90A的纵向Y的尺寸相等。另外，如果第一石墨板90C的横向X的尺寸与第一石墨板90A的横向X的尺寸的差例如在第一石墨板90A的横向X的尺寸的5％以内，则可以说第一石墨板90C的横向X的尺寸与第一石墨板90A的横向X的尺寸相等。另外，如果第一石墨板90C的厚度方向Z的尺寸与第一石墨板90A的厚度方向Z的尺寸的差例如在第一石墨板90A的厚度方向Z的尺寸的5％以内，则可以说第一石墨板90C的厚度尺寸与第一石墨板90A的厚度尺寸相等。
第一石墨板90C具有在厚度方向Z上相互朝向相反侧的第一板主面95C以及第一板背面96C。第一板主面95C在厚度方向Z上朝向与第二基板12的第二基板主面12s相同的一侧。第一板背面96C在厚度方向Z上朝向与第二基板12的第二基板背面12r相同的一侧。在第一板主面95C层叠有主面侧导电层97C。在第一板背面96C层叠有背面侧导电层98C。因此，在第一石墨板90C搭载于主搭载部13c的情况下，背面侧导电层98C通过导电性接合材料而接合于主搭载部13c。在本实施方式中，遍及第一板主面95C的整面形成有主面侧导电层97C。遍及第一板背面96C的整面形成有背面侧导电层98C。此外，主面侧导电层97C也可以部分地形成于第一板主面95C。背面侧导电层98C也可以部分地形成于第一板背面96C。
第一石墨板90C具有：在纵向Y上朝向相反侧的第一板侧面91C及第二板侧面92C；以及在横向X上朝向相反侧的第三板侧面93C及第四板侧面94C。第一板侧面91C朝向与第二基板12的第一基板侧面12a相同的一侧，第二板侧面92C朝向与第二基板12的第二基板侧面12b相同的一侧。第三板侧面93C朝向与第二基板12的第三基板侧面12c相同的一侧，第四板侧面94C朝向与第二基板12的第四基板侧面12d相同的一侧。
在俯视时，第一板侧面91C相对于第一搭载层13C的主搭载部13c中的纵向Y上的第二基板12的第一基板侧面12a侧的端缘13k位于第二基板12的第二基板侧面12b侧，而且以与端缘13k在纵向Y上相邻的方式配置。在俯视时，第二板侧面92C相对于主搭载部13c中的纵向Y上的第二基板12的第二基板侧面12b侧的端缘13m位于第二基板12的第一基板侧面12a侧，而且以与端缘13m在纵向Y上相邻的方式配置。这样，第一石墨板90C的纵向Y的尺寸比主搭载部13c的宽度尺寸(主搭载部13c的纵向Y的尺寸)稍小。
在俯视时，第三板侧面93C位于第一搭载层13C的主搭载部13c中的横向X的第二基板12的第三基板侧面12c侧的端部。详细而言，在俯视时，第三板侧面93C以与连接于主搭载部13c的连结部件100A在横向X上相邻的方式配置。在俯视时，第四板侧面94C位于主搭载部13c中的第二基板12的第四基板侧面12d侧的端部。从纵向Y观察，第一石墨板90C与第一搭载层13C的连接部13d重叠。这样，第一石墨板90C设为在第一搭载层13C中的第二基板12的第四基板侧面12d侧的端缘与连结部件100A的横向X之间，尽可能地延长横向X的长度。
在第一石墨板90C的第一板主面95C配置有多个(在本实施方式中为三个)第一功率半导体元件30A以及多个(在本实施方式中为三个)第一二极管40A。更详细而言，多个第一功率半导体元件30A以及多个第一二极管40A通过Ag糊料、焊锡等导电性接合材料而与层叠于第一板主面95C的主面侧导电层97A接合。在以后的说明中，为了便于说明，将三个第一功率半导体元件30A称为第一功率半导体元件30Ad、30Ae、30Af，将三个第一二极管40A称为第一二极管40Ad、40Ae、40Af。
在俯视时，第一功率半导体元件30Ad、30Ae、30Af以在纵向Y上对齐的状态在横向X上相互分离地排列。第一功率半导体元件30Ad、30Ae、30Af分别在纵向Y上配置在第一石墨板90C的偏靠第一板侧面91C。在本实施方式中，第一功率半导体元件30Ad、30Ae、30Af分别在纵向Y上配置在第一石墨板90C的第一板主面95C(主面侧导电层97C)中的第一板侧面91C侧的端部。更详细而言，在俯视时，第一功率半导体元件30Ad、30Ae、30Af分别以在纵向Y上与第一板侧面91C相邻的方式配置。这样，在俯视时，第一功率半导体元件30Ad、30Ae、30Af分别在纵向Y上配置在第一控制层15C以及第一检测层16C的附近。
第一功率半导体元件30Ad在横向X上配置在第一石墨板90C的偏靠第三板侧面93C。在本实施方式中，第一功率半导体元件30Ac在横向X上配置在第一石墨板90C的第一板主面95C(主面侧导电层97C)中的第三板侧面93C侧的端部。更详细而言，在俯视时，第一功率半导体元件30Ac以在横向X上与第三板侧面93C相邻的方式配置。从纵向Y观察，第一功率半导体元件30Ac以与第一控制层15C以及第一检测层16C重叠的方式配置。
第一功率半导体元件30Ae在横向X上配置在第一石墨板90C的第一板主面95C(主面侧导电层97C)中的中央部。
第一功率半导体元件30Af在横向X上配置在第一石墨板90C的偏靠第四板侧面94C。在本实施方式中，第一功率半导体元件30Af在横向X上配置在第一石墨板90C的第一板主面95C(主面侧导电层97C)中的第四板侧面94C侧的端部。更详细而言，在俯视时，第一功率半导体元件30Af以在横向X上与第四板侧面94C相邻的方式配置。另外，第一功率半导体元件30Af在横向X上配置在比第一控制层15C以及第一检测层16C更靠第二基板12的第四基板侧面12d侧。从纵向Y观察，第一功率半导体元件30Af与第一搭载层13C的连接部13d重叠。
横向X上的第一功率半导体元件30Ad与第一功率半导体元件30Ae之间的距离DX9比横向X上的第一功率半导体元件30Ad与连结部件100A之间的距离DX10大。在一例中，距离DX9为距离DX10的2倍以上。优选距离DX9为距离DX10的3倍以上。更优选距离DX9为距离DX10的4倍以上。在本实施方式中，距离DX9为距离DX10的大约7.4倍。
横向X上的第一功率半导体元件30Af与第一功率半导体元件30Ae之间的距离DX11比横向X上的第一功率半导体元件30Af与输出端子52A的连接部52b之间的距离DX12大。在一例中，距离DX11为距离DX12的2倍以上。优选距离DX11为距离DX12的3倍以上。更优选距离DX11为距离DX12的4倍以上。在本实施方式中，距离DX11为距离DX12的大约4.6倍。另外，在本实施方式中，距离DX11与距离DX9相等。在此，如果距离DX11与距离DX9的差例如在距离DX9的5％以内，则可以说距离DX11与距离DX9相等。
在俯视时，第一二极管40Ad、40Ae、40Af以在纵向Y上对齐的状态在横向X上相互分离地排列。第一二极管40Ad、40Ae、40Af分别在纵向Y上配置在第一石墨板90C的偏靠第二板侧面92C。在本实施方式中，第一二极管40Ad、40Ae、40Af分别在纵向Y上配置在第一石墨板90C的第一板主面95C(主面侧导电层97C)中的第二板侧面92C侧的端部。更详细而言，在俯视时，第一二极管40Ad、40Ae、40Af分别以在纵向Y上与第二板侧面92C相邻的方式配置。这样，在俯视时，第一二极管40Ad、40Ae、40Af分别在纵向Y上配置在与第一控制层15C以及第一检测层16C相反侧。第一二极管40Ad、40Ae、40Af分别在纵向Y上配置在第二搭载层13D的附近。
如图10所示，第一二极管40Ad以在横向X上与第一功率半导体元件30Ad对齐的状态在纵向Y上与第一功率半导体元件30Ad分离地配置。第一二极管40Ae以在横向X上与第一功率半导体元件30Ae对齐的状态在纵向Y上与第一功率半导体元件30Ae分离地配置。第一二极管40Af以在横向X上与第一功率半导体元件30Af对齐的状态在纵向Y上与第一功率半导体元件30Af分离地配置。
如图9、图10、以及图12所示，第一功率半导体元件30Ad、30Ae、30Af相互为同一构造，而且以成为同一朝向的方式配置。另外，第一功率半导体元件30Ad、30Ae、30Af与第一功率半导体元件30Aa、30Ab、30Ac为同一构造。因此，对第一功率半导体元件30Ad、30Ae、30Af的构成要素标注与第一功率半导体元件30Aa、30Ab、30Ac的构成要素相同的符号，并省略其说明。
如图18所示，在本实施方式中，第一功率半导体元件30Ad、30Ae、30Af的朝向与第一功率半导体元件30Aa、30Ab、30Ac的朝向不同。具体而言，第一功率半导体元件30Aa、30Ab、30Ac分别是栅极电极33位于第一基板11的第四基板侧面11d侧(端子台座82B侧)那样的朝向(参照图14)，另一方面，第一功率半导体元件30Ad、30Ae、30Af分别成为栅极电极33位于第二基板12的第三基板侧面12c侧(端子台座82A侧)那样的朝向。
如图9、图10、图19、以及图20所示，第一二极管40Ad、40Ae、40Af相互为同一构造。另外，第一二极管40Ad、40Ae、40Af与第一二极管40Aa、40Ab、40Ac为同一构造。因此，对第一二极管40Ad、40Ae、40Af的构成要素标注与第一二极管40Aa、40Ab、40Ac的构成要素相同的符号，并省略其说明。
如图9、图10、以及图18～图20所示，第一功率半导体元件30Ad、30Ae、30Af以及第一二极管40Ad、40Ae、40Af和第一元件连接部件21A、第一控制用连接部件22A、以及第一检测用连接部件23A的连接关系例如与第一功率半导体元件30Ab以及第一二极管40Ab和第一元件连接部件21A、第一控制用连接部件22A、以及第一检测用连接部件23A的连接关系相同。
另外，横向X上的第一控制用连接部件22A的第一功率半导体元件30Ad、30Ae、30Af的栅极电极33的连接位置和第一控制层15C的连接位置的关系、与横向X上的第一控制用连接部件22A的第一功率半导体元件30Aa、30Ab、30Ac的栅极电极33的连接位置和第一控制层15A的连接位置的关系不同。在一例中，如图10以及图18所示，在横向X上，第一控制用连接部件22A的第一控制层15C的连接位置位于比第一控制用连接部件22A的第一功率半导体元件30Ae的栅极电极33的连接位置更靠第二基板12的第三基板侧面12c侧。
与第一功率半导体元件30Ad的栅极电极33连接的第一控制用连接部件22A与第一控制层15C中的第二基板12的第三基板侧面12c侧的端部连接。与第一功率半导体元件30Ae的栅极电极33连接的第一控制用连接部件22A与横向X上的第一控制层15C的中央部连接。与第一功率半导体元件30Af的栅极电极33连接的第一控制用连接部件22A与横向X上的第一控制层15C中的第二基板12的第四基板侧面12d侧的端部连接。
另外，横向X上的第一检测用连接部件23A的第一功率半导体元件30Ad、30Ae、30Af的源极电极32的连接位置和第一检测层16C的连接位置的关系、与横向X上的第一检测用连接部件23A的第一功率半导体元件30Aa、30Ab、30Ac的源极电极32的连接位置和第一检测层16A的连接位置的关系不同。在一例中，如图10以及图18所示，在横向X上，第一检测用连接部件23A的第一检测层16C的连接位置为与比第一检测用连接部件23A的第一功率半导体元件30Ae的源极电极32的连接位置更靠第二基板12的第三基板侧面12c侧。
另外，在横向X上，第一检测用连接部件23A与第一功率半导体元件30Ad、30Ab、30Ac的第一源极电极32A中的第二基板12的第三基板侧面12c侧的区域连接。
与第一功率半导体元件30Ad的第一源极电极32A连接的第一检测用连接部件23A与横向X上的第一检测层16C中的第二基板12的第三基板侧面12c侧的端部连接。更详细而言，与第一功率半导体元件30Ad的第一源极电极32A连接的第一检测用连接部件23A在横向X上连接于第一检测层16C中的与第一检测端子用连接部件26A中的第一检测层16C连接的部分和第一检测层连接部件104A中的与第一检测层16C连接的部分之间的部分。
与第一功率半导体元件30Ae的第一源极电极32A连接的第一检测用连接部件23A在横向X上与第一检测层16C的中央部连接。与第一功率半导体元件30Af的第一源极电极32A连接的第一检测用连接部件23A在横向X上与第一检测层16C中的第二基板12的第四基板侧面12d侧的端部连接。
如图21所示，在第一基板11电连接有三个第二功率半导体元件30B，在第二基板12电连接有三个第二功率半导体元件30B。即，在本实施方式中，由六个第二功率半导体元件30B构成逆变器电路的下侧臂(图8的第二功率半导体元件组30BT)。在第一基板11配置有作为石墨板的一例的第二石墨板90B，在第二石墨板90B配置有三个第二功率半导体元件30B。在第二基板12配置有作为石墨板的一例的第二石墨板90D，在第二石墨板90D配置有三个第二功率半导体元件30B。以下，关于各石墨板90B、90D以及第二功率半导体元件30B进行详细说明。
如图9所示，在第二搭载层13B层叠有第二石墨板90B。第二石墨板90B通过Ag糊料、焊锡等导电性接合材料而接合于第二搭载层13B。在俯视时，第二石墨板90B的形状是横向X成为长边方向、且纵向Y成为短边方向的矩形形状。第二石墨板90B的纵向Y的尺寸比第二搭载层13B的宽度尺寸(第二搭载层13B的纵向Y的尺寸)小。第二石墨板90B的厚度尺寸(第二石墨板90B的厚度方向Z的尺寸)比第一基板11的厚度尺寸(第一基板11的厚度方向Z的尺寸)大。
第二石墨板90B的规格与第一石墨板90A的规格相同。更详细而言，第二石墨板90B的纵向Y的尺寸与第一石墨板90A的纵向Y的尺寸相等。另外，第二石墨板90B的横向X的尺寸与第一石墨板90A的横向X的尺寸相等。另外，第二石墨板90B的厚度尺寸(第二石墨板90B的厚度方向Z的尺寸)与第一石墨板90A的厚度尺寸(第一石墨板90A的厚度方向Z的尺寸)相等。
在此，如果第二石墨板90B的纵向Y的尺寸与第一石墨板90A的纵向Y的尺寸的差例如在第一石墨板90A的纵向Y的尺寸的5％以内，则可以说第二石墨板90B的纵向Y的尺寸与第一石墨板90A的纵向Y的尺寸相等。另外，如果第二石墨板90B的横向X的尺寸与第一石墨板90A的横向X的尺寸的差例如在第一石墨板90A的横向X的尺寸的5％以内，则可以说第二石墨板90B的横向X的尺寸与第一石墨板90A的横向X的尺寸相等。另外，如果第二石墨板90B的厚度方向Z的尺寸与第一石墨板90A的厚度方向Z的尺寸的差例如在第一石墨板90A的厚度方向Z的尺寸的5％以内，则可以说第二石墨板90B的厚度尺寸与第一石墨板90A的厚度尺寸相等。
如图15、图20、以及图22所示，第二石墨板90B具有在厚度方向Z上相互朝向相反侧的第二板主面95B及第二板背面96B。第二板主面95B是板主面的一例，在厚度方向Z上朝向与第一基板11的第一基板主面11s相同的一侧。第二板背面96B是板背面的一例，在厚度方向Z上朝向与第一基板11的第一基板背面11r相同的一侧。在第二板主面95B层叠有主面侧导电层97B。在第二板背面96B层叠有背面侧导电层98B。因此，在第二石墨板90B搭载于第二搭载层13B的情况下，背面侧导电层98B通过导电性接合材料而接合于第二搭载层13B。在本实施方式中，遍及第二板主面95B的整面形成有主面侧导电层97B。遍及第二板背面96B的整面形成有背面侧导电层98B。此外，主面侧导电层97B也可以部分地形成于第二板主面95B。背面侧导电层98B也可以部分地形成于第二板背面96B。
如图9所示，第二石墨板90B具有：在纵向Y上朝向相反侧的第一板侧面91B及第二板侧面92B；以及在横向X上朝向相反侧的第三板侧面93B及第四板侧面94B。第一板侧面91B朝向与第一基板11的第一基板侧面11a相同的一侧，第二板侧面92B朝向与第一基板11的第二基板侧面11b相同的一侧。第三板侧面93B朝向与第一基板11的第三基板侧面11c相同的一侧，第四板侧面94B朝向与第一基板11的第四基板侧面11d相同的一侧。
在俯视时，第一板侧面91B相对于第二搭载层13B中的纵向Y上的第一基板11的第一基板侧面11a侧的端缘13i位于第一基板11的第二基板侧面11b侧，而且与端缘13i在纵向Y上分离地配置。在俯视时，第二板侧面92B相对于第二搭载层13B中的纵向Y上的第一基板11的第二基板侧面11b侧的端缘13j位于第一基板11的第一基板侧面11a侧，而且以与端缘13j在纵向Y上相邻的方式配置。这样，第二石墨板90B的纵向Y的尺寸比第二搭载层13B的宽度尺寸(主搭载部13a的纵向Y的尺寸)小。另外，第二石墨板90B在纵向Y上配置在第二搭载层13B中的第一基板11的偏靠第二基板侧面11b。由此，确保第二搭载层13B中的与第一功率半导体元件30A以及第一二极管40A连接的第一元件连接部件21A和第二搭载层13B的连接空间。
在俯视时，第三板侧面93B位于第二搭载层13B中的横向X的第一基板11的第三基板侧面11c侧的端部。在俯视时，第四板侧面94B位于第二搭载层13B中的第一基板11的第四基板侧面11d侧的端部。详细而言，在俯视时，第四板侧面94B以与第二搭载层13B连接的连结部件100B在横向X上相邻的方式配置。这样，第二石墨板90B设为在第二搭载层13B中的第一基板11的第三基板侧面11c侧的端缘与连结部件100B的横向X之间尽可能地延长横向X的长度。
在第二石墨板90B的第二板主面95B配置有多个(在本实施方式中为三个)第二功率半导体元件30B以及多个(在本实施方式中为三个)第二二极管40B。更详细而言，多个第二功率半导体元件30B以及多个第二二极管40B通过Ag糊料、焊锡等导电性接合材料而与层叠于第二板主面95B的主面侧导电层97B接合。在以后的说明中，为了便于说明，将三个第二功率半导体元件30B称为第二功率半导体元件30Ba、30Bb、30Bc，将三个第二二极管40B称为第二二极管40Ba、40Bb、40Bc。
在俯视时，第二功率半导体元件30Ba、30Bb、30Bc以在纵向Y上对齐的状态在横向X上相互分离地排列。第二功率半导体元件30Ba、30Bb、30Bc分别在纵向Y上配置在第二石墨板90B的偏靠第二板侧面92B。在本实施方式中，第二功率半导体元件30Ba、30Bb、30Bc分别在纵向Y上配置在第二石墨板90B的第二板主面95B(主面侧导电层97B)中的第二板侧面92B侧的端部。更详细而言，在俯视时，第二功率半导体元件30Ba、30Bb、30Bc分别以在纵向Y上与第二板侧面92B相邻的方式配置。这样，在俯视时，第二功率半导体元件30Ba、30Bb、30Bc分别在纵向Y上配置在导电层14A的附近。
第二功率半导体元件30Ba在横向X上配置在第二石墨板90B的偏靠第三板侧面93B。在本实施方式中，第二功率半导体元件30Ba在横向X上配置在第二石墨板90B的第二板主面95B(主面侧导电层97B)中的第三板侧面93B侧的端部。更详细而言，在俯视时，第二功率半导体元件30Ba以在横向X上与第三板侧面93B相邻的方式配置。第二功率半导体元件30Ba以从纵向Y观察与第二控制层15B以及第二检测层16B重叠的方式配置。另外，第二功率半导体元件30Ba以从纵向Y观察与第一功率半导体元件30Aa以及第一二极管40Aa重叠的方式配置。即第二功率半导体元件30Ba以在横向X上与第一功率半导体元件30Aa以及第一二极管40Aa对齐的状态在纵向Y上与第一功率半导体元件30Aa以及第一二极管40Aa分离地配置。
第二功率半导体元件30Bb在横向X上配置在第二石墨板90B的第二板主面95B(主面侧导电层97B)中的中央部。另外，第二功率半导体元件30Bb以从纵向Y观察与第一功率半导体元件30Ab以及第一二极管40Ab重叠的方式配置。即第二功率半导体元件30Bb以在横向X上与第一功率半导体元件30Ab以及第一二极管40Ab对齐的状态在纵向Y上与第一功率半导体元件30Ab以及第一二极管40Ab分离地配置。
第二功率半导体元件30Bc在横向X上配置在第二石墨板90B的偏靠第四板侧面94B。在本实施方式中，第二功率半导体元件30Bc在横向X上配置在第二石墨板90B的第二板主面95B(主面侧导电层97B)中的第四板侧面94B侧的端部。更详细而言，在俯视时，第二功率半导体元件30Bc以在横向X上与第四板侧面94B相邻的方式配置。另外，第二功率半导体元件30Bc以从纵向Y观察与第一功率半导体元件30Ac以及第一二极管40Ac重叠的方式配置。即第二功率半导体元件30Bc以在横向X上与第一功率半导体元件30Ac以及第一二极管40Ac对齐的状态在纵向Y上与第一功率半导体元件30Ac以及第一二极管40Ac分离地配置。
横向X上的第二功率半导体元件30Ba与第二功率半导体元件30Bb之间的距离DX5比横向X上的第二功率半导体元件30Ba与第二输入端子51B的连接部51b之间的距离DX6大。在一例中，距离DX5为距离DX6的2倍以上。优选距离DX5为距离DX6的3倍以上。更优选距离DX5为距离DX6的4倍以上。在本实施方式中，距离DX5为距离DX6的大约4.6倍。
横向X上的第二功率半导体元件30Bc与第二功率半导体元件30Bb之间的距离DX7比横向X上的第二功率半导体元件30Bc与连结部件100B之间的距离DX8大。在一例中，距离DX7为距离DX8的2倍以上。优选距离DX7为距离DX8的3倍以上。更优选距离DX7为距离DX8的4倍以上。在本实施方式中，距离DX7为距离DX8的大约7.4倍。另外，在本实施方式中，距离DX7与距离DX5相等。在此，如果距离DX7与距离DX5的差例在如距离DX5的5％以内，则可以说距离DX7与距离DX5相等。
在俯视时，第二二极管40Ba、40Bb、40Bc以在纵向Y上对齐的状态在横向X上相互分离地排列。第二二极管40Ba、40Bb、40Bc分别在纵向Y上配置在第二石墨板90B的偏靠第一板侧面91B。在本实施方式中，第二二极管40Ba、40Bb、40Bc分别在纵向Y上配置在第二石墨板90B的第二板主面95B(主面侧导电层97B)中的第一板侧面91B侧的端部。更详细而言，在俯视时，第二二极管40Ba、40Bb、40Bc分别以在纵向Y上与第一板侧面91B相邻的方式配置。更详细而言，在俯视时，第二二极管40Ba、40Bb、40Bc分别以在纵向Y上与第一板侧面91B相邻的方式配置。这样，在俯视时，第二二极管40Ba、40Bb、40Bc分别在纵向Y上配置在与第二控制层15B以及第二检测层16B相反的一侧。第二二极管40Ba、40Bb、40Bc分别在纵向Y上配置在第一搭载层13A(第一石墨板90A)的附近。
第二二极管40Ba以在横向X上与第二功率半导体元件30Ba对齐的状态在纵向Y上与第二功率半导体元件30Ba分离地配置。第二二极管40Bb以在横向X上与第二功率半导体元件30Bb对齐的状态在纵向Y上与第二功率半导体元件30Bb分离地配置。第二二极管40Bc以在横向X上与第二功率半导体元件30Bc对齐的状态在纵向Y上与第二功率半导体元件30Bc分离地配置。
第二功率半导体元件30Ba、30Bb、30Bc相互为同一构造，而且以成为同一朝向的方式配置。即，第二功率半导体元件30Ba、30Bb、30Bc的元件背面30r与第二石墨板90B的主面侧导电层97B接合，元件主面30s在厚度方向Z上位于与第二石墨板90B相反侧。在本实施方式中，第二功率半导体元件30Ba、30Bb、30Bc与第一功率半导体元件30Aa、30Ab、30Ac为同一构造。因此，对第二功率半导体元件30Ba、30Bb、30Bc的构成要素标注与第一功率半导体元件30Aa、30Ab、30Ac的构成要素相同的符号，并省略其说明。此外，第二功率半导体元件30B的元件主面是技术方案的范围的第二元件主面的一例，第二功率半导体元件30B的元件背面是第二元件背面的一例。
第二二极管40Ba、40Bb、40Bc相互为同一构造。在本实施方式中，第二二极管40Ba、40Bb、40Bc与第一二极管40Aa、40Ab、40Ac为同一构造。因此，对第二二极管40Ba、40Bb、40Bc的构成要素标注与第一二极管40Aa、40Ab、40Ac的构成要素相同的符号，并省略其说明。第二二极管40Ba、40Bb、40Bc分别与第一二极管40A相同地具有主面40s以及背面40r。该主面40s是技术方案的范围所记载的第二二极管的第二主面的一例，背面40r是技术方案的范围所记载的第二二极管的第二背面的一例。
以下，对第二功率半导体元件30B以及第二二极管40B与第二元件连接部件21B、第二控制用连接部件22B、以及第二检测用连接部件23B的关系进行说明。
如图23所示，第二功率半导体元件30Bb的源极电极32、第二二极管40Bb的阳极电极41、以及导电层14A由第二元件连接部件21B连接。更详细而言，第二元件连接部件21B包括多个(在本实施方式中为五个)第二元件连接部件21Ba以及多个(在本实施方式中为四个)第二元件连接部件21Bb。多个第二元件连接部件21Ba分别将第二功率半导体元件30Bb的第一源极电极32A、第二二极管40Bb的阳极电极41、以及导电层14A连接。多个第二元件连接部件21Bb分别将第二功率半导体元件30Bb的第二源极电极32B和导电层14A连接。
多个第二元件连接部件21Bb在横向X上与第二源极电极32B中的第二石墨板90B的偏靠第三板侧面93B(参照图9)的区域连接。多个第二元件连接部件21Bb以在纵向Y上相互对齐的状态在横向X上分离排列地连接于第二源极电极32B。多个第二元件连接部件21Bb以在纵向Y上相互对齐的状态在横向X上分离排列地连接于导电层14A。多个第二元件连接部件21Bb分别以在纵向Y上与导电层14A中的第一基板11的第一基板侧面11a(参照图9)侧的端缘14c相邻的方式配置。在俯视时，多个第二元件连接部件21Bb随着从第二源极电极32B朝向导电层14A而朝向第一基板11的第三基板侧面11c(参照图9)侧倾斜延伸。
多个第二元件连接部件21Ba以在纵向Y上相互对齐的状态在横向X上分离排列地连接于第二源极电极32B，以在纵向Y上相互对齐的状态在横向X上分离排列地连接于阳极电极41，以在纵向Y上相互对齐的状态在横向X上分离排列地连接于导电层14A。在俯视时，多个第二元件连接部件21Ba中的将第二源极电极32B与阳极电极41连接的部分沿纵向Y延伸。在俯视时，多个第二元件连接部件21Ba中的将第二源极电极32B与导电层14A连接的部分随着从第二源极电极32B朝向导电层14A而朝向第一基板11的第三基板侧面11c侧倾斜延伸。多个第二元件连接部件21Ba中的将阳极电极41与导电层14A连接的部分以跨越多个第二元件连接部件21Bb的方式形成。因此，多个第二元件连接部件21Ba在纵向Y上与导电层14A中的比多个第二元件连接部件21Bb更靠第一基板11的第二基板侧面11b侧的部分连接。由此，在俯视时，避免第二元件连接部件21Ba与第二控制用连接部件22B以及第二检测用连接部件23B重叠。另外，在俯视时，第二元件连接部件21Bb也与第二元件连接部件21Ba相同地倾斜延伸，因此避免第二元件连接部件21Bb与第二元件连接部件21Ba重叠。
这样，第二功率半导体元件30Bb与第二二极管40Bb反向并列连接，而且第二功率半导体元件30Bb的漏极电极31以及第二二极管40Bb的阴极电极42与第一功率半导体元件30Ab的源极电极32以及第一二极管40Ab的阳极电极41电连接。另外，第二功率半导体元件30Bb的源极电极32以及第二二极管40Bb的阳极电极41与第二输入端子51B电连接。
第二功率半导体元件30Bb的第二源极电极32B和第二检测层16B由第二检测用连接部件23B连接。第二检测用连接部件23B与第二源极电极32B中的比第二元件连接部件21Bb更靠第一基板11的第四基板侧面11d(参照图9)侧的区域连接。第二检测用连接部件23B在横向X上与第二检测层16B的中央部附近连接。这样，通过第二检测用连接部件23B，第二源极电极32B经由第二检测层16B而与第二检测端子54B电连接。
第二功率半导体元件30Bb的栅极电极33和第二控制层15B由第二控制用连接部件22B连接。第二控制用连接部件22B在横向X上与第二控制层15B的中央部附近连接。这样，通过第二控制用连接部件22B，栅极电极33经由第二控制层15B、15D(参照图11)而与第二控制端子53B电连接。
此外，如图9所示，由第二元件连接部件21B(21Ba、21Bb)连接第二功率半导体元件30Bc的源极电极32、第二二极管40Bc的阳极电极41以及导电层14A的结构、以及由第二元件连接部件21B(21Ba、21Bb)连接第二功率半导体元件30Ba的源极电极32、第二二极管40Ba的阳极电极41以及导电层14A的结构，与由第二元件连接部件21B(21Ba、21Bb)连接第二功率半导体元件30Bb的源极电极32、第二二极管40Bb的阳极电极41以及导电层14A的结构相同。
另外，由第二控制用连接部件22B连接第二功率半导体元件30Ba的栅极电极33和第二控制层15B的结构、以及由第二控制用连接部件22B连接第二功率半导体元件30Bc的栅极电极33和第二控制层15B的结构，与由第二控制用连接部件22B连接第二功率半导体元件30Bb的栅极电极33和第二控制层15B的结构相同。
与第二功率半导体元件30Ba的栅极电极33连接的第二控制用连接部件22B在横向X上与第二控制层15B中的第一基板11的第三基板侧面11c侧的部分连接。与第二功率半导体元件30Bc的栅极电极33连接的第二控制用连接部件22B在横向X上与第二控制层15B中的第一基板11的第四基板侧面11d侧的端部连接。更详细而言，与第二功率半导体元件30Bc的栅极电极33连接的第二控制用连接部件22B在横向X上连接于第二控制层15B中的、与第二控制层连接部件103B中的与第二控制层15B连接的部分相邻的部分。
另外，由第二检测用连接部件23B连接第二功率半导体元件30Ba的源极电极32和第二检测层16B的结构、以及由第二检测用连接部件23B连接第二功率半导体元件30Bc的源极电极32和第二检测层16B的结构，与由第二检测用连接部件23B连接第二功率半导体元件30Bb的源极电极32和第二检测层16B的结构相同。
与第二功率半导体元件30Ba的源极电极32连接的第二检测用连接部件23B在横向X上与第二检测层16B中的第一基板11的第三基板侧面11c侧的部分连接。与第二功率半导体元件30Bc的源极电极32连接的第二检测用连接部件23B在横向X上与第二检测层16B中的第一基板11的第四基板侧面11d侧的端部连接。更详细而言，与第二功率半导体元件30Bc的源极电极32连接的第二检测用连接部件23B在横向X上连接于第二检测层16B中的、与第二检测层连接部件104B中的与第二检测层16B连接的部分相邻的部分。
如图10以及图24所示，在第二搭载层13D层叠有第二石墨板90D。第二石墨板90D通过Ag糊料、焊锡等导电性接合材料而接合于第二搭载层13D的主搭载部13e。在俯视时，第二石墨板90D的形状是横向X成为长边方向、且纵向Y成为短边方向的矩形形状。第二石墨板90D的纵向Y的尺寸比第二搭载层13D的主搭载部13e的宽度尺寸(主搭载部13e的纵向Y的尺寸)小。第二石墨板90D的厚度尺寸(第二石墨板90D的厚度方向Z的尺寸)比第二基板12的厚度尺寸(第二基板12的厚度方向Z的尺寸)大。
第二石墨板90D的规格与第一石墨板90A的规格相同。更详细而言，第二石墨板90D的纵向Y的尺寸与第一石墨板90A的纵向Y的尺寸相等。另外，第二石墨板90D的横向X的尺寸与第一石墨板90A的横向X的尺寸相等。另外，第二石墨板90D的厚度尺寸(第二石墨板90D的厚度方向Z的尺寸)与第一石墨板90A的厚度尺寸(第一石墨板90C的厚度方向Z的尺寸)相等。
在此，如果第二石墨板90D的纵向Y的尺寸与第一石墨板90A的纵向Y的尺寸的差例如在第一石墨板90A的纵向Y的尺寸的5％以内，则可以说第二石墨板90D的纵向Y的尺寸与第一石墨板90A的纵向Y的尺寸相等。另外，如果第二石墨板90D的横向X的尺寸与第一石墨板90A的横向X的尺寸的差例如在第一石墨板90A的横向X的尺寸的5％以内，则可以说第二石墨板90D的横向X的尺寸与第一石墨板90A的横向X的尺寸相等。另外，如果第二石墨板90D的厚度方向Z的尺寸与第一石墨板90A的厚度方向Z的尺寸的差例如在第一石墨板90A的厚度方向Z的尺寸的5％以内，则可以说第二石墨板90D的厚度尺寸与第一石墨板90A的厚度尺寸相等。
如图19以及图24所示，第二石墨板90D具有在厚度方向Z上相互朝向相反侧的第二板主面95D及第二板背面96D。第二板主面95D在厚度方向Z上朝向与第二基板12的第二基板主面12s相同的一侧。第二板背面96D在厚度方向Z上朝向与第二基板12的第二基板背面12r相同的一侧。在第二板主面95D层叠有主面侧导电层97D。在第二板背面96D层叠有背面侧导电层98D。因此，在第二石墨板90D搭载于第二搭载层13D的情况下，背面侧导电层98D通过导电性接合材料而接合于第二搭载层13D。在本实施方式中，遍及第二板主面95D的整面形成有主面侧导电层97D。遍及第二板背面96D的整面形成有背面侧导电层98D。此外，主面侧导电层97D也可以部分地形成于第二板主面95D。背面侧导电层98D也可以部分地形成于第二板背面96D。
如图10所示，第二石墨板90D具有：在纵向Y上朝向相反侧的第一板侧面91D及第二板侧面92D；以及在横向X上朝向相反侧的第三板侧面93D及第四板侧面94D。第一板侧面91D朝向与第二基板12的第一基板侧面12a相同的一侧，第二板侧面92D朝向与第二基板12的第二基板侧面12b相同的一侧。第三板侧面93D朝向与第二基板12的第三基板侧面12c相同的一侧，第四板侧面94B朝向与第二基板12的第四基板侧面12d相同的一侧。
在俯视时，第一板侧面91D相对于第二搭载层13D中的纵向Y上的第二基板12的第一基板侧面12a侧的端缘13n位于第二基板12的第二基板侧面12b侧，而且与端缘13n在纵向Y上分离地配置。在俯视时，第二板侧面92D相对于第二搭载层13D中的纵向Y上的第二基板12的第二基板侧面12b侧的端缘13p位于第二基板12的第一基板侧面12a侧，而且以与端缘13p在纵向Y上相邻的方式配置。这样，第二石墨板90D的纵向Y的尺寸比第二搭载层13D的宽度尺寸(主搭载部13e的纵向Y的尺寸)小。另外，第二石墨板90D在纵向Y上配置在主搭载部13e中的第二基板12的偏靠第二基板侧面12b。由此，确保主搭载部13e中的与第一功率半导体元件30A以及第一二极管40A连接的第一元件连接部件21A和第二搭载层13D的连接空间。
在俯视时，第三板侧面93D位于第二搭载层13D的主搭载部13e中的横向X的第二基板12的第三基板侧面12c侧的端部。详细而言，在俯视时，第三板侧面93D以与连接于第二搭载层13D的连结部件100B在横向X上相邻的方式配置。在俯视时，第四板侧面94D位于主搭载部13e中的第二基板12的第四基板侧面12d侧的端部。详细而言，在俯视时，第四板侧面94D以与输出端子52B的连接部52b在横向X上相邻的方式配置。这样，第二石墨板90B设为在第二搭载层13D中的输出端子52B的连接部52b与连结部件100B的横向X之间，尽可能地延长横向X的长度。
在第二石墨板90D的第二板主面95D配置有多个(在本实施方式中为三个)第二功率半导体元件30B以及多个(在本实施方式中为三个)第二二极管40B。更详细而言，多个第二功率半导体元件30B以及多个第二二极管40B通过Ag糊料、焊锡等导电性接合材料而与层叠于第二板主面95D的主面侧导电层97D接合。在以后的说明中，为了便于说明，将三个第二功率半导体元件30B称为第二功率半导体元件30Bd、30Be、30Bf，将三个第二二极管40B称为第二二极管40Bd、40Be、40Bf。
在俯视时，第二功率半导体元件30Bd、30Be、30Bf以在纵向Y上对齐的状态在横向X上相互分离地排列。第二功率半导体元件30Bd、30Be、30Bf分别在纵向Y上配置在第二石墨板90D的偏靠第二板侧面92D。在本实施方式中，第二功率半导体元件30Bd、30Be、30Bf分别在纵向Y上配置在第二石墨板90D的第二板主面95D(主面侧导电层97D)中的第二板侧面92D侧的端部。更详细而言，在俯视时，第二功率半导体元件30Bd、30Be、30Bf分别以在纵向Y上与第二板侧面92D相邻的方式配置。这样，在俯视时，第二功率半导体元件30Bd、30Be、30Bf分别在纵向Y上配置在导电层14B的附近。
第二功率半导体元件30Bd在横向X配置在第二石墨板90D的偏靠第三板侧面93D。在本实施方式中，第二功率半导体元件30Bd在横向X上配置于第二石墨板90D的第二板主面95D(主面侧导电层97D)中的第三板侧面93D侧的端部。更详细而言，在俯视时，第二功率半导体元件30Bd以在横向X上与第三板侧面93D相邻的方式配置。从纵向Y观察，第二功率半导体元件30Bd以与第二控制层15D以及第二检测层16D重叠的方式配置。另外，从纵向Y观察，第二功率半导体元件30Bd以与第一功率半导体元件30Ad以及第一二极管40Ad重叠的方式配置。即第二功率半导体元件30Bd以在横向X上与第一功率半导体元件30Ad以及第一二极管40Ad对齐的状态在纵向Y上与第一功率半导体元件30Ad以及第一二极管40Ad分离地配置。
第二功率半导体元件30Be在横向X上配置在第二石墨板90D的第二板主面95D(主面侧导电层97D)中的中央部。另外，从纵向Y观察，第二功率半导体元件30Be以与第一功率半导体元件30Ae以及第一二极管40Ae重叠的方式配置。即第二功率半导体元件30Be以在横向X上与第一功率半导体元件30Ae以及第一二极管40Ae对齐的状态在纵向Y上与第一功率半导体元件30Ae以及第一二极管40Ae分离地配置。
第二功率半导体元件30Bf在横向X上配置在第二石墨板90D的偏靠第四板侧面94D。在本实施方式中，第二功率半导体元件30Bf在横向X上配置在第二石墨板90D的第二板主面95D(主面侧导电层97D)中的第四板侧面94D侧的端部。更详细而言，在俯视时，第二功率半导体元件30Bf以在横向X上与第四板侧面94D相邻的方式配置。另外，从纵向Y观察，第二功率半导体元件30Bf以与第一功率半导体元件30Af以及第一二极管40Af重叠的方式配置。即第二功率半导体元件30Bf以在横向X上与第一功率半导体元件30Af以及第一二极管40Af对齐的状态在纵向Y上与第一功率半导体元件30Af以及第一二极管40Af分离地配置。
横向X上的第二功率半导体元件30Bd与第二功率半导体元件30Be之间的距离DX13比横向X上的第二功率半导体元件30Bd与连结部件100B之间的距离DX14大。在一例中，距离DX13为距离DX14的2倍以上。优选距离DX13为距离DX14的3倍以上。更优选距离DX13为距离DX14的4倍以上。在本实施方式中，距离DX13为距离DX14的大约4.6倍。
横向X上的第二功率半导体元件30Bf与第二功率半导体元件30Be之间的距离DX15比横向X上的第二功率半导体元件30Bf与输出端子52B的连接部52b之间的距离DX16大。在一例中，距离DX15为距离DX16的2倍以上。优选距离DX15为距离DX16的3倍以上。更优选距离DX15为距离DX16的4倍以上。在本实施方式中，距离DX15为距离DX16的大约7.4倍。另外，在本实施方式中，距离DX15与距离DX13相等。在此，如果距离DX15与距离DX13的差例如在距离DX13的5％以内，则可以说距离DX15与距离DX13相等。
在俯视时，第二二极管40Bd、40Be、40Bf以在纵向Y上对齐的状态在横向X上相互分离地排列。第二二极管40Bd、40Be、40Bf分别在纵向Y上配置在第二石墨板90D的偏靠第一板侧面91D。在本实施方式中，第二二极管40Bd、40Be、40Bf分别在纵向Y上配置在第二石墨板90D的第二板主面95D(主面侧导电层97D)中的第一板侧面91D侧的端部。更详细而言，在俯视时，第二二极管40Bd、40Be、40Bf分别以在纵向Y上与第一板侧面91D相邻的方式配置。这样，在俯视时，第二二极管40Bd、40Be、40Bf分别在纵向Y上配置在与第二控制层15D以及第二检测层16D相反侧。第二二极管40Bd、40Be、40Bf分别在纵向Y上配置在第一搭载层13C(第一石墨板90C)的附近。
第二二极管40Bd以在横向X上与第二功率半导体元件30Bd对齐的状态在纵向Y上与第二功率半导体元件30Bd分离地配置。第二二极管40Be以在横向X上与第二功率半导体元件30Be对齐的状态在纵向Y上与第二功率半导体元件30Be分离地配置。第二二极管40Bf以在横向X上与第二功率半导体元件30Bf对齐的状态在纵向Y上与第二功率半导体元件30Bf分离地配置。
第二功率半导体元件30Bd、30Be、30Bf相互为同一构造，而且以成为同一朝向的方式配置。在本实施方式中，第二功率半导体元件30Bd、30Be、30Bf与第一功率半导体元件30Aa、30Ab、30Ac为同一构造。因此，对第二功率半导体元件30Ba、30Bb、30Bc的构成要素标注与第一功率半导体元件30Aa、30Ab、30Ac的构成要素相同的符号，并省略其说明。
第二二极管40Bd、40Be、40Bf相互为同一构造。在本实施方式中，第二二极管40Bd、40Be、40Bf与第一二极管40Aa、40Ab、40Ac为同一构造。因此，对第二二极管40Bd、40Be、40Bf的构成要素标注与第一二极管40Aa、40Ab、40Ac的构成要素相同的符号，并省略其说明。
第二功率半导体元件30Bd、30Be、30Bf以及第二二极管40Bd、40Be、40Bf和第二元件连接部件21B、第二控制用连接部件22B、以及第二检测用连接部件23B的连接关系，与第二功率半导体元件30Ba、30Bb、30Bc以及第二二极管40Ba、40Bb、40Bc和第二元件连接部件21B、第二控制用连接部件22B、以及第二检测用连接部件23B的连接关系相同。
另一方面，上述连接关系在以下方面不同。即，如图25所示，在俯视时，多个第二元件连接部件21Bb随着从第二功率半导体元件30Be的第二源极电极32B朝向导电层14B而朝向第二基板12的第四基板侧面12d(参照图10)侧倾斜延伸。由此，在俯视时，避免第二元件连接部件21Bb与第二控制用连接部件22B以及第二检测用连接部件23B重叠。
在俯视时，多个第二元件连接部件21Ba中的连接第二源极电极32B和导电层14B的部分随着从第二源极电极32B朝向导电层14B而朝向第二基板12的第三基板侧面11c侧倾斜延伸。多个第二元件连接部件21Ba在纵向Y上与导电层14B中的比多个第二元件连接部件21Bb更靠第二基板12的第二基板侧面12b侧的部分连接。由此，在俯视时，避免第二元件连接部件21Ba与第二控制用连接部件22B以及第二检测用连接部件23B重叠。另外，在俯视时，第二元件连接部件21Bb也与第二元件连接部件21Ba相同地倾斜延伸，因此避免第二元件连接部件21Bb与第二元件连接部件21Ba重叠。此外，第二功率半导体元件30Bd、30Bf和第二元件连接部件21B、第二控制用连接部件22B、以及第二检测用连接部件23B的连接关系也与第二功率半导体元件30Be和第二元件连接部件21B、第二控制用连接部件22B、以及第二检测用连接部件23B的连接关系相同。
另外，横向X上的第二控制用连接部件22B的第二功率半导体元件30Bd、30Be、30Bf的栅极电极33的连接位置和第二控制层15D的连接位置的关系与横向X上的第二控制用连接部件22B的第二功率半导体元件30Ba、30Bb、30Bc的栅极电极33的连接位置和第二控制层15D的连接位置关系不同。在一例中，如图10以及图25所示，在横向X上，第二控制用连接部件22B的第二控制层15D的连接位置位于第二控制用连接部件22B的比第二功率半导体元件30Be的栅极电极33的连接位置更靠第二基板12的第三基板侧面12c侧。
与第二功率半导体元件30Bd的栅极电极33连接的第二控制用连接部件22B与第二控制层15D中的第二基板12的第三基板侧面12c侧的端部连接。更详细而言，与第二功率半导体元件30Bd的栅极电极33连接的第二控制用连接部件22B在横向X上连接于第二控制层15D中的第二控制层连接部件103B与第二控制层15D连接的部分和第二控制端子用连接部件25B与第二控制层15D连接的部分之间。
与第二功率半导体元件30Be的栅极电极33连接的第二控制用连接部件22B与横向X上的第二控制层15D的中央部连接。与第二功率半导体元件30Bf的栅极电极33连接的第二控制用连接部件22B与横向X上的第二控制层15D中的第二基板12的第四基板侧面12d侧的端部连接。
另外，横向X上的第二检测用连接部件23B的第二功率半导体元件30Bd、30Be、30Bf的源极电极32的连接位置和第二检测层16D的连接位置的关系与横向X上的第二检测用连接部件23B的第二功率半导体元件30Ba、30Bb、30Bc的源极电极32的连接位置和第二检测层16B的连接位置的关系不同。在一例中，如图10所示，在横向X上，第二检测用连接部件23B的第二检测层16D的连接位置位于第二检测用连接部件23B的比第二功率半导体元件30Be的源极电极32的连接位置更靠第二基板12的第三基板侧面12c侧。
另外，在横向X上，第二检测用连接部件23B与第二功率半导体元件30Bd、30Bb、30Bc的第一源极电极32A中的第二基板12的第三基板侧面12c侧的区域连接。
与第二功率半导体元件30Bd的栅极电极33连接的第二控制用连接部件22B与横向X上的第二控制层15D中的第二基板12的第三基板侧面12c侧的端部连接。更详细而言，与第二功率半导体元件30Bd的栅极电极33连接的第二控制用连接部件22B在横向X上连接于第二控制层15D中的与第二控制端子用连接部件25B中的第二控制层15D连接的部分和第二控制层连接部件103B中的与第二控制层15D连接的部分之间的部分。
与第二功率半导体元件30Be的第一源极电极32A连接的第二检测用连接部件23B在横向X上与第二检测层16B的中央部连接。与第二功率半导体元件30Bf的第一源极电极32A连接的第二检测用连接部件23B在横向X上与第二检测层16D中的第二基板12的第四基板侧面12d侧的端部连接。
以下，对各石墨板90A～90D的详细的结构进行说明。此外，各石墨板90A～90D为同一结构，因此仅说明第一石墨板90A的结构，省略各石墨板90B～90D的说明。
如图26(a)(b)所示，第一石墨板90A使用热传导系数的取向不同的两种石墨板。图27表示构成第一石墨板90A的石墨片(石墨烯)GS的模式的结构(层叠构造例)。
第一石墨板90A存在作为第一热传导部的一例的石墨板90xy和作为第二热传导部的一例的石墨板90xz，该石墨板90xy具有与厚度方向Z正交的面方向上的热传导系数比厚度方向Z上的热传导系数高的XY取向(第一取向)，该石墨板90xz具有厚度方向Z上的热传导系数比面方向上的热传导系数高的XZ取向(第二取向)，石墨板90xy表现为如图26(a)所示，石墨板90xz表现为如图26(b)所示。这样，横向X以及纵向Y也可以分别是与厚度方向Z正交的面方向。
如图27所示，由n层构成的各面的石墨片GS1·GS2·GS3·…·GSn在一个层叠晶体构造中具有多个六方晶系的共价键，各面的石墨片GS1·GS2·GS3·…·GSn之间通过范德华力来结合。
即，作为碳系各向异性导热材料的石墨是碳原子的六边形网眼构造的层状晶体，热传导也具有各向异性，图27所示的石墨片GS1·GS2·GS3·…·GSn相对于晶面方向(XY面上)具有比Z轴的厚度方向Z大的热传导度(高的热传导系数)。
因此，如图26(a)所示，具有XY取向的石墨板90xy例如具有X＝1500(W/mK)、Y＝1500(W/mK)、Z＝5(W/mK)的热传导系数。
另一方面，如图26(b)所示，具有XZ取向的石墨板90xz例如具有X＝1500(W/mK)、Y＝5(W/mK)、Z＝1500(W/mK)的热传导系数。此外，石墨板90xy、90xz都是密度为2.2(g/cm3)、厚度为2mm～10mm、大小为40mm×40mm。
在本实施方式中，如图16所示，石墨板90xy构成第一石墨板90A的第一板主面95A。石墨板90xz构成第一石墨板90A的第一板背面96A。即，第一石墨板90A是在厚度方向Z上在石墨板90xz上层叠有石墨板90xy的结构。另外，如图20所示，第一石墨板90C也与第一石墨板90A相同，石墨板90xy构成第一石墨板90C的第一板主面95C，石墨板90xz构成第一石墨板90C的第一板背面96C。另外，如图22所示，第二石墨板90B也与第一石墨板90A相同，石墨板90xy构成第二石墨板90B的第二板主面95B，石墨板90xz构成第二石墨板90B的第二板背面96B。另外，如图24所示，第二石墨板90D也与第一石墨板90A相同，石墨板90xy构成第二石墨板90D的第二板主面95D，石墨板90xz构成第二石墨板90D的第二板背面96D。
(作用)
对本实施方式的功率模块1A的作用进行说明。
在功率模块中，例如使用了SiC的功率半导体元件通过高速地进行开关动作而能够实现高精度的电力供给，而且降低电力消耗。另一方面，由于流动大电流的功率半导体元件高速地进行开关动作，因此功率半导体元件的发热量变多，容易高温化。
因此，功率模块采用通过在配置有功率半导体元件的基板上设置散热器来使功率半导体元件的热向散热器移动的结构。该情况下，功率半导体元件的热经由基板向散热器移动，但热主要是从功率半导体元件的背面向散热器的厚度方向Z的移动，因此有无法高效地散热的情况。
并且，为了提高基板自体的散热性能，有使用AlN(氮化铝)的情况。尽管该情况下也通过提高功率半导体元件的热向散热器移动的效率来提高功率半导体元件的散热性能，但功率半导体元件的热主要成为厚度方向Z的移动。另外，AlN的基板散热性优异，另一方面，机械的强度较低。因此，在因使用多个功率半导体元件而基板的规格变大的结构中，存在导致基板变形的担忧。
因此，本实施方式的功率模块1A具备介于基板10与各功率半导体元件30A、30B之间的石墨板90A～90D。这些石墨板90A～90D包括与厚度方向Z正交的方向即面方向(横向X以及纵向Y)的热传导系数比厚度方向Z的热传导系数高的石墨板，因此各功率半导体元件30A、30B的热在石墨板90A～90D沿面方向扩展。这样，各功率半导体元件30A、30B的热在石墨板90A～90D中大范围地传播，因此能够从各功率半导体元件30A、30B高效地散热。
(效果)
根据本实施方式的功率模块1A，得到以下的效果。
(1－1)功率模块1A具备：与厚度方向Z正交的面方向的热传导系数比厚度方向Z的热传导系数高的石墨板90A～90D；以及在石墨板90A～90D的各板主面95A～95D的横向X上分离地配置的多个各功率半导体元件30A、30B。根据该结构，能够使多个各功率半导体元件30A、30B的热沿面方向扩展，能够从各功率半导体元件30A、30B高效地散热。
(1－2)多个第一功率半导体元件30A在第一石墨板90A、90C上在横向X上分离地配置。因此，能够抑制在横向X上相邻的第一功率半导体元件30A的热相互干涉。另外，多个第二功率半导体元件30B在第二石墨板90B、90D上在横向X上分离地配置。因此，能够抑制在横向X上相邻的第二功率半导体元件30B的热相互干涉。这样，能够从各功率半导体元件30A、30B进一步高效地散热。
(1－3)各石墨板90A～90D的各板主面95A～95D具有横向X成为长边方向、且纵向Y成为短边方向的形状。多个第一功率半导体元件30A在第一板主面95A、95C在横向X上分离地配置。多个第二功率半导体元件30B在第二板主面95B、95D在横向X上分离地配置。根据该结构，能够较大地取得在横向X上相邻的第一功率半导体元件30A之间的距离，并能够较大地取得在横向X上相邻的第二功率半导体元件30B之间的距离。因此，能够进一步抑制在横向X上相邻的第一功率半导体元件30A的热相互干涉，并能够进一步抑制在横向X上相邻的第二功率半导体元件30B的热相互干涉。
(1－4)第一石墨板90A、90C的第一板主面95A、95C由石墨板90xy构成。由此，第一功率半导体元件30A的热更加容易在面方向上扩展。第二石墨板90B、90D的第二板主面95B、95D由石墨板90xy构成。由此，第二功率半导体元件30B的热更加容易在面方向上扩展。
(1－5)各石墨板90A～90D的厚度(各石墨板90A～90D的厚度方向Z的尺寸)比基板10的厚度(基板10的厚度方向Z的尺寸)厚。根据该结构，能够较大地取得各石墨板90A～90D的体积，因此能够使各功率半导体元件30A、30B更加有效地散热。
(1－6)第一基板11以及第二基板12由氧化铝构成。根据该结构，第一基板11以及第二基板12由机械的强度比AlN高的氧化铝构成，因此能够抑制第一基板11以及第二基板12各自的变形。
另外，功率模块1A具备各石墨板90A～90D，由此能够从各功率半导体元件30A、30B高效地散热，因此即使在第一基板11以及第二基板12使用散热性比AlN、SiN低的氧化铝，也能够抑制因来自各功率半导体元件30A、30B的散热能力的下降而各功率半导体元件30A、30B的温度变得过高。这样，第一基板11以及第二基板12除了AlN、SiN以外还可以使用氧化铝，因此能够提高选择第一基板11以及第二基板12的构成材料的自由度。
(1－7)在第一基板11的第一基板背面11r以及第二基板12的第二基板背面12r设有散热板70。根据该结构，提高从第一基板11以及第二基板12向功率模块1A的外部的散热性能。
(1－8)在各石墨板90A、90C的第一板主面95A、95C中的横向X的两端部以及横向X的中央部分别配置有第一功率半导体元件30A。根据该结构，能够较大地取得在横向X上相邻的第一功率半导体元件30A之间的距离，因此能够进一步抑制相邻的第一功率半导体元件30A的热的干涉。另外，在各石墨板90B、90D的第二板主面95B、95D中的横向X的两端部以及横向X的中央部分别配置有第二功率半导体元件30B。根据该结构，能够较大地取得在横向X上相邻的第二功率半导体元件30B之间的距离，因此能够进一步抑制相邻的第二功率半导体元件30B的热的干涉。
(1－9)配置在第一石墨板90A、90C的第一板主面95A、95C的多个第一二极管40A在横向X上相互分离地配置。配置在第二石墨板90B、90D的第二板主面95B、95D的多个第二二极管40B在横向X上相互分离地配置。根据该结构，能够较大地取得在横向X上相邻的第一二极管40A之间的距离，并能够较大地取得在横向X上相邻的第二二极管40B之间的距离。因此，能够进一步抑制在横向X上相邻的第一二极管40A的热相互干涉，能够进一步抑制在横向X上相邻的第二二极管40B的热相互干涉。
(1－10)在纵向Y上，第一功率半导体元件30A配置在比第一二极管40A更靠第一控制层15A侧。在纵向Y上，第二功率半导体元件30B配置在比第二二极管40B更靠第二控制层15B侧。根据该结构，能够缩短将第一功率半导体元件30A的栅极电极33与第一控制层15A连接的第一控制用连接部件22A的长度，因此能够降低第一控制用连接部件22A引起的电感。另外，能够缩短将第二功率半导体元件30B的栅极电极33与第二控制层15B连接的第二控制用连接部件22B的长度，因此能够降低第二控制用连接部件22B引起的电感。
(1－11)在纵向Y上，第一功率半导体元件30A配置在比第一二极管40A更靠第一检测层16A侧。在纵向Y上，第二功率半导体元件30B配置在比第二二极管40B更靠第二检测层16B侧。根据该结构，能够缩短将第一功率半导体元件30A的源极电极32与第一检测层16A连接的第一检测用连接部件23A的长度，因此能够降低第一检测用连接部件23A引起的电感。另外，能够缩短将第二功率半导体元件30B的源极电极32与第二检测层16B连接的第二检测用连接部件23B的长度，因此能够降低第二检测用连接部件23B引起的电感。
(1－12)第二石墨板90B在纵向Y上配置在第二搭载层13B中的偏靠导电层14A。根据该结构，在俯视时，配置在第二石墨板90B的第二板主面95B的多个第二功率半导体元件30B与导电层14A之间的距离变短。因此，能够缩短将第二功率半导体元件30B与导电层14A连接的第二元件连接部件21B的长度。因此，能够降低第二元件连接部件21B引起的电感。
另外，第二石墨板90D在纵向Y上配置在第二搭载层13D的主搭载部13e中的偏靠导电层14B。根据该结构，在俯视时，配置在第二石墨板90D的第二板主面95D的多个第二功率半导体元件30B与导电层14B之间的距离变短。因此，能够缩短将第二功率半导体元件30B与导电层14B连接的第二元件连接部件21B的长度。因此，能够降低第二元件连接部件21B引起的电感。
(1－13)配置在第二石墨板90B的第二板主面95B的多个第二功率半导体元件30B在纵向Y上配置在第二板主面95B中的导电层14A侧的端部。根据该结构，在俯视时，多个第二功率半导体元件30B与导电层14A的纵向Y之间的距离变短。因此，能够缩短将第二功率半导体元件30B与导电层14A连接的第二元件连接部件21B的长度。因此，能够抑制第二元件连接部件21B引起的电感。
另外，配置在第二石墨板90D的第二板主面95D的多个第二功率半导体元件30B在纵向Y上配置在第二板主面95D中的导电层14B侧的端部。根据该结构，在俯视时，多个第二功率半导体元件30B与导电层14B的纵向Y之间的距离变短。因此，能够缩短将第二功率半导体元件30B与导电层14B连接的第二元件连接部件21B的长度。因此，能够降低第二元件连接部件21B引起的电感。
[第二实施方式]
参照图28～图34，对第二实施方式的功率模块1B进行说明。与第一实施方式的功率模块1A比较，本实施方式的功率模块1B省略了二极管40这方面不同。以下，对与第一实施方式的功率模块1A不同的方面进行详细说明，对于与第一实施方式的功率模块1A共同的构成要素标注同一符号，且有省略其说明的情况。
如图28～图34所示，通过省略第一二极管40Aa、40Ab、40Ac，从而第一元件连接部件21Ab将第一功率半导体元件30Aa、30Ab、30Ac的第二源极电极32B与第二搭载层13B连接。
在本实施方式中，与第一实施方式相同，第一功率半导体元件30Aa、30Ab、30Ac在纵向Y上配置在第一石墨板90A的第一板主面95A(主面侧导电层97A)中的第一板侧面91A侧的端部，但第一功率半导体元件30Aa、30Ab、30Ac的纵向Y的配置位置能够任意变更。在一例中，第一功率半导体元件30Aa、30Ab、30Ac在纵向Y上配置在第一石墨板90A的第一板主面95A(主面侧导电层97A)的中央部。另外，也可以使第一石墨板90A的宽度尺寸(第一石墨板90A的纵向Y的尺寸)比第一实施方式的第一石墨板90A的宽度尺寸小。
通过省略第二二极管40Ba、40Bb、40Bc，从而第一元件连接部件21Aa形成为从第二功率半导体元件30Ba、30Bb、30Bc的第一源极电极32A遍及至导电层14A。另外，也可以使第二石墨板90B的宽度尺寸(第二石墨板90B的纵向Y的尺寸)比第一实施方式的第二石墨板90B的宽度尺寸小。
通过省略第一二极管40Ad、40Ae、40Af，从而第一元件连接部件21Ab将第一功率半导体元件30Ad、30Ae、30Af的第二源极电极32B与第二搭载层13D的主搭载部13e连接。
在本实施方式中，与第一实施方式相同，第一功率半导体元件30Ad、30Ae、30Af在纵向Y上配置在第一石墨板90C的第一板主面95C(主面侧导电层97C)中的第一板侧面91C侧的端部，但第一功率半导体元件30Ad、30Ae、30Af的纵向Y的配置位置能够任意变更。在一例中，第一功率半导体元件30Ad、30Ae、30Af在纵向Y上配置在第一石墨板90C的第一板主面95C(主面侧导电层97C)的中央部。另外，也可以使第一石墨板90C的宽度尺寸(第一石墨板90C的纵向Y的尺寸)比第一实施方式的第一石墨板90C的宽度尺寸小。
通过省略第二二极管40Bd、40Be、40Bf，从而与第二功率半导体元件30Bd、30Be、30Bf的第一源极电极32A连接的第一元件连接部件21Aa分别形成为从第一源极电极32A遍及至导电层14A。另外，也可以使第二石墨板90D的宽度尺寸(第二石墨板90D的纵向Y的尺寸)比第一实施方式的第二石墨板90D的宽度尺寸小。此外，根据本实施方式的功率模块1B，可得到与第一实施方式的功率模块1A的效果相同的效果。
[功率模块的应用例]
对使用功率模块1A、1B构成的电路结构例进行说明。此外，在图35以及图36中，为了方便，省略主体二极管34来示出。
作为上述电路结构的第一例，图35表示使用功率模块1A构成的三相交流逆变器200。在三相交流逆变器200中，构成U相逆变器的功率模块1A、构成V相逆变器的功率模块1A、以及构成W相逆变器的功率模块1A相互并列连接。三相交流逆变器200是应用SiCMOSFET作为功率半导体元件30，且在电源端子PL与接地端子NL之间连接缓冲电容器C的结构。此外，也能够应用IGBT作为功率半导体元件30，且在电源端子PL与接地端子NL之间连接缓冲电容器C的三相交流逆变器(省略图示)。另外，虽然在图35中未图示，但在使用功率模块1B构成三相交流逆变器200的情况下，二极管40设置在功率模块1B的外部。
如图35所示，若将功率模块1A与电源E连接，并进行开关动作，则SiCMOSFET的开关速度较快，从而因连接线所具有的电感L而产生较大的浪涌电压Ldi/dt。例如，若电流变化为di＝300A，伴随开关的时间变化为dt＝100nsec，则成为di/dt＝3×109(A/s)。
根据电感L的值，浪涌电压Ldi/dt的值发生变化，但在电源E重叠该浪涌电压Ldi/dt。能够由连接于电源端子PL与接地端子NL之间的缓冲电容器C来吸收该浪涌电压Ldi/dt。
作为上述电路结构的第二例，图36表示使用功率模块1A构成的三相交流逆变器210。
三相交流逆变器210具备与栅极驱动器211连接的功率模块部212、电源或者蓄电池213、以及转换器214，对三相交流马达部215的驱动进行控制。功率模块部212与三相交流马达部215的U相、V相、W相对应，连接U相逆变器、V相逆变器、W相逆变器。
栅极驱动器211分别连接于构成U相逆变器的功率模块1A的第一功率半导体元件组30AT的栅极电极33及第二功率半导体元件组30BT的栅极电极33、构成V相逆变器的功率模块1A的第一功率半导体元件组30AT的栅极电极33及第二功率半导体元件组30BT的栅极电极33、以及构成W相逆变器的功率模块1A的第一功率半导体元件组30AT的栅极电极33及第二功率半导体元件组30BT的栅极电极33。另外，栅极驱动器211分别连接于构成U相逆变器的功率模块1A的第一功率半导体元件组30AT的源极电极32及第二功率半导体元件组30BT的源极电极32、构成V相逆变器的功率模块1A的第一功率半导体元件组30AT的源极电极32及第二功率半导体元件组30BT的源极电极32、以及构成W相逆变器的功率模块1A的第一功率半导体元件组30AT的源极电极32及第二功率半导体元件组30BT的源极电极32。
功率模块部212连接于电源或者蓄电池(E)213所连接的转换器214的正极端子(+)P与负极端子(－)N之间，并具备构成U相逆变器的功率模块1A的各功率半导体元件组30AT、30BT、构成V相逆变器的功率模块1A的各功率半导体元件组30AT、30BT、以及构成W相逆变器的功率模块1A的各功率半导体元件组30AT、30BT。
在各相逆变器的各功率半导体元件组30AT、30BT的源极电极32与漏极电极31之间，分别反向并列连接有作为续流二极管的各二极管组40AT、40BT。此外，也可以在三相交流逆变器210应用功率模块1B。该情况下，各二极管组40AT、40BT设置在功率模块1B的外部。
这样，如三相交流逆变器200、210那样，在使用多个功率模块1A(1B)的情况下，考虑流动对三相交流逆变器200、210进行冷却的冷却水的结构。在这种结构中，优选沿冷却水的流路并排配设多个功率模块1A(1B)。由此，能够容易地冷却多个功率模块1A(1B)。
[变更例]
上述各实施方式是能够取得与本公开相关的功率模块的方式的例示，并非意在限制其方式。与本公开相关的功率模块取得与上述各实施方式所例示的方式不同的方式。其一例是将上述各实施方式的结构的一部分置换、变更、或者省略的方式，或者对上述各实施方式附加新的结构后的方式。在以下的变更例中，对于与上述各实施方式共同的部分，标注与上述各实施方式相同的符号并省略其说明。
·在上述各实施方式中，也可以省略第一输出端子52A以及第二输出端子52B的任一个。
·在上述各实施方式中，如图37所示，也可以在散热板70的散热背面70r安装作为冷却器的一例的散热器110。散热器110具有多个翅片111。另外，也可以构成为散热板70和散热器110一体形成的单一部件。
根据该结构，通过在散热板70设置散热器110，从而能够直接冷却该散热器110，因此能够进一步提高来自各功率半导体元件30A、30B的散热效率。
此外，也能够在散热器110设置在图37中以沿横向X及纵向Y的平面剖切翅片111的剖面形状为圆形、多边形状的散热销，来代替翅片111。另外，也可以设置翅片111和散热销这双方。
·在上述各实施方式中，第一元件连接部件21A以及第二元件连接部件21B并不限于金属丝，也可以是由在俯视时带状的板材构成。第一元件连接部件21A以及第二元件连接部件21B分别由Cu或Cu合金、Al或Al合金构成。在一例中，如图38所示，在功率模块1A中，第一元件连接部件21A遍及第一功率半导体元件30Ab的第一源极电极32A以及第二源极电极32B地连接，遍及第一二极管40Ab的阳极电极41的整体地连接，从而与第二搭载层13B连接。另外，在一例中，如图39所示，在功率模块1A中，第一元件连接部件21A遍及第二功率半导体元件30Bb的第一源极电极32A以及第二源极电极32B地连接，遍及第二二极管40Bb的阳极电极41的整体地连接，从而与导电层14A连接。此外，对于与第一功率半导体元件30Aa、30Ac～30Af连接的第一元件连接部件21A也与图38的第一元件连接部件21A相同地能够变更。另外，对于与第二功率半导体元件30Ba、30Bc～30Bf连接的第一元件连接部件21A也与图39的第一元件连接部件21A相同地能够变更。
另外，在一例中，如图40所示，在功率模块1B中，第一元件连接部件21A遍及第一功率半导体元件30Ab的第一源极电极32A以及第二源极电极32B地连接，从而与第二搭载层13B连接。另外，在一例中，如图41所示，在功率模块1B中，第一元件连接部件21A遍及第二功率半导体元件30Bb的第一源极电极32A以及第二源极电极32B地连接，从而与导电层14A连接。此外，对于与第一功率半导体元件30Aa、30Ac～30Af连接的第一元件连接部件21A也与图40的第一元件连接部件21A相同地能够变更。另外，对于与第二功率半导体元件30Ba、30Bc～30Bf连接的第一元件连接部件21A也与图41的第一元件连接部件21A相同地能够变更。
·在上述各实施方式中，作为基板10，也可以是第一基板11以及第二基板12一体形成的结构。该情况下，省略连结部件100A～100C。另外，也可以将第一控制层15A和第一控制层15C一体化。该情况下，省略第一控制层连接部件103A。另外，也可以将第一检测层16A和第一检测层16C一体化。该情况下，省略第一检测层连接部件104A。另外，也可以将第二控制层15B和第二控制层15D一体化。该情况下，省略第二控制层连接部件103B。另外，也可以将第二检测层16B和第二检测层16D一体化。该情况下，省略第二检测层连接部件104B。
·在上述各实施方式中，各功率半导体元件30A、30B的个数分别能够任意变更。在一例中，在第一石墨板90A、90C分别搭载有五个第一功率半导体元件30A，在第二石墨板90B、90D分别搭载有五个第二功率半导体元件30B。此外，在第一实施方式中，根据各功率半导体元件30A、30B的个数来设定各二极管40A、40B的个数。
·在上述第一实施方式中，如图42所示，第一石墨板90A也可以是配置有多个第一功率半导体元件30A的第一石墨部90Aa、和配置有多个第一二极管40A的第二石墨部90Ab独立形成的结构。第一石墨部90Aa和第二石墨部90Ab在纵向Y隔开间隔地配置。在第一石墨部90Aa中，石墨板90xy构成第一石墨部90Aa的板主面95A，石墨板90xz构成第一石墨部90Aa的板背面96A。在第二石墨部90Ab中，石墨板90xy构成第二石墨部90Ab的板主面95A，石墨板90xz构成第二石墨部90Ab的板背面96A。
另外，如图42所示，第一石墨部90Aa的宽度尺寸(第一石墨部90Aa的纵向Y的尺寸)比第二石墨部90Ab的宽度尺寸(第二石墨部90Ab的纵向Y的尺寸)大。第一石墨部90Aa的横向X的尺寸与第二石墨部90Ab的横向X的尺寸相等。第一石墨部90Aa的厚度(第一石墨部Aa的厚度方向Z的尺寸)与第二石墨部90Ab的厚度(第二石墨部Ab的厚度方向Z的尺寸)相等。
在此，如果第一石墨部90Aa的纵向Y的尺寸与第二石墨部90Ab的纵向Y的尺寸的差例如在第二石墨部90Ab的纵向Y的尺寸的5％以内，则可以说第一石墨部90Aa的宽度尺寸与第二石墨部90Ab的宽度尺寸相等。如果第一石墨部90Aa的横向X的尺寸与第二石墨部90Ab的横向X的尺寸的差例如在第二石墨部90Ab的横向X的尺寸的5％以内，则可以说第一石墨部90Aa的横向X的尺寸与第二石墨部90Ab的横向X的尺寸相等。另外，如果第一石墨部90Aa的厚度方向Z的尺寸与第二石墨部90Ab的厚度方向Z的尺寸的差例如在第二石墨部90Ab的厚度方向Z的尺寸的5％以内，则可以说第一石墨部90Aa的厚度与第二石墨部90Ab的厚度相等。
另外，第一石墨部90Aa的横向X的尺寸能够任意变更。在一例中，第一石墨部90Aa的横向X的尺寸也可以比第二石墨部90Ab的横向X的尺寸短。该情况下，优选在横向X上，第一石墨部90Aa以第一功率半导体元件30Aa接近第一控制层15A以及第一检测层16A的方式配置于第一搭载层13A的主搭载部13a。
另外，第一石墨部90Aa的厚度能够任意变更。在一例中，第一石墨部90Aa的厚度也可以与第二石墨部90Ab的厚度不同。在一例中，第一石墨部90Aa的厚度也可以比第二石墨部90Ab的厚度厚。即，第一石墨部90Aa的厚度也可以比上述各实施方式的第一石墨板90A的厚度厚。
另外，第二石墨部90Ab的横向X的尺寸能够任意变更。在一例中，第二石墨部90Ab的横向X的尺寸也可以与第一石墨部90Aa的横向X的尺寸不同。
另外，第二石墨部90Ab的厚度能够任意变更。在一例中，第二石墨部90Ab的厚度也可以比第一石墨部90Aa的厚度薄。即，第二石墨部90Ab的厚度也可以比上述各实施方式的第一石墨板90A的厚度薄。
另外，第二石墨板90B也可以是配置有多个第二功率半导体元件30B的第一石墨部90Ba、和配置有多个第二二极管40B的第二石墨部90Bb独立形成的结构。在第一石墨部90Ba中，石墨板90xy构成第一石墨部90Ba的板主面95B，石墨板90xz构成第一石墨部90Ba的板背面96B。在第二石墨部90Bb中，石墨板90xy构成第二石墨部90Bb的板主面95B，石墨板90xz构成第二石墨部90Bb的板背面96B。
另外，如图42所示，第一石墨部90Ba的宽度尺寸(第一石墨部90Ba的纵向Y的尺寸)比第二石墨部90Bb的宽度尺寸(第二石墨部90Bb的纵向Y的尺寸)大。第一石墨部90Ba的横向X的尺寸与第二石墨部90Bb的横向X的尺寸相等。第一石墨部90Ba的厚度(第一石墨部Ba的厚度方向Z的尺寸)与第二石墨部90Bb的厚度(第二石墨部Bb的厚度方向Z的尺寸)相等。
在此，如果第一石墨部90Aa的纵向Y的尺寸与第二石墨部90Ab的纵向Y的尺寸的差例如在第二石墨部90Ab的纵向Y的尺寸的5％以内，则可以说第一石墨部90Aa的宽度尺寸与第二石墨部90Ab的宽度尺寸相等。如果第一石墨部90Ba的横向X的尺寸与第二石墨部90Bb的横向X的尺寸的差例如在第二石墨部90Bb的横向X的尺寸的5％以内，则可以说第一石墨部90Ba的横向X的尺寸与第二石墨部90Bb的横向X的尺寸相等。另外，如果第一石墨部90Ba的厚度方向Z的尺寸与第二石墨部90Bb的厚度方向Z的尺寸的差例如在第二石墨部90Bb的厚度方向Z的尺寸的5％以内，则可以说第一石墨部90Ba的厚度与第二石墨部90Bb的厚度相等。
另外，第一石墨部90Ba的横向X的尺寸能够任意变更。在一例中，第一石墨部90Ba的横向X的尺寸也可以比第二石墨部90Bb的横向X的尺寸短。另外，第一石墨部90Ba的横向X的尺寸也可以与第一石墨部90Aa的横向X的尺寸以及第二石墨部90Ab的横向X的尺寸不同。
另外，第一石墨部90Ba的厚度能够任意变更。在一例中，第一石墨部90Ba的厚度也可以与第二石墨部90Bb的厚度不同。在一例中，第一石墨部90Ba的厚度也可以比第二石墨部90Bb的厚度厚。即，第一石墨部90Ba的厚度也可以比上述各实施方式的第二石墨板90B的厚度厚。另外，第一石墨部90Ba的厚度也可以与第一石墨部90Aa的厚度以及第二石墨部90Ab的厚度不同。
另外，第二石墨部90Bb的横向X的尺寸能够任意变更。在一例中，第二石墨部90Bb的横向X的尺寸也可以与第一石墨部90Ba的横向X的尺寸不同。另外，第二石墨部90Bb的横向X的尺寸也可以与第一石墨部90Aa的横向X的尺寸以及第二石墨部90Ab的横向X的尺寸不同。
另外，第二石墨部90Bb的厚度能够任意变更。在一例中，第二石墨部90Bb的厚度也可以比第一石墨部90Ba的厚度薄。即，第二石墨部90Bb的厚度也可以比上述各实施方式的第二石墨板90B的厚度薄。另外，第二石墨部90Bb的厚度也可以与第一石墨部90Aa的厚度以及第二石墨部90Ab的厚度不同。
此外，对于第一石墨板90A，第一石墨部90Aa中的石墨板90xy和石墨板90xz的层叠构造、与第二石墨部90Ab中的石墨板90xy和石墨板90xz的层叠构造也可以相互不同。另外，对于第二石墨板90B，第一石墨部90Ba中的石墨板90xy和石墨板90xz的层叠构造、与第二石墨部90Bb中的石墨板90xy和石墨板90xz的层叠构造也可以相互不同。另外，对于第二基板12的第一石墨板90C以及第二石墨板90D，也能够与图42所示的第一石墨板90A以及第二石墨板90B相同地变更。
·在上述第一实施方式中，第一石墨板90A也可以连同一组第一功率半导体元件30A以及第一二极管40A独立地设置。在一例中，如图43所示，第一石墨板90A具有第一石墨部90Aa、第二石墨部90Ab、以及第三石墨部90Ac。在第一石墨部90Aa配置有第一功率半导体元件30Aa以及第一二极管40Aa。在第二石墨部90Ab配置有第一功率半导体元件30Ab以及第一二极管40Ab。在第三石墨部90Ac配置有第一功率半导体元件30Ac以及第一二极管40Ac。第一石墨部90Aa、第二石墨部90Ab、以及第三石墨部90Ac以在纵向Y上对齐的状态在横向X上分离地排列。在第一石墨部90Aa中，石墨板90xy构成第一石墨部90Aa的板主面95A，石墨板90xz构成第一石墨部90Aa的板背面96A。在第二石墨部90Ab中，石墨板90xy构成第二石墨部90Ab的板主面95A，石墨板90xz构成第二石墨部90Ab的板背面96A。在第三石墨部90Ac中，石墨板90xy构成第三石墨部90Ac的板主面95A，石墨板90xz构成第三石墨部90Ac的板背面96A。
另外，如图43所示，第一石墨部90Aa的纵向Y的尺寸与第二石墨部90Ab的纵向Y的尺寸以及第三石墨部90Ac的纵向Y的尺寸相等。第一石墨部90Aa的横向X的尺寸与第二石墨部90Ab的横向X的尺寸以及第三石墨部90Ac的横向X的尺寸相等。第一石墨部90Aa的厚度(第一石墨部90Aa的厚度方向Z的尺寸)与第二石墨部90Ab的厚度(第二石墨部90Ab的厚度方向Z的尺寸)以及第三石墨部90Ac的厚度(第三石墨部90Ac的厚度方向Z的尺寸)相等。
在此，如果第一石墨部90Aa的纵向Y的尺寸与第二石墨部90Ab的纵向Y的尺寸的差例如在第二石墨部90Ab的纵向Y的尺寸的5％以内，则可以说第一石墨部90Aa的纵向Y的尺寸与第二石墨部90Ab的纵向Y的尺寸相等。另外，如果第一石墨部90Aa的纵向Y的尺寸与第三石墨部90Ac的纵向Y的尺寸的差例如在第三石墨部90Ac的纵向Y的尺寸的5％以内，则可以说第一石墨部90Aa的纵向Y的尺寸与第三石墨部90Ac的纵向Y的尺寸相等。另外，如果第一石墨部90Aa的横向X的尺寸与第二石墨部90Ab的横向X的尺寸的差例如在第二石墨部90Ab的横向X的尺寸的5％以内，则可以说第一石墨部90Aa的横向X的尺寸与第二石墨部90Ab的横向X的尺寸相等。另外，如果第一石墨部90Aa的横向X的尺寸与第三石墨部90Ac的横向X的尺寸的差例如在第三石墨部90Ac的横向X的尺寸的5％以内，则可以说第一石墨部90Aa的横向X的尺寸与第三石墨部90Ac的横向X的尺寸相等。另外，如果第一石墨部90Aa的厚度方向Z的尺寸与第二石墨部90Ab的厚度方向Z的尺寸的差例如在第二石墨部90Ab的厚度方向Z的尺寸的5％以内，则可以说第一石墨部90Aa的厚度与第二石墨部90Ab的厚度相等。另外，如果第一石墨部90Aa的厚度方向Z的尺寸与第三石墨部90Ac的厚度方向Z的尺寸的差例如在第三石墨部90Ac的厚度方向Z的尺寸的5％以内，则可以说第一石墨部90Aa的厚度与第三石墨部90Ac的厚度相等。
另外，第一石墨部90Aa的横向X的尺寸能够任意变更。在一例中，第一石墨部90Aa的横向X的尺寸既可以比第二石墨部90Ab的横向X的尺寸以及第三石墨部90Ac的横向X的尺寸的至少一方短、也可以比它们长。
另外，第一石墨部90Aa的厚度能够任意变更。在一例中，第一石墨部90Aa的厚度也可以与第二石墨部90Ab的厚度以及第三石墨部90Ac的厚度的至少一方不同。在一例中，第一石墨部90Aa的厚度也可以比第二石墨部90Ab的厚度以及第三石墨部90Ac的厚度厚。即，第一石墨部90Aa的厚度也可以比上述各实施方式的第一石墨板90A的厚度厚。
另外，第二石墨部90Ab的横向X的尺寸能够任意变更。在一例中，第二石墨部90Ab的横向X的尺寸既可以比第一石墨部90Aa的横向X的尺寸以及第三石墨部90Ac的横向X的尺寸的至少一方短、也可以比它们长。
另外，第二石墨部90Ab的厚度能够任意变更。在一例中，第二石墨部90Ab的厚度也可以与第一石墨部90Aa的厚度以及第三石墨部90Ac的厚度的至少一方不同。在一例中，第二石墨部90Ab的厚度也可以比第一石墨部90Aa的厚度以及第三石墨部90Ac的厚度厚。即，第二石墨部90Ab的厚度也可以比上述各实施方式的第一石墨板90A的厚度厚。
另外，第三石墨部90Ac的横向X的尺寸能够任意变更。在一例中，第三石墨部90Ac的横向X的尺寸既可以比第一石墨部90Aa的横向X的尺寸以及第二石墨部90Ab的横向X的尺寸的至少一方短、也可以比它们长。
另外，第三石墨部90Ac的厚度能够任意变更。在一例中，第三石墨部90Ac的厚度也可以与第一石墨部90Aa的厚度以及第二石墨部90Ab的厚度的至少一方不同。在一例中，第三石墨部90Ac的厚度也可以比第一石墨部90Aa的厚度以及第二石墨部90Ab的厚度厚。即，第三石墨部90Ac的厚度也可以比上述各实施方式的第一石墨板90A的厚度厚。
另外，第一石墨部90Aa、第二石墨部90Ab、以及第三石墨部90Ac在横向X上以等间隔配置，但并不限于此。另外，也可以使第一石墨部90Aa以及第二石墨部90Ab向第一基板11的第四基板侧面11d侧移动。
另外，第二石墨板90B也可以连同一组第二功率半导体元件30B以及第二二极管40B独立地设置。在一例中，如图43所示，第二石墨板90B具有第一石墨部90Ba、第二石墨部90Bb、以及第三石墨部90Bc。在第一石墨部90Ba配置有第二功率半导体元件30Ba以及第二二极管40Ba。在第二石墨部90Bb配置有第二功率半导体元件30Bb以及第二二极管40Bb。在第三石墨部90Bc配置有第二功率半导体元件30Bc以及第二二极管40Bc。第一石墨部90Ba、第二石墨部90Bb、以及第三石墨部90Bc以在纵向Y上对齐的状态在横向X上分离地排列。在第一石墨部90Ba中，石墨板90xy构成第一石墨部90Ba的板主面95B，石墨板90xz构成第一石墨部90Ba的板背面96B。在第二石墨部90Bb中，石墨板90xy构成第二石墨部90Bb的板主面95B，石墨板90xz构成第二石墨部90Bb的板背面96B。在第三石墨部90Bc中，石墨板90xy构成第三石墨部90Bc的板主面95B，石墨板90xz构成第三石墨部90Bc的板背面96B。
另外，如图43所示，第一石墨部90Ba的纵向Y的尺寸与第二石墨部90Bb的纵向Y的尺寸以及第三石墨部90Bc的纵向Y的尺寸相等。第一石墨部90Ba的横向X的尺寸与第二石墨部90Bb的横向X的尺寸以及第三石墨部90Bc的横向X的尺寸相等。第一石墨部90Ba的厚度(第一石墨部90Ba的厚度方向Z的尺寸)与第二石墨部90Bb的厚度(第二石墨部90Bb的厚度方向Z的尺寸)以及第三石墨部90Bc的厚度(第三石墨部90Bc的厚度方向Z的尺寸)相等。
在此，如果第一石墨部90Ba的纵向Y的尺寸与第二石墨部90Bb的纵向Y的尺寸的差例如在第二石墨部90Bb的纵向Y的尺寸的5％以内，则第一石墨部90Ba的纵向Y的尺寸与第二石墨部90Bb的纵向Y的尺寸相等。另外，如果第一石墨部90Ba的纵向Y的尺寸与第三石墨部90Bc的纵向Y的尺寸的差例如在第三石墨部90Bc的纵向Y的尺寸的5％以内，则可以说第一石墨部90Ba的纵向Y的尺寸与第三石墨部90Bc的纵向Y的尺寸相等。另外，如果第一石墨部90Ba的横向X的尺寸与第二石墨部90Bb的横向X的尺寸的差例如在第二石墨部90Bb的横向X的尺寸的5％以内，则可以说第一石墨部90Ba的横向X的尺寸与第二石墨部90Bb的横向X的尺寸相等。另外，如果第一石墨部90Ba的横向X的尺寸与第三石墨部90Bc的横向X的尺寸的差例如在第三石墨部90Bc的横向X的尺寸的5％以内，则可以说第一石墨部90Ba的横向X的尺寸与第三石墨部90Bc的横向X的尺寸相等。另外，如果第一石墨部90Ba的厚度方向Z的尺寸与第二石墨部90Bb的厚度方向Z的尺寸的差例如在第二石墨部90Bb的厚度方向Z的尺寸的5％以内，则可以说第一石墨部90Ba的厚度与第二石墨部90Bb的厚度相等。另外，如果第一石墨部90Ba的厚度方向Z的尺寸与第三石墨部90Bc的厚度方向Z的尺寸的差例如在第三石墨部90Bc的厚度方向Z的尺寸的5％以内，则可以说第一石墨部90Ba的厚度与第三石墨部90Bc的厚度相等。
另外，第一石墨部90Ba的横向X的尺寸能够任意变更。在一例中，第一石墨部90Ba的横向X的尺寸既可以比第二石墨部90Bb的横向X的尺寸以及第三石墨部90Bc的横向X的尺寸的至少一方短、也可以比它们长。
另外，第一石墨部90Ba的厚度能够任意变更。在一例中，第一石墨部90Ba的厚度也可以与第二石墨部90Bb的厚度以及第三石墨部90Bc的厚度的至少一方不同。在一例中，第一石墨部90Ba的厚度也可以比第二石墨部90Bb的厚度以及第三石墨部90Bc的厚度厚。即，第一石墨部90Ba的厚度也可以比上述各实施方式的第二石墨板90B的厚度厚。
另外，第二石墨部90Bb的横向X的尺寸能够任意变更。在一例中，第二石墨部90Bb的横向X的尺寸既可以比第一石墨部90Ba的横向X的尺寸以及第三石墨部90Bc的横向X的尺寸的至少一方短、也可以比它们长。
另外，第二石墨部90Bb的厚度能够任意变更。在一例中，第二石墨部90Bb的厚度也可以与第一石墨部90Ba的厚度以及第三石墨部90Bc的厚度的至少一方不同。在一例中，第二石墨部90Bb的厚度也可以比第一石墨部90Ba的厚度以及第三石墨部90Bc的厚度厚。即，第二石墨部90Bb的厚度也可以比上述各实施方式的第二石墨板90B的厚度厚。
另外，第三石墨部90Bc的横向X的尺寸能够任意变更。在一例中，第三石墨部90Bc的横向X的尺寸既可以比第一石墨部90Ba的横向X的尺寸以及第二石墨部90Bb的横向X的尺寸的至少一方短、也可以比它们长。
另外，第三石墨部90Bc的厚度能够任意变更。在一例中，第三石墨部90Bc的厚度也可以与第一石墨部90Ba的厚度以及第二石墨部90Bb的厚度的至少一方不同。在一例中，第三石墨部90Bc的厚度也可以比第一石墨部90Ba的厚度以及第二石墨部90Bb的厚度厚。即，第三石墨部90Bc的厚度也可以比上述各实施方式的第二石墨板90B的厚度厚。
另外，第一石墨部90Ba、第二石墨部90Bb、以及第三石墨部90Bc在横向X上以等间隔配置，但并不限于此。
另外，第一石墨部90Ba与第一石墨部90Aa在横向X上对齐，但并不限于此。例如，在横向X上，第一石墨部90Aa也可以配置在比第一石墨部90Ba更靠第一基板11的第四基板侧面11d侧。另外，第二石墨部90Bb与第二石墨部90Ab在横向X上对齐，但并限于此。另外，第三石墨部90Bc与第三石墨部90Ac在横向X上对齐，但并不限于此。
此外，对于第一石墨板90A，第一石墨部90Aa中的石墨板90xy和石墨板90xz的层叠构造、第二石墨部90Ab中的石墨板90xy和石墨板90xz的层叠构造、以及第三石墨部90Ac中的石墨板90xy和石墨板90xz的层叠构造的至少一个也可以与其它不同。另外，对于第二石墨板90B，第一石墨部90Ba中的石墨板90xy和石墨板90xz的层叠构造、第二石墨部90Bb中的石墨板90xy和石墨板90xz的层叠构造、以及第三石墨部90Bc中的石墨板90xy和石墨板90xz的层叠构造的至少一个也可以与其它不同。另外，对于第二基板12的第一石墨板90C以及第二石墨板90D，也能够与图43所示的第一石墨板90A以及第二石墨板90B相同地变更。
·在上述第一实施方式中，如图44所示，第一石墨板90A也可以是配置有第一功率半导体元件30Aa、30Ab以及第一二极管40Aa、40Ab的第一石墨部90Aa、和配置有第一功率半导体元件30Ac以及第一二极管40Ac的第二石墨部90Ab独立形成的结构(第一结构)。第一石墨部90Aa与第二石墨部90Ab在横向X上分离地配置。在第一石墨部90Aa中，石墨板90xy构成第一石墨部90Aa的板主面95A，石墨板90xz构成第一石墨部90Aa的板背面96A。在第二石墨部90Ab中，石墨板90xy构成第二石墨部90Ab的板主面95A，石墨板90xz构成第二石墨部90Ab的板背面96A。
另外，如图44所示，第一石墨部90Aa的横向X的尺寸比第二石墨部90Ab的横向X的尺寸大。在一例中，第一石墨部90Aa的横向X的尺寸为第二石墨部90Ab的横向X的尺寸的2倍以上。第一石墨部90Aa的纵向Y的尺寸与第二石墨部90Ab的纵向Y的尺寸相等。第一石墨部90Aa的厚度(第一石墨部90Aa的厚度方向Z的尺寸)与第二石墨部90Ab的厚度(第二石墨部90Ab的厚度方向Z的尺寸)相等。
在此，如果第一石墨部90Aa的纵向Y的尺寸与第二石墨部90Ab的纵向Y的尺寸的差例如在第二石墨部90Ab的纵向Y的尺寸的5％以内，则可以说第一石墨部90Aa的纵向Y的尺寸与第二石墨部90Ab的纵向Y的尺寸相等。另外，如果第一石墨部90Aa的厚度方向Z的尺寸与第二石墨部90Ab的厚度方向Z的尺寸的差例如在第二石墨部90Ab的厚度方向Z的尺寸的5％以内，则可以说第一石墨部90Aa的厚度与第二石墨部90Ab的厚度相等。
另外，第一石墨部90Aa的横向X的尺寸能够任意变更。第一石墨部90Aa的横向X的尺寸为第一功率半导体元件30Aa以及第一功率半导体元件30Ab能够横向X上分离地配置、以及第一二极管40Aa以及第一二极管40Ab能够在横向X上分离地配置的长度即可。
另外，第一石墨部90Aa的厚度能够任意变更。在一例中，第一石墨部90Aa的厚度也可以与第二石墨部90Ab的厚度不同。在一例中，第一石墨部90Aa的厚度也可以比第二石墨部90Ab的厚度厚。即，第一石墨部90Aa的厚度也可以比上述各实施方式的第一石墨板90A的厚度厚。
另外，第一石墨部90Aa的横向X上的配置位置能够任意变更。在一例中，也可以使第一石墨部90Aa向第一基板11的第四基板侧面11d侧移动，以便在横向X上使第一功率半导体元件30Aa接近第一控制层15A以及第一检测层16A。
另外，第二石墨部90Ab的横向X的尺寸能够任意变更。在一例中，第二石墨部90Ab的横向X的尺寸也可以为第一石墨部90Aa的横向X的尺寸的1/2以上而且第一石墨部90Aa的横向X的尺寸以下。
另外，第二石墨部90Ab的厚度能够任意变更。在一例中，第二石墨部90Ab的厚度也可以与第一石墨部90Aa的厚度不同。另外，第二石墨部90Ab的厚度既可以比上述各实施方式的第一石墨板90A的厚度厚、也可以比它们薄。
另外，第二石墨板90B也可以是配置有第二功率半导体元件30Ba、30Bb以及第二二极管40Ba、40Bb的第一石墨部90Ba、和配置有第二功率半导体元件30Bc以及第二二极管40Bc的第二石墨部90Bb独立形成的结构(第一结构)。第一石墨部90Ba和第二石墨部90Bb在横向X上分离地配置。在第一石墨部90Ba中，石墨板90xy构成第一石墨部90Ba的板主面95B，石墨板90xz构成第一石墨部90Ba的板背面96B。在第二石墨部90Bb中，石墨板90xy构成第二石墨部90Bb的板主面95B，石墨板90xz构成第二石墨部90Bb的板背面96B。
另外，如图44所示，第一石墨部90Ba的横向X的尺寸比第二石墨部90Bb的横向X的尺寸大。在一例中，第一石墨部90Ba的横向X的尺寸为第二石墨部90Bb的横向X的尺寸的2倍以上。第一石墨部90Ba的纵向Y的尺寸与第二石墨部90Bb的纵向Y的尺寸相等。第一石墨部90Ba的厚度(第一石墨部90Ba的厚度方向Z的尺寸)与第二石墨部90Bb的厚度(第二石墨部90Bb的厚度方向Z的尺寸)相等。
在此，第一石墨部90Ba的纵向Y的尺寸与第二石墨部90Bb的纵向Y的尺寸的差例如在第二石墨部90Bb的纵向Y的尺寸的5％以内，则可以说明第一石墨部90Ba的纵向Y的尺寸与第二石墨部90Bb的纵向Y的尺寸相等。另外，如果第一石墨部90Ba的厚度方向Z的尺寸与第二石墨部90Bb的厚度方向Z的尺寸的差例如在第二石墨部90Bb的厚度方向Z的尺寸的5％以内，则可以说第一石墨部90Ba的厚度与第二石墨部90Bb的厚度相等。
另外，第一石墨部90Ba的横向X的尺寸能够任意变更。第一石墨部90Ba的横向X的尺寸为第二功率半导体元件30Ba以及第二功率半导体元件30Bb能够在横向X上分离地配置、以及第二二极管40Ba以及第二二极管40Bb能够在横向X上分离地配置的长度即可。
另外，第一石墨部90Ba的厚度能够任意变更。在一例中，第一石墨部90Ba的厚度也可以与第二石墨部90Bb的厚度不同。在一例中，第一石墨部90Ba的厚度也可以比第二石墨部90Bb的厚度厚。即，第一石墨部90Ba的厚度也可以比上述各实施方式的第二石墨板90B的厚度厚。
另外，第一石墨部90Ba的横向X上的配置位置能够任意变更。在一例中，也可以使第一石墨部90Ba向第一基板11的第四基板侧面11d侧移动。
另外，第二石墨部90Bb的横向X的尺寸能够任意变更。在一例中，第二石墨部90Bb的横向X的尺寸也可以为第一石墨部90Ba的横向X的尺寸的1/2以上而且第一石墨部90Ba的横向X的尺寸以下。
另外，第二石墨部90Bb的厚度能够任意变更。在一例中，第二石墨部90Bb的厚度也可以与第一石墨部90Ba的厚度不同。另外，也可以比上述各实施方式的第二石墨板90B的厚度厚、也可以比它们薄。
此外，第一石墨板90A也可以是配置有第一功率半导体元件30Aa以及第一二极管40Aa的第一石墨部90Aa、和配置有第一功率半导体元件30Ab、30Ac以及第一二极管40Ab、40Ac的第二石墨部90Ab独立形成的结构(第二结构)。另外，第二石墨板90B也可以是配置有第二功率半导体元件30Ba以及第二二极管40Ba的第一石墨部90Ba、和配置有第二功率半导体元件30Bb、30Bc以及第二二极管40Bb、40Bc的第二石墨部90Bb独立形成的结构(第二结构)。另外，对于第二基板12的第一石墨板90C以及第二石墨板90D，也能够与上述第一石墨板90A的第一结构或第二结构以及上述第二石墨板90B的第一结构以及第二结构相同地变更。对于各石墨板90A～90D，能够适当变更第一结构或第二结构的组合。
另外，对于第一石墨板90A，第一石墨部90Aa中的石墨板90xy和石墨板90xz的层叠构造、与第二石墨部90Ab中的石墨板90xy和石墨板90xz的层叠构造也可以相互不同。另外，对于第二石墨板90B，第一石墨部90Ba中的石墨板90xy和石墨板90xz的层叠构造、与第二石墨部90Bb中的石墨板90xy和石墨板90xz的层叠构造也可以相互不同。
·在上述第一实施方式中，第一二极管40A也可以配置在第一石墨板90A、90C的外部。在一例中，第一二极管40A配置在第一基板11的第一搭载层13A的主搭载部13a。另外，第一二极管40A配置在第二基板12的第一搭载层13C的主搭载部13c。
·在上述第一实施方式中，第二二极管40B也可以配置在第二石墨板90B、90D的外部。在一例中，第二二极管40B配置在第一基板11的第二搭载层13B。另外，第二二极管40B配置在第二基板12的第二搭载层13D的主搭载部13e。
·在上述第二实施方式中，各石墨板90A～90D的纵向Y的尺寸能够任意变更。在一例中，各石墨板90A～90D的纵向Y的尺寸也可以比第一实施方式的各石墨板90A～90D的纵向Y的尺寸小。
·在上述第一实施方式中，也可以从基板10省略第一基板11以及第二基板12的任一个。在省略了第二基板12的情况下，主要省略第一搭载层13C、第二搭载层13D、导电层14B、第一控制层15C、第一检测层16C、各石墨板90C、90D、各功率半导体元件30Ad～30Af、30Bd～30Bf、以及各二极管40Ad～40Af、40Bd～40Bf。在省略了第一基板11的情况下，主要省略第一搭载层13A、第二搭载层13B、导电层14A、第一控制层15A、第一检测层16A、各石墨板90A、90B、各功率半导体元件30Aa～30Ad、30Ba～30Bd、以及各二极管40Aa～40Ad、40Ba～40Bd。
·在上述第二实施方式中，也可以从基板10省略第一基板11以及第二基板12的任一个。在省略了第二基板12的情况下，主要省略第一搭载层13C、第二搭载层13D、导电层14B、第一控制层15C、第一检测层16C、各石墨板90C、90D、以及各功率半导体元件30Ad～30Af、30Bd～30Bf。在省略了第一基板11的情况下，主要省略第一搭载层13A、第二搭载层13B、导电层14A、第一控制层15A、第一检测层16A、各石墨板90A、90B、以及各功率半导体元件30Aa～30Ad、30Ba～30Bd。
·在上述各实施方式中，也可以省略电源电流端子55。该情况下，省略电源电流检测用连接部件24。
·在上述各实施方式中，也可以省略热敏电阻18。除此以外，还可以省略热敏电阻搭载层17、一对温度检测端子56、以及一对热敏电阻用连接部件27。
·在上述各实施方式中，各石墨板90A～90D的结构能够任意变更。在一例中，也可以从各石墨板90A～90D省略主面侧导电层97A～97D以及背面侧导电层98A～98D的至少一方。
另外，各石墨板90A～90D中的具有XZ取向的石墨板90xy以及具有XZ取向的石墨板90xz的层叠顺序分别能够任意变更。
在第一例中，第一石墨板90A是在石墨板90xy上层叠有石墨板90xz的结构，剩余的各石墨板90B～90D是在石墨板90xz上层叠有石墨板90xy的结构。
在第二例中，第一石墨板90A、90C是在石墨板90xy上层叠有石墨板90xz的结构，第二石墨板90B、90D是在石墨板90xz上层叠有石墨板90xy的结构。
在第三例中，第一石墨板90A以及第二石墨板90B是在石墨板90xy上层叠有石墨板90xz的结构，第一石墨板90C以及第二石墨板90D是在石墨板90xz上层叠有石墨板90xy的结构。
在第四例中，第一石墨板90A、90C以及第二石墨板90B是在石墨板90xy上层叠有石墨板90xz的结构，第二石墨板90D是在石墨板90xz上层叠有石墨板90xy的结构。
在第五例中，各石墨板90A～90D是在石墨板90xy上层叠有石墨板90xz的结构。
在第六例中，第二石墨板90B是在石墨板90xy上层叠有石墨板90xz的结构，剩余的各石墨板90A、90C、90D是在石墨板90xz上层叠有石墨板90xy的结构。
在第七例中，第二石墨板90B以及第一石墨板90C是在石墨板90xy上层叠有石墨板90xz的结构，第一石墨板90A以及第二石墨板90B是在石墨板90xz上层叠有石墨板90xy的结构。
在第八例中，第二石墨板90B、90D是在石墨板90xy上层叠有石墨板90xz的结构，第一石墨板90A、90C是在石墨板90xz上层叠有石墨板90xy的结构。
在第九例中，第二石墨板90B、90D以及第一石墨板90C是在石墨板90xy上层叠有石墨板90xz的结构，第一石墨板90A是在石墨板90xz上层叠有石墨板90xy的结构。
在第十例中，第一石墨板90C是在石墨板90xy上层叠有石墨板90xz的结构，剩余的各石墨板90A、90B、90D是在石墨板90xz上层叠有石墨板90xy的结构。
在第十一例中，第一石墨板90C以及第二石墨板90D是在石墨板90xy上层叠有石墨板90xz的结构，第一石墨板90A以及第二石墨板90B是在石墨板90xz上层叠有石墨板90xy的结构。
在第十二例中，第二石墨板90D是在石墨板90xy上层叠有石墨板90xz的结构，剩余的各石墨板90A～90C是在石墨板90xz上层叠有石墨板90xy的结构。
在第十三例中，各石墨板90A～90D是在石墨板90xz上层叠有石墨板90xy的结构。
·在上述各实施方式中，第一石墨板90A、90C也可以是具有第二热传导部的结构，该第二热传导部在第一板主面95A、95C的面方向上在预定的第一方向的热传导系数比在在俯视时与第一方向交叉的第二方向的热传导系数高。第一方向的一例是纵向Y，第二方向的一例是横向X。第二热传导部的一例是具有YZ取向的石墨板90yz(省略图示)。石墨板90yz例如具有X＝5(W/mK)、Y＝1500(W/mK)、Z＝1500(W/mK)的热传导系数。
在第一石墨板90A、90C分别由石墨板90yz构成的情况下，优选多个第一功率半导体元件30A在第二方向上分离地排列。这样，通过在热传导系数较低的方向上分离地排列多个第一功率半导体元件30A，从而能够抑制相邻的第一功率半导体元件30A的热的干涉。
在上述第一方向是纵向Y、上述第二方向是横向X的情况下，第一石墨板90A和第一控制层15A在第一方向上分离地配置，第一石墨板90C和第一控制层15C在第一方向上分离地配置。配置在第一石墨板90A的第一板主面95A的第一功率半导体元件30A在第一板主面95A上相对于第一二极管40A配置在第一控制层15A侧的部分。配置在第一石墨板90C的第一板主面95C的第一功率半导体元件30A在第一板主面95C相对于第一二极管40A配置在第一控制层15C侧的部分。
第二热传导部既可以设置在第一石墨板90A、90C的第一板主面95A、95C侧、也可以设置在第一板背面96A、96C侧。
第一石墨板90A、90C分别具有在俯视时第二方向成为长边方向、且第一方向成为短边方向的形状。在该情况下，也优选多个第一功率半导体元件30A在第二方向上分离地排列。由此，能够较大地取得在第二方向上相邻的第一功率半导体元件30A之间的距离，因此能够进一步抑制第二方向上相邻的第一功率半导体元件30A的热的干涉。
·在上述各实施方式中，第一石墨板90A、90C也可以是在厚度方向Z上层叠第二热传导部和石墨板90xy(第一热传导部)的结构，该第二热传导部在第一板主面95A、95C的面方向上且在预定的第一方向的热传导系数比在俯视时与第一方向交叉的第二方向的热传导系数高。该情况下，第一石墨板90A、90C具有第二热传导部设置在第一石墨板90A、90C的第一板主面95A、95C侧、且石墨板90xy(第一热传导部)设置在第一石墨板90A、90C的第一板背面96A、96C侧的结构。此外，第一石墨板90A、90C也可以是第二热传导部设置在第一石墨板90A、90C的第一板背面96A、96C侧、且石墨板90xy(第一热传导部)设置在第一石墨板90A、90C的第一板主面95A、95C侧的结构。
·在上述各实施方式中，第二石墨板90B、90D也可以是具有第二热传导部的结构，该第二热传导部在第二板主面95B、95D的面方向上且在预定的第一方向的热传导系数比在俯视时与第一方向交叉的第二方向的热传导系数高。在第一方向的一例中是纵向Y，在第二方向的一例中是横向X。第二热传导部的一例是具有YZ取向的石墨板90yz(省略图示)。石墨板90yz例如具有X＝5(W/mK)、Y＝1500(W/mK)、Z＝1500(W/mK)的热传导系数。
在第二石墨板90B、90D分别由石墨板90yz构成的情况下，优选多个第二功率半导体元件30B在第二方向上分离地排列。这样，通过在热传导系数较低的方向上分离地排列多个第二功率半导体元件30B，从而能够抑制相邻的第二功率半导体元件30B的热的干涉。
在上述第一方向是纵向Y、且上述第二方向是横向X的情况下，第二石墨板90B和第二控制层15B在第一方向上分离地配置，第二石墨板90D和第二控制层15D在第一方向上分离地配置。配置在第二石墨板90B的第二板主面95B的第二功率半导体元件30B在第二板主面95B上相对于第二二极管40B配置在第二控制层15B侧的部分。配置在第二石墨板90D的第二板主面95D的第二功率半导体元件30B在第二板主面95D上相对于第二二极管40B配置在第二控制层15D侧的部分。
第二热传导部既可以设置在第二石墨板90B、90D的第二板主面95B、95D侧、也可以设置在第二板背面96B、96D侧。
第二石墨板90B、90D分别具有在俯视时第二方向成为长边方向、且第一方向成为短边方向的形状。在该情况下，也优选多个第二功率半导体元件30B在第二方向上分离地排列。由此，能够较大地取得在第二方向上相邻的第二功率半导体元件30B之间的距离，因此能够进一步抑制在第二方向上相邻的第二功率半导体元件30B的热的干涉。
·在上述各实施方式中，第二石墨板90B、90D也可以是在厚度方向Z上层叠第二热传导部和石墨板90xy(第一热传导部)的结构，该第二热传导部在第二板主面95B、95D的面方向上且在预定的第一方向的热传导系数比在俯视时与第一方向交叉的第二方向的热传导系数高。该情况下，第二石墨板90B、90D具有第二热传导部设置在第二石墨板90B、90D的第二板主面95B、95D侧、且石墨板90xy(第一热传导部)设置在第二石墨板90B、90D的第二板背面96B、96D侧的结构。此外，第二石墨板90B、90D也可以是第二热传导部设置在第二石墨板90B、90D的第二板背面96B、96D侧、且石墨板90xy(第一热传导部)设置在第二石墨板90B、90D的第二板主面95B、95D侧的结构。
·在上述各实施方式中，各石墨板90A～90D是石墨板90xy以及石墨板90xz的层叠构造，但并不限于此。第一石墨板90A、90C以及第二石墨板90B、90D的至少一个也可以由石墨板90xy、石墨板90xz、以及石墨板90yz的任一个构成。
在第一石墨板90A、90C由石墨板90xz构成的情况下，多个第一功率半导体元件30A在石墨板90xz在热传导系数较低的方向、即石墨板90xz中的纵向Y上分离地排列。在第一实施方式中，在石墨板90xz中，在热传导系数高的方向、即石墨板90xz中的横向X上，第一二极管40A与第一功率半导体元件30A分离地配置。另外，多个第一二极管40A在石墨板90xz的纵向Y上分离地排列。
这样，功率模块1A中的横向X以及纵向Y与石墨板90xz中的横向X以及纵向Y相互不同。即，第一石墨板90A、90C配置为，功率模块1A的横向X与石墨板90xz的纵向Y一致，且功率模块1A的纵向Y与石墨板90xz的横向X一致。
因此，在功率模块1A中的横向X上，第一功率半导体元件30A分离地排列，该情况下，第一功率半导体元件30A在石墨板90xz中的纵向Y上分离地排列。另外，在功率模块1A中的纵向Y上，第一二极管40A与第一功率半导体元件30A分离地排列，该情况下，第一二极管40A在石墨板90xz中的横向X上，与第一功率半导体元件30A分离地排列。
在第二石墨板90B、90D由石墨板90xz构成的情况下，多个第二功率半导体元件30B在石墨板90xz在热传导系数较低的方向、即石墨板90xz中的纵向Y上分离地排列。在第一实施方式中，在石墨板90xz中，在热传导系数高的方向、即石墨板90xz中的横向X上，第二二极管40B与第二功率半导体元件30B分离地配置。另外，多个第二二极管40B在石墨板90xz的纵向Y上分离地排列。
这样，功率模块1A中的横向X以及纵向Y与石墨板90xz中的横向X以及纵向Y相互不同。即，第二石墨板90B、90D配置为，功率模块1A的横向X与石墨板90xz的纵向Y一致，且功率模块1A的纵向Y与石墨板90xz的横向X一致。
因此，在功率模块1A中的横向X上，第二功率半导体元件30B分离地排列，该情况下，第二功率半导体元件30B在石墨板90xz中的纵向Y上分离地排列。另外，在功率模块1A中的纵向Y上，第二二极管40B与第二功率半导体元件30B分离地排列，该情况下，第二二极管40B在石墨板90xz中的横向X上，与第二功率半导体元件30B分离地排列。
在第一石墨板90A、90C由石墨板90yz构成的情况下，多个第一功率半导体元件30A在石墨板90yz在热传导系数较低的方向、即石墨板90yz中的横向X上分离地排列。在第一实施方式中，在石墨板90yz中，在热传导系数高的方向、即石墨板90yz中的纵向Y上，第一二极管40A与第一功率半导体元件30A分离地配置。另外，多个第一二极管40A在石墨板90yz中的横向X上分离地排列。
这样，功率模块1A中的横向X以及纵向Y与石墨板90xz中的横向X以及纵向Y一致。即，第一石墨板90A、90C配置为，功率模块1A的横向X与石墨板90xz的横向X一致，且功率模块1A的纵向Y与石墨板90xz的纵向Y一致。
在第二石墨板90B、90D由石墨板90yz构成的情况下，多个第二功率半导体元件30B在石墨板90yz在热传导系数较低的方向、即石墨板90yz中的横向X上分离地排列。在第一实施方式中，在石墨板90yz中，在热传导系数高的方向、即石墨板90yz中的纵向Y上，第二二极管40B与第二功率半导体元件30B分离地配置。另外，多个第二二极管40B在石墨板90yz中的横向X上分离地排列。
这样，功率模块1A中的横向X以及纵向Y与石墨板90xz中的横向X以及纵向Y相互不同。即，第二石墨板90B、90D配置为，功率模块1A的横向X与石墨板90xz的纵向Y一致，且功率模块1A的纵向Y与石墨板90xz的横向X一致。
·在上述各实施方式中，也可以省略多个第二功率半导体元件30B。该情况下，省略第二搭载层13B、13D，多个第一功率半导体元件30A的源极电极32通过第一元件连接部件21A而与导电层14A、14B连接。这样，功率模块1A、1B也可以构成为一个开关元件而非逆变器。
·在上述各实施方式中，也可以由一个或多个金属丝构成连结部件100A～100C中的至少一个。总之，连结部件100A只要是具有将第一搭载层13A与第一搭载层13C电连接的功能的结构即可。连结部件100B只要是具有将第二搭载层13B与第二搭载层13D电连接的功能的结构即可。连结部件100C只要是具有将导电层14A与导电层14B电连接的功能的结构即可。
·在上述各实施方式中，功率模块也可以是以下结构，即具备：一个基板；配置于基板的基板主面的搭载层及导电层；层叠于搭载层的石墨板；以及配置于石墨板的板主面的多个功率半导体元件。
(附记)
以下，列举基于上述各实施方式以及各变更例的技术的思想。
(附记1)一种功率模块，具备：
基板，其具有在厚度方向上相互朝向相反侧的基板主面及基板背面，且具有电绝缘性；
导电性的搭载层，其配置在上述基板主面；以及
石墨板，其具有在上述厚度方向上相互朝向相反侧的板主面及板背面，且上述板背面与上述搭载层连接，并具有各向异性的热传导系数；以及
功率半导体元件，其配置在上述板主面。
(附记2)根据附记1所述的功率模块，
上述石墨板具有与上述厚度方向正交的面方向的热传导系数比上述厚度方向的热传导系数高的第一热传导部。
(附记3)根据附记2所述的功率模块，
上述第一热传导部在上述厚度方向上设于上述板主面侧。
(附记4)根据附记2所述的功率模块，
上述第一热传导部在上述厚度方向上设于上述板背面侧。
(附记5)根据附记2～4任一项中所述的功率模块，
上述功率半导体元件是多个功率半导体元件中的一个，
上述功率模块具备上述多个功率半导体元件，
上述多个功率半导体元件在上述板主面的上述面方向上相互分离地配置。
(附记6)根据附记5所述的功率模块，
从上述厚度方向观察，上述板主面由具有长边方向以及短边方向的形状构成，
上述多个功率半导体元件在上述长边方向上相互分离地配置。
(附记7)根据附记1～6任一项中所述的功率模块，
上述功率半导体元件是晶体管，
还具备与上述功率半导体元件反向并列连接的二极管。
(附记8)根据附记2～6任一项中所述的功率模块，
上述功率半导体元件是多个功率半导体元件中的一个，
上述功率模块具备上述多个功率半导体元件、以及分别与上述多个功率半导体元件中的一个反向并列连接的多个二极管，
上述多个功率半导体元件分别是晶体管，
上述多个功率半导体元件在上述板主面的上述面方向上相互分离地配置，
从上述厚度方向观察，上述多个二极管在上述面方向中的与上述多个功率半导体元件的排列方向正交的方向上与上述多个功率半导体元件分离地配置，而且在沿上述排列方向的方向上相互分离地配置。
(附记9)根据附记8所述的功率模块，
从上述厚度方向观察，上述板主面由具有长边方向以及短边方向的形状构成，
上述多个功率半导体元件在上述长边方向上分离地配置，
上述多个二极管在上述短边方向上与上述多个功率半导体元件分离地配置，而且在上述长边方向上相互分离地配置。
(附记10)根据附记7～9任一项中所述的功率模块，
从上述厚度方向观察，上述板主面由具有长边方向以及短边方向的形状构成，
在上述基板主面配置有与上述功率半导体元件的控制电极电连接的控制层，
从上述厚度方向观察，在上述板主面的沿上述短边方向的方向上，上述控制层与上述石墨板分离地配置，
从上述厚度方向观察，上述功率半导体元件配置在比上述二极管更靠上述控制层侧。
(附记11)根据附记7～10任一项中所述的功率模块，
上述二极管具有：在上述厚度方向上相互朝向相反侧的主面及背面；形成于上述主面的阳极电极；以及形成于上述背面的阴极电极，
上述阴极电极经由上述石墨板与上述搭载层电连接。
(附记12)根据附记1所述的功率模块，
上述石墨板具有第二热传导部，该第二热传导部在上述板主面的面方向上且在预定的第一方向的热传导系数比与上述第一方向交叉的第二方向的热传导系数高。
(附记13)根据附记12所述的功率模块，
上述第二方向的热传导系数比上述厚度方向的热传导系数低。
(附记14)根据附记12或13所述的功率模块，
上述第二热传导部在上述厚度方向上设于上述板主面侧。
(附记15)根据附记12或13所述的功率模块，
上述第二热传导部在上述厚度方向上设于上述板背面侧。
(附记16)根据附记12～15任一项中所述的功率模块，
上述功率半导体元件是多个功率半导体元件中的一个，
上述功率模块具备上述多个功率半导体元件，
上述多个功率半导体元件在上述板主面的上述第二方向上相互分离地配置。
(附记17)根据附记16所述的功率模块，
从上述厚度方向观察，上述板主面具有上述第二方向成为长边方向、且上述第一方向成为短边方向的形状。
(附记18)根据附记12～17任一项中所述的功率模块，
上述功率半导体元件是晶体管，
还具备与上述功率半导体元件反向并列连接的二极管。
(附记19)根据附记12～18任一项中所述的功率模块，
上述功率半导体元件是多个功率半导体元件中的一个，
上述功率模块具备上述多个功率半导体元件、以及分别与上述多个功率半导体元件中的一个反向并列连接的多个二极管，
上述多个功率半导体元件分别是晶体管，
上述多个功率半导体元件在上述板主面的上述第二方向上相互分离地配置，
从上述厚度方向观察，上述多个二极管在上述第一方向上与上述多个功率半导体元件分离地配置，而且在上述第二方向上相互分离地配置。
(附记20)根据附记18或19所述的功率模块，
从上述厚度方向观察，上述板主面具有由上述第二方向成为长边方向、且上述第一方向成为短边方向的形状，
在上述基板主面配置有与上述功率半导体元件的控制电极电连接的控制层，
从上述厚度方向观察，在上述板主面的上述第一方向上，上述控制层与上述石墨板分离地配置，
从上述厚度方向观察，上述功率半导体元件配置在比上述二极管更靠上述控制层侧。
(附记21)根据附记18～20任一项中所述的功率模块，
上述二极管具有：在上述厚度方向相互朝向相反侧的主面及背面；形成于上述主面的阳极电极；以及形成于上述背面的阴极电极，
上述阴极电极经由上述石墨板与上述搭载层电连接。
(附记22)根据附记1～21任一项中所述的功率模块，
上述功率半导体元件具有：在上述厚度方向上相互朝向相反侧的元件主面及元件背面；形成于上述元件主面的主面侧驱动电极；以及形成于上述元件背面的背面侧驱动电极，
上述背面侧驱动电极经由上述石墨板与上述搭载层电连接。
(附记23)根据附记1～22任一项中所述的功率模块，
上述石墨板是在上述厚度方向上层叠有第一热传导部和第二热传导部的结构，该第一热传导部是与上述厚度方向正交的面方向的热传导系数比上述厚度方向的热传导系数高的部件，该第二热传导部是在上述板主面的面方向上在预定的第一方向的热传导系数比与上述第一方向交叉的第二方向的热传导系数高的部件。
(附记24)根据附记23所述的功率模块，
上述第一热传导部设于上述板主面侧，
上述第二热传导部设于上述板背面侧。
(附记25)根据附记23所述的功率模块，
上述第二热传导部设于上述板主面侧，
上述第一热传导部设于上述板背面侧。
(附记26)根据附记1～25任一项中所述的功率模块，
上述石墨板的厚度比上述基板的厚度厚。
(附记27)根据附记1～26任一项中所述的功率模块，
上述基板由氧化铝构成。
(附记28)根据附记1～27任一项中所述的功率模块，
在上述基板背面设有冷却器。
(附记29)一种功率模块，其特征在于，具备：
基板，其具有在厚度方向上相互朝向相反侧的基板主面及基板背面，且具有电绝缘性；
第一搭载层、第二搭载层以及导电层，其在上述基板主面上沿与上述厚度方向正交的方向排列；
第一石墨板，其具有在上述厚度方向上相互朝向相反侧的第一板主面及第一板背面，上述第一板背面层叠于上述第一搭载层，并具有各向异性的热传导系数；
第二石墨板，其具有在上述厚度方向上相互朝向相反侧的第二板主面及第二板背面，上述第二板背面层叠于上述第二搭载层，并具有各向异性的热传导系数；
第一功率半导体元件，其配置在上述第一板主面；以及
第二功率半导体元件，其配置在上述第二板主面。
(附记30)根据附记29所述的功率模块，
上述第一石墨板以及上述第二石墨板分别具有与上述厚度方向正交的面方向的热传导系数比上述厚度方向的热传导系数高的第一热传导部。
(附记31)根据附记30所述的功率模块，
上述第一石墨板的上述第一热传导部在上述厚度方向上设置在上述第一石墨板中的上述第一板主面侧，
上述第二石墨板的上述第一热传导部在上述厚度方向上设置在上述第二石墨板中的上述第二板主面侧。
(附记32)根据附记30所述的功率模块，
上述第一石墨板的上述第一热传导部在上述厚度方向上设置在上述第一石墨板中的上述第一板背面侧，
上述第二石墨板的上述第一热传导部在上述厚度方向上设置在上述第二石墨板中的上述第二板背面侧。
(附记33)根据附记30～32任一项中所述的功率模块，
上述第一功率半导体元件是多个第一功率半导体元件中的一个，
上述第二功率半导体元件是多个第二功率半导体元件中的一个，
上述功率模块具备上述多个第一功率半导体元件、以及上述多个第二功率半导体元件，
上述多个第一功率半导体元件在上述第一板主面上在上述第一板主面的面方向上相互分离地配置，
上述多个第二功率半导体元件在上述第二板主面上在上述第二板主面的面方向上相互分离地配置。
(附记34)根据附记33所述的功率模块，
从上述厚度方向观察，上述第一板主面由具有长边方向以及短边方向的形状构成，
上述多个第一功率半导体元件在上述长边方向上相互分离地配置。
(附记35)根据附记34所述的功率模块，
上述多个第一功率半导体元件分别是晶体管，
还具备分别与上述多个第一功率半导体元件中的一个反向并列连接的多个第一二极管。
(附记36)根据附记30～34任一项中所述的功率模块，
上述第一功率半导体元件是多个第一功率半导体元件中的一个，
上述第二功率半导体元件是多个第二功率半导体元件中的一个，
上述功率模块具备上述多个第一功率半导体元件、以及分别与上述多个第一功率半导体元件中的一个反向并列连接的多个第一二极管，
上述多个第一功率半导体元件分别是晶体管，
上述多个第一功率半导体元件在上述第一板主面的面方向上相互分离地配置，
从上述厚度方向观察，上述多个第一二极管在上述第一板主面的面方向的中的与上述多个第一功率半导体元件的排列方向正交的方向上与上述多个第一功率半导体元件分离地配置，而且在沿上述排列方向的方向上相互分离地配置。
(附记37)根据附记36所述的功率模块，
从上述厚度方向观察，上述第一板主面由具有长边方向以及短边方向的形状构成，
上述多个第一功率半导体元件在上述长边方向上相互分离地配置，
上述多个第一二极管在上述短边方向上与上述多个第一功率半导体元件分离地配置，而且在上述长边方向上相互分离地配置。
(附记38)根据附记35～37任一项中所述的功率模块，
从上述厚度方向观察，上述第一板主面由具有长边方向以及短边方向的形状构成，
在上述基板主面配置有与上述第一功率半导体元件的控制电极电连接的第一控制层，
从上述厚度方向观察，在上述第一板主面的沿上述短边方向的方向上，上述第一控制层与上述第一石墨板分离地配置，
从上述厚度方向观察，上述第一功率半导体元件配置在比上述第一二极管更靠上述第一控制层侧。
(附记39)根据附记38所述的功率模块，
上述第一控制层相对于上述第一搭载层配置在与上述第二搭载层相反的一侧。
(附记40)根据附记35～39任一项中所述的功率模块，
上述第一二极管具有：在上述厚度方向上相互朝向相反侧的主面及背面；形成于上述主面的阳极电极；以及形成于上述背面的阴极电极，
上述第一二极管的阴极电极经由上述第一石墨板与上述第一搭载层电连接，
上述第一二极管的阳极电极通过第一连接部件而与上述第二搭载层连接。
(附记41)根据附记29～40任一项中所述的功率模块，
上述第二功率半导体元件是多个第二功率半导体元件中的一个，
上述功率模块具备上述多个第二功率半导体元件，
从上述厚度方向观察，上述第二板主面由具有长边方向以及短边方向的形状构成，
上述多个第二功率半导体元件在上述第二板主面的长边方向上分离地配置。
(附记42)根据附记29～41任一项中所述的功率模块，
上述第二功率半导体元件分别是晶体管，
还具备与上述第二功率半导体元件反向并列连接的第二二极管。
(附记43)根据附记42所述的功率模块，
上述第二功率半导体元件是多个第二功率半导体元件中的一个，
上述第二二极管是多个第二二极管中的一个，
上述功率模块具备上述多个第二功率半导体元件、以及分别与上述多个第二功率半导体元件中的一个反向并列连接的上述多个第二二极管，
上述多个第二功率半导体元件在上述第二板主面的面方向上相互分离地配置，
从上述厚度方向观察，上述多个第二二极管在上述第二板主面的面方向中的与上述多个第二功率半导体元件的排列方向正交的方向上与上述多个第二功率半导体元件分离地配置，而且在沿上述排列方向的方向上相互分离地配置。
(附记44)根据附记43所述的功率模块，
从上述厚度方向观察，上述第二板主面由具有长边方向以及短边方向的形状构成，
上述多个第二功率半导体元件在上述第二板主面的长边方向上分离地配置，
上述第二二极管在上述短边方向上与上述第二功率半导体元件分离地配置。
(附记45)根据附记43或44所述的功率模块，
从上述厚度方向观察，上述第二板主面由具有长边方向以及短边方向的形状构成，
在上述基板主面配置有与上述多个第二功率半导体元件的控制电极电连接的第二控制层，
从上述厚度方向观察，在上述第二板主面的沿上述短边方向的方向上，上述第二控制层与上述第二石墨板分离地配置，
从上述厚度方向观察，上述多个第二功率半导体元件配置在比上述第二二极管更靠上述第二控制层侧。
(附记46)根据附记45所述的功率模块，
上述第二控制层相对于上述导电层配置在与上述第二搭载层相反的一侧。
(附记47)根据附记29～46任一项中所述的功率模块，
上述第一石墨板以及上述第二石墨板分别是在上述厚度方向上层叠有第一热传导部和第二热传导部的结构，该第一热传导部是在与上述厚度方向正交的面方向的热传导系数比上述厚度方向的热传导系数高的部件，该第二热传导部是在上述面方向上在预定的第一方向的热传导系数比与上述第一方向交叉的第二方向的热传导系数高的部件。
(附记48)根据附记47所述的功率模块，
上述第一石墨板的上述第一热传导部在上述厚度方向上设置在上述第一石墨板的上述第一板主面侧，
上述第二石墨板的上述第一热传导部在上述厚度方向上设置在上述第二石墨板的上述第二板主面侧，
上述第一石墨板的上述第二热传导部在上述厚度方向上设置在上述第一石墨板的上述第一板背面侧，
上述第二石墨板的上述第二热传导部在上述厚度方向上设置在上述第二石墨板的上述第二板背面侧。
(附记49)根据附记47所述的功率模块，
上述第一石墨板的上述第一热传导部在上述厚度方向上设置在上述第一石墨板的上述第一板背面侧，
上述第二石墨板的上述第一热传导部在上述厚度方向上设置在上述第二石墨板的上述第二板背面侧，
上述第一石墨板的上述第二热传导部在上述厚度方向上设置在上述第一石墨板的上述第一板主面侧，
上述第二石墨板的上述第二热传导部在上述厚度方向上设置在上述第二石墨板的上述第二板主面侧。
(附记50)根据附记29所述的功率模块，
上述第一石墨板以及上述第二石墨板分别具有第二热传导部，该第二热传导部在与上述厚度方向正交的面方向上在预定的第一方向的热传导系数比与上述第一方向交叉的第二方向的热传导系数高。
(附记51)根据附记50所述的功率模块，
上述第二方向的热传导系数比上述厚度方向的热传导系数低。
(附记52)根据附记50或51所述的功率模块，
上述第一石墨板的上述第二热传导部在上述厚度方向上设置在上述第一石墨板中的上述第一板主面侧，
上述第二石墨板的上述第二热传导部在上述厚度方向上设置在上述第二石墨板中的上述第二板主面侧。
(附记53)根据附记50或51所述的功率模块，
上述第一石墨板的上述第二热传导部在上述厚度方向上设置在上述第一石墨板中的上述第一板背面侧，
上述第二石墨板的上述第二热传导部在上述厚度方向上设置在上述第二石墨板中的上述第二板背面侧。
(附记54)根据附记50～53任一项中所述的功率模块，
上述第一功率半导体元件是多个第一功率半导体元件中的一个，
上述功率模块具备上述多个第一功率半导体元件，
上述多个第一功率半导体元件在上述第一板主面的上述第二方向上相互分离地配置。
(附记55)根据附记54所述的功率模块，
从上述厚度方向观察，上述第一板主面具有上述第二方向成为长边方向、且上述第一方向成为短边方向的形状。
(附记56)根据附记50～55任一项中所述的功率模块，
上述第一功率半导体元件是晶体管，
还具备与上述第一功率半导体元件反向并列连接的第一二极管。
(附记57)根据附记50～56任一项中所述的功率模块，
上述第一功率半导体元件是多个第一功率半导体元件中的一个，
上述功率模块具备上述多个第一功率半导体元件、以及分别与上述多个第一功率半导体元件中的一个反向并列连接的多个第一二极管，
上述多个第一功率半导体元件分别是晶体管，
上述多个第一功率半导体元件在上述第一板主面的上述第二方向上相互分离地配置，
从上述厚度方向观察，上述多个第一二极管在上述第一方向上与上述多个第一功率半导体元件分离地配置，而且在上述第二方向上相互分离地配置。
(附记58)根据附记56或57所述的功率模块，
从上述厚度方向观察，上述第一板主面具有上述第二方向成为长边方向、且上述第一方向成为短边方向的形状，
在上述基板主面上配置有与上述第一功率半导体元件的控制电极电连接的控制层，
从上述厚度方向观察，在上述第一板主面的上述第一方向上，上述控制层与上述第一石墨板分离地配置，
从上述厚度方向观察，上述第一功率半导体元件配置在比上述第一二极管更靠上述控制层侧。
(附记59)根据附记50～58任一项中所述的功率模块，
上述第二功率半导体元件是多个第二功率半导体元件中的一个，
上述功率模块具备上述多个第二功率半导体元件，
上述多个第二功率半导体元件在上述第二板主面的上述第二方向上相互分离地配置。
(附记60)根据附记59所述的功率模块，
从上述厚度方向观察，上述第二板主面具有上述第二方向成为长边方向、上述第一方向成为短边方向的形状。
(附记61)根据附记50～60任一项中所述的功率模块，
上述第二功率半导体元件是晶体管，
还具备与上述第二功率半导体元件反向并列连接的第二二极管。
(附记62)根据附记50～61任一项中所述的功率模块，
上述第二功率半导体元件是多个第二功率半导体元件中的一个，
上述功率模块具备上述多个第二功率半导体元件、分别与上述多个第二功率半导体元件中的一个反向并列连接的多个第二二极管，
上述多个第二功率半导体元件分别是晶体管，
上述多个第二功率半导体元件在上述第二板主面的上述第二方向上相互分离地配置，
从上述厚度方向观察，上述多个第二二极管在上述第一方向上与上述多个第二功率半导体元件分离地配置，而且在上述第二方向上相互分离地配置。
(附记63)根据附记61或62所述的功率模块，
从上述厚度方向观察，上述第二板主面具有上述第二方向成为长边方向、上述第一方向成为短边方向的形状，
在上述基板主面配置有与上述第二功率半导体元件的控制电极电连接的控制层，
从上述厚度方向观察，在上述第二板主面的上述第一方向上，上述控制层与上述第二石墨板分离地配置，
从上述厚度方向观察，上述第二功率半导体元件配置在比上述第二二极管更靠上述控制层侧。
(附记64)根据附记29～63任一项中所述的功率模块，
上述第一功率半导体元件具有：在上述厚度方向上相互朝向相反侧的第一元件主面及第一元件背面；形成于上述第一元件主面的第一主面侧驱动电极；以及形成于上述第一元件背面的第一背面侧驱动电极，
上述第一背面侧驱动电极经由上述第一石墨板与上述第一搭载层电连接，
上述第一主面侧驱动电极经由第一连接部件与上述第二搭载层电连接。
(附记65)根据附记35～40以及56～58任一项中所述的功率模块，
上述第一二极管具有：在上述厚度方向上相互朝向相反侧的第一主面及第一背面；形成于上述第一主面的阳极电极；以及形成于上述第一背面的阴极电极，
上述阴极电极经由上述第一石墨板与上述第一搭载层电连接。
(附记66)根据附记29～65任一项中所述的功率模块，
上述第二功率半导体元件具有：在上述厚度方向上相互朝向相反侧的第二元件主面及第二元件背面；形成于上述第二元件主面的第二主面侧驱动电极；以及形成于上述第二元件背面的第二背面侧驱动电极，
上述第二背面侧驱动电极经由上述第二石墨板与上述第二搭载层电连接，
上述第二主面侧驱动电极经由第二连接部件与上述导电层电连接。
(附记67)根据附记42～46以及61～63任一项中所述的功率模块，
上述第二二极管具有：在上述厚度方向上相互朝向相反侧的第二主面及第二背面；形成于上述第二主面的阳极电极；以及形成于上述第二背面的阴极电极，
上述第二二极管的阴极电极经由上述第二石墨板与上述第二搭载层电连接，
上述第二二极管的阳极电极通过第二连接部件与上述导电层连接。
(附记68)根据附记29～67任一项中所述的功率模块，
上述第二石墨板在上述第二搭载层配置于偏靠上述导电层。
(附记69)根据附记29～68任一项中所述的功率模块，
上述基板具有第一基板以及第二基板，其在与上述第一搭载层、上述第二搭载层以及上述导电层排列的排列方向和上述厚度方向这两方正交的正交方向上相互分离地配置，
上述第一基板以及上述第二基板的上述基板主面分别具有上述第一搭载层、上述第二搭载层、以及上述导电层，
在上述第一基板以及上述第二基板各自的上述第一搭载层上层叠有上述第一石墨板，
在上述第一基板以及上述第二基板各自的上述第二搭载层上层叠有上述第二石墨板。
(附记70)根据附记69所述的功率模块，
在上述第一基板以及上述第二基板的排列方向上，空出间隙地排列有上述第一基板的第一搭载层和上述第二基板的第一搭载层，
在上述排列方向上，上述第一基板的第二搭载层与上述第二基板的第二搭载层分离地配置，
在上述排列方向上，上述第一基板的导电层与上述第二基板的导电层分离地配置，
上述第一基板的第一搭载层与上述第二基板的第一搭载层通过第一连结部件而电连接，
上述第一基板的第二搭载层与上述第二基板的第二搭载层通过第二连结部件而电连接，
上述第一基板的导电层与上述第二基板的导电层通过第三连结部件而电连接。
(附记71)根据附记69或70所述的功率模块，
在上述第一基板以及上述第二基板的基板主面分别配置有第一控制层以及第二控制层，
在上述排列方向上，上述第一基板的第一控制层与上述第二基板的第一控制层分离地配置，
在上述排列方向上，上述第一基板的第二控制层与上述第二基板的第二控制层分离地配置，
上述第一基板的第一控制层与上述第二基板的第一控制层由第一控制层连接部件连接，
上述第一基板的第二控制层与上述第二基板的第二控制层由第二控制层连接部件连接。
(附记72)根据附记69～71任一项中所述的功率模块，
上述功率模块具备第一输入端子、第二输入端子、以及输出端子，
在上述第一基板的第一搭载层连接有上述第一输入端子，
在上述第一基板的第二搭载层连接有上述第二输入端子，
在上述第二基板的第二搭载层连接有上述输出端子。
(附记73)根据附记69～72任一项中所述的功率模块，
上述第一基板以及上述第二基板分别由氧化铝构成。
(附记74)根据附记69～73任一项中所述的功率模块，
遍及上述第一基板的基板背面以及上述第二基板的基板背面设有冷却器。
符号说明
1A、1B—功率模块，10—基板，11—第一基板，11s—第一基板主面(基板主面)，11r—第一基板背面(基板背面)，12—第二基板，12s—第二基板主面(基板主面)，12r—第二基板背面(基板背面)，13A、13C—第一搭载层(搭载层)，13B、13D—第二搭载层(搭载层)，14A、14B—导电层，15A、15C—第一控制层(控制层)，15B、15D—第二控制层(控制层)，21A—第一元件连接部件(第一连接部件)，21B—第二元件连接部件(第二连接部件)，30—功率半导体元件，30A、30Aa～30Af—第一功率半导体元件，30B、30Ba～30Bf—第二功率半导体元件，30s—元件主面(第一元件主面、第二元件主面)，30r—元件背面(第一元件背面、第二元件背面)，31—漏极电极(第一背面侧驱动电极、第二背面侧驱动电极)，32—源极电极(第一主面侧驱动电极、第二主面侧驱动电极)，33—栅极电极(控制电极)，40—二极管，40A、40Aa～40Af—第一二极管，40B、40Ba～40Bf—第二二极管，40s—主面(第一主面、第二主面)，40r—背面(第一背面、第二背面)，41—阳极电极，42—阴极电极，51A—第一输入端子，51B—第二输入端子，52A—第一输出端子(输出端子)，52B—第二输出端子(输出端子)，70—散热板(冷却器)，90A、90C—第一石墨板(石墨板)，90xy—石墨板(第一热传导部)，90xz—石墨板(第二热传导部)，95A、95C—第一板主面(板主面)，96A、96C—第一板背面(板背面)，90B、90D—第二石墨板(石墨板)，95B、95D—第二板主面(板主面)，96B、96D—第二板背面(板背面)，100A—连结部件(第一连结部件)，100B—连结部件(第二连结部件)，100C—连结部件(第三连结部件)，103A—第一控制层连接部件，103B—第二控制层连接部件，110—散热器(冷却器)，Z—厚度方向，X—横向(面方向)，Y—纵向(面方向)。

Claims (20)

1.一种功率模块，其特征在于，具备：
基板，其具有在厚度方向上相互朝向相反侧的基板主面及基板背面，且具有电绝缘性；
导电性的搭载层，其配置在上述基板主面；以及
石墨板，其具有在上述厚度方向上相互朝向相反侧的板主面及板背面，且上述板背面与上述搭载层连接，并具有各向异性的热传导系数；以及
功率半导体元件，其配置在上述板主面。
2.根据权利要求1所述的功率模块，其特征在于，
上述石墨板具有与上述厚度方向正交的面方向的热传导系数比上述厚度方向的热传导系数高的第一热传导部。
3.根据权利要求2所述的功率模块，其特征在于，
上述功率半导体元件是多个功率半导体元件中的一个，
上述功率模块具备上述多个功率半导体元件，
上述多个功率半导体元件在上述板主面的上述面方向上相互分离地配置。
4.根据权利要求3所述的功率模块，其特征在于，
从上述厚度方向观察，上述板主面由具有长边方向以及短边方向的形状构成，
上述多个功率半导体元件在上述长边方向上相互分离地配置。
5.根据权利要求1～4任一项中所述的功率模块，其特征在于，
上述功率半导体元件是晶体管，
还具备与上述功率半导体元件反向并列连接的二极管。
6.根据权利要求2～4任一项中所述的功率模块，其特征在于，
上述功率半导体元件是多个功率半导体元件中的一个，
上述功率模块具备上述多个功率半导体元件、以及分别与上述多个功率半导体元件中的一个反向并列连接的多个二极管，
上述多个功率半导体元件分别是晶体管，
上述多个功率半导体元件在上述板主面的上述面方向上相互分离地配置，
从上述厚度方向观察，上述多个二极管在上述面方向中的与上述多个功率半导体元件的排列方向正交的方向上与上述多个功率半导体元件分离地配置，而且在沿上述排列方向的方向上相互分离地配置。
7.根据权利要求6所述的功率模块，其特征在于，
从上述厚度方向观察，上述板主面由具有长边方向以及短边方向的形状构成，
上述多个功率半导体元件在上述长边方向上分离地配置，
上述多个二极管在上述短边方向上与上述多个功率半导体元件分离地配置，而且在上述长边方向上相互分离地配置。
8.根据权利要求5～7任一项中所述的功率模块，其特征在于，
从上述厚度方向观察，上述板主面由具有长边方向以及短边方向的形状构成，
在上述基板主面配置有与上述功率半导体元件的控制电极电连接的控制层，
从上述厚度方向观察，在上述板主面的沿上述短边方向的方向上，上述控制层和上述石墨板分离地配置，
从上述厚度方向观察，上述功率半导体元件配置在比上述二极管更靠上述控制层侧。
9.根据权利要求5～8任一项中所述的功率模块，其特征在于，
上述二极管具有：在上述厚度方向上相互朝向相反侧的主面及背面；形成于上述主面的阳极电极；以及形成于上述背面的阴极电极，
上述阴极电极经由上述石墨板与上述搭载层电连接。
10.根据权利要求1所述的功率模块，其特征在于，
上述石墨板具有第二热传导部，该第二热传导部在上述板主面的面方向上且在预定的第一方向的热传导系数比与上述第一方向交叉的第二方向的热传导系数高。
11.根据权利要求10所述的功率模块，其特征在于，
上述第二方向的热传导系数比上述厚度方向的热传导系数低。
12.根据权利要求10或11所述的功率模块，其特征在于，
上述功率半导体元件是多个功率半导体元件中的一个，
上述功率模块具备上述多个功率半导体元件，
上述多个功率半导体元件在上述板主面的上述第二方向上相互分离地配置。
13.根据权利要求12所述的功率模块，其特征在于，
从上述厚度方向观察，上述板主面具有上述第二方向成为长边方向、且上述第一方向成为短边方向的形状。
14.根据权利要求10～13任一项中所述的功率模块，其特征在于，
上述功率半导体元件是晶体管，
还具备与上述功率半导体元件反向并列连接的二极管。
15.根据权利要求10～14任一项中所述的功率模块，其特征在于，
上述功率半导体元件是多个功率半导体元件中的一个，
上述功率模块具备上述多个功率半导体元件、以及分别与上述多个功率半导体元件中的一个反向并列连接的多个二极管，
上述多个功率半导体元件分别是晶体管，
上述多个功率半导体元件在上述板主面的上述第二方向上相互分离地配置，
从上述厚度方向观察，上述多个二极管在上述第一方向上与上述多个功率半导体元件分离地配置，而且在上述第二方向上相互分离地配置。
16.根据权利要求14或15所述的功率模块，其特征在于，
从上述厚度方向观察，上述板主面具有上述第二方向成为长边方向、且上述第一方向成为短边方向的形状，
在上述基板主面配置有与上述功率半导体元件的控制电极电连接的控制层，
从上述厚度方向观察，在上述板主面的上述第一方向上，上述控制层与上述石墨板分离地配置，
从上述厚度方向观察，上述功率半导体元件配置在比上述二极管更靠上述控制层侧。
17.根据权利要求14～16任一项中所述的功率模块，其特征在于，
上述二极管具有：在上述厚度方向上相互朝向相反侧的主面及背面；形成于上述主面的阳极电极；以及形成于上述背面的阴极电极，
上述阴极电极经由上述石墨板与上述搭载层电连接。
18.根据权利要求1～17任一项中所述的功率模块，其特征在于，
上述功率半导体元件具有：在上述厚度方向上相互朝向相反侧的元件主面及元件背面；形成于上述元件主面的主面侧驱动电极；以及形成于上述元件背面的背面侧驱动电极，
上述背面侧驱动电极经由上述石墨板与上述搭载层电连接。
19.根据权利要求1～18任一项中所述的功率模块，其特征在于，
上述石墨板是在上述厚度方向上层叠有第一热传导部和第二热传导部的结构，该第一热传导部是与上述厚度方向正交的面方向的热传导系数比上述厚度方向的热传导系数高的部件，该第二热传导部是在上述板主面的面方向上在预定的第一方向的热传导系数比与上述第一方向交叉的第二方向的热传导系数高的部件。
20.一种功率模块，其特征在于，具备：
基板，其具有在厚度方向上相互朝向相反侧的基板主面及基板背面，且具有电绝缘性；
第一搭载层、第二搭载层以及导电层，其在上述基板主面上沿与上述厚度方向正交的方向排列；
第一石墨板，其具有在上述厚度方向上相互朝向相反侧的第一板主面及第一板背面，上述第一板背面层叠于上述第一搭载层，并具有各向异性的热传导系数；
第二石墨板，其具有在上述厚度方向上相互朝向相反侧的第二板主面及第二板背面，上述第二板背面层叠于上述第二搭载层，并具有各向异性的热传导系数；
第一功率半导体元件，其配置在上述第一板主面；以及
第二功率半导体元件，其配置在上述第二板主面。
CN202080054187.7A 2019-08-09 2020-07-29 功率模块 Pending CN114175245A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-147650 2019-08-09
JP2019147650 2019-08-09
PCT/JP2020/028958 WO2021029220A1 (ja) 2019-08-09 2020-07-29 パワーモジュール

Publications (1)

Publication Number Publication Date
CN114175245A true CN114175245A (zh) 2022-03-11

Family

ID=74571067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080054187.7A Pending CN114175245A (zh) 2019-08-09 2020-07-29 功率模块

Country Status (5)

Country Link
US (1) US20220319952A1 (zh)
JP (1) JPWO2021029220A1 (zh)
CN (1) CN114175245A (zh)
DE (2) DE212020000697U1 (zh)
WO (1) WO2021029220A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6486627B1 (en) * 2000-06-23 2002-11-26 Indigo Energy, Inc. Flywheel uninterruptible power source
JP5316602B2 (ja) * 2010-12-16 2013-10-16 株式会社日本自動車部品総合研究所 熱拡散部材の接合構造、発熱体の冷却構造、及び熱拡散部材の接合方法
JP5621698B2 (ja) * 2011-04-08 2014-11-12 株式会社日本自動車部品総合研究所 発熱体モジュール及びその製造方法
JP2014022450A (ja) * 2012-07-13 2014-02-03 Kyocera Corp 放熱板
JP6583072B2 (ja) * 2016-03-15 2019-10-02 住友電気工業株式会社 半導体モジュール

Also Published As

Publication number Publication date
DE112020003823T5 (de) 2022-04-21
WO2021029220A1 (ja) 2021-02-18
DE212020000697U1 (de) 2022-03-17
US20220319952A1 (en) 2022-10-06
JPWO2021029220A1 (zh) 2021-02-18

Similar Documents

Publication Publication Date Title
US11367669B2 (en) Power module and fabrication method of the same, graphite plate, and power supply equipment
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7271477B2 (en) Power semiconductor device package
JP7025181B2 (ja) パワーモジュールおよびその製造方法、グラファイトプレート、および電源装置
WO2014002442A1 (ja) 半導体装置および半導体装置の接続構造
WO2021033565A1 (ja) パワーモジュール
US11456244B2 (en) Semiconductor device
KR20160038771A (ko) 반도체 장치
CN111599796B (zh) 半导体模块、及使用该半导体模块的电力变换装置
JPWO2010090326A1 (ja) 半導体装置の冷却構造及びその冷却構造を備えた電力変換装置
CN110600457A (zh) 半导体装置
US20170213783A1 (en) Multi-chip semiconductor power package
US11996344B2 (en) Semiconductor device
WO2016203743A1 (ja) 半導体装置
CN116114052A (zh) 半导体装置
JP2004040900A (ja) 半導体モジュール及び電力変換装置
JPWO2018047485A1 (ja) パワーモジュールおよびインバータ装置
WO2021029220A1 (ja) パワーモジュール
CN113412539A (zh) 半导体装置
JP6560407B2 (ja) 半導体装置
US20190221494A1 (en) Semiconductor device
US20220165712A1 (en) Power module
CN216120276U (zh) 双面散热功率mosfet半导体器件
CN113597671B (zh) 半导体装置
WO2023189266A1 (ja) 金属配線板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination