CN114170942A - 显示面板及其驱动方法、显示装置 - Google Patents
显示面板及其驱动方法、显示装置 Download PDFInfo
- Publication number
- CN114170942A CN114170942A CN202111498693.8A CN202111498693A CN114170942A CN 114170942 A CN114170942 A CN 114170942A CN 202111498693 A CN202111498693 A CN 202111498693A CN 114170942 A CN114170942 A CN 114170942A
- Authority
- CN
- China
- Prior art keywords
- signal
- shift register
- detection
- scanning
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000001514 detection method Methods 0.000 claims abstract description 366
- 238000003860 storage Methods 0.000 claims abstract description 202
- 239000003990 capacitor Substances 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims 1
- 201000005569 Gout Diseases 0.000 description 91
- 238000010586 diagram Methods 0.000 description 30
- 230000002159 abnormal effect Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- 239000010409 thin film Substances 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000000750 progressive effect Effects 0.000 description 2
- 238000011897 real-time detection Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开了一种显示面板及其驱动方法、显示装置,该显示面板包括移位寄存电路和至少一个检测电路;移位寄存电路包括多个移位寄存单元;多个移位寄存单元包括扫描移位寄存单元和与检测电路对应的检测移位寄存单元;扫描移位寄存单元中包括与检测移位寄存单元对应的第一扫描移位寄存单元;相对应的检测移位寄存单元和第一扫描移位寄存单元的扫描输入端均与该第一扫描移位寄存单元的上一级扫描移位寄存单元的扫描输出端电连接;检测电路包括检测输入端、信号检测模块、信号存储模块、信号输出模块和信号输出端,该检测电路能够对检测移位寄存单元中上拉节点的电位进行准确的检测,进而实现对扫描移位寄存单元中上拉节点的电位的检测。
Description
技术领域
本发明实施例涉及显示技术领域,尤其涉及一种显示面板及其驱动方法、显示装置。
背景技术
随着显示技术的发展,显示面板的集成度越来越高,成本越来越低,而阵列基板行驱动(Gate Driver on Array,GOA)技术,利用GOA技术将栅极驱动电路集成于阵列基板的周边区域,从而在实现窄边框设计的同时,有效提高显示装置的集成度,并降低其制造成本。
现有的显示面板在高温高湿环境下工作时,其GOA电路会输出异常,导致显示面板显示异常,且在显示面板显示异常时,无法及时获知GOA电路的输出异常情况,从而不利于显示面板的显示质量的提高。
发明内容
针对上述存在问题,本发明实施例提供一种显示面板及其驱动方法、显示装置,以对显示面板中移位寄存电路的输出异常的情况进行及时有效的检测。
第一方面,本发明实施例提供了一种显示面板,包括:移位寄存电路和至少一个检测电路;
所述移位寄存电路包括多个移位寄存单元;每个所述移位寄存单元包括扫描输入端、上拉节点和扫描输出端;
多个所述移位寄存单元包括扫描移位寄存单元和与所述检测电路对应的检测移位寄存单元;
所述扫描移位寄存单元中包括与所述检测移位寄存单元对应的第一扫描移位寄存单元;相对应的所述检测移位寄存单元和所述第一扫描移位寄存单元的扫描输入端均与该所述第一扫描移位寄存单元的上一级扫描移位寄存单元的扫描输出端电连接;
所述检测电路包括检测输入端、信号检测模块、信号存储模块、信号输出模块和信号输出端;所述信号检测模块分别与所述检测输入端和所述信号存储模块电连接;所述信号输出模块分别与所述信号存储模块和所述信号输出端电连接;所述检测电路的检测输入端与该所述检测电路对应的所述检测移位寄存单元的上拉节点电连接。
第二方面,本发明实施例还提供了一种显示面板的驱动方法,用于驱动上述任一项所述的显示面板,包括:
在扫描阶段,各级所述扫描移位寄存单元的扫描输出端依次输出扫描信号的使能电平;
所述检测电路的信号检测模块根据与该所述检测电路电连接的所述上拉节点的电位,向所述存储模块提供存储信号;所述检测电路的信号输出模块根据所述存储模块中的存储信号,输出节点检测信号至所述信号输出端;
根据所述节点检测信号,控制非扫描阶段各所述移位寄存单元的上拉节点的电位。
第三方面,本发明实施例还提供了显示装置,包括:驱动芯片和上述任一项所述的显示面板;
所述驱动芯片用于执行上述任一项所述的显示面板的驱动方法。
本发明实施例提供的显示面板,设置了与第一扫描移位寄存单元对应的检测移位寄存单元,通过对检测移位寄存单元中上拉节点的电位进行检测,来检测对应的第一扫描移位寄存单元中上拉节点的电位是否正常,如此,在对移位寄存单元中上拉节点的电位进行检测时,不会影响移位寄存电路中各扫描移位寄存单元的信号输出,从而能够缺保各扫描移位寄存单元的输出信号的准确性;另外,通过设置与检测移位寄存单元对应的检测电路,该检测电路中的信号检测模块能够根据检测移位寄存单元中上拉节点的电位控制信号存储模块中的存储信号,使得信号输出模块根据存储模块中所存储的存储信号,输出节点检测信号,以能够根据该节点检测信号确定出检测移位寄存单元中上拉节点的电位,从而确定出该检测移位寄存单元所对应的扫描移位寄存单元中上拉节点的电位,由于扫描移位寄存单元中上拉节点的电位能够控制扫描移位寄存电路中信号输出端所述输出的扫描信号,因此基于扫描移位寄存单元中上拉节点的电位能够准确确定出显示面板中移位寄存电路的输出异常情况,实现对移位寄存电路的输出异常情况的检测,以根据显示面板中移位寄存电路的输出异常情况及时调整提供至各移位寄存单元的控制信号,确保各移位寄存单元能够准确输出扫描信号,进而提高显示面板的显示效果。
附图说明
图1是本发明实施例提供的一种显示面板的结构示意图;
图2是本发明实施例提供的一种移位寄存电路的结构示意图;
图3是本发明实施例提供的一种移位寄存电路的驱动时序图;
图4是本发明是实施例提供的一种检测电路的结构示意图;
图5是本发明实施例提供的一种移位寄存单元的具体电路结构示意图;
图6是与图5对应的一种移位寄存单元的驱动时序图;
图7是本发明实施例提供的另一种检测电路的结构示意图;
图8是本发明实施例提供的又一种检测电路的结构示意图;
图9是与图8对应的一种检测电路的驱动时序图;
图10是本发明实施例提供的一种检测电路的驱动时序图;
图11是本发明实施例提供的另一种显示面板的结构示意图;
图12是本发明是实施例提供的又一种显示面板的结构示意图;
图13是本发明是实施例提供的又一种显示面板的结构示意图;
图14本发明实施例提供的又一种显示面板的结构示意图;
图15是本发明实施例提供的一种显示面板的驱动方法的流程图;
图16是本发明实施例提供的另一种显示面板的驱动方法的流程图;
图17是本发明实施例提供的又一种显示面板的驱动方法的流程图;
图18-20是本发明实施例提供的又一种移位寄存电路的驱动时序图;
图21是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
GOA电路通常包括多级移位寄存器单元,各级移位寄存单元的输出端与扫描信号线一一对应电连接,通过依次向各条扫描信号线输出扫描信号的使能电平,以实现逐行扫描功能,使得显示面板呈现出相应的显示画面。现有技术中,显示画面显示一帧画面的时间为一扫描周期,在一扫描周期的部分时间内各级移位寄存单元依次输出扫描信号的使能电平,此为该扫描周期的扫描阶段;而在一扫描周期的另一段时间内,各级移位寄存单元持续输出扫描信号的非使能电平,此为该扫描周期的非扫描阶段,此时各级移位寄存单元的信号输出端及与该信号输出端电连接的节点均应保持为扫描信号的非使能电平。
但是,由于各级移位寄存单元的信号输出端以及相应节点电连接的晶体管存在固有的漏电流,因而使得各级移位寄存单元的信号输出端以及相应节点无法保持为扫描信号的非使能电平,致使信号输出端以及相应的节点处的电位发生漂移,且在扫描频率较低时,非扫描阶段的时长较长,使得移位寄存单元输出的扫描信号受晶体管的漏电流的影响更为明显;尤其是在高温和/或高湿环境时,晶体管内部载流子活性较高,晶体管的特性发生漂移,对信号输出端以及与信号输出端相关联的节点处的电位影响更为明显,使得移位寄存单元输出异常的现象更为明显,从而影响下一帧显示画面的正常显示,进而影响显示面板的显示质量。
现有技术中,通过对移位寄存单元中晶体管的宽长比调整,达到调整晶体管的导通门限的目的,在扫描周期的非扫描阶段保证非工作晶体管处于断开状态,以避免因非工作晶体管导通而影响显示效果。然而,该方法仅适用于显示面板的刷新频率为固定值,即扫描周期为固定周期的情况,对于具有多种扫描周期的显示面板,例如显示面板根据不同的显示需求设置有90Hz的刷新频率和45Hz的刷新频率,若显示面板中所设置的晶体管的宽长比满足较高刷新频率(90Hz)的显示需求,在显示面板以90Hz的刷新频率进行显示时,显示面板不会出现显示异常,或显示异常的情况不明显,而在显示面板的刷新频率降至45Hz时,显示面板的扫描周期的非扫描阶段也会相应地加长,随着长时间的信号积累,同样会出现非工作晶体管被不同程度的导通,即出现G线抖动,从而影响显示面板的显示效果;若通过调试程序的方式针对不同的扫描频率进行优化,则由于优化的控空间有限,且不同工作频率需要不同的程序,使得程序调试相当复杂,且不够准确;因此,如何准确地获知显示面板的G线抖动情况,以基于该G线抖动情况准确调整提供至移位寄存电路的控制信号,成为当前亟待解决的技术问题。
为解决上述技术问题,本发明实施例提供一种显示面板,该显示面板包括:移位寄存电路和至少一个检测电路;移位寄存电路包括多个移位寄存单元;每个移位寄存单元包括扫描输入端、上拉节点和扫描输出端;多个移位寄存单元包括扫描移位寄存单元和与检测电路对应的检测移位寄存单元;扫描移位寄存单元中包括与检测移位寄存单元对应的第一扫描移位寄存单元;相对应的检测移位寄存单元和第一扫描移位寄存单元的扫描输入端均与该第一扫描移位寄存单元的上一级扫描移位寄存单元的扫描输出端电连接;检测电路包括检测输入端、信号检测模块、信号存储模块、信号输出模块和信号输出端;信号检测模块分别与检测输入端和信号存储模块电连接;信号输出模块分别与信号存储模块和信号输出端电连接;检测电路的检测输入端与该检测电路对应的检测移位寄存单元的上拉节点电连接。
采用上述技术方案,设置了与第一扫描移位寄存单元对应的检测移位寄存单元,通过对检测移位寄存单元中上拉节点的电位进行检测,来检测对应的第一扫描移位寄存单元中上拉节点的电位是否正常,如此,在对移位寄存单元中上拉节点的电位进行检测时,不会影响移位寄存电路中各扫描移位寄存单元的信号输出,从而能够缺保各扫描移位寄存单元的输出信号的准确性;另外,通过设置与检测移位寄存单元对应的检测电路,该检测电路中的信号检测模块能够根据检测移位寄存单元中上拉节点的电位控制信号存储模块中的存储信号,使得信号输出模块根据存储模块中所存储的存储信号,输出节点检测信号,以能够根据该节点检测信号确定出检测移位寄存单元中上拉节点的电位,从而确定出该检测移位寄存单元所对应的扫描移位寄存单元中上拉节点的电位,由于扫描移位寄存单元中上拉节点的电位能够控制扫描移位寄存电路中信号输出端所述输出的扫描信号,因此基于扫描移位寄存单元中上拉节点的电位能够准确确定出显示面板中移位寄存电路的输出异常情况,实现对显示面板中移位寄存电路的输出异常情况的检测,以根据显示面板中移位寄存电路的输出异常情况及时调整提供至各移位寄存单元的控制信号,确保各移位寄存单元能够准确输出扫描信号,进而提高显示面板的显示效果。
以上是本发明的核心思想,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护的范围。以下将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。
图1是本发明实施例提供的一种显示面板的结构示意图,如图1所示,显示面板100包括移位寄存电路20,移位寄存电路20包括多个移位寄存单元21;每个移位寄存单元21包括扫描输入端IN1、上拉节点P和扫描输出端GOUT;每个移位寄存单元21可以根据其扫描输入端的信号IN1,对其上拉节点P进行充电,而其扫描输出端GOUT依据其上拉节点P输出相应的扫描信号。
需要说明的是,在本发明实施例提供的移位寄存单元包括扫描输入端IN1、上拉节点P和扫描输出端GOUT,且能够实现扫描信号的输出的基础上,其还可以包括其他的结构,本发明实施例对此不作具体限定。
示例性的,图2是本发明实施例提供的一种移位寄存单元的结构示意图,如图2所示,该移位寄存单元还包括下拉节点Q、扫描控制端FW、时钟信号端CK、第一电平信号端VGL、扫描输入模块201、扫描输出模块202、下拉模块203和下拉控制模块204;同一移位寄存单元21中:扫描输入模块201分别与扫描控制端FW、扫描输入端IN1和上拉节点P电连接;扫描输入模块201用于根据扫描输入端IN1的扫描输入信号,控制扫描控制端FW的扫描控制信号fw为上拉节点P进行充电;扫描输出模块202分别与上拉节点P、时钟信号端CK和扫描输出端GOUT电连接;扫描输出模块202用于根据上拉节点P的电位,控制时钟信号端CK的时钟信号ck传输至扫描输出端GOUT;下拉模块203分别与上拉节点P、下拉节点Q、第一电平信号端VGL和扫描输出端GOUT电连接;下拉模块203用于根据下拉节点Q的电位,控制第一电平信号端VGL的第一电平信号传输至上拉节点P和扫描输出端GOUT;下拉控制模块204分别与下拉节点Q和扫描控制端FW电连接;下拉控制模块204用于控制扫描控制端FW的扫描控制信号传输至下拉节点Q。
其中,当扫描输入端IN1接收的输入信号为能够使扫描输入模块201导通的使能电平时,扫描输入模块201可以根据扫描控制端FW提供的扫描控制信号fw对上拉节点P进行充电,从而上拉节点P的电位能够控制扫描输出模块202导通,使得扫描输出模块202能够将时钟信号端CK提供的时钟信号ck提供至扫描输出端GOUT,从而当时钟信号端CK提供的时钟信号ck为使能电平时,扫描输出端GOUT输出的扫描信号Gout为使能电平,当时钟信号端CK提供的时钟信号ck为非使能电平时,扫描输出端GOUT输出的扫描信号Gout为非使能电平;示例性的,移位寄存单元21还可以包括上拉模块205,在上拉节点P控制扫描输出模块202导通的同时,还会控制上拉模块205导通,使得上拉模块205将第一电平信号端VGL提供的第一电平信号Vgl传输至下拉节点Q,从而下拉节点Q的非使能电平会控制下拉模块203关闭,使得第一电平信号Vgl不会通过下拉模块203传输至上拉节点P,从而不会影响扫描输出模块202输出扫描信号。相应的,当需要对上拉节点P进行放电时,可通过下拉控制模块204将扫描控制端FW的扫描控制信号fw传输至下拉节点Q,以使得下拉节点Q的电位能够控制下拉模块203导通,使得下拉模块203将第一电平信号端VGL的第一电平信号Vgl传输至上拉节点P,从而实现对上拉节点P进行放电。
其中,参考图1,显示面板100中还可以设置有时钟信号线Ck(Ck1和Ck2)、扫描控制线Fw等,时钟信号线Ck(Ck1和Ck2)向各移位寄存单元21的时钟信号端CK提供时钟信号ck(ck1和ck2),扫描控制信号线Fw向各移位寄存单元21的扫描控制端FW提供扫描控制信号fw。
需要说明的是,为便于描述,在没有特别限定的前提下,本发明实施例均以上述移位寄存单元为例,对本发明实施例的技术方案进行示例性的说明。
继续参考图1,多个移位寄存单元21包括扫描移位寄存单元211和检测移位寄存单元212;扫描移位寄存单元211可以依次级联设置,即前一级扫描移位寄存单元211的扫描输出端与后一级扫描移位寄存单元211的扫描输入端IN1电连接,以使各级扫描移位寄存单元211能够依次输出扫描信号Gout的使能电平至各条扫描信号线40,以控制显示区A中的各显示单元60进行显示。
示例性的,图3是本发明实施例提供的一种移位寄存电路的驱动时序图,结合参考图1、图2和图3,显示面板100的显示区A可以包括多条扫描信号线40、多条数据信号线50和多个显示单元60,位于同一行的至少部分显示单元60共用扫描信号线40,位于同一列的至少部分显示单元60共用数据信号线50,以在各条扫描信号线40依次传输各级扫描移位寄存单元211输出的扫描信号Gout的使能电平时,各条数据信号线50传输的数据信号能够一一对应地写入至各显示单元60中,以控制各显示单元60显示出相应亮度和颜色的光,使得显示面板100能够呈现出丰富多彩的显示图像。相应的,在显示面板100的图像显示期间,其会以一定的刷新频率显示多帧显示画面,即包括多个扫描周期,每个扫描周期包括扫描阶段Display和非扫描阶段Blanking;在扫描周期的扫描阶段Display,各级扫描移位寄存单元211应依次向各条扫描信号线40提供扫描信号Gout(Gout1、Gout2、Gout3、…、Goutn-1、Goutn)的使能电平;而在扫描周期的非扫描阶段Blanking,各级扫描移位寄存单元211应向各条扫描信号线40提供扫描信号Gout(Gout1、Gout2、Gout3、…、Goutn-1、Goutn)的非使能电平,此时显示面板100会保持相应显示画面。
可以理解的是,为使各扫描移位寄存单元211能够准确输出对应的扫描信号Gout,显示面板100中,连接奇数行显示单元60的扫描信号线40对应的扫描移位寄存单元211的时钟信号端CK与时钟信号线Ck1电连接,以接收时钟信号线Ck1传输的时钟信号ck1,连接偶数行显示单元60的扫描信号线40对应的扫描移位寄存单元211的时钟信号端CK与时钟信号线Ck2电连接,以接收时钟信号线Ck2传输的时钟信号ck2。其中,在同一时刻,时钟信号ck1和时钟信号ck2的极性相反。
继续结合参考图1、图2和图3,由于扫描移位寄存单元211的扫描输出端Gout所输出的扫描信号受上拉节点P的电位的影响,而上拉节点P的电位受控于扫描输入模块201和下拉模块203。在扫描阶段Display,各级扫描移位寄存单元211中各模块协同作用,能够确保上拉节点P的电位准确性,从而确保扫描输出端GOUT所输出的扫描信号Gout的准确性;但是,在非扫描阶段Blanking,下拉模块203受控制于下拉控制模块204所传输的扫描控制信号fw,使得下拉模块203处于导通状态,使得从上拉节点P经下拉模块203到第一电平信号端VGL形成相应的电流路径,从而对扫描输出端GOUT和上拉节点P处的电荷进行放电,导致各级扫描移位寄存单元211的扫描输出端GOUT和上拉节点P处的电荷减少,扫描移位寄存单元211的扫描输出端GOUT输出的扫描信号的电位向0V漂移,使得各级扫描移位寄存单元211输出的扫描信号Gout(Gout1、GOUT2、Gout3、…、Goutn-1、Goutn)无法保持为固有的非使能电平,进而影响显示面板100当前帧的显示画面,同时影响显示面板100下一帧显示画面,即出现G线抖动。据此,各扫描移位寄存单元211中上拉节点P的电位情况,能够反映出显示面板100当前的G线抖动情况。
在对显示面板100当前的G线抖动情况进行检测时,若直接侦测扫描移位寄存单元211中上拉节点P处的电位,需要将上拉节点P引出,这将对扫描移位寄存单元211的上拉节点P的电位造成直接的影响,严重时会导致扫描移位寄存单元211无法正常输出扫描信号。此时,移位寄存电路中可设置检测移位寄存单元212,且移位寄存电路21的扫描移位寄存单元211中可以包括与检测移位寄存单元212对应的第一扫描移位寄存单元211a,该相对应的检测移位寄存单元212和第一扫描移位寄存单元211a的扫描输入端IN1均与该第一扫描移位寄存单元211a的上一级扫描移位寄存单元211的扫描输出端GOUT电连接,使得相对应的检测移位寄存单元212和第一扫描移位寄存单元212a的上拉节点P的电位的变化情况相同。如此,通过检测检测移位寄存单元212中上拉节点P的电位,即可获知第一扫描移位寄存单元212a中上拉节点P的电位,根据该第一扫描移位寄存单元212a中上拉节点P的电位就能够获知各级扫描移位寄存单元211的输出情况,从而确定出显示面板100的G线抖动情况。
可以理解的是,在本发明实施例中检测移位寄存单元212和第一扫描移位寄存单元212a相对应,即可以为一个检测移位寄存单元212对应一个或多个第一扫描移位寄存单元212a,也可以为多个检测移位寄存单元212对应一个或多个第一扫描移位寄存单元212a,在能够依据检测移位寄存单元212中上拉节点P的电位,确定出显示面板100的G线抖动情况的前提下,本发明实施例对检测移位寄存单元212和第一扫描移位寄存单元212a的具体对应关系不做限定。为便于描述,本发明实施例均以一个检测移位寄存单元212对应一个第一扫描移位寄存单元212a为例对本发明实施例的技术方案进行示例性的说明。
继续参考图1,显示面板100中还设置有与检测移位寄存单元212对应的检测电路30,该检测电路30能够对检测移位寄存单元212中上拉节点P的电位进行检测,以能够基于该检测移位寄存单元212中上拉节点P的电位,确定出显示面板100的G线抖动情况,进而能够根据显示面板100的G线抖动情况,控制提供至移位寄存电路20中各移位寄存单元21的控制信号。
需要说明的是,在本发明实施例中检测电路30和检测移位寄存单元212相对应,即可以为检测电路30对应一个或多个一个检测移位寄存单元212,也可以为多个检测电路30对应一个或多个检测移位寄存单元212,在能够通过检测电路30检测检测移位寄存单元212中上拉节点P的电位的前提下,本发明实施例对检测电路30和检测移位寄存单元212的具体对应关系不做限定。为便于描述,本发明实施例均以一个检测电路30对应一个检测移位寄存单元212为例对本发明实施例的技术方案进行示例性的说明。
其中,图4是本发明是实施例提供的一种检测电路的结构示意图,结合图1和图4,检测电路30包括检测输入端VIN、信号检测模块31、信号存储模块32、信号输出模块33和信号输出端VOUT;信号检测模块31分别与检测输入端VIN和信号存储模块32电连接;信号输出模块33分别与信号存储模块32和信号输出端VOUT电连接;检测电路30的检测输入端VIN与该检测电路30对应的检测移位寄存单元212的上拉节点P电连接。
具体的,信号检测模块31根据检测移位寄存单元212中上拉节点P的电位,向信号存储模块32提供存储信号,以使得存储模块32所存储的存储信号与该检测移位寄存单元212中上拉节点P的电位相关,即可以根据存储模块32中的存储信号确定出检测移位寄存单元212中上拉节点P的电位;信号输出模块33根据信号存储模块32中的存储信号,输出节点检测信号至信号输出端VOUT,使得信号输出端VOUT输出的节点检测信号与存储模块32中的存储信号相关,即可以根据节点检测信号确定出存储模块32中的存储信号,进而确定出检测移位寄存单元212中上拉节点P的电位;如此,当信号输出端VOUT电连接至驱动IC时,驱动IC可以根据接收的节点检测信号,确定出检测移位寄存单元212的上拉节点P的电位;在确定出检测移位寄存单元212的上拉节点P的电位后,还可以根据上拉节点P的电位,确定显示面板的G线抖动情况,从而调整提供至移位寄存电路20的控制信号。其中,提供至移位寄存电路20的控制信号可以包括提供至各移位寄存单元21的扫描控制端FW的扫描控制信号fw,因此可以基于所确定的显示面板的G线抖动情况,调整提供至各移位寄存单元21的扫描控制端FW的扫描控制信号fw,通过扫描控制信号fw稳定非扫描阶段Blanking上拉节点P的电位。
示例性的,可以在每个扫描周期的扫描阶段Display向各扫描移位寄存单元211提供仅包括使能电平的扫描控制信号fw,以使各级扫描移位寄存单元211能够正常输出扫描信号Gout;而在非扫描阶段Blanking向各扫描移位寄存单元211提供包括非使能电平的扫描控制信号fw,以使下拉模块203不会长时间导通,防止上拉节点P的电位产生较大的漂移,能够保证显示面板100显示下一帧画面的稳定性,提高显示面板100的显示质量。
本发明实施例提供的显示面板,设置了与第一扫描移位寄存单元对应的检测移位寄存单元,通过对检测移位寄存单元中上拉节点的电位进行检测,来检测对应的第一扫描移位寄存单元中上拉节点的电位是否正常,如此,在对移位寄存单元中上拉节点的电位进行检测时,不会影响移位寄存电路中各扫描移位寄存单元的信号输出,从而能够确保各扫描移位寄存单元的输出信号的准确性;另外,通过设置与检测移位寄存单元对应的检测电路,该检测电路中的信号检测模块能够根据检测移位寄存单元中上拉节点的电位向信号存储模块提供存储信号,使得信号输出模块根据存储模块中所存储的存储信号,输出节点检测信号,以能够根据该节点检测信号确定出检测移位寄存单元中上拉节点的电位,从而确定出该检测移位寄存单元所对应的扫描移位寄存单元中上拉节点的电位,由于扫描移位寄存单元中上拉节点的电位能够控制扫描移位寄存电路中信号输出端所输出的扫描信号,因此基于扫描移位寄存单元中上拉节点的电位能够准确确定出显示面板中的G线抖动情况,实现对显示面板中G线抖动情况的检测,以根据显示面板的G线抖动情况及时调整提供至各移位寄存单元的控制信号,确保各移位寄存单元能够准确输出扫描信号,进而提高显示面板的显示效果。
可以理解的是,结合参考图1、图2和图3,在本发明实施例中,移位寄存电路20可以为仅能够进行单向扫描的移位寄存电路,即在扫描周期的扫描阶段,各级移位寄存单元21仅能够从上至下依次输出扫描信号Gout的使能电平,或仅能够从下至上依次输出扫描信号Gout的使能电平。或者,移位寄存电路20也可以为能够进行双向扫描的移位寄存电路,即在扫描周期的扫描阶段,各级移位寄存单元21能够实现从上至下依次输出扫描信号Gout的使能电平,也能够实现从下至上依次输出扫描信号Gout的使能电平,通常将各级移位寄存单元21从上至下依次输出扫描信号Gout的使能电平的过程称为正向扫描过程,而将各级移位寄存单元21从下至上依次输出扫描信号Gout的使能电平称为反向扫描过程;此时,每个移位寄存单元21还包括复位输入端IN2,复位输入端IN2与其下一级移位寄存单元的扫描输出端GOUT电连接;同样的,每个移位寄存单元21的还可以包括复位模块206,每个移位寄存模块复位控制端BW,且在正向扫描的过程中,扫描控制端FW的扫描控制信号fw为使能电平,复位控制端BW的复位控制信号bw为非使能电平;而在反向扫描的过程中,扫描控制端FW的扫描控制信号fw为非使能电平,复位控制端BW的复位控制信号bw为使能电平。为便于描述,本发明实施例均以正向扫描的过程为例对本发明实施例的技术方案进行示例性的说明。其中,显示面板100中还可以包括复位控制信号线Bw,该复位控制信号线Bw向各移位寄存单元21的复位控制端BW提供复位控制信号fw。
需要说明的是,本发明实施例提及的扫描信号Gout的使能电平即为能够使显示区A的显示单元60中相应薄膜晶体管导通的信号,而扫描信号Gout的非使能电平即为能够使显示区A的显示单元60中相应薄膜晶体管关闭的信号。其中,当显示面板100的各显示单元60中薄膜晶体管为N型晶体管时,扫描信号的使能电平为能够控制N型晶体管导通的高电平,扫描信号Gout的非使能电平为能够控制N型晶体管关闭的低电平;而当显示面板100的各显示单元60中薄膜晶体管为P型晶体管时,扫描信号Gout的使能电平为能够控制P型晶体管导通的低电平,扫描信号Gout的非使能电平为能够控制P型晶体管关闭的高电平。为便于描述,以下均以扫描信号Gout的使能电平为高电平,而非使能电平可以为低电平进行示例性的说明。
可选的,继续参考图2,每个移位寄存单元21还包括上拉模块205;同一移位寄存单元20中,上拉模块205分别与下拉控制模块204、下拉节点Q、上拉节点P和第一电平信号端VGL电连接;该上拉模块205用于在上拉节点P的电位的控制下,将第一电平信号Vgl分别传输至下拉节点Q和下拉控制模块204。如此,在上拉节点P的电位为控制扫描输出模块202将时钟信号端CK的时钟信号ck(ck1或ck2)传输至信号输出端的使能电平时,上拉模块205能够将第一电平信号Vgl分别传输至下拉节点Q和下拉控制模块204,以阻止下拉控制模块204将扫描控制端FW的扫描控制信号fw传输至下拉节点Q,即能够使下拉模块203处于关闭状态,防止因下拉模块203导通而影响上拉节点P和扫描输出端GOUT的电位。
示例性的,图5是本发明实施例提供的一种移位寄存单元的具体电路结构示意图,如图5所示,下拉模块203包括第一下拉晶体管M1和第二下拉晶体管M2,下拉控制模块204可以包括第一下拉控制晶体管M3和第二下拉控制晶体管M4;同一移位寄存单元21中,第一下拉控制晶体M3的第一极、第二下拉控制晶体管M4的栅极、以及第二下拉控制晶体管M4的第一极均与扫描控制端FW电连接;第一下拉控制晶体管M3的第二极电连接于下拉节点Q;第一下拉控制晶体管M3的栅极分别与第二下拉控制晶体管M4的第二极和上拉模块205电连接。此时,第一下拉控制晶体管M3在第二下拉控制晶体管M4和上拉模块205的协同控制下导通或关闭,并在第一下拉控制晶体管M3导通时,能够使扫描控制端FW的扫描控制信号fw传输至第一节点Q,而在第一下拉控制晶体管M3关闭时,能够阻止扫描控制端FW的扫描控制信号fw传输至下拉节点Q;如此,第一下拉晶体管M1和第二下拉晶体管M2能够在上拉模块205和下拉控制模块204的协同控制下导通或关闭;而上拉模块205的导通或关闭受控于上拉节点P的电位,即在扫描周期的非扫描阶段Blanking,上拉模块205处于关闭状态,第一下拉晶体管M1和第二下拉晶体管M2仅受控于下拉控制模块204;此时,若下拉控制模块204控制第一下拉晶体管M1和第二下拉晶体管M2在扫描周期的非扫描阶段Blanking长时间导通,会使得从上拉节点P经第一下拉晶体管M1和第二下拉晶体管M2到第一电平信号端VGL形成相应的电流路径,从而对扫描输出端GOUT和/或上拉节点P处的电荷进行放电,导致各级扫描移位寄存单元211的扫描输出端GOUT和/或上拉节点P处的电荷减少,扫描移位寄存单元211的扫描输出端GOUT输出的扫描信号Gout的电位向0V漂移,使得各级扫描移位寄存单元211输出的扫描信号Gout(Gout1、Gout2、Gout3、…、Goutn-1、Goutn)无法保持为固有的非使能电平,进而影响显示面板100当前帧的显示画面,同时影响显示面板100下一帧显示画面。因此,通过检测扫描移位寄存单元211的上拉节点P的电位,可以获知显示面板100的G线抖动情况。
需要说明的是,本发明实施例提供各移位寄存单元21中各模块的结构可以依据实际需要进行设计;以下就移位寄存单元的典型示例对本发明实施例的技术方案进行示例性的说明。
示例性的,继续参考图5,移位寄存单元21中,扫描输入模块201可以包括第一晶体管M5,扫描输出模块202可以包括输出晶体管M6,上拉模块205可以包括第一上拉晶体管M7和第二上拉晶体管M8,复位模块206可以包括复位晶体管M9。
以图5中各晶体管均为N型晶体管为例,图6是与图5对应的一种移位寄存单元的驱动时序图,结合参考图5和图6,在一个扫描周期的扫描阶段,移位寄存单元的工作过程为:
在t1阶段,扫描输入端IN1接收到的上一级扫描移位寄存单元211的扫描输出端GOUT输出的扫描信号Goutm-1为高电平,使得第一晶体管M5导通,扫描控制端FW的扫描控制信号fw的高电平传输至上拉节点P,使得上拉节点P为高电平,第一上拉晶体管M7和第二上拉晶体管M8导通,第一电平信号端VGL的第一电平信号Vgl经由第一上拉晶体管M7传输到下拉节点Q,以及经由第二上拉晶体管M8传输到第一下拉控制晶体管M3的栅极,第一下拉控制晶体管M3、第一下拉晶体管M1和第二下拉晶体管M2关闭,输出晶体管M6导通,时钟信号端CK时钟信号ck的为低电平,时钟信号端CK的时钟信号ck传输到扫描输出端GOUT,使得扫描输出端GOUT输出低电平的扫描信号Goutm。
在t2阶段,扫描输入端IN1接收到的上一级扫描移位寄存单元211的扫描输出端GOUT输出的扫描信号Goutm-1为低电平,时钟信号端CK的时钟信号ck为高电平,上拉节点P由于没有低电平信号输入,仍旧保持t1阶段的高电平,输出晶体管M6、第一上拉晶体管M7和第二上拉晶体管M8保持导通状态,在第一上拉晶体管M7的控制下,第一电平信号Vgl输入到下拉节点Q,下拉节点Q为低电平;由于时钟信号ck为高电平,该高电平的时钟信号ck通过输出晶体管M6传输至扫描输出端GOUT,使得扫描输出端GOUT输出高电平的扫描信号Goutm;由于存储电容C1的自举效应,上拉节点P的电位进一步升高。
在t3阶段,复位输入端IN2接收到的下一级扫描移位寄存单元211的扫描输出端GOUT输出的扫描信号Goutm+1为高电平,时钟信号ck为低电平,复位晶体管M9导通,复位控制端BW的复位控制信号bw的低电平写入至上拉节点P,使得上拉节点P变为低电平,输出晶体管M6、第一上拉晶体管M7和第二上拉晶体管M8关闭,第一下拉控制晶体管M3在第二下拉控制晶体管M4传输的高电平的扫描控制信号fw的控制下导通,使得高电平的扫描控制信号fw通过第一下拉控制晶体管M3传输至下拉节点Q,从而控制第一下拉晶体管M1和第二下拉晶体管M2导通,以使第一电平信号Vgl传输至上拉节点P和扫描输出端GOUT,扫描输出端GOUT稳定输出低电平的扫描信号Goutm。
在t3阶段之后,由于扫描控制信号fw一直为高电平,且在t2阶段通过复位晶体管M9已对上拉节点P和扫描输出端GOUT进行了放电,此时第一上拉晶体管M7处于关闭状态,所以不会对下拉节点Q进行放电,能够使得扫描输出端GOUT稳定输出低电平的扫描信号Goutm,直至进入该扫描周期的非扫描阶段。
在进入非扫描阶段Blanking后,扫描控制信号fw保持为高电平,复位控制端BW接收的来自复位控制信号线Bw的复位控制信号bw保持为低电平,时钟信号ck保持为持续的低电平,第一下拉晶体管M1和第二下拉晶体管M2由导通状态变为关闭状态,上一级扫描移位寄存单元211的扫描输出端GOUT输出的扫描信号Goutm-1保持低电平的信号,下一级扫描移位寄存单元211的扫描输出端GOUT输出的扫描信号Goutm+1也保持低电平的信号,第一晶体管M5和复位晶体管M9均保持为关闭状态;高电平的扫描控制信号fw将会控制第一下拉控制晶体管M3和第二下拉控制晶体管M4导通,使得该扫描控制信号fw传输至下拉节点Q,从而使第一下拉晶体管M1在非扫描阶段Blanking为持续导通的状态,使得从上拉节点P经第一下拉晶体管M1到第一电平信号端VGL形成相应的电流路径,从而对扫描输出端GOUT和/或上拉节点P处的电荷进行放电,导致各级移位寄存单元21的扫描输出端GOUT和/或上拉节点P处的电荷减少,扫描移位寄存单元211的扫描输出端GOUT输出的扫描信号Gout的电位向0V漂移,使得各级扫描移位寄存单元211输出的扫描信号Gout(Gout1、Gout2、Gout3、…、Goutn-1、Goutn)无法保持为固有的非使能电平,进而影响显示面板100当前帧的显示画面,同时影响显示面板100下一帧显示画面,其对下一帧显示画面的影响具体体现为:当前扫描周期中,若上拉节点P的电位发生较大的漂移,使得在下一扫描周期的扫描阶段开始时,上拉节点P的电位不再是其应有的初始电位,而是漂移后的电位,这使得对上拉节点P进行充电时的初始电位变为漂移后的电位,在充电时间一定的前提下,以上拉节点P漂移后的电位开始充电,在充电完成后上拉节点P的电位,相对于以上拉节点P应有的初始电位开始充电有所不同,严重地将导致上拉节点P的电位控制输出模块提前导通,从而使得其扫描输出端GOUT所输出的扫描信号Gout不准确。如此,可通过在下一扫描周期的扫描阶段Display中,对检测移位寄存单元212的上拉节点P进行充电时,采用检测电路30检测该扫描周期中检测移位寄存单元212的上拉节点P的充电情况,以确定出该扫描周期中,显示面板100的G线抖动情况,并在显示面板100的G线抖动情况即将影响显示面板100正常显示时,可在该扫描周期的非扫描阶段Blanking,将扫描控制信号fw变为低电平,该低电平的扫描控制信号fw无法控制第一下拉控制晶体管M3和第二下拉控制晶体管M4导通,该扫描控制信号fw不会传输至下拉节点Q,且因下拉节点Q处未设置相应的存储电容,使得下拉节点Q无法接收到高电平的扫描控制信号fw时,其会变为低电平的状态;下拉节点Q的低电平信号控制第一下拉晶体管M1和第二下拉晶体管M2均处于关闭状态,无法形成从上拉节点P到第一电平信号端VGL的电流通路,也无法形成从扫描输出端GOUT到第一电平信号端VGL的电流通路,从而不会对上拉节点P和扫描输出端GOUT进行放电,使得上拉节点P和扫描输出端GOUT保持为低电平的状态,从而能够确保扫描输出端GOUT稳定输出低电平的扫描信号Goutm,直至进入下一扫描周期。
除此外,继续参考图5,各移位寄存单元21还可以包括第一置位晶体管M10、第二置位晶体管M11、清零信号端REST和关闭信号端GOFF;第一置位晶体管M10的栅极与清零信号端REST电连接,第一置位晶体管M10的第一极与第一电平信号端VGL电连接,第一置位晶体管M10的第二极与上拉节点P电连接;第二置位晶体管M11的栅极与关闭信号端GOFF电连接,第二置位晶体管M11的第一极与第一电平信号端VGL电连接,第二置位晶体管M11的第二极与扫描输出端GOUT电连接;如此,清零信号端REST和关闭信号端GOFF可在各扫描移位寄存单元输出扫描信号的使能电平之前或之后为高电平,使得第一置位晶体管M10和第二置位晶体管M11导通,控制上拉节点P和扫描输出端GOUT保持为低电平,以防因其它信号(例如触控信号)干扰,而影响扫描输出端GOUT输出的信号,从而能够进一步提高显示面板的显示效果。
需要说明的是,图5仅为本发明实施例示例性的附图,在能够实现本发明实施例提供的显示面板的核心发明点的前提下,本发明实施例对移位寄存单元的具体结构不做限定。
需要说明的是,本发明实施例提供各检测电路30能够依据检测移位寄存单元212中上拉节点P的电位输出节点检测信号,该节点检测信号可以在检测移位寄存单元212的上拉节点P充电完成后,立即输出,也可以在一个扫描周期的扫描阶段Display结束后输出,还可以依据实际需要设定节点检测信号的输出时刻,本发明实施例对此不做具体限定。
可选的,图7是本发明是实施例提供的另一种检测电路的结构示意图,如图7所示,该检测电路还包括驱动控制端VDRV,信号输出模块33还与驱动控制端VDRV电连接;信号输出模块33用于在驱动控制端VDRV的驱动控制信号Vdrv的控制下,根据信号存储模块32中的存储信号,输出节点检测信号至信号输出端VOUT。
如此,可通过控制驱动控制端VDRV提供的驱动控制信号Vdrv,控制信号输出端VOUT输出节点检测信号的时间,例如驱动控制信号Vdrv可以为固定电压信号,此时在检测电路30的检测输入端VIN接收上拉节点P的电位信号的同时,信号输出模块33会基于信号存储模块32中的存储信号输出节点检测信号至信号输出端VOUT,实现对检测移位寄存单元212中上拉节点P的电位的实时检测;或者,在检测移位寄存单元212的扫描输入模块201对其上拉节点P进行充电时,驱动控制端VDRV的驱动控制信号Vdrv控制信号输出模块33保持为非导通的状态,信号输出模块33不会依据信号存储模块32中的存储信号输出节点检测信号至信号输出端VOUT,而在检测移位寄存单元212的扫描输入模块201对其上拉节点P充电完成后,驱动控制端VDRV的驱动控制信号Vdrv控制信号输出模块33处于导通的状态,信号输出模块33能够依据信号存储模块32中的存储信号输出节点检测信号至信号输出端VOUT;或者,在一个扫描周期的扫描阶段Display,驱动控制端VDRV的驱动控制信号Vdrv控制信号输出模块33保持为非导通的状态,而在进入该扫描周期的非扫描阶段Blanking时,驱动控制端VDRV的驱动控制信号Vdrv控制信号输出模块33处于导通的状态,信号输出模块33能够依据信号存储模块32中的存储信号输出节点检测信号至信号输出端VOUT;如此,通过驱动控制端VDRV的驱动控制信号Vdrv,能够实现对信号输出模块33输出节点检测信号至信号输出端VOUT的时刻进行控制。
为便于描述,在没有特别说明的前提下,以下均以驱动控制端的驱动控制信号Vdrv为固定电压信号为例,对本发明实施例的技术方案进行示例性的说明。
可选的,继续参考图7,信号输出模块33可以包括输出控制单元331和分压单元332;输出控制单元331分别与驱动控制端VDRV和信号存储模块32电连接,输出控制单元331还与信号输出端VOUT和分压单元332电连接于第一节点a;输出控制单元331用于根据驱动控制信号Vdrv和存储信号,控制第一节点a的电位;分压单元332用于对第一节点a的电位进行分压。
具体的,信号存储模块32中存储信号的电量,能够控制输出控制单元331的导通程度,例如若存储信号的电量较大,则提供至输出控制单元331的电压较大,此时输出控制单元331可以具有较大的导通程度,即流经输出控制单元331的电流较大;相反的,若信号存储模块32中存储信号的电量较小,则提供至输出控制单元331的电压较小,此时输出控制单元331可以具有较小的导通程度,即流经输出控制单元331的电流较小,因此输出控制单元331可以根据驱动控制信号Vdrv和存储信号,控制第一节点a的电位,以通过在驱动控制信号Vdrv已知的前提下,将第一节点a的电位作为节点检测信号,可以确定出信号存储模块32中的存储信号,进而基于该存储信号可以确定出检测移位寄存单元212中上拉节点P的电位;另外,当输出控制单元331导通时,驱动控制端VDRV、输出控制单元331和分压单元332会形成电流路径,因此若流经输出控制单元331的电流越大,则分压单元332的分压程度越大,若流经输出控制单元331的电流越小,则分压单元332的分压程度越小,实现了对第一节点a的电位的分压。
可选的,图8是本发明是实施例提供的又一种检测电路的结构示意图,如图8所示,输出控制单元331包括输出控制晶体管T4;输出控制晶体管T4的栅极与信号存储模块32电连接,输出控制晶体管T4的第一极与驱动控制端VDRV电连接,输出控制晶体管T4的第二极电连接于第一节点a。
具体的,输出控制晶体管T4优选为沟道类型为N型的晶体管,且输出控制晶体管T4的第一极可以为其源极,输出控制晶体管T4的第二极可以为其漏极,输出控制晶体管T4可以根据其栅极电位的大小具有不同的导通程度;即,当其栅极处的存储信号对应的电压较大时,输出控制晶体管T4的导通程度较大,反之,当其栅极处的存储信号对应的电压较小时,输出控制晶体管T4的导通程度较小。
示例性的,图9是与图8对应的一种检测电路的驱动时序图,结合参考图8和图9,驱动控制信号Vdrv为固定电压信号,此时输出控制晶体管T4的导通程度仅与其栅极处的存储信号有关,即输出控制晶体管T4的源漏电流与存储信号相关,通常晶体管的源漏电流与其Vgs(Vgs=Vg-Vs,Vg为晶体管栅极电压,Vs为晶体管源极电压)正相关,因驱动控制信号Vdrv为固定电压信号,因此输出控制晶体管T4的源漏电流仅与其栅极处存储信号的电位相关,以输出控制晶体管T4为N型晶体管为例,其栅极处存储信号的电位越大,输出控制晶体管T4的源漏电流越大,使得第一节点a处的电位越高,即信号输出端VOUT输出的节点检测信号的电压越大;相反,当输出控制晶体管T4的栅极处存储信号的电位越小,输出控制晶体管T4的源漏电流越小,使得第一节点a处的电位越低,即信号输出端VOUT输出的节点检测信号的电压越小。如此,通过对第一节点a处的电位进行检测,即可获知信号存储模块32中的存储信号的大小,并基于信号存储模块32的存储信号的大小,获知检测移位寄存单元212中上拉节点P的电位大小,从而确定出检测移位寄存单元212中上拉节点P的电位是否发生漂移。
可以理解的是,在本发明实施例中,分压单元332可以为具有分压作用的任何电子元器件,例如分压电阻或分压晶体管等,本发明实施例对此不做具体限定。
可选的,参考图8,检测电路30还包括第一电平信号端VGL和固定电压信号端VCC;分压单元332包括分压晶体管T5;分压晶体管T5的第一极电连接于第一节点a,分压晶体管T5的第二极与第一电平信号端VGL电连接,分压晶体管T5的栅极与固定电压信号端VCC电连接;固定电压信号端VCC通过固定电压信号Vcc控制分压晶体管T5处于导通状态。
其中,分压晶体管T5优选为沟道类型为N型的晶体管,则此时固定电压信号Vcc(如图9所示)可以为高电平信号,分压晶体管T5在固定电压信号Vcc的控制下保持为导通状态,因其具有一定的内阻,使得其可起到一定的分压作用。
具体的,当输出控制晶体管T4导通时,驱动控制端VDRV通过输出控制晶体管T4和分压晶体管T5与第一电平信号端VGL形成电流通路,使得分压晶体管T5对驱动控制端VDRV的驱动控制信号Vdrv进行分压,且当分压晶体管T5的内阻为确定值时,即可确定该分压晶体管T5的分压情况;据此可以通过检测第一节点a的电位以及分压晶体管T5的分压情况,即可获知流经输出控制晶体管T4的电流,根据驱动控制信号Vdrv和流经输出控制晶体管T4的电流,即可确定出输出控制晶体管T4的栅极电压,即信号存储模块中32存储信号的电压,进而基于信号存储模块32中存储信号的电压能够确定出检测移位寄存单元212中上拉节点P的电位。
可选的,继续参考图7,检测电路还包括检测控制端VCON;信号检测模块31包括检测控制单元311和信号检测单元312;检测控制单元311分别与检测控制端VCON和信号检测单元312电连接;信号检测单元312还分别与检测输入端VIN和信号存储模块32电连接;信号检测单元312用于根据检测输入端VIN电连接的上拉节点P的电位,向信号存储模块32提供存储信号;在扫描输入模块201控制扫描控制信号fw为上拉节点P进行充电时,检测控制单元311用于在检测控制端VCON的检测控制信号Vcon控制的控制下,控制信号检测单元312向信号存储模块32提供存储信号。
具体的,检测输入端VIN提供的检测移位寄存单元212中上拉节点P的电位的大小,能够控制信号检测单元312的导通程度,若上拉节点P的电位较大,则信号检测单元312的导通程度较大,即流经信号检测单元312的电流较大;相反的,若上拉节点P的电位较小,则信号检测单元312的导通程度较小,即流经信号检测单元312的电流较小;当检测控制端VCON的检测控制信号Vcon控制检测控制单元导通时,由于信号检测单元312的导通程度不同,可以向信号存储单元32提供不同电量的存储信号。示例性的,若上一扫描周期的非扫描阶段Blanking的上拉节点P的电位发生漂移,则会影响当前扫描周期的扫描阶段Display对上拉节点P的充电情况,此时会影响信号检测模块312的导通程度,因此,在当前扫描周期的扫描阶段Display对上拉节点P进行充电时,向信号存储模块32提供存储信号以对其进行检测,可以对上一扫描周期的非扫描阶段的上拉节点P的电位漂移情况进行检测,同时也能够获知当前扫描周期中显示面板的G线抖动情况。
可选的,继续参考图8,检测电路30还包括第二电平信号端VGH;检测控制单元311包括检测控制晶体管T0;信号检测单元312包括信号检测晶体管T1;检测控制晶体管T0的栅极与检测控制端VCON电连接,检测控制晶体管T0的第一极与第二电平信号端VGH电连接,检测控制晶体管T0的第二极与信号检测晶体管T1的第一极电连接;信号检测晶体管T1的第二极与信号存储模块32电连接,信号检测晶体管T1的栅极与检测输入端VIN电连接。
具体的,检测控制晶体管T0的第一极与第二电平信号端VGH电连接,从而当检测控制端VCON提供的检测控制信号Vcon控制检测控制晶体管T0导通时,检测控制晶体管T0可以将第二电平信号端VGH提供的第二电平信号Vgh提供至检测晶体管T1的第一极,其中,检测晶体管T1的第一极优选为源极,检测晶体管T1的第二极优选为漏极,从而当检测晶体管T1栅极处上拉节点P的电位与其源极的电位之间的电位差大于其导通阈值时,检测晶体管T1导通,并且根据其栅极处上拉节点P的电位大小的不同,具有不同的导通程度,即当其栅极处上拉节点P的电位较大时,检测晶体管T1的导通程度较大,从检测晶体管T1的源极流经漏极的电流较大,反之,当其栅极处上拉节点P的电位较小时,检测晶体管T1的导通程度较小,从检测晶体管T1的源极流经漏极的电流较小;据此,检测晶体管T1根据其栅极电位的大小向信号存储模块32提供不同电量的存储信号。
示例性的,由于在每个扫描周期的扫描阶段Blanking,容易出现上拉节点P电位漂移的问题,将会影响下一扫描周期的扫描阶段Display对上拉节点P的充电情况,即若在当前扫描周期的非扫描阶段Blanking上拉节点P电位发生漂移,将会导致在下一扫描周期的扫描阶段Display对上拉节点P的充电电量达不到预期电量,若非扫描阶段Blanking上拉节点P电位的漂移量越大,则在下一扫描周期的扫描阶段Display对上拉节点P的电位漂移量也就越大,而上拉节点P的电位大小又会影响检测晶体管T1的导通程度,从而影响流经检测晶体管T1电流的大小,由于流经检测晶体管T1的电流传输至信号存储模块32使其充电,当充电时间一定时,电流越大则信号存储模块32存储的电量也就越大,因此可以根据信号存储模块32存储的电量大小确定流经检测晶体管T1的电流大小,从而可以确定检测晶体管T1栅极电位即上拉节点P的电位的大小,从而可以确定上拉节点P在上一扫描周期中非扫描阶段Blanking的漂移情况,也就可以确定当前扫描周期上拉节点P能否控制扫描输出模块202正常输出扫描信号,即能够检测显示面板100是否出现G线抖动的情况。
可选的,结合参考图2和图8,由于检测控制单元311控制信号检测单元312向信号存储模块32提供存储信号的阶段与移位寄存单元21中扫描输入模块201控制扫描控制信号fw为上拉节点P进行充电的阶段为同一阶段,因此可以将检测电路30的检测控制端VCON复用为与该检测电路30对应的检测移位寄存单元212的扫描输入端,从而能够减少显示面板100中所设置的信号端的数量,减少由驱动芯片提供至显示面板100的信号的数量,简化显示面板100的结构的同时,能够减少驱动芯片中端子的数量,进而降低驱动芯片的成本。
示例性的,结合参考图5和图8,扫描输入模块包括第一晶体管M5;第一晶体管M5的第一极与扫描控制端FW电连接,第一晶体管M5的第一极与上拉节点P电连接,第一晶体管M5的栅极与扫描输入端IN1电连接;其中,第一晶体管M5与检测控制晶体管T0的沟道类型相同;如此,与检测电路30对应的检测移位寄存单元21的扫描输入端IN1可复用为该检测电路30的检测控制端VCON。
如此,在检测移位寄存单元212的扫描输入端IN1接收的上一扫描移位寄存电路输出的扫描信号的使能电平时,能够同时控制该检测移位寄存单元212第一晶体管M5以及该检测移位寄存单元212对应的检测电路30的检测控制晶体管T0导通,扫描控制信号fw通过导通的第一晶体管M5传输至第一节点P,以对上拉节点P进行充电;同时,检测控制晶体管T0将第二电平信号端VGH的第二电平信号Vgh提供至检测晶体管T1的第一极,并根据充至上拉节点P的电位以及第二电平信号Vgh产生相应的导通电流,以对信号存储模块进行充电,使得信号存储模块的存储信号与充入上拉节点P的电量相关。
其中,存储模块32可以包括存储电容C2;存储电容C2的第一极板与信号检测模块31电连接,存储电容C2的第二极板与信号输出模块33电连接。如此,通过信号检测模块31对存储电容C2的第一极板进行充电,使得存储电容C2中存储有相应的存储信号后,再由存储电容C2的第二极板向信号输出模块33进行放电,以使的信号输出模块33能够依据存储电容C2的存储信号,输出节点检测信号至信号输出端。
可选的,继续参考图8,检测电路30还包括初始化模块34和第一电平信号端VGL;初始化模块34分别与第一电平信号端VGL、存储电容C2的第一极板和存储电容C2的第二极板电连接;初始化模块34用于在信号检测模块31向信号存储模块32提供存储信号之前,控制第一电平信号端VGL的第一电平信号Vgl分别对存储电容C2的第一极板和第二极板进行初始化。
如此,通过在信号检测模块31向信号存储模块32提供存储信号之前,采用初始化模块34分别对存储电容C2的第一极板和第二极板进行初始化,能够防止上一次存储至存储电容C2的信号,影响当前即将存储至存储电容的存储信号,从而能够提高对上拉节点P的电位的检测准确性。
可选的,继续参考图8,信号检测电路30还包括初始化控制端VREST;初始化模块34包括第一初始化晶体管T2和第二初始化晶体管T3;第一初始化晶体管T2的栅极和第二初始化晶体管T3的栅极均与初始化控制端VREST电连接;第一初始化晶体管T2的第一极和第二初始化晶体管T3的第一极均与第一电平信号端VGL电连接;第一初始化晶体管T2的第二极与存储电容C2的第一极板电连接,第二初始化晶体管T3的第二极与存储电容C2的第二极板电连接。
具体的,在需要对存储电容C2进行初始化时,可控制初始化控制端VREST向第一初始化晶体管T2和第二初始化晶体管T3提供的初始化控制信号Vrest为使能电平,控制第一初始化晶体管T2和第二初始化晶体管T3导通,从而第一初始化晶体管T2能够将第一电平信号端VGL提供的第一电平信号VGl提供至存储电容C2的第一极板,同时第二初始化晶体管T3能够将第一电平信号端VGL提供的第一电平信号VGl提供至存储电容C2的第二极板,实现对存储电容C1的初始化。
示例性的,图10是本发明实施例提供的另一种检测电路的驱动时序图,结合参考图8和图10,在检测电路30对应的检测移位寄存单元212的上拉节点P的电位通过扫描控制信号fw进行充电时,即检测晶体管T1对信号存储模块32进行充电之前,使得初始化控制信号Vrest为使能电平,控制第一初始化晶体管T2和第二初始化晶体管T3分别对存储电容C2的第一极板和第二极板进行初始化;在检测移位寄存单元的上拉节点P开始充电时,使得初始化控制信号Vrest为非使能电平,而此时检测控制晶体管T0的栅极接收的检测控制信号Vcon为使能电平,其会控制检测控制晶体管T0导通,以使得检测晶体管T1能够根据其栅极接收到的上拉节点P的电位对信号存储电容C2进行充电;并在检测晶体管T1对信号存储模块30充电完成后,驱动控制端VDRV的驱动控制信号Vdrv置为高电平,使得输出控制晶体管T4能够导通,且输出控制晶体管T4基于其栅极所接收到的存储信号具有不同的导通程度,从而控制第一节点a的电位,即控制信号输出端VOUT输出的节点检测信号的电压。
需要说明的是,图1中仅示出了移位寄存单元21仅包括一个检测移位寄存单元212,且一个检测移位寄存单元212与一个检测电路30对应设置的情况,可以理解的是,移位寄存单元21还可以包括多个检测移位寄存单元212,即扫描移位寄存单元211包括与检测移位寄存单元212对应设置的多个第一扫描移位寄存单元211,以使得检测电路30能够分别对移位寄存电路20中多个检测移位寄存单元212的上拉节点P进行检测,本发明实施例对此不作具体限定。
示例性的,图11是本发明实施例提供的另一种显示面板的结构示意图,如图11所示,检测移位寄存单元212包括第一检测移位寄存单元212a和第二检测移位寄存单元212b;多个移位寄存单元21包括N个级联的扫描移位寄存单元211;第一检测移位寄存单元212a与第一级扫描移位寄存单元211对应;第二检测移位寄存单元212a与第N级扫描移位寄存单元211对应。此时,可以对移位寄存电路20中初始位置的第一级扫描移位寄存单元211(即在正向扫描的过程中,第一个输出扫描信号的使能电平的扫描移位寄存单元211)和末端位置的第N级扫描移位寄存单元211(即在正向扫描的过程中,最后一个输出扫描信号的使能电平的扫描移位寄存单元211)中上拉节点P的电位进行检测。其中,若通过检测电路检测到第一级扫描移位寄存单元211和第N级扫描移位寄存单元211的上拉节点P的电位均正常,则说明移位寄存电路20中各扫描移位寄存单元21均能够正常输出扫描信号,显示面板未出现G线抖动;若通过检测电路检测到第一级扫描移位寄存单元211和/或第N级扫描移位寄存单元211的上拉节点P的电位异常,则说明移位寄存电路20中存在扫描移位寄存单元21的上拉节点P出现电位漂移的情况,即存在部分扫描移位寄存单元21无法正常输出扫描信号的情况,显示面板100出现G线抖动。
在上述实施例的基础上,可选的,图12是本发明实施例提供的又一种显示面板的结构示意图,如图12所示,检测移位寄存单元212还可以包括第三检测移位寄存单元212c;当N为偶数时,第三检测移位寄存单元212c与第N/2级扫描移位寄存单元211对应;当N为奇数时,第三检测移位寄存单元212c与第(N+1)/2级扫描移位寄存单元211对应;或者,第三检测移位寄存单元212c与第(N-1)/2级扫描移位寄存单元211对应。此时,可对移位寄存电路20中初始位置的第一级扫描移位寄存单元211、中间位置的扫描移位寄存单元211和末端位置的第N级扫描移位寄存单元211的上拉节点P的电位进行检测;并根据各检测移位寄存单元212的上拉节点P的电位,确定出无法正常输出扫描信号Gout的扫描移位寄存单元211所在的区域,以能够更精准的确定出显示面板100所出现的G线抖动的情况。
可选的,继续参考图1,显示面板100还包括多条沿第一方向X延伸且沿第二方向Y排列的多条扫描信号线40;各级扫描移位寄存单元211的扫描输出端GOUT与各条扫描信号线40一一对应电连接;第一方向X与第二方向Y交叉;其中,各移位寄存单元21沿第二方向Y依次排列;与第一扫描移位寄存单元211对应的检测移位寄存单212和该第一扫描移位寄存单元211相邻。
示例性的,检测移位寄存单元212的扫描输出端GOUT可以为悬空设置,或者检测移位寄存单元212的扫描输出端GOUT可以与虚拟信号线电连接,或者检测移位寄存单元212的扫描输出端GOUT还可以通过虚拟信号线与虚拟单元电连接。
可选的,图13是本发明实施例提供的又一种显示面板的结构示意图,如图13所示,显示面板100还包括至少一条虚拟信号线70;虚拟信号线70沿第一方向X延伸,且与各扫描信号线40沿第二方向Y排列;检测移位寄存单元212的扫描输出端GOUT与虚拟信号线70对应电连接。如此,可以使检测移位寄存单元212的扫描输出端GOUT向虚拟信号线70进行充电,即使得检测移位寄存单元212的扫描输出端GOUT与对应的第一扫描移位寄存单元211a具有相同的连接结构,相较于使检测移位寄存单元212的扫描输出端GOUT悬空的设置,使得检测移位寄存单元212与对应的第一扫描移位寄存单元211a的工作状态更加相似,检测移位寄存单元212的上拉节点P的电位变化与对应的第一扫描移位寄存单元211a的上拉节点P的电位变化更为相似,提高了检测的准确性。
可选的,图14是本发明实施例提供的又一种显示面板的结构示意图,如图14所示,显示面板100还包括阵列排布的多个数据信号线50和至少一行虚拟单元80;位于同一行的至少部分显示单元60共用扫描信号线40;位于同一行的至少部分虚拟单元80共用虚拟信号线70。同样的,当虚拟信号线70与虚拟单元80电连接时,使得检测移位寄存单元212的扫描输出端GOUT为虚拟单元80供电,与对应的第一扫描移位寄存单元211a工作状态更为相同,可以进一步的提高检测的准确程度。
基于同样的发明构思,本发明实施例还提供一种显示面板的驱动方法,该显示面板的驱动方法驱动本发明任一实施例提供的显示面板,因此本发明实施例提供的显示面板的驱动方法具备上述对本发明实施例提供的显示面板的工作过程,以及能够达到本发明实施例提供的显示面板的有益效果,相同之处可参照上述对本发明实施例提供的显示面板的描述。
可选的,图15本发明实施例提供的一种显示面板的驱动方法的流程图,显示面板的驱动方法包括多个扫描周期,每个扫描周期包括扫描阶段和非扫描阶段,如图15所示,该显示面板的驱动方法包括:
S110、在扫描阶段,各级扫描移位寄存单元的扫描输出端依次输出扫描信号的使能电平。
其中,当显示面板的各像素中薄膜晶体管为N型晶体管时,扫描信号的使能电平为能够控制N型晶体管导通的高电平,扫描信号的非使能电平为能够控制N型晶体管关闭的低电平;而当显示面板的各像素中薄膜晶体管为P型晶体管时,扫描信号的使能电平为能够控制P型晶体管导通的低电平,扫描信号的非使能电平为能够控制P型晶体管关闭的高电平。
S120、检测电路的信号检测模块根据与该检测电路电连接的上拉节点的电位,向存储模块提供存储信号;检测电路的信号输出模块根据存储模块中的存储信号,输出节点检测信号至信号输出端。
S130、根据节点检测信号,控制非扫描阶段各移位寄存单元的上拉节点的电位。
具体的,如图2所示,由于在扫描周期的非扫描阶段移位寄存单元21中上拉节点P的电位会发生漂移,将影响下一扫描周期的扫描阶段的显示,因此在当前扫描周期各级扫描移位寄存单元逐级输出使能电平的扫描信号时,通过检测电路对移位寄存单元21中上拉节点P的电位进行检测,以获取上一扫描周期的非扫描阶段上拉节点P的漂移情况,以在确定上拉节点P电位发生漂移时,在当前的扫描周期的非扫描阶段调整各扫描移位寄存单元211上拉节点P的电位,以避免影响下一扫描周期的显示。示例性的,检测电路通过信号检测模块根据上拉节点的电位向存储模块提供存储信号,以使得存储模块所存储的存储信号与该检测移位寄存单元中上拉节点P的电位相关,即可以根据存储模块中的存储信号确定出检测移位寄存单元中上拉节点P的电位;信号输出模块可以根据该存储信号,输出节点检测信号至信号输出端,使得信号输出端输出的节点检测信号与存储模块中的存储信号相关,即可以根据节点检测信号确定出存储模块中的存储信号,进而确定出检测移位寄存单元中上拉节点P的电位;如此,当信号输出端电连接至驱动IC时,驱动IC可以根据节点检测信号,确定出检测移位寄存单元的上拉节点的电位,并根据上拉节点P的电位,确定显示面板的G线抖动情况,例如在确定显示面板出现G线抖动时,可以控制非扫描阶段各移位寄存单元的上拉节点P的电位,使得各移位寄存单元的上拉节点P在非扫描阶段能够维持在非使能电平,避免各级移位寄存单元的信号输出端输出异常,进而能够提高显示面板的显示质量。
本发明实施例提供的显示面板地驱动方法,在扫描阶段控制各级扫描移位寄存单元的扫描输出端依次输出扫描信号的使能电平时,通过检测电路对上拉节点P的电位进行检测,该检测电路中的信号检测模块能够根据检测移位寄存单元中上拉节点的电位控制信号存储模块中的存储信号,使得信号输出模块根据存储模块中所存储的存储信号,输出节点检测信号,以能够根据该节点检测信号确定出检测移位寄存单元中上拉节点的电位,从而确定出该检测移位寄存单元所对应的扫描移位寄存单元中上拉节点的电位,由于扫描移位寄存单元中上拉节点的电位能够控制扫描移位寄存电路中信号输出端所述输出的扫描信号,因此基于扫描移位寄存单元中上拉节点的电位能够准确确定出显示面板中的G线抖动情况,实现对显示面板中G线抖动情况的检测,以根据显示面板的G线抖动情况及时调整提供至各移位寄存单元的控制信号,确保各移位寄存单元能够准确输出扫描信号,进而提高显示面板的显示效果。
示例性的,信号检测模块向存储模块提供存储信号的阶段可以为:检测电路电连接的检测移位寄存单元的扫描输入端接收到扫描信号的使能电平的阶段。如此,可以在扫描控制端提供的扫描控制信号为上拉节点充电时,对上拉节点的电位进行检测。
可选的,检测电路还包括驱动控制端;信号输出模块还与驱动控制端电连接。图16是本发明实施例提供的另一种显示面板的驱动方法的流程图,如图16所示,该显示面板的驱动方法包括:
S210、在扫描阶段,各级扫描移位寄存单元的扫描输出端依次输出扫描信号的使能电平。
S220、检测电路的信号检测模块根据与该检测电路电连接的上拉节点的电位,向存储模块提供存储信号。
S230、检测电路的信号输出模块在驱动控制端的驱动控制信号的控制下,根据存储模块中的存储信号,输出节点检测信号至信号输出端。
示例性的,驱动控制端的驱动控制信号控制信号输出模块在第N级移位寄存单元的扫描输出端输出所述扫描信号使能电平之后,根据存储信号输出节点检测信号至信号输出端;或者,驱动控制端的驱动控制信号控制信号输出模块在检测电路对应的第一扫描移位寄存单元输出扫描信号的使能电平的阶段,根据存储信号输出节点检测信号至信号输出端。例如结合图2和图8所示,驱动控制信号Vdrv可以为固定电压信号,此时在检测电路30的检测输入端VIN接收上拉节点P的电位信号的同时,信号输出模块33会基于信号存储模块32中的存储信号输出节点检测信号至信号输出端VOUT,实现对检测移位寄存单元212中上拉节点P的电位的实时检测;或者,在检测移位寄存单元212的扫描输入模块201对其上拉节点P进行充电时,驱动控制端VDRV的驱动控制信号Vdrv控制信号输出模块33保持为非导通的状态,信号输出模块33不会依据信号存储模块32中的存储信号输出节点检测信号至信号输出端VOUT,而在检测移位寄存单元212的扫描输入模块201对其上拉节点P充电完成后,驱动控制端VDRV的驱动控制信号Vdrv控制信号输出模块33处于导通的状态,信号输出模块33能够依据信号存储模块32中的存储信号输出节点检测信号至信号输出端VOUT;或者,在一个扫描周期的扫描阶段Display,驱动控制端VDRV的驱动控制信号Vdrv控制信号输出模块33保持为非导通的状态,而在进入该扫描周期的非扫描阶段Blanking时,驱动控制端VDRV的驱动控制信号Vdrv控制信号输出模块33处于导通的状态,信号输出模块33能够依据信号存储模块32中的存储信号输出节点检测信号至信号输出端VOUT;如此,通过驱动控制端VDRV的驱动控制信号Vdrv,能够实现对信号输出模块33输出节点检测信号至信号输出端VOUT的时刻进行控制。
S240、根据节点检测信号,控制非扫描阶段各移位寄存单元的上拉节点的电位。
可选的,每个移位寄存单元还包括下拉节点、扫描控制端、时钟信号端、第一电平信号端、扫描输入模块、扫描输出模块、下拉模块和下拉控制模块;同一移位寄存单元中:扫描输入模块分别与扫描控制端、扫描输入端和上拉节点电连接;扫描输出模块分别与上拉节点、时钟信号端和扫描输出端电连接;下拉模块分别与上拉节点、下拉节点、第一电平信号端以及扫描输出端电连接;下拉控制模块分别与下拉节点和扫描控制端电连接。图17是本发明实施例提供的又一种显示面板的驱动方法的流程图,如图17所示,该显示面板的驱动方法包括:
S310、在扫描阶段,各级扫描移位寄存单元的扫描输出端依次输出扫描信号的使能电平。
S320、检测电路的信号检测模块根据与该检测电路电连接的上拉节点的电位,向存储模块提供存储信号;检测电路的信号输出模块根据存储模块中的存储信号,输出节点检测信号至信号输出端。
S330、根据节点检测信号,控制非扫描阶段提供至各移位寄存单元的扫描控制端的扫描控制信号,以使下拉控制模块根据扫描控制端的扫描控制信号,控制下拉节点的电位,以及下拉模块根据下拉节点的电位,控制上拉节点的电位;扫描控制信号包括使能电平和/或非使能电平。
示例性的,可以在扫描周期的扫描阶段向各移位寄存单元提供仅包括使能电平的扫描控制信号,以确保各移位寄存单元能够依次输出扫描信号的使能电平至各条扫描信号线,实现逐行扫描功能;而在非扫描阶段向各移位寄存单元提供的扫描控制信号可以包括非使能电平,以使得不会控制下拉模块长时间导通,减少下拉模块对上拉节点和/或信号输出的放电电量,减少上拉节点和/或信号输出端的电荷损失量,确保在非扫描阶段,各级移位寄存单元的信号输出端输出的扫描信号能够长时间维持在非使能电平,避免各级移位寄存单元的信号输出端输出异常,能够保证显示面板显示下一帧画面的稳定性,提高显示面板的显示质量。
示例性的,若通过驱动IC根据检测电路检测节点检测信号确定对应的上拉节点的电位发生正向漂移,为了避免影响下一帧的显示画面,可以控制扫描控制端提供的扫描控制信号包括非使能电平,例如如图18所示,如此可以使扫描周期的非扫描阶段Blanking的扫描控制信号持续保持为非使能电平,以控制移位寄存单元中的下拉模块在非扫描接阶段一直保持关闭状态,无法从上拉节点经下拉模块到第一电平信号端形成相应的电流路径,从而无法对扫描输出端和/或上拉节点处所存储的电荷进行放电;或者,如图19所示,可以在扫描周期的非扫描阶段Blanking控制扫描控制信号部分为使能电平、部分为非使能电平,此时使得移位寄存单元中的下拉模块在一端时间内保持为关闭状态,以防下拉模块长时间对上拉节点和/或扫描输出端进行放电,能够减小上拉节点的电位的漂移量;或者,如图20所示,可以在扫描周期的非扫描阶段Blanking控制扫描控制信号的使能电平和非使能电平周期性交替,此时同样可以避免下拉模块长时间导通,以对上拉节点长时间的放电造成较大的电位漂移,有利于提高显示面板的显示效果。
可以理解的是,在显示面板显示一帧画面的扫描周期内可能会接受到触控信号,该触控信号对应的触控阶段可能在非扫描阶段,此时扫描控制信号仍包括非使能电平,以防扫描控制信号fw由于触控信号发生波动,避免触控和显示互相影响。
基于同一发明构思,本发明实施例还提供一种显示装置,该显示装置包括驱动芯片和本发明实施例提供的的显示面板;其中,驱动芯片用于执行本发明任一实施例提供的显示面板的驱动方法。因此,该显示装置具备本发明实施例提供的显示面板及其驱动方法的技术特征,能够达到本发明实施例提供的显示面板及其驱动方法的有益效果,相同之处可参照上述对本发明实施例提供的显示面板及其驱动方法的描述,在此不再赘述。
示例性的,图21是本发明实施例提供的一种显示装置的结构示意图,如图21所示,该显示装置300包括上述显示面板100和驱动芯片200。本发明实施例提供的显示装置300可以为任何具有显示功能的电子产品,包括但不限于以下类别:手机、电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等,本发明实施例对此不作特殊限定。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (24)
1.一种显示面板,其特征在于,包括:移位寄存电路和至少一个检测电路;
所述移位寄存电路包括多个移位寄存单元;每个所述移位寄存单元包括扫描输入端、上拉节点和扫描输出端;
多个所述移位寄存单元包括扫描移位寄存单元和与所述检测电路对应的检测移位寄存单元;
所述扫描移位寄存单元中包括与所述检测移位寄存单元对应的第一扫描移位寄存单元;相对应的所述检测移位寄存单元和所述第一扫描移位寄存单元的扫描输入端均与该所述第一扫描移位寄存单元的上一级扫描移位寄存单元的扫描输出端电连接;
所述检测电路包括检测输入端、信号检测模块、信号存储模块、信号输出模块和信号输出端;所述信号检测模块分别与所述检测输入端和所述信号存储模块电连接;所述信号输出模块分别与所述信号存储模块和所述信号输出端电连接;所述检测电路的检测输入端与该所述检测电路对应的所述检测移位寄存单元的上拉节点电连接。
2.根据权利要求1所述的显示面板,其特征在于,所述移位寄存单元还包括下拉节点、扫描控制端、时钟信号端、第一电平信号端、扫描输入模块、扫描输出模块、下拉模块和下拉控制模块;
同一所述移位寄存单元中:
所述扫描输入模块分别与扫描控制端、所述扫描输入端和所述上拉节点(P)电连接;所述扫描输入模块用于根据所述扫描输入端的扫描输入信号,控制所述扫描控制端的扫描控制信号为所述上拉节点进行充电;
所述扫描输出模块分别与所述上拉节点、所述时钟信号端和所述扫描输出端电连接;所述扫描输出模块用于根据所述上拉节点的电位,控制所述时钟信号端的时钟信号传输至所述扫描输出端;
所述下拉模块分别与所述上拉节点、所述下拉节点、所述第一电平信号端和所述扫描输出端电连接;所述下拉模块用于根据所述下拉节点的电位,控制所述第一电平信号端的第一电平信号传输至所述上拉节点和所述扫描输出端;
所述下拉控制模块分别与所述下拉节点和所述扫描控制端电连接;所述下拉控制模块用于控制所述扫描控制端的扫描控制信号传输至所述下拉节点。
3.根据权利要求1所述的显示面板,其特征在于,所述检测电路还包括驱动控制端;
所述信号输出模块还与所述驱动控制端电连接;所述信号输出模块用于在所述驱动控制端的驱动控制信号的控制下,根据所述信号存储模块中的存储信号,输出节点检测信号至所述信号输出端。
4.根据权利要求3所述的显示面板,其特征在于,所述信号输出模块包括输出控制单元和分压单元;
所述输出控制单元分别与所述驱动控制端和所述信号存储模块电连接,所述输出控制单元还与所述信号输出端和所述分压单元电连接于第一节点;
所述输出控制单元用于根据所述驱动控制信号和所述存储信号,控制所述第一节点的电位;
所述分压单元用于对所述第一节点的电位进行分压。
5.根据权利要求4所述的显示面板,其特征在于,所述输出控制单元包括输出控制晶体管;
所述输出控制晶体管的栅极与所述信号存储模块电连接,所述输出控制晶体管的第一极与所述驱动控制端电连接,所述输出控制晶体管的第二极电连接于所述第一节点。
6.根据权利要求4所述的显示面板,其特征在于,所述检测电路还包括第一电平信号端和固定电压信号端;
所述分压单元包括分压晶体管;所述分压晶体管的第一极电连接于所述第一节点,所述分压晶体管的第二极与所述第一电平信号端电连接,所述分压晶体管的栅极与所述固定电压信号端电连接;所述固定电压信号端的固定电压信号控制所述分压晶体管处于导通状态。
7.根据权利要求2所述的显示面板,其特征在于,所述检测电路还包括检测控制端;
所述信号检测模块包括检测控制单元和信号检测单元;所述检测控制单元分别与所述检测控制端和所述信号检测单元电连接;所述信号检测单元还分别与所述检测输入端和所述信号存储模块电连接;
所述信号检测单元用于根据所述检测输入端电连接的所述上拉节点的电位,向所述信号存储模块提供存储信号;
在所述扫描输入模块控制所述扫描控制信号为所述上拉节点进行充电时,所述检测控制单元用于在所述检测控制端的检测控制信号控制的控制下,控制所述信号检测单元向所述信号存储模块提供存储信号。
8.根据权利要求7所述的显示面板,其特征在于,所述检测电路的检测控制端复用为与该所述检测电路对应的所述检测移位寄存单元的扫描输入端。
9.根据权利要求7所述的显示面板,其特征在于,所述检测电路还包括第二电平信号端;
所述检测控制单元包括检测控制晶体管;所述信号检测单元包括信号检测晶体管;所述检测控制晶体管的栅极与所述检测控制端电连接,所述检测控制晶体管的第一极与所述第二电平信号端电连接,所述检测控制晶体管的第二极与所述信号检测晶体管的第一极电连接;所述信号检测晶体管的第二极与所述信号存储模块电连接,所述信号检测晶体管的栅极与所述检测输入端电连接。
10.根据权利要求9所述的显示面板,其特征在于,所述扫描输入模块包括第一晶体管;所述第一晶体管的第一极与所述扫描控制端电连接,所述第一晶体管的第一极与所述上拉节点电连接,所述第一晶体管的栅极与所述扫描输入端电连接;
其中,所述第一晶体管与所述检测控制晶体管的沟道类型相同。
11.根据权利要求1所述的显示面板,其特征在于,所述存储模块包括存储电容;所述存储电容的第一极板与所述信号检测模块电连接,所述存储电容的第二极板与所述信号输出模块电连接。
12.根据权利要求11所述的显示面板,其特征在于,所述检测电路还包括初始化模块和第一电平信号端;
所述初始化模块分别与所述第一电平信号端、所述存储电容的第一极板和所述存储电容的第二极板电连接;所述初始化模块用于在所述信号检测模块向所述信号存储模块提供存储信号之前,控制所述第一电平信号端的第一电平信号分别对所述存储电容的第一极板和第二极板进行初始化。
13.根据权利要求12所述的显示面板,其特征在于,所述信号检测电路还包括初始化控制端;
所述初始化模块包括第一初始化晶体管和第二初始化晶体管;所述第一初始化晶体管的栅极和所述第二初始化晶体管的栅极均与所述初始化控制端电连接;所述第一初始化晶体管的第一极和所述第二初始化晶体管的第一极均与所述第一电平信号端电连接;所述第一初始化晶体管的第二极与所述存储电容的第一极板电连接,所述第二初始化晶体管的第二极与所述存储电容的第二极板电连接。
14.根据权利要求1所述的显示面板,其特征在于,还包括:多条沿第一方向延伸且沿第二方向排列的多条扫描信号线;各级所述扫描移位寄存单元的扫描输出端与各条所述扫描信号线一一对应电连接;所述第一方向与所述第二方向交叉;
其中,各所述移位寄存单元沿所述第二方向依次排列;与所述第一扫描移位寄存单元对应的所述检测移位寄存单元和该所述第一扫描移位寄存单元相邻。
15.根据权利要求14所述的显示面板,其特征在于,还包括:至少一条虚拟信号线;所述虚拟信号线沿所述第一方向延伸,且与各所述所述扫描信号线沿所述第二方向排列;
所述检测移位寄存单元的扫描输出端与所述虚拟信号线对应电连接。
16.根据权利要求15所述的显示面板,其特征在于,还包括:阵列排布的多个显示单元和至少一行虚拟单元;
位于同一行的至少部分所述显示单元共用所述扫描信号线;位于同一行的至少部分所述虚拟单元共用所述虚拟信号线。
17.根据权利要求1所述的显示面板,其特征在于,所述检测移位寄存单元包括第一检测移位寄存单元和第二检测移位寄存单元;
多个所述移位寄存单元包括N个级联的所述扫描移位寄存单元;所述第一检测移位寄存单元与第一级扫描移位寄存单元对应;所述第二检测移位寄存单元与第N级扫描移位寄存单元对应。
18.根据权利要求17所述的显示面板,其特征在于,所述检测移位寄存单元还包括第三检测移位寄存单元;
当N为偶数时,所述第三检测移位寄存单元与第N/2级扫描移位寄存单元对应;
当N为奇数时,所述第三检测移位寄存单元与第(N+1)/2级扫描移位寄存单元对应;或者,所述第三检测移位寄存单元与第(N-1)/2级扫描移位寄存单元对应。
19.一种显示面板的驱动方法,用于驱动如权利要求1-18任一项所述的显示面板,其特征在于,包括:
在扫描阶段,各级所述扫描移位寄存单元的扫描输出端依次输出扫描信号的使能电平;
所述检测电路的信号检测模块根据与该所述检测电路电连接的所述上拉节点的电位,向所述存储模块提供存储信号;所述检测电路的信号输出模块根据所述存储模块中的存储信号,输出节点检测信号至所述信号输出端;
根据所述节点检测信号,控制非扫描阶段各所述移位寄存单元的上拉节点的电位。
20.根据权利要求19所述的显示面板的驱动方法,其特征在于,所述信号检测模块向所述存储模块提供存储信号的阶段为:所述检测电路电连接的所述检测移位寄存单元的扫描输入端接收到扫描信号的使能电平的阶段。
21.根据权利要求19所述的显示面板的驱动方法,其特征在于,所述检测电路还包括驱动控制端;所述信号输出模块还与所述驱动控制端电连接;
所述检测电路的信号输出模块根据所述存储模块中的存储信号,输出节点检测信号至所述信号输出端,包括:
所述检测电路的信号输出模块在所述驱动控制端的驱动控制信号的控制下,根据所述存储模块中的存储信号,输出节点检测信号至所述信号输出端。
22.根据权利要求21所述的显示面板的驱动方法,其特征在于,所述驱动控制端的驱动控制信号控制所述信号输出模块在第N级移位寄存单元的扫描输出端输出所述扫描信号使能电平之后,根据所述存储信号输出节点检测信号至所述信号输出端;
或者,所述驱动控制端的驱动控制信号控制所述信号输出模块在所述检测电路对应的所述第一扫描移位寄存单元输出扫描信号的使能电平的阶段,根据所述存储信号输出节点检测信号至所述信号输出端。
23.根据权利要求19所述的显示面板的驱动方法,其特征在于,每个所述移位寄存单元还包括下拉节点、扫描控制端、时钟信号端、第一电平信号端、扫描输入模块、扫描输出模块、下拉模块和下拉控制模块;同一所述移位寄存单元中:所述扫描输入模块分别与扫描控制端、所述扫描输入端和所述上拉节点电连接;所述扫描输出模块分别与所述上拉节点、所述时钟信号端和所述扫描输出端电连接;所述下拉模块分别与所述上拉节点、所述下拉节点、所述第一电平信号端以及所述扫描输出端电连接;所述下拉控制模块分别与所述下拉节点和所述扫描控制端电连接;
根据所述节点检测信号,控制非扫描阶段各所述移位寄存单元的上拉节点的电位,包括:
根据所述节点检测信号,控制非扫描阶段提供至各移位寄存单元的扫描控制端的扫描控制信号,以使所述下拉控制模块根据所述扫描控制端的扫描控制信号,控制所述下拉节点的电位,以及所述下拉模块根据所述下拉节点的电位,控制所述上拉节点的电位;所述扫描控制信号包括使能电平和/或非使能电平。
24.一种显示装置,其特征在于,包括:驱动芯片和权利要求1-18任一项所述的显示面板;
所述驱动芯片用于执行权利要求19-23任一项所述的显示面板的驱动方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111498693.8A CN114170942B (zh) | 2021-12-09 | 2021-12-09 | 显示面板及其驱动方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111498693.8A CN114170942B (zh) | 2021-12-09 | 2021-12-09 | 显示面板及其驱动方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114170942A true CN114170942A (zh) | 2022-03-11 |
CN114170942B CN114170942B (zh) | 2023-12-12 |
Family
ID=80484891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111498693.8A Active CN114170942B (zh) | 2021-12-09 | 2021-12-09 | 显示面板及其驱动方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114170942B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005092693A (ja) * | 2003-09-19 | 2005-04-07 | Ricoh Co Ltd | 電圧検出回路と出力制御回路および定電圧源icと電子機器 |
CN101930059A (zh) * | 2009-06-19 | 2010-12-29 | 三星电机株式会社 | 用于电源的交流检测电路 |
US20170067942A1 (en) * | 2015-09-09 | 2017-03-09 | SK Hynix Inc. | Power-supply voltage sensing device |
CN109192141A (zh) * | 2018-10-30 | 2019-01-11 | 京东方科技集团股份有限公司 | 显示面板及其检测方法、显示装置 |
CN111081180A (zh) * | 2020-01-17 | 2020-04-28 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其检测方法及显示装置 |
CN111816107A (zh) * | 2019-04-11 | 2020-10-23 | 合肥京东方卓印科技有限公司 | 移位寄存器单元、栅极驱动电路及其方法、显示装置 |
CN113168809A (zh) * | 2019-09-05 | 2021-07-23 | 京东方科技集团股份有限公司 | 像素驱动电路、像素驱动方法、显示装置及其控制方法 |
CN113571015A (zh) * | 2021-07-16 | 2021-10-29 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路及显示面板 |
-
2021
- 2021-12-09 CN CN202111498693.8A patent/CN114170942B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005092693A (ja) * | 2003-09-19 | 2005-04-07 | Ricoh Co Ltd | 電圧検出回路と出力制御回路および定電圧源icと電子機器 |
CN101930059A (zh) * | 2009-06-19 | 2010-12-29 | 三星电机株式会社 | 用于电源的交流检测电路 |
US20170067942A1 (en) * | 2015-09-09 | 2017-03-09 | SK Hynix Inc. | Power-supply voltage sensing device |
CN109192141A (zh) * | 2018-10-30 | 2019-01-11 | 京东方科技集团股份有限公司 | 显示面板及其检测方法、显示装置 |
CN111816107A (zh) * | 2019-04-11 | 2020-10-23 | 合肥京东方卓印科技有限公司 | 移位寄存器单元、栅极驱动电路及其方法、显示装置 |
US20210209995A1 (en) * | 2019-04-11 | 2021-07-08 | Hefei Boe Joint Technology Co., Ltd. | Shift register unit, gate driving circuit and method thereof and display device |
CN113168809A (zh) * | 2019-09-05 | 2021-07-23 | 京东方科技集团股份有限公司 | 像素驱动电路、像素驱动方法、显示装置及其控制方法 |
CN111081180A (zh) * | 2020-01-17 | 2020-04-28 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、其检测方法及显示装置 |
CN113571015A (zh) * | 2021-07-16 | 2021-10-29 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN114170942B (zh) | 2023-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102246726B1 (ko) | 시프트 레지스터 유닛, 게이트 구동 회로, 디스플레이 디바이스 및 구동 방법 | |
US10289228B2 (en) | Display device having counter electrodes used as both common electrodes and scan electrodes | |
US11302276B2 (en) | Gate drive circuit, touch display device and driving method | |
CN107665060B (zh) | 显示装置以及栅极驱动器电路 | |
US10488967B2 (en) | Shift register circuit and touch display apparatus thereof | |
US11263951B2 (en) | Shift register unit and driving method thereof, gate driving circuit, and display device | |
CN113920913B (zh) | 显示面板及其驱动方法、显示装置 | |
CN107015683B (zh) | 包括触摸屏的显示装置以及用于驱动显示装置的驱动电路 | |
US20170178558A1 (en) | Shift register unit and method for driving the same, gate drive circuit and display device | |
US20170061922A1 (en) | Shift register and driving method thereof, gate driving circuit and display apparatus | |
KR20130043637A (ko) | 게이트 드라이버 온 어레이, 시프팅 레지스터 및 디스플레이 스크린 | |
KR20090023311A (ko) | 표시장치와 그 구동방법, 및 그것을 사용한 전자기기 | |
US11062654B2 (en) | Shift register unit, gate driving circuit, display device and driving method | |
US20230290289A1 (en) | Display panel and display device | |
KR20180039196A (ko) | 게이트 구동 회로와 이를 이용한 표시장치 | |
US20190080661A1 (en) | Shift register and driving method thereof, gate driving circuit, and display device | |
US20220310020A1 (en) | Shift registers, gate driving circuits and driving methods thereof, and display devices | |
CN108766381B (zh) | 一种移位寄存器电路、阵列基板和显示装置 | |
US11087706B2 (en) | Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device | |
CN107967904B (zh) | 扫描驱动电路、显示面板和显示装置 | |
US10885863B2 (en) | Shifting register and driving method thereof, driving circuit, and driving method of panel | |
CN114170942B (zh) | 显示面板及其驱动方法、显示装置 | |
CN113450861B (zh) | 移位寄存单元、电路及驱动方法、显示面板和显示装置 | |
US8947338B2 (en) | Driving circuit and display device using multiple phase clock signals | |
CN108320695B (zh) | 移位寄存单元及其驱动方法、驱动电路、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |