CN114157961B - 一种基于fpga实现madi数字音频处理的系统和电子设备 - Google Patents

一种基于fpga实现madi数字音频处理的系统和电子设备 Download PDF

Info

Publication number
CN114157961B
CN114157961B CN202111184351.9A CN202111184351A CN114157961B CN 114157961 B CN114157961 B CN 114157961B CN 202111184351 A CN202111184351 A CN 202111184351A CN 114157961 B CN114157961 B CN 114157961B
Authority
CN
China
Prior art keywords
madi
module
processing
signal
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111184351.9A
Other languages
English (en)
Other versions
CN114157961A (zh
Inventor
孟宪富
季海交
黄维
谌名林
贺建亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Tendzone Intelligent Technology Co ltd
Original Assignee
Shenzhen Tendzone Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Tendzone Intelligent Technology Co ltd filed Critical Shenzhen Tendzone Intelligent Technology Co ltd
Priority to CN202111184351.9A priority Critical patent/CN114157961B/zh
Publication of CN114157961A publication Critical patent/CN114157961A/zh
Application granted granted Critical
Publication of CN114157961B publication Critical patent/CN114157961B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/008—Multichannel audio signal coding or decoding using interchannel correlation to reduce redundancy, e.g. joint-stereo, intensity-coding or matrixing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Acoustics & Sound (AREA)
  • Mathematical Physics (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开一种基于FPGA实现MADI数字音频处理的系统和电子设备，其中，一种基于FPGA实现MADI数字音频处理的系统包括FPGA，FPGA还包括：MADI接收处理模块，用于接收处理MADI输入信号；MADI发送处理模块，用于处理发送MADI输出信号；MADI接收处理模块的输入端作为MADI接收端口，MADI发送处理模块的输出端作为MADI发送端口，通过MADI接收处理模块接收MADI输入信号，然后由音频处理模块进行音频信号处理，最后由MADI发送处理模块发送MADI输出信号，以此完成MADI信号的传输和处理，实现了不依赖外部专用器件，具有集成度高、稳定性强以及和后端系统容易整合的效果。

Description

一种基于FPGA实现MADI数字音频处理的系统和电子设备
技术领域
本发明涉及音频数据处理领域，特别涉及一种基于FPGA实现MADI数字音频处理的系统和电子设备。
背景技术
随着电子技术以及信号处理技术的不断发展，音频设备所具有的功能越来越丰富，能够处理的信号也越来越多。其中，音频设备对音频信号的处理是音频设备所能实现的功能中一个重要的组成部分，音频设备可以对音频信号进行采集、接收以及进一步的处理，还可以对音频信号进行播放，进而还能够通过音频信号与用户进行语音交互，丰富电子设备的功能并提高用户体验。
常规技术方案中使用较多的为MADI专用器件配合其他设备进而实现MADI的输入输出，例如CYPRESS公司的CY7C9689等配合FPGA或DSP实现MADI数字音频输入、输出接口，其中个别方案还需要外挂时钟锁相环芯片，因此常规技术方案会存在依赖外部专用器件，集成度低、稳定性弱以及和后端系统难以整合的问题。
发明内容
本发明的主要目的是提出一种基于FPGA实现MADI数字音频处理的系统，旨在解决现有技术的方案对于MADI的输入输出会存在依赖外部专用器件，集成度低、稳定性弱以及和后端系统难以整合的技术问题。
为实现上述目的，本发明提出的一种基于FPGA实现MADI数字音频处理的系统，包括FPGA，FPGA还包括：
MADI接收处理模块，用于接收处理MADI输入信号；
MADI发送处理模块，用于处理发送MADI输出信号；
音频处理模块，通过第一接口连接MADI接收处理模块，并通过第二接口连接MADI发送处理模块；
其中，音频处理模块用于通过第一接口获取MADI输入信号并对MADI输入信号进行处理生成MADI输出信号，通过第二接口发送MADI输出信号至MADI发送处理模块。
进一步地，MADI接收处理模块包括时钟恢复模块；
时钟恢复模块，用于从MADI输入信号中提取出与载波同频的时钟信号；
时钟恢复模块的第一端连接MADI输入用于获取MADI输入信号，时钟恢复模块的第二端连接音频处理模块。
进一步地，MADI接收处理模块包括解码模块；
解码模块用于将MADI输入信号进行解码，并生成的二进制音频数据；
解码模块的第一端与时钟恢复模块的第二端连接，解码模块的第二端连接音频处理模块。
进一步地，MADI接收处理模块包括同步字检测模块和5B/4B转换模块；
同步字检测模块用于提取MADI输入信号的同步字信息，通过同步字恢复出帧同步信号，该帧同步信号用于接收音频通道序号识别和位对齐；
用于将解码模块输出的二进制音频数据由5B编码转换为4B编码；
同步字检测模的第一端与5B/4B转换模块的第一端均与解码模块的第二端连接，同步字检测模的第二端与5B/4B转换模块的第一端均与音频处理模块连接。
进一步地，MADI接收处理模块包括接收数据存储模块；
接收数据存储模块用于接收和缓存5B/4B转换模块发送的MADI输入信号；
音频处理模块的第一接口通过接收数据存储模块获取得到的MADI输入信号。
进一步地，MADI发送处理模块包括发送数据存储模块；
发送数据存储模块用于缓存MADI输出信号；
音频处理模块通过第二接口将MADI输出信号传输至发送数据存储模块，发送数据存储模块的第一端与音频处理模块的第二接口连接，发送数据存储模块的第二端用于输出MADI输出信号。
进一步地，MADI发送处理模块包括同步字生成模块和4B/5B转换模块；
同步字生成模块用于生成读取信号，读取信号用于读取发送数据存储模块内的MADI输出信号，并将MADI输出信号读取至4B/5B转换模块；4B/5B转换模块用于将MADI输出信号由4B编码数据转换为5B编码数据；
同步字生成模块与4B/5B转换模块的第一端均与发送数据存储模块的第二端连接，同步字生成模块与4B/5B转换模块的第二端用于输出MADI输出信号。
进一步地，MADI发送处理模块包括编码模块；
编码模块的第一端与同步字生成模块和4B/5B转换模块的第二端连接，编码模块的第二端用于输出MADI输出信号；
编码模块用于接收同步字生成模块和4B/5B转换模块的输出数据，并进行NRZ编码后进行输出MADI输出信号。
进一步地，同步字生成模块还用于生成同步字，同步字通过同步字生成模块的第二端输出至编码模块；
编码模块将同步字与转换5B编码数据的MADI输出信号进行NRZ编码后进行输出。
对应地，本发明还提出一种电子设备，包括如上述的基于FPGA实现MADI数字音频处理的系统。
本发明的技术方案通过采用一种基于FPGA实现MADI数字音频处理的系统，其中包括FPGA，FPGA还包括：MADI接收处理模块，用于接收处理MADI输入信号；MADI发送处理模块，用于处理发送MADI输出信号；MADI接收处理模块的输入端作为MADI接收端口，MADI发送处理模块的输出端作为MADI发送端口，通过MADI接收处理模块接收MADI输入信号，然后由音频处理模块进行音频信号处理，最后由MADI发送处理模块发送MADI输出信号，以此完成MADI信号的传输和处理，由于本申请的MADI接收处理模块、MADI发送处理模块以及音频处理模块均是集成于FPGA上的，因此是在FPGA内部完成MADI数字音频的处理，实现了不依赖外部专用器件，具有集成度高、稳定性强以及和后端系统容易整合的技术效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明基于FPGA实现MADI数字音频处理的系统一实施例的系统结构示意图。
附图标号说明：
标号 名称 标号 名称
1 MADI接收处理模块 2 音频处理模块
11 时钟恢复模块 3 MADI发送处理模块
12 解码模块 31 发送数据存储模块
13 同步字检测模块 32 同步字生成模块
14 5B/4B转换模块 33 4B/5B转换模块
15 接收数据存储模块 34 编码模块
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，若全文中出现的“和/或”或者“及/或”，其含义包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
FPGA为专用集成电路(ASIC)领域中的半定制电路；
MADI为多通道音频数字接口。
本发明提出一种基于FPGA实现MADI数字音频处理的系统。
参照图1，在本发明一实施例中，通过采用为实现上述目的，本发明提出的一种基于FPGA实现MADI数字音频处理的系统，包括FPGA，FPGA还包括：
MADI接收处理模块1，用于接收处理MADI输入信号；
MADI发送处理模块3，用于处理发送MADI输出信号；
音频处理模块2，通过第一接口连接MADI接收处理模块1，并通过第二接口连接MADI发送处理模块3；
其中，音频处理模块2用于通过第一接口获取MADI输入信号并对MADI输入信号进行处理生成MADI输出信号，通过第二接口发送MADI输出信号至MADI发送处理模块3。
具体地，本实施例中MADI接收处理模块1的输入端作为MADI接收端口，MADI发送处理模块3的输出端作为MADI发送端口，MADI接收处理模块1的输出端与音频处理模块2的第一接口连接，MADI发送处理模块3的输入端与音频处理模块2的第二接口连接，以此实现了FPGA具备MADI的输入输出能力；因此MADI接收处理模块1通过MADI接收端口接收MADI输入信号，MADI接收处理模块1对MADI输入信号进行输入处理后发送至音频处理模块2，音频处理模块2通过第一接口获取MADI输入信号，音频处理模块2对MADI输入信号进行分析处理生成MADI输出信号，音频处理模块2通过第二接口将MADI输出信号发送至MADI发送处理模块3，MADI发送处理模块3对MADI输出信号进行发送处理后通过MADI发送端口发送至外部设备；因此相比于现有技术中通过MADI专用器件配合其他设备进而实现MADI的输入输出，本实施例通过在FPGA设置MADI接收处理模块1、MADI发送处理模块3以及音频处理模块2，既可以通过一块FPGA实现了MADI信号的接收和发送，不依赖外部专用器件，具有集成度高、稳定性强以及和后端系统容易整合的优点。FPGA内部资源占用不高，可以使用比较低端的FPGA实现，系统成本低的技术效果。
一种基于FPGA实现MADI数字音频处理的系统，其中包括FPGA，FPGA还包括：MADI接收处理模块1，用于接收处理MADI输入信号；MADI发送处理模块3，用于处理发送MADI输出信号；MADI接收处理模块1的输入端作为MADI接收端口，MADI发送处理模块3的输出端作为MADI发送端口，通过MADI接收处理模块1接收MADI输入信号，然后由音频处理模块2进行音频信号处理，最后由MADI发送处理模块3发送MADI输出信号，以此完成MADI信号的传输和处理，由于本申请的MADI接收处理模块1、MADI发送处理模块3以及音频处理模块2均是集成于FPGA上的，因此是在FPGA内部完成MADI数字音频的处理，实现了不依赖外部专用器件，具有集成度高、稳定性强以及和后端系统容易整合的技术效果。
进一步地，MADI接收处理模块1包括时钟恢复模块11；
时钟恢复模块11，用于从MADI输入信号中提取出与载波同频的时钟信号；
时钟恢复模块11的第一端连接MADI输入用于获取MADI输入信号，时钟恢复模块11的第二端连接音频处理模块2。
具体地，本实施例中时钟恢复模块11主要是用于对MADI输入信号进行第一步骤处理，实现的功能是从MADI输入信号中提取出与载波同频的时钟信号，经过FPGA内部的锁相环去除抖动后提供给其他模块使用，通过锁相环处理起到了利用MADI输入信号信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，因此时钟恢复模块11主要是获取MADI输入信号的时钟信号和锁相环去除抖动的效果，接着时钟恢复信号模块将第一步骤处理完成的MADI输入信号发送至解码模块12。
进一步地，MADI接收处理模块1包括解码模块12；
解码模块12用于将MADI输入信号进行解码，并生成的二进制音频数据；
解码模块12的第一端与时钟恢复模块11的第二端连接，解码模块12的第二端连接音频处理模块2。
具体地，本实施例中的解码模块12主要是NRZ解码模块12，是对MADI输入信号进行第二步骤处理，其功能是对MADI输入信号使用NRZ编码进行解码恢复为原始的二进制音频数据流，以便后续模块对MADI输入信号的分析处理，解码模块12将第二步骤处理完成的MADI输入信号发送至模块同步字检测模块13和5B/4B转换模块14。
进一步地，MADI接收处理模块1包括同步字检测模块13和5B/4B转换模块14；
同步字检测模块13用于提取MADI输入信号的同步字信息，通过同步字恢复出帧同步信号，该帧同步信号用于接收音频通道序号识别和位对齐；
用于将解码模块12输出的二进制音频数据由5B编码转换为4B编码；
同步字检测模的第一端与5B/4B转换模块14的第一端均与解码模块12的第二端连接，同步字检测模的第二端与5B/4B转换模块14的第一端均与音频处理模块2连接。
具体地，本实施例中的同步字检测模块13和5B/4B转换模块14是对MADI输入信号的第三步骤处理，其中：
同步字检测模块13主要是用于提取MADI输入信号的SYNC同步字信息，通过同步字恢复出帧同步信号，该帧同步信号用于接收音频通道序号识别和位对齐，起到了对齐数据，判断数据是否有效数据的技术效果。
5B到4B编码变换模块用于将NRZ模块输出的二进制音频数据流信号由适合信道传输的5B编码转换为原始音频数据所使用的4B编码，5B到4B变换的数据映射依据MADI技术标准中的相关规定，使得后续输入至音频处理模块2的MADI输入信息符合MADI的技术标准。
通过同步字检测模块13和5B/4B转换模块14将第三步骤处理完成的MADI输入信号发送至接收数据存储模块15。
进一步地，MADI接收处理模块1包括接收数据存储模块15；
接收数据存储模块15用于接收和缓存5B/4B转换模块14发送的MADI输入信号；
音频处理模块2的第一接口通过接收数据存储模块15获取得到的MADI输入信号。
具体地，本实施例中的接收数据存储模块15用于接收和缓存5B/4B转换模块14发送的MADI输入信号，并且将MADI输入信号发送至音频处理模块2，其中接收数据存储模块15主要是起到存储和备份的效果；
更具体地，接收数据存储模块15主要由FPGA内部的一块RAM构成，用于缓存MADI输入信号的原始音频数据，RAM的写控制信号由同步字检测模块13提供，因此同步字检测模块13是用于协助接收数据存储模块15的写入存储过程，音频处理模块2通过数据存储模块获取得到的为TDM格式原始音频数据。
进一步地，音频处理模块2为FPGA内部的其他音频相关处理模块，包括但不限于算法处理模块、网络传输模块、本地存储模块等，主要是对TDM数据格式进行算法处理、网络传输、本地存储等操作，以此实现将MADI输入信号分析处理生成对应的MADI输出信号的技术效果。
MADI接收处理模块1主要是通过MADI输入接口输入的MADI输入信号通过连接器进入FPGA内部后，经时钟恢复模块11、NRZ解码模块12，同步字检测模块13和5B/4B变换模块后提取出原始音频数据存储到接收音频数据存储模块。音频处理模块2再从接收音频数据存储模块中提取TDM格式原始音频数据进行进一步地分析处理输出MADI输出信号至MADI发送处理模块3。
进一步地，MADI发送处理模块3包括发送数据存储模块31；
发送数据存储模块31用于缓存MADI输出信号；
音频处理模块2通过第二接口将MADI输出信号传输至发送数据存储模块31，发送数据存储模块31的第一端与音频处理模块2的第二接口连接，发送数据存储模块31的第二端用于输出MADI输出信号。
具体地，发送数据存储模块31用于缓存从音频处理模块2发送的MADI输出信号；发送数据存储模块31主要是由FPGA内部的一块RAM构成，用于缓存MADI输出信号的原始音频数据，音频处理模块2将需要发送到MADI输出接口的TDM格式原始音频数据存储到此RAM中，FPGA根据同步字生成模块32产生的RAM读取信号从此RAM中读取原始音频数据到4B/5B变换模块。
进一步地，MADI发送处理模块3包括同步字生成模块32和4B/5B转换模块33；
同步字生成模块32用于生成读取信号，读取信号用于读取发送数据存储模块31内的MADI输出信号，并将MADI输出信号读取至4B/5B转换模块33；4B/5B转换模块33用于将MADI输出信号由4B编码数据转换为5B编码数据；
同步字生成模块32与4B/5B转换模块33的第一端均与发送数据存储模块31的第二端连接，同步字生成模块32与4B/5B转换模块33的第二端用于输出MADI输出信号。
具体地，本实施例中的同步字生成模块32和4B/5B转换模块33是对MADI输出信号的第一步骤处理，其中：
4B/5B编码转换模块用于将MADI输出信号的原始音频数据由4B编码数据转换为5B编码数据，并将。
同步字生成模块32在本地时钟的控制下，按设定的时间间隔发送SYNC同步字数据包并产生发送数据存储模块31中RAM的读控制信号。
通过同步字生成模块32和4B/5B转换模块33将第一步骤处理完成的MADI输出信号发送至编码模块34。
进一步地，同步字生成模块32还用于生成同步字，同步字通过同步字生成模块32的第二端输出至编码模块34；
编码模块34将同步字与转换5B编码数据的MADI输出信号进行NRZ编码后进行输出。
进一步地，MADI发送处理模块3包括编码模块34；
编码模块34的第一端与同步字生成模块32和4B/5B转换模块33的第二端连接，编码模块34的第二端用于输出MADI输出信号。
编码模块34用于接收同步字生成模块32和4B/5B转换模块33的输出数据，并进行NRZ编码后进行输出MADI输出信号。
具体地，本实施例中的编码模块34主要为NRZ编码模块34，NRZ编码模块34对同步字和5B编码后的MADI输出信号的音频数据进行NRZ编码并从MADI输出接口输出。
对应地，本发明还提出一种电子设备，包括如上述的基于FPGA实现MADI数字音频处理的系统。
本发明一种基于FPGA实现MADI数字音频处理的系统和电子设备的MADI相关链路编码、解码、时钟恢复、码型转换等均在FPGA内部完成，不依赖外部专用器件，具有集成度高、稳定性强以及和后端系统容易整合的优点。FPGA内部资源占用不高，可以使用比较低端的FPGA实现，系统成本低。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (6)

1.一种基于FPGA实现MADI数字音频处理的系统，包括FPGA，其特征在于，所述FPGA还包括：
MADI接收处理模块，用于接收处理MADI输入信号；
MADI发送处理模块，用于处理发送MADI输出信号；
音频处理模块，通过第一接口连接所述MADI接收处理模块，并通过第二接口连接所述MADI发送处理模块；
其中，所述音频处理模块用于通过第一接口获取所述MADI输入信号并对所述MADI输入信号进行处理生成MADI输出信号，通过第二接口发送MADI输出信号至所述MADI发送处理模块；
所述MADI接收处理模块包括时钟恢复模块；
所述时钟恢复模块，用于从MADI输入信号中提取出与载波同频的时钟信号，经过FPGA内部的锁相环去除抖动后提供给其他模块使用，通过锁相环处理起到了利用MADI输入信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪；
所述时钟恢复模块的第一端连接MADI输入用于获取MADI输入信号，所述时钟恢复模块的第二端连接所述音频处理模块；
所述MADI接收处理模块包括解码模块；
所述解码模块用于将MADI输入信号进行解码，并生成的二进制音频数据，对MADI输入信号使用NRZ编码进行解码恢复为原始的二进制音频数据流，以便后续模块对MADI输入信号的分析处理；
所述解码模块的第一端与所述时钟恢复模块的第二端连接，所述解码模块的第二端连接所述音频处理模块；
所述MADI接收处理模块包括同步字检测模块和5B/4B转换模块，所述MADI接收处理模块包括接收数据存储模块；
所述同步字检测模块用于提取MADI输入信号的同步字信息，通过同步字恢复出帧同步信号，该帧同步信号用于接收音频通道序号识别和位对齐；
用于将解码模块输出的二进制音频数据由5B编码转换为4B编码；
所述同步字检测模的第一端与所述5B/4B转换模块的第一端均与所述解码模块的第二端连接，所述同步字检测模块的第二端与所述接收数据存储模块连接，所述5B/4B转换模块的第二端与所述接收数据存储模块相连接；
所述MADI发送处理模块包括同步字生成模块和4B/5B转换模块，所述MADI发送处理模块包括发送数据存储模块；
所述同步字生成模块用于生成读取信号，所述读取信号用于读取所述发送数据存储模块内的MADI输出信号，并将MADI输出信号读取至所述4B/5B转换模块；所述4B/5B转换模块用于将所述MADI输出信号由4B编码数据转换为5B编码数据；
所述同步字生成模块与所述4B/5B转换模块的第一端均与所述发送数据存储模块的第二端连接，所述同步字生成模块与所述4B/5B转换模块的第二端用于输出MADI输出信号。
2.如权利要求1所述的基于FPGA实现MADI数字音频处理的系统，其特征在于，
所述接收数据存储模块用于接收和缓存所述5B/4B转换模块发送的MADI输入信号；
所述音频处理模块的第一接口通过所述接收数据存储模块获取得到的MADI输入信号。
3.如权利要求1所述的基于FPGA实现MADI数字音频处理的系统，其特征在于，
所述发送数据存储模块用于缓存MADI输出信号；
所述音频处理模块通过第二接口将MADI输出信号传输至所述发送数据存储模块，所述发送数据存储模块的第一端与所述音频处理模块的第二接口连接，所述发送数据存储模块的第二端用于输出MADI输出信号。
4.如权利要求1所述的基于FPGA实现MADI数字音频处理的系统，其特征在于，所述MADI发送处理模块包括编码模块；
所述编码模块的第一端与所述同步字生成模块和所述4B/5B转换模块的第二端连接，所述编码模块的第二端用于输出MADI输出信号；
所述编码模块用于接收所述同步字生成模块和所述4B/5B转换模块的输出数据，并进行NRZ编码后进行输出MADI输出信号。
5.如权利要求4所述的基于FPGA实现MADI数字音频处理的系统，其特征在于，所述同步字生成模块还用于生成同步字，所述同步字通过所述同步字生成模块的第二端输出至所述编码模块；
所述编码模块将同步字与转换5B编码数据的MADI输出信号进行NRZ编码后进行输出。
6.一种电子设备，其特征在于，包括如权利要求1-5任一所述的基于FPGA实现MADI数字音频处理的系统。
CN202111184351.9A 2021-10-11 2021-10-11 一种基于fpga实现madi数字音频处理的系统和电子设备 Active CN114157961B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111184351.9A CN114157961B (zh) 2021-10-11 2021-10-11 一种基于fpga实现madi数字音频处理的系统和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111184351.9A CN114157961B (zh) 2021-10-11 2021-10-11 一种基于fpga实现madi数字音频处理的系统和电子设备

Publications (2)

Publication Number Publication Date
CN114157961A CN114157961A (zh) 2022-03-08
CN114157961B true CN114157961B (zh) 2024-02-13

Family

ID=80462586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111184351.9A Active CN114157961B (zh) 2021-10-11 2021-10-11 一种基于fpga实现madi数字音频处理的系统和电子设备

Country Status (1)

Country Link
CN (1) CN114157961B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5487067A (en) * 1993-04-01 1996-01-23 Sony Corporation Audio data communications
US6275537B1 (en) * 1997-06-04 2001-08-14 Samsung Electronics Co., Ltd. Audio and video multiplexed transmission system
JP2008015869A (ja) * 2006-07-07 2008-01-24 Tamura Seisakusho Co Ltd 音声入出力装置及び方法
CN208739395U (zh) * 2018-08-30 2019-04-12 湖南双菱电子科技有限公司 音频电路板及数字调音台

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011160233A1 (en) * 2010-06-22 2011-12-29 Gennum Corporation High-speed interface for ancillary data for serial digital interface applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5487067A (en) * 1993-04-01 1996-01-23 Sony Corporation Audio data communications
US6275537B1 (en) * 1997-06-04 2001-08-14 Samsung Electronics Co., Ltd. Audio and video multiplexed transmission system
JP2008015869A (ja) * 2006-07-07 2008-01-24 Tamura Seisakusho Co Ltd 音声入出力装置及び方法
CN208739395U (zh) * 2018-08-30 2019-04-12 湖南双菱电子科技有限公司 音频电路板及数字调音台

Also Published As

Publication number Publication date
CN114157961A (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
US7577261B2 (en) Wireless audio system using wireless local area network
CN103457903B (zh) 一种数字式水下语音通信装置及水下语音通信方法
ATE424086T1 (de) ßWAPß PROTOKOLFERNSEHGERÄT
CN114157961B (zh) 一种基于fpga实现madi数字音频处理的系统和电子设备
CN105516712A (zh) 一种音视频解码芯片测试平台及方法
US7123306B1 (en) Data transmitter and data receiver
US6772021B1 (en) Digital audio data receiver without synchronized clock generator
JP2002530931A (ja) 分散音声認識プロセスにおける受信データの処理方法および装置
CN102098241A (zh) 传送紧急数据的方法和装置
CN104468479A (zh) 终端的通信方法、装置及系统和一种终端
CN101667836B (zh) 信息处理设备、解码处理设备和信号传输方法
CN104113394B (zh) 通信调制信号的压缩及解压方法
CN108390751B (zh) 全双工时钟数据传输系统及方法
CN113238610A (zh) 一种计数器信号同步的方法、装置、设备及存储介质
CN113098518A (zh) 一种带编解码的固定延时串行收发器及控制方法
CN106792143B (zh) 媒体文件多终端共享播放方法和系统
KR100658824B1 (ko) 오디오 채널을 이용한 디지털 데이터 통신방법
JP4072133B2 (ja) トランシーバ
CN107862225A (zh) 非接触ic卡模拟与数据实时解析系统
CN210112175U (zh) Spdif接收控制器、fpga芯片及电子设备
CN114336197B (zh) 接口转换装置、测试板和读卡器
CN114070341B (zh) 胎压检测信号接收电路、系统及方法
Yi-Fan et al. Design Of aes/ebu audio transceiver system based on fpga
CN102857302A (zh) 音频通信系统及音频通信方法
CN107979825B (zh) 一种基于物联网的音频传输系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant